JP2007519223A - 極薄soi/sgoi基板上の超高速si/sige変調ドープ電界効果トランジスタ - Google Patents
極薄soi/sgoi基板上の超高速si/sige変調ドープ電界効果トランジスタ Download PDFInfo
- Publication number
- JP2007519223A JP2007519223A JP2006524911A JP2006524911A JP2007519223A JP 2007519223 A JP2007519223 A JP 2007519223A JP 2006524911 A JP2006524911 A JP 2006524911A JP 2006524911 A JP2006524911 A JP 2006524911A JP 2007519223 A JP2007519223 A JP 2007519223A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor structure
- thickness
- electron mobility
- high electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 124
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 230000005669 field effect Effects 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 455
- 125000006850 spacer group Chemical group 0.000 claims description 67
- 239000004020 conductor Substances 0.000 claims description 34
- 239000012212 insulator Substances 0.000 claims description 22
- 239000000872 buffer Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 9
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052741 iridium Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 230000001052 transient effect Effects 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 7
- 229910003811 SiGeC Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 6
- 239000002243 precursor Substances 0.000 claims description 6
- 150000004760 silicates Chemical class 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052727 yttrium Inorganic materials 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- 230000002452 interceptive effect Effects 0.000 claims description 2
- 229910052743 krypton Inorganic materials 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 229910052754 neon Inorganic materials 0.000 claims description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 claims description 2
- 230000027756 respiratory electron transport chain Effects 0.000 claims 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- 229910052724 xenon Inorganic materials 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 abstract description 5
- 238000004891 communication Methods 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 8
- 238000010348 incorporation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011088 calibration curve Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
- H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】 シリコン及びシリコンゲルマニウム・ベースの半導体MODFETトランジスタ・デバイスの設計と製造方法が示される。MODFETの設計は、RF、マイクロ波、サブミリ波及びミリ波を含むさまざまな通信用途のための、超高速、低ノイズの性能を持った、成長型エピタキシャル電界効果トランジスタ構造を有する。エピタキシャル電界効果トランジスタ構造は、大幅に改善されたRF性能の達成を可能にする、極薄SOI又はSGOI基板上に最適な変調ドープ・ヘテロ構造を形成するシリコン及びシリコンゲルマニウム層を組込んだ高移動度ひずみn−チャネル及びp−チャネル・トランジスタのための、極限的な(垂直及び横方向の)デバイス小型化及び層構造設計を含む。
【選択図】 図1
Description
Claims (96)
- 高電子移動度層包含半導体構造体であって、
30から50%の間のGe含有量を持ち、厚さが20nmから30nmの間にあり、1e14cm−3から5e17cm−3の間のp型ドーピング濃度を持つSiGe層を絶縁体上に有するSGOI基板と、
前記SiGe層上に0nmないし5nmの厚さに成長させられたエピタキシャルSi0.95Ge0.05シード層と、
前記シード層上に20nmないし30nmの厚さに成長させられ、10%から40%の間のGe含有量を持つ、再成長Si1−xGexバッファ層と、
前記バッファ層上に5nmないし7nmの厚さに成長させられたエピタキシャル引張ひずみSi層と、
前記ひずみSi層上に3nmないし5nmの厚さに成長させられ、30から40%の間のGe含有量を持つ、エピタキシャルSi1−yGeyスペーサ層と、
前記スペーサ層上に2nmないし8nmの厚さに成長させられ、2e18cm−3から2e19cm−3の間のn型ドーピング濃度を持ち、35から50%の間のGe含有量を持つ、エピタキシャルSi1−zGez供給層と、
前記供給層上に0nmないし3nmの厚さに成長させられ、5e17cm−3から5e19cm−3の間のn型ドーピング濃度を持つ、エピタキシャル引張ひずみSiキャップ層と、
を含む半導体構造体。 - 前記Si1−yGeyスペーサ層が、「a」が0から20%の間にあるものとして、y=x+aのGe含有量を有する、請求項1に記載の高電子移動度層包含半導体構造体。
- 前記Si1−zGez供給層が、「b」が0から30%の間にあるものとして、z=x+bのGe含有量を有する、請求項1に記載の高電子移動度層包含半導体構造体。
- 前記Si1−zGez供給層が、m=x+c、「c」が0から20%の間、「n」が0.1から2%の間にあるものとして、Si1−m−nGemCn層を有する、請求項1に記載の高電子移動度層包含半導体構造体。
- 前記引張ひずみSiキャップ層上に形成され、厚さが1nmより小さいゲート誘電体層と、
前記ゲート誘電体層上に形成されるゲート導体と、
5e19cm−3より大きなn型ドーピング濃度を持つドレーン領域と、
5e19cm−3より大きなn型ドーピング濃度を持つソース領域と、
をさらに有し、高電子移動度電界効果トランジスタを形成する、請求項1に記載の高電子移動度層包含半導体構造体。 - 前記Si1−zGez供給層が、厚さが約5nmから8nmまでの範囲にあり、約3e12cm−2のシート・ドーピング濃度を持つ、請求項5に記載の高電子移動度電界効果トランジスタ。
- 前記Si1−zGez供給層が、約4nmの厚さで、約2.4e12cm−2のシート・ドーピング濃度を持つ、請求項5に記載の高電子移動度電界効果トランジスタ。
- 前記Si1−zGez供給層が、約1から1.5%のC含有量を持ったSiGeC層を含む、請求項6に記載の高電子移動度電界効果トランジスタ。
- 前記ゲート誘電体層が、シリコンの酸化物、窒化物、酸窒化物、及び、Hf、Al、Zr、La、Y、Taの酸化物及びケイ酸塩を含むグループから、単独に又はそれらを組合せて選択されたものである、請求項5に記載の高電子移動度電界効果トランジスタ。
- 前記ゲート導体が、Pt、Ir、W、Pd、Al、Au、Cu、Ti、Coを含むグループから、単独に又はそれらを組合せて選択されたものである、請求項5に記載の高電子移動度電界効果トランジスタ。
- 前記ゲートが、T型ゲート形状、長方形状又はマルチ・フィンガー形状のうちの一つを規定する、請求項5に記載の高電子移動度電界効果トランジスタ。
- 前記ゲート導体の長さが30nmから100nmの間である、請求項5に記載の高電子移動度電界効果トランジスタ。
- 前記ゲート導体と、前記ドレーン又はソース領域のいずれかとの距離が約20nmから100nmまでである、請求項5に記載の高電子移動度電界効果トランジスタ。
- 前記ゲート電極を囲む保護層をさらに有し、前記保護層が1から4の間の誘電率を持つ、請求項5に記載の高電子移動度電界効果トランジスタ。
- 高電子移動度電界効果トランジスタであって、
30から40%の間のGe含有量を持ち、厚さが20nmから30nmの間であり、1e14cm−3から5e17cm−3の間のp型ドーピング濃度を持つSiGe層を絶縁体上に含むSGOI基板と、
前記SiGe層上に20nmないし30nmの厚さに成長させられた再成長Si1−xGexバッファ層と、
前記バッファ層上に5nmないし7nmの厚さに成長させられたエピタキシャル引張ひずみSi層と、
前記ひずみSi層上に3nmないし5nmの厚さに成長させられ、30から40%の間のGe含有量を持つ、エピタキシャルSi1−yGeyスペーサ層と、
前記スペーサ層上に2nmないし8nmの厚さに成長させられ、2e18cm−3から2e19cm−3の間のn型ドーピング濃度を持ち、35から50%の間のGe含有量を持つ、エピタキシャルSi1−zGez供給層と、
前記供給層上に0nmないし3nmの厚さに成長させられ、5e17cm−3から5e19cm−3の間のn型ドーピング濃度を持つ、エピタキシャル引張ひずみSiキャップ層と、
前記ひずみSiキャップ層上に1nmより小さい厚さに形成されたゲート誘電体層と、
前記ゲート誘電体層上に形成されたゲート導体と、
5e19cm−3より大きなn型ドーピング濃度を持つドレーン領域と、
5e19cm−3より大きなn型ドーピング濃度を持つソース領域と、
を含むトランジスタ。 - 高電子移動度層包含半導体構造体であって、
絶縁体上に10nmないし50nmの厚さのSiGe層を有するSGOI基板と、
前記SiGe層上に0nmないし5nmの厚さに成長させられたエピタキシャルSi0.95Ge0.05シード層と、
前記シード層上に2nmないし8nmの厚さに成長させられ、1e18cm−3から5e19cm−3の間のn型ドーピング濃度を持つ、エピタキシャルSi1−zGez供給層と、
前記供給層上に3nmないし5nmの厚さに成長させられたエピタキシャルSi1−yGeyスペーサ層と、
前記スペーサ層上に3nmないし10nmの厚さに成長させられたエピタキシャル引張ひずみSi層と、
前記ひずみSi層上に1nmないし2nmの厚さに成長させられたエピタキシャルSi1−yGeyスペーサ層と、
前記スペーサ層上に0nmないし2nmの厚さに成長させられたエピタキシャル引張ひずみSiキャップ層と、
を含む半導体構造体。 - 前記SGOI基板が、30から50%の間のGe含有量を有する、請求項16に記載の高電子移動度層包含半導体構造体。
- 前記Si1−zGez供給層が、「a」が約0から30%の間であり、xが30から50%の間にあるものとして、z=x+aのGe含有量を有する、請求項16に記載の高電子移動度層包含半導体構造体。
- 前記Si1−zGez供給層が、m=x+b、「b」が0から30%の間、「n」が0.1から2%の間にあるものとして、Si1−m−nGemCn層を含む、請求項16に記載の高電子移動度層包含半導体構造体。
- 前記Si1−yGeyスペーサ層が、「c」が0から20%の間にあるものとして、y=x+cのGe含有量を有する、請求項16に記載の高電子移動度層包含半導体構造体。
- 前記引張ひずみSiキャップ層上に形成され、厚さが1nmより小さなゲート誘電体層と、
前記ゲート誘電体層上に形成されるゲート導体と、
5e19cm−3より大きなn型ドーピング濃度を持つドレーン領域と、
5e19cm−3より大きなn型ドーピング濃度を持つソース領域と、
をさらに有し、高電子移動度電界効果トランジスタを形成する、請求項16に記載の高電子移動度層包含半導体構造体。 - 前記Si1−zGez供給層が、約5nmから8nmまでの厚さで、約3e12cm−2のシート・ドーピング濃度を持つ、請求項21に記載の高電子移動度層包含半導体構造体。
- 前記Si1−zGez供給層が、約4nmの厚さで、約2.4e12cm−2のシート・ドーピング濃度を持つ、請求項21に記載の高電子移動度層包含半導体構造体。
- 前記Si1−zGez供給層が、約1から1.5%までのC含有量を持ったSiGeC層を含む、請求項22に記載の高電子移動度層包含半導体構造体。
- 前記ゲート誘電体層が、シリコンの酸化物、窒化物、酸窒化物、及び、Hf、Al、Zr、La、Y、Taの酸化物及びケイ酸塩を含むグループから、単独に又はそれらを組合せて選択されたものである、請求項21に記載の高電子移動度層包含半導体構造体。
- 前記ゲート導体が、Pt、Ir、W、Pd、Al、Au、Cu、Ti、Coを含むグループから、単独に又はそれらを組合せて選択されたものである、請求項21に記載の高電子移動度層包含半導体構造体。
- 前記ゲートが、T型ゲート形状、長方形状又はマルチ・フィンガー形状のうちの一つを規定する、請求項21に記載の高電子移動度層包含半導体構造体。
- ゲート導体の長さが30nmから100nmの間にある、請求項21に記載の高電子移動度層包含半導体構造体。
- 前記ゲート導体と前記ドレーン又はソース領域のいずれかとの距離が、約20nmから100nmまでである、請求項21に記載の高電子移動度層包含半導体構造体。
- さらに、ゲート電極を囲む保護層を含み、前記保護層が1から4の間の誘電率を持つ、請求項21に記載の高電子移動度層包含半導体構造体。
- 高電子移動度電界効果トランジスタであって、
絶縁体上にあって30から40%の間のGe含有量を持ち、厚さが20nmから30nmの間のSiGe層、を有するSGOI基板と、
前記SiGe層上に2.5nmないし8nmの厚さに成長させられ、2e18cm−3から2e19cm−3の間のn型ドーピング濃度を持ち、35から50%の間のGe含有量を持つ、エピタキシャルSi1−zGez供給層と、
前記供給層上に3nmないし5nmの厚さに成長させられ、30から40%の間のGe含有量を持つ、エピタキシャルSi1−yGeyスペーサ層と、
前記スペーサ層上に5nmないし7nmの厚さに成長させられ、1e16cm−3より小さなドーピング濃度を持つ、エピタキシャル引張ひずみSiチャネル層と、
前記Siチャネル層上に1nmないし2nmの厚さに成長させられ、30から40%の間のGe含有量を持つ、エピタキシャルSi1−yGeyスペーサ層と、
前記スペーサ層上に0nmないし2nmの厚さに成長させられたエピタキシャル引張ひずみSiキャップ層と、
前記ひずみSiキャップ層上に形成され、厚さが1nmより小さなゲート誘電体層と、
前記ゲート誘電体層上に形成されるゲート導体と、
5e19cm−3より大きなn型ドーピング濃度を持つドレーン領域と、
5e19cm−3より大きなn型ドーピング濃度を持つソース領域と、
を有するトランジスタ。 - 高電子移動度層包含半導体構造体であって、
厚さが2nmから8nmの間であり、1e18cm−3から5e19cm−3の間のn型ドーピング濃度を持ったSi1−zGez供給層を含むSGOI基板と、
前記供給層上に3nmないし5nmの厚さに成長させられたエピタキシャルSi1−yGeyスペーサ層と、
前記スペーサ層上に3nmないし10nmの厚さに成長させられたエピタキシャル引張ひずみSi層と、
前記ひずみSi層上に1nmないし2nmの厚さに成長させられたエピタキシャルSi1−yGeyスペーサ層と、
前記スペーサ層上に0nmないし2nmの厚さに成長させられたエピタキシャル引張ひずみSiキャップ層と、
を有する半導体構造体。 - 前記SGOI基板が30から50%の間のGe含有量「x」を有する、請求項32に記載の高電子移動度層包含半導体構造体。
- 前記ドープ移動Si1−zGez供給層が、「a」が約0から30%の間にあるものとして、z=x+aのGe含有量を有し、そして、ウエーハ・ボンディング及びスマートカット・プロセスによって形成できる、請求項32に記載の高電子移動度層包含半導体構造体。
- 前記ドープ移動Si1−zGez供給層が、m=x+b、「b」が0から30%の間、「n」が0.1から2%の間にあるものとして、Si1−m−nGemCn層を含む、請求項32に記載の高電子移動度層包含半導体構造体。
- 前記Si1−yGeyスペーサ層が、「c」が0から20%の間にあるものとして、y=x+cのGe含有量を有する、請求項32に記載の高電子移動度層包含半導体構造体。
- 前記ひずみSiキャップ層上に1nmより小さい厚さに形成されたゲート誘電体層と、
前記ゲート誘電体層上に形成されたゲート導体と、
5e19cm−3より大きなn型ドーピング濃度を持つドレーン領域と、
5e19cm−3より大きなn型ドーピング濃度を持つソース領域と、
をさらに含む、請求項32に記載の高電子移動度層包含半導体構造体。 - 前記ドープ移動Si1−zGez供給層が、約5nmから8nmまでの厚さで、約3e12cm−2のシート・ドーピング濃度を持つ、請求項37に記載の高電子移動度層包含半導体構造体。
- 前記ドープ移動Si1−zGez供給層が、約4nmの厚さで、約2.4e12cm−2のシート・ドーピング濃度を持つ、請求項37に記載の高電子移動度層包含半導体構造体。
- 前記ドープ移動Si1−zGez供給層が、約1から1.5%までのC含有量を持ったSiGeC層を含む、請求項38に記載の高電子移動度層包含半導体構造体。
- 前記ゲート誘電体層が、シリコンの酸化物、窒化物、酸窒化物、及び、Hf、Al、Zr、La、Y、Taの酸化物及びケイ酸塩を含むグループから、単独に又はそれらを組合せて選択されたものである、請求項37に記載の高電子移動度層包含半導体構造体。
- 前記ゲート導体が、Pt、Ir、W、Pd、Al、Au、Cu、Ti、Coを含むグループから、単独に又はそれらを組合せて選択されたものである、請求項37に記載の高電子移動度層包含半導体構造体。
- 前記ゲートが、T型ゲート形状、長方形状又はマルチ・フィンガー形状のうちの一つを規定する、請求項37に記載の高電子移動度層包含半導体構造体。
- ゲート導体の長さが30nmから100nmの間にある、請求項37に記載の高電子移動度層包含半導体構造体。
- 前記ゲート導体と前記ドレーン又はソース領域のいずれかとの距離が、約20nmから100nmまでである、請求項37に記載の高電子移動度層包含半導体構造体。
- さらに、ゲート電極を囲む保護層を含み、前記保護層が1から4の間の誘電率を持つ、請求項37に記載の高電子移動度層包含半導体構造体。
- 高電子移動度層包含半導体構造体であって、
絶縁体上にあって厚さが10nmから50nmの間であり、1e18cm−3から5e19cm−3の間のn型ドーピング濃度を持つSiGe層を含むSGOI基板と、
前記SiGe層上に10nmないし50nmの厚さに成長させられ、底部スペーサ層として役立つ、Si1−xGex再成長バッファ層と、
前記再成長バッファ層上に3nmないし10nmの厚さに成長させられたエピタキシャル引張ひずみSi層と、
前記ひずみSi層上に3nmないし5nmの厚さに成長させられたエピタキシャルSi1−yGeyスペーサ層と、
前記スペーサ層上に2nmないし8nmの厚さに成長させられ、1e18cm−3から5e19cm−3の間のn型ドーピング濃度を持つ、エピタキシャルSi1−zGez供給層と、
前記供給層上に0nmないし3nmの厚さに成長させられ、5e17cm−3から5e19cm−3の間のn型ドーピング濃度を持つ、エピタキシャル引張ひずみSiキャップ層と、
を含む半導体構造体。 - 前記SGOI基板が、30から50%の間のGe含有量を有する、請求項47に記載の高電子移動度層包含半導体構造体。
- 前記Si1−xGex再成長バッファ層が、10から35%の間のGe含有量xを有する、請求項47に記載の高電子移動度層包含半導体構造体。
- 前記Si1−yGeyスペーサ層が、「a」が0から20%の間にあるものとして、Ge含有量y=x+aを有する、請求項47に記載の高電子移動度層包含半導体構造体。
- 前記Si1−zGez供給層が、「b」が0から30%の間にあるものとして、Ge含有量z=x+bを有する、請求項47に記載の高電子移動度層包含半導体構造体。
- 前記Si1−zGez供給層が、m=x+c、「c」が0から20%の間、「n」が0.1から2%の間にあるものとして、Si1−m−nGemCn層を含む、請求項47に記載の高電子移動度層包含半導体構造体。
- 前記ひずみSiキャップ層上に1nmより小さい厚さに形成されたゲート誘電体層と、
前記ゲート誘電体層上に形成されたゲート導体と、
5e19cm−3より大きなn型ドーピング濃度を持つドレーン領域と、
5e19cm−3より大きなn型ドーピング濃度を持つソース領域と、
をさらに含む、請求項47に記載の高電子移動度層包含半導体構造体。 - 前記Si1−zGez供給層が、約5nmから8nmまでの厚さで、約3e12cm−2のシート・ドーピング濃度を持つ、請求項53に記載の高電子移動度層包含半導体構造体。
- 前記Si1−zGez供給層が、約4nmの厚さで、約2.4e12cm−2のシート・ドーピング濃度を持つ、請求項53に記載の高電子移動度層包含半導体構造体。
- 前記Si1−zGez供給層が、約1から1.5%までのC含有量を持ったSiGeC層を含む、請求項54に記載の高電子移動度層包含半導体構造体。
- 前記ゲート誘電体層が、シリコンの酸化物、窒化物、酸窒化物、及び、Hf、Al、Zr、La、Y、Taの酸化物及びケイ酸塩を含むグループから、単独に又はそれらを組合せて選択されたものである、請求項53に記載の高電子移動度層包含半導体構造体。
- 前記ゲート導体が、Pt、Ir、W、Pd、Al、Au、Cu、Ti、Coを含むグループから、単独に又はそれらを組合せて選択されたものである、請求項53に記載の高電子移動度層包含半導体構造体。
- 前記ゲートが、T型ゲート形状、長方形状又はマルチ・フィンガー形状のうちの一つを規定する、請求項53に記載の高電子移動度層包含半導体構造体。
- ゲート導体の長さが30nmから100nmの間である、請求項53に記載の高電子移動度層包含半導体構造体。
- 前記ゲート導体と前記ソース又はドレーン領域のいずれかとの距離が、約20nmから100nmまでである、請求項53に記載の高電子移動度層包含半導体構造体。
- さらに、ゲート電極を囲む保護層を含み、前記保護層が1から4の間の誘電率を持つ、請求項53に記載の高電子移動度層包含半導体構造体。
- 高ホール移動度層包含半導体構造体であって、
厚さが5nmから25nmの間であり、1e18cm−3から5e19cm−3の間のp型ドーピング濃度を持つエピタキシャルSi1−jGej供給層を含むSGOI基板と、
前記供給層上に3nmないし7nmの厚さに成長させられたエピタキシャルSi1−kGekスペーサ層と、
前記スペーサ層上に5nmないし15nmの厚さに成長させられたエピタキシャル圧縮ひずみSi1−mGemチャネル層と、
前記ひずみSi1−mGemチャネル層上に2nmないし10nmの厚さに成長させられたエピタキシャルひずみSi1−nGenキャップ層と、
を含む半導体構造体。 - 前記Si1−jGej供給層が、30から70%の間のGe含有量jを有する、請求項63に記載の高ホール移動度層包含半導体構造体。
- 前記Si1−kGekスペーサ層が、30から70%の間のGe含有量kを有する、請求項63に記載の高ホール移動度層包含半導体構造体。
- 前記Si1−mGemチャネル層が、60から100%の間のGe含有量mを有する、請求項63に記載の高ホール移動度層包含半導体構造体。
- 前記ひずみSi1−nGenキャップ層が、0から30%の間のGe含有量nを有する、請求項63に記載の高ホール移動度層包含半導体構造体。
- 前記ゲート誘電体層上に形成されたゲート導体と、
5e19cm−3より大きなp型ドーピング濃度を持つドレーン領域と、
5e19cm−3より大きなp型ドーピング濃度を持つソース領域と、
をさらに含む、請求項63に記載の高ホール移動度層包含半導体構造体。 - 前記ゲート誘電体層が、シリコンの酸化物、窒化物、酸窒化物、及び、Hf、Al、Zr、La、Y、Taの酸化物及びケイ酸塩を含むグループから、単独に又はそれらを組合せて選択されたものである、請求項68に記載の高ホール移動度層包含半導体構造体。
- 前記ゲート導体が、Pt、Ir、W、Pd、Al、Au、Cu、Ti、Coを含むグループから、単独に又はそれらを組合せて選択されたものである、請求項68に記載の高ホール移動度層包含半導体構造体。
- 前記ゲートが、T型ゲート形状、長方形状又はマルチ・フィンガー形状のうちの一つを規定する、請求項68に記載の高ホール移動度層包含半導体構造体。
- ゲート導体の長さが30nmから100nmの間である、請求項68に記載の高ホール移動度層包含半導体構造体。
- 前記ゲート導体と前記ドレーン又はソース領域のいずれかとの距離が、約20nmから100nmまでである、請求項68に記載の高ホール移動度層包含半導体構造体。
- さらに、ゲート電極を囲む保護層を含み、前記保護層が1から4の間の誘電率を持つ、請求項68に記載の高ホール移動度層包含半導体構造体。
- 高電子移動度層構造体を作成する方法であって、
a)絶縁体上の緩和Si1−xGex層を持ったSGOI基板を作成するステップと、
b)前記Si1−xGex層上に、Si0.95Ge0.05シード層を形成するステップと、
c)前記Si0.95Ge0.05シード層上に再成長Si1−xGexバッファ層を形成するステップと、
d)前記再成長Si1−xGex層上にひずみシリコンチャネル層を形成するステップと、
e)前記ひずみシリコン層上にSi1−yGeyスペーサ層を形成するステップと、
f)前記Si1−yGeyスペーサ層上にSi1−zGez供給層を形成し、前記Si1−zGez供給層を、1e18から5e19atoms/cm3までの範囲の濃度レベルまで、n型にドーピングするステップと、
g)前記Si1−zGez供給層上にシリコンキャップ層を形成するステップと、
を含む方法。 - 前記形成ステップb)からg)までが、UHVCVDプロセスの実行を含む、請求項75に記載の方法。
- 前記形成ステップb)からg)までが、MBEプロセス、RTCVDプロセス、LPCVDプロセスのうちの一つを実行することを含む、請求項75に記載の方法。
- 前記層形成ステップb)からg)までが、450℃から600℃の間の温度範囲において層を成長させる過程を含む、請求項75に記載の方法。
- 前記層形成ステップb)からg)までが、1mTorrから20mTorrまでの圧力範囲において層を成長させる過程を含む、請求項75に記載の方法。
- 絶縁体上の緩和Si1−xGex層を持ったSGOI基板を作成する前記ステップa)が、さらに、絶縁体上の緩和Si1−xGex層を、イオン注入又はその場ドーピングのいずれかを用いて、1e14cm−3から5e17cm−3までの濃度レベルまで、p型にドーピングするステップを含む、請求項75に記載の方法。
- 絶縁体上の緩和Si1−xGex層を持ったSGOI基板を作成する前記ステップa)が、さらに、緩和Si1−xGex層を、SGOI基板を形成するステップ中において前記層を移動する前に、1e14cm−3から5e17cm−3までの濃度レベルまでプレドーピングするステップを含む、請求項75に記載の方法。
- Si1−zGez供給層を形成する前記ステップf)が、さらに、前記Si1−zGez供給層を、ドーパント前駆物質としてフォスフィンガスを単独で、又はそれを、H2、He、Ne、Ar、Kr、Xe、N2を含むグループから選択された一つ又はそれ以上の元素を含んだ混合物中で用いて、その場ドーピングするステップを含む、請求項75に記載の方法。
- 前記Si1−zGez供給層を、より高いPの定常状態濃度をもたらすために低減した成長速度で成長させるステップと、SiH4及びGeH4ガス流速を、SiH4:GeH4のガス流量比は一定に保ったまま、3より大きな縮小率で低減することによる過渡的組込みステップとを含む、請求項75に記載の方法。
- 前記フォスフィンガス・ドーパント前駆物質の流速が、前記その場ドーピングがエピタキシャル成長プロセスを妨害することなしに実行されるように、線形傾斜又は段階的なプロフィルを持つ、請求項82に記載の方法。
- 前記リン・ドープSi1−zGez層が、425℃から550℃の間の温度範囲において成長させられる、請求項82に記載の方法。
- 前記Si1−zGez供給層を、425℃から550℃までの温度範囲において、1から2%までのレベルで、炭素によりドーピングするステップをさらに含む、請求項82に記載の方法。
- n型Si1−zGez供給層を形成する前記ステップf)が、AsH3又はSbH3のどちらか一つの前駆物質を用いるステップをさらに含む、請求項75に記載の方法。
- 高電子移動度層構造体を作成する方法であって、
a)絶縁体上の緩和Si1−xGex層を持ったSGOI基板を作成するステップと、
b)前記緩和Si1−xGex層上に、再成長Si1−xGexバッファ層を形成するステップと、
c)前記再成長Si1−xGex層上にひずみシリコンチャネル層を形成するステップと、
d)前記ひずみシリコン層上にSi1−yGeyスペーサ層を形成するステップと、
e)前記Si1−yGeyスペーサ層上にSi1−zGez供給層を形成し、前記Si1−zGez供給層を、1e18から5e19atoms/cm3までの範囲の濃度レベルまで、n型にドーピングするステップと、
f)前記Si1−zGez供給層上にシリコンキャップ層を形成するステップと、
を含む方法。 - 高電子移動度層構造体を作成する方法であって、
a)絶縁体上の緩和Si1−xGex層を持つSGOI基板を作成するステップと、
b)前記SiGe層上にエピタキシャルSi0.95Ge0.05シード層を形成するステップと、
c)前記スペーサ層上にエピタキシャルSi1−zGez供給層を形成し、前記供給層を、1e18cm−3から5e19cm−3の間のn型ドーパント濃度にドーピングするステップと、
d)前記供給層上に、エピタキシャルSi1−yGeyスペーサ層を、3nmないし5nmの厚さに形成するステップと、
e)前記スペーサ層上に、エピタキシャル引張ひずみSi層を形成するステップと、
f)前記ひずみSi層上に、エピタキシャルSi1−yGeyスペーサ層を、1nmないし2nmの厚さに形成するステップと、
g)前記供給層上に、引張ひずみSiキャップ層を、0nmないし2nmの厚さに形成するステップと、
を含む方法。 - 高電子移動度層構造体を作成する方法であって、
a)絶縁体上のSi1−xGex供給層を持ったSGOI基板を作成し、そのSi1−xGex供給層を、1e18から5e19atoms/cm3の間の濃度レベルまで、n型にドーピングするステップと、
b)上記ドープSi1−xGex層上にエピタキシャルSi1−yGeyスペーサ層を形成するステップと、
c)前記スペーサ層上にエピタキシャル引張ひずみSiチャネル層を形成するステップと、
d)前記ひずみSiチャネル層上にエピタキシャルSi1−yGeyスペーサ層を形成するステップと、
e)前記スペーサ層上にエピタキシャルひずみSiキャップ層を形成するステップと、
を含む方法。 - イオン注入又はその場ドーピングを用いて、絶縁体上のSi1−xGex層を1e18から5e19atoms/cm3までの濃度レベルまで、n型にドーピングするステップをさらに含む、請求項90に記載の方法。
- SGOI基板の作成ステップにおける層移動の前に、Si1−xGex層を1e18から5e19atoms/cm3までの濃度レベルまで、プレドーピングするステップをさらに含む、請求項90に記載の方法。
- 高電子移動度層構造体を作成する方法であって、
a)絶縁体上にあって厚さが10nmから50nmの間の緩和SiGe層、を含むSGOI基板を作成し、前記緩和SiGe層を、1e14cm−3から5e17cm−3の間のn型ドーピング濃度にドーピングするステップと、
b)前記SiGe層上に10nmないし50nmの厚さに成長させられるSi1−xGex再成長バッファ層を形成するステップと、
c)前記再成長バッファ層上に、厚さが3nmから10nmの間のエピタキシャル引張ひずみSi層を形成するステップと、
d)前記ひずみSi層上に、厚さが3nmから5nmの間のエピタキシャルSi1−yGeyスペーサ層を形成するステップと、
e)前記スペーサ層上に、厚さが2nmから8nmの間であり、1e18cm−3から5e19cm−3の間のn型ドーピング濃度を持つエピタキシャルSi1−zGez供給層を形成するステップと、
f)前記供給層上に0nmないし3nmの厚さに成長させられ、5e17cm−3から5e19cm−3の間のn型ドーピング濃度を持つエピタキシャル引張ひずみSiキャップ層を形成するステップと、
を含む方法。 - 高ホール移動度層構造体を作成する方法であって、
a)絶縁体上の緩和Si1−jGej層を持つSGOI基板を作成するステップと、
b)前記ドープSi1−jGej層上にSi1−kGekスペーサ層を形成するステップと、
c)前記Si1−kGekスペーサ層上に圧縮ひずみSi1−mGemチャネル層を形成するステップと、
d)前記ひずみシリコンチャネル層上にSi1−nGenスペーサ層を形成するステップと、
を含む方法。 - イオン注入又はその場ドーピングを用いて、1e18から5e19atoms/cm3の間の濃度レベルまで、Si1−jGej層をp型にドーピングするステップをさらに含む、請求項94に記載の方法。
- SGOI基板を作成するステップにおける層移動の前に、1e18から5e19boron・atoms/cm3までの濃度レベルまで、緩和Si1−jGej層をp型にプレドーピングしてもよい、請求項94に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/652,400 US6855963B1 (en) | 2003-08-29 | 2003-08-29 | Ultra high-speed Si/SiGe modulation-doped field effect transistors on ultra thin SOI/SGOI substrate |
US10/652,400 | 2003-08-29 | ||
PCT/US2004/028045 WO2005036613A2 (en) | 2003-08-29 | 2004-08-27 | Ultra high-speed si/sige modulation-doped field effect transistors on ultra thin soi/sgoi substrate |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007519223A true JP2007519223A (ja) | 2007-07-12 |
JP2007519223A5 JP2007519223A5 (ja) | 2012-11-29 |
JP5159107B2 JP5159107B2 (ja) | 2013-03-06 |
Family
ID=34116792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006524911A Expired - Fee Related JP5159107B2 (ja) | 2003-08-29 | 2004-08-27 | 極薄soi/sgoi基板上の超高速si/sige変調ドープ電界効果トランジスタ |
Country Status (6)
Country | Link |
---|---|
US (2) | US6855963B1 (ja) |
EP (1) | EP1685590A2 (ja) |
JP (1) | JP5159107B2 (ja) |
KR (1) | KR100826838B1 (ja) |
CN (1) | CN100517614C (ja) |
WO (1) | WO2005036613A2 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7132338B2 (en) * | 2003-10-10 | 2006-11-07 | Applied Materials, Inc. | Methods to fabricate MOSFET devices using selective deposition process |
US7166528B2 (en) * | 2003-10-10 | 2007-01-23 | Applied Materials, Inc. | Methods of selective deposition of heavily doped epitaxial SiGe |
US7224007B1 (en) * | 2004-01-12 | 2007-05-29 | Advanced Micro Devices, Inc. | Multi-channel transistor with tunable hot carrier effect |
US20060151787A1 (en) * | 2005-01-12 | 2006-07-13 | International Business Machines Corporation | LOW CONCENTRATION SiGe BUFFER DURING STRAINED Si GROWTH OF SSGOI MATERIAL FOR DOPANT DIFFUSION CONTROL AND DEFECT REDUCTION |
US7465972B2 (en) * | 2005-01-21 | 2008-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance CMOS device design |
US7470972B2 (en) * | 2005-03-11 | 2008-12-30 | Intel Corporation | Complementary metal oxide semiconductor integrated circuit using uniaxial compressive stress and biaxial compressive stress |
US20080050883A1 (en) * | 2006-08-25 | 2008-02-28 | Atmel Corporation | Hetrojunction bipolar transistor (hbt) with periodic multilayer base |
US20070054460A1 (en) * | 2005-06-23 | 2007-03-08 | Atmel Corporation | System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop |
US20060292809A1 (en) * | 2005-06-23 | 2006-12-28 | Enicks Darwin G | Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection |
US8039880B2 (en) * | 2005-09-13 | 2011-10-18 | Raytheon Company | High performance microwave switching devices and circuits |
US7176504B1 (en) * | 2005-09-28 | 2007-02-13 | United Microelectronics Corp. | SiGe MOSFET with an erosion preventing Six1Gey1 layer |
US20070102834A1 (en) * | 2005-11-07 | 2007-05-10 | Enicks Darwin G | Strain-compensated metastable compound base heterojunction bipolar transistor |
US8530934B2 (en) | 2005-11-07 | 2013-09-10 | Atmel Corporation | Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto |
US20070148890A1 (en) * | 2005-12-27 | 2007-06-28 | Enicks Darwin G | Oxygen enhanced metastable silicon germanium film layer |
US7323392B2 (en) * | 2006-03-28 | 2008-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance transistor with a highly stressed channel |
US20070262295A1 (en) * | 2006-05-11 | 2007-11-15 | Atmel Corporation | A method for manipulation of oxygen within semiconductor materials |
US7772060B2 (en) * | 2006-06-21 | 2010-08-10 | Texas Instruments Deutschland Gmbh | Integrated SiGe NMOS and PMOS transistors |
US7495250B2 (en) * | 2006-10-26 | 2009-02-24 | Atmel Corporation | Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto |
US7569913B2 (en) * | 2006-10-26 | 2009-08-04 | Atmel Corporation | Boron etch-stop layer and methods related thereto |
US7550758B2 (en) | 2006-10-31 | 2009-06-23 | Atmel Corporation | Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator |
US7893475B2 (en) * | 2007-01-24 | 2011-02-22 | Macronix International Co., Ltd. | Dynamic random access memory cell and manufacturing method thereof |
US7791063B2 (en) * | 2007-08-30 | 2010-09-07 | Intel Corporation | High hole mobility p-channel Ge transistor structure on Si substrate |
CN100570823C (zh) * | 2007-11-06 | 2009-12-16 | 清华大学 | 一种使用缩颈外延获得低位错密度外延薄膜的方法 |
US8293608B2 (en) * | 2008-02-08 | 2012-10-23 | Freescale Semiconductor, Inc. | Intermediate product for a multichannel FET and process for obtaining an intermediate product |
US8222657B2 (en) * | 2009-02-23 | 2012-07-17 | The Penn State Research Foundation | Light emitting apparatus |
KR101087939B1 (ko) | 2009-06-17 | 2011-11-28 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
CN102623487B (zh) * | 2011-01-26 | 2015-04-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US10158044B2 (en) | 2011-12-03 | 2018-12-18 | Sensor Electronic Technology, Inc. | Epitaxy technique for growing semiconductor compounds |
US9831382B2 (en) | 2011-12-03 | 2017-11-28 | Sensor Electronic Technology, Inc. | Epitaxy technique for growing semiconductor compounds |
US10490697B2 (en) | 2011-12-03 | 2019-11-26 | Sensor Electronic Technology, Inc. | Epitaxy technique for growing semiconductor compounds |
US10211048B2 (en) | 2012-02-01 | 2019-02-19 | Sensor Electronic Technology, Inc. | Epitaxy technique for reducing threading dislocations in stressed semiconductor compounds |
US8648388B2 (en) | 2012-02-15 | 2014-02-11 | International Business Machines Corporation | High performance multi-finger strained silicon germanium channel PFET and method of fabrication |
US8891573B2 (en) | 2012-05-14 | 2014-11-18 | Arizona Board Of Regents | 6.1 angstrom III-V and II-VI semiconductor platform |
US9525053B2 (en) | 2013-11-01 | 2016-12-20 | Samsung Electronics Co., Ltd. | Integrated circuit devices including strained channel regions and methods of forming the same |
US9419082B2 (en) * | 2014-04-23 | 2016-08-16 | Globalfoundries Inc. | Source/drain profile engineering for enhanced p-MOSFET |
KR102155327B1 (ko) | 2014-07-07 | 2020-09-11 | 삼성전자주식회사 | 전계 효과 트랜지스터 및 그 제조 방법 |
US9570590B1 (en) | 2015-12-10 | 2017-02-14 | International Business Machines Corporation | Selective oxidation of buried silicon-germanium to form tensile strained silicon FinFETs |
US9917154B2 (en) | 2016-06-29 | 2018-03-13 | International Business Machines Corporation | Strained and unstrained semiconductor device features formed on the same substrate |
US10181419B2 (en) * | 2016-08-23 | 2019-01-15 | QROMIS, Inc. | Vertical semiconductor diode manufactured with an engineered substrate |
CN106549039A (zh) * | 2016-11-03 | 2017-03-29 | 浙江大学 | 一种低功耗高性能锗沟道量子阱场效应晶体管 |
CN107221583B (zh) * | 2017-05-17 | 2019-01-29 | 福建海佳彩亮光电科技有限公司 | 一种纵向结构led及其制备工艺 |
CN111863955A (zh) * | 2019-04-25 | 2020-10-30 | 世界先进积体电路股份有限公司 | 半导体结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031491A (ja) * | 1998-07-14 | 2000-01-28 | Hitachi Ltd | 半導体装置,半導体装置の製造方法,半導体基板および半導体基板の製造方法 |
JP2002539613A (ja) * | 1999-03-12 | 2002-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電界効果デバイス用高速Geチャネル・ヘテロ構造 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6350993B1 (en) * | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
US6890835B1 (en) * | 2000-10-19 | 2005-05-10 | International Business Machines Corporation | Layer transfer of low defect SiGe using an etch-back process |
WO2002047168A2 (en) * | 2000-12-04 | 2002-06-13 | Amberwave Systems Corporation | Cmos inverter circuits utilizing strained silicon surface channel mosfets |
US6593625B2 (en) | 2001-06-12 | 2003-07-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
US6515335B1 (en) * | 2002-01-04 | 2003-02-04 | International Business Machines Corporation | Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same |
US6953736B2 (en) * | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
-
2003
- 2003-08-29 US US10/652,400 patent/US6855963B1/en not_active Expired - Lifetime
-
2004
- 2004-08-27 KR KR1020067003534A patent/KR100826838B1/ko not_active IP Right Cessation
- 2004-08-27 WO PCT/US2004/028045 patent/WO2005036613A2/en active Search and Examination
- 2004-08-27 JP JP2006524911A patent/JP5159107B2/ja not_active Expired - Fee Related
- 2004-08-27 CN CNB2004800247846A patent/CN100517614C/zh not_active Expired - Fee Related
- 2004-08-27 EP EP04809631A patent/EP1685590A2/en not_active Ceased
- 2004-11-08 US US10/983,488 patent/US7098057B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031491A (ja) * | 1998-07-14 | 2000-01-28 | Hitachi Ltd | 半導体装置,半導体装置の製造方法,半導体基板および半導体基板の製造方法 |
JP2002539613A (ja) * | 1999-03-12 | 2002-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電界効果デバイス用高速Geチャネル・ヘテロ構造 |
Also Published As
Publication number | Publication date |
---|---|
US6855963B1 (en) | 2005-02-15 |
US7098057B2 (en) | 2006-08-29 |
WO2005036613A3 (en) | 2005-07-07 |
US20050045905A1 (en) | 2005-03-03 |
US20050127392A1 (en) | 2005-06-16 |
KR100826838B1 (ko) | 2008-05-06 |
KR20060118407A (ko) | 2006-11-23 |
EP1685590A2 (en) | 2006-08-02 |
WO2005036613A2 (en) | 2005-04-21 |
JP5159107B2 (ja) | 2013-03-06 |
CN1894782A (zh) | 2007-01-10 |
CN100517614C (zh) | 2009-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5159107B2 (ja) | 極薄soi/sgoi基板上の超高速si/sige変調ドープ電界効果トランジスタ | |
JP4301506B2 (ja) | 低漏洩ヘテロ接合垂直トランジスタおよびその高性能デバイス | |
US7679121B2 (en) | Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof | |
US6927414B2 (en) | High speed lateral heterojunction MISFETs realized by 2-dimensional bandgap engineering and methods thereof | |
JP5255396B2 (ja) | マルチファセット・ゲートmosfetデバイス | |
US7767560B2 (en) | Three dimensional strained quantum wells and three dimensional strained surface channels by Ge confinement method | |
US7205604B2 (en) | Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof | |
US5534713A (en) | Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers | |
US20070148939A1 (en) | Low leakage heterojunction vertical transistors and high performance devices thereof | |
JP2000286418A (ja) | 半導体装置および半導体基板 | |
US7923346B2 (en) | Field effect transistor structure with an insulating layer at the junction | |
US6949761B2 (en) | Structure for and method of fabricating a high-mobility field-effect transistor | |
Tu et al. | First Vertically Stacked Tensily Strained Ge 0.98 Si 0.02 nGAAFETs with No Parasitic Channel and L G= 40 nm Featuring Record I ON= 48 μA at V OV= V DS= 0.5 V and Record G m, max (μS/μm)/SS SAT (mV/dec)= 8.3 at V DS= 0.5 V | |
KR100495543B1 (ko) | 반도체장치및그제조방법 | |
JP2004538639A (ja) | 2重層comsデバイス及びその製造方法 | |
JP2004538639A6 (ja) | 2重層comsデバイス及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20121004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5159107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |