JP2007251129A5 - - Google Patents

Download PDF

Info

Publication number
JP2007251129A5
JP2007251129A5 JP2006348136A JP2006348136A JP2007251129A5 JP 2007251129 A5 JP2007251129 A5 JP 2007251129A5 JP 2006348136 A JP2006348136 A JP 2006348136A JP 2006348136 A JP2006348136 A JP 2006348136A JP 2007251129 A5 JP2007251129 A5 JP 2007251129A5
Authority
JP
Japan
Prior art keywords
donor substrate
initial donor
rapid thermal
heat treatment
thermal oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006348136A
Other languages
English (en)
Other versions
JP2007251129A (ja
JP4928932B2 (ja
JP2007251129A6 (ja
Filing date
Publication date
Priority claimed from EP06290421.4A external-priority patent/EP1835533B1/en
Application filed filed Critical
Publication of JP2007251129A publication Critical patent/JP2007251129A/ja
Publication of JP2007251129A6 publication Critical patent/JP2007251129A6/ja
Publication of JP2007251129A5 publication Critical patent/JP2007251129A5/ja
Application granted granted Critical
Publication of JP4928932B2 publication Critical patent/JP4928932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、初期ドナー基板および/または残りのドナー基板にある酸素析出物および/または酸素析出核が、特に、溶解によって少なくとも部分的に取り除かれるように構成される少なくとも1つのさらなる処理ステップを備えるということを特徴とする。析出物および/または析出核の存在と、基板での結晶欠陥の生成とに関連があるのは明らかであるため、追加の熱処理中にそれらが溶解することで、ドナー基板の再利用が可能となり、これは、追加の熱処理ステップによって再利用中の結晶欠陥の生成を制限できるため、ドナー基板の再利用の頻度が今より高くなる。
ウェハに酸素が存在する原因は、ウェハの作製プロセスにある。インゴットの引き上げ中、インゴットに不純物が混入する。これらの不純物の1つが、格子間酸素であり、この格子間酸素は、引き上げと冷却中に凝集してを形成する。引き続き、典型的に、900℃〜1100℃の範囲の熱処理を施している間、は、格子間酸素の拡散により析出物になる。
複合材料ウェハの製造方法の1つの好ましい実施形態によれば、ドナー基板の残りは、初期ドナー基板として再利用でき、ステップb)〜ステップe)は、第1のステップまたはさらなる熱処理ステップが実行される前に、少なくとも一回繰り返される。プロセスステップの量を低く保つと同時に、ドナー基板またはドナー基板の残り、ひいては、最終SOI製品の結晶品質を十分に高いものとするために、必要な場合には、酸素析出物および/または酸素析出核の生成率に応じて、さらなる熱ステップが実行される。
好ましくは、少なくとも1つの熱処理ステップのうち少なくとも1つが、急速熱酸化ステップであり得る。驚くべきことに、酸素が存在すると、ドナー基板の酸素析出物および/または酸素析出核の除去性が向上する。この場合の「急速」とは、析出物および/または析出核の溶解が生じるような、少なくとも20℃/s、好ましくは、少なくとも30℃/sの温度上昇を意味する。
有益な実施形態によれば、急速熱酸化ステップは、1150℃〜1300℃、特に、1200℃〜1250℃の温度範囲で実行される。この温度範囲において、ドナー基板の酸素析出物および/または酸素析出核は、特に、溶解によって、少なくとも部分的に低減させることができる。
1つの好ましい実施形態によれば、急速熱酸化ステップは、ステップa)とステップb)との間、および/または、ステップe)の後に実行され得る。急速熱酸化ステップの利点の1つは、表面の表面粗さ特性を変更しないため、製造プロセスを開始する前に既に急速熱酸化を初期ドナー基板上で実行できることである。それによって、基板に既に存在する酸素析出物および/または酸素析出核を、少なくとも部分的に除去することができる。ステップe)の後、したがって、複合材料ウェハの作製後に急速熱酸化ステップを使用する利点には、製造プロセスの熱処理ステップ中に最終的に生成される酸素析出物および/または酸素析出核を溶解でき、ひいては、低減できるという利点がある。ここで、最終SOI層に結晶欠陥が生じないようにするために、ドナーウェハを複数回再利用した後に、最終的に生じた酸素析出物および/または酸素析出核が除去される。
代替の実施形態によれば、熱処理ステップの少なくとも1つが、無酸素雰囲気下で実行される急速熱アニールステップであり得る。このような処理はまた、酸化物層を生じることなく、特に、溶解によって、析出物および/または析出核を少なくとも部分的に低減する。その結果、ドナー基板を再利用可能にするという目的は、無酸素の熱処理ステップでも達成できることが多い。
薄い酸化物層3を成長させることの他に、ドナー基板1に存在することがある酸素析出物および/または酸素析出核を、溶解によって少なくとも部分的に低減させることで、酸素の存在によるドナー基板での結晶欠陥の生成を、少なくとも非常に抑制することができる。急速熱酸化ステップ中、ハンドル基板に後で転写されるドナー基板の一部に存在することがある結晶欠陥もなくなる。急速熱酸化ステップ中、酸素析出物および酸素析出核が溶解して、格子間酸素を本質的に形成する。
第1の実施形態の1つの変形例によれば、ステップIIは、各作製プロセス中に実行されなくてもよいが、2回目、3回目、または4回目ごと、以下、同様、の運転の後にのみ実行されてもよい。これは、酸素析出物および/または酸素析出核が原因で生じる欠陥量に依存し、酸素析出物および/または酸素析出核は、作製プロセス、例えば、熱酸化物成長または分割ステップ中に基板が受ける様々な熱処理中に生じ得る。
SOIウェハ11の製造後に酸化ステップを実行することによって、熱処理中に生じた酸素析出物および/または酸素析出核は、ステップII中に少なくとも部分的に溶解することで、新しい初期ドナー基板1としてドナー基板1の残り13を引き続き再利用する際、次に形成されるSOI層15に高い結晶品質を与えることができる。
第1の実施形態の場合のように、急速熱酸化ステップは、各製造プロセス中に必ずしも実行されるわけではなく、酸素析出物および/または酸素析出核の生成に応じて、作製プロセスを最適化するために、2回目、3回目、4回目ごと、以下、同様、に実行されるだけである。
本発明の第3および第4の実施形態によれば、酸素を含有しない雰囲気下における急速熱アニールステップが、急速熱酸化ステップIIの代わりに実行される。典型的に、このようなプロセスは、酸素濃度を別にすれば、急速熱酸化ステップに使用されるものと同じプロセスパラメータで、水素および/またはアルゴン雰囲気下で実行される。また、この熱処理は、溶解によって、酸素析出物および/または酸素析出核を少なくとも部分的に低減するのに適切である。しかしながら、このような処理は、表面の品質に悪影響を与えるため、ドナー基板1の十分な表面粗さを確保するために、好ましくは、アニール熱処理ステップの後に、研磨ステップが続くべきである。無酸素雰囲気では、薄い酸化物層3が形成されない。
酸素析出物および/または酸素析出核を低減させるための追加の熱処理を実行することによって、最終製品、いわゆる、SOIウェハ11にある結晶欠陥の量を、少なくとも6倍低減することができる。この結果は、2つのシリコンウェハ上に6000オングストロームの厚みをもつ酸化シリコン層を成長させることによって立証された。この厚みは、シリコン・オン・インシュレータウェハの分離層5の典型的な厚みである4×1500オングストロームと同等であり、4つの層転写の熱処理のシミュレーションを目的としたものである。1つのウェハに対して、追加の熱処理、特に、酸化処理が実行されない場合、第2のウェハに対して、本発明による追加の熱処理ステップが実行され、欠陥の分析により、結晶欠陥の低減が見られた。
先行技術と異なり、本発明による方法では、析出物および/または析出核が生成されないようにすることはできないが、作製プロセスの一部である熱処理中に常にそれらが作り出されるということが原因でそれらの生成を防ぐことができないため、プロセス中に除去されることが好ましい。

Claims (13)

  1. 複合材料ウェハの製造方法であり、
    a)初期ドナー基板(1)を提供するステップと、
    b)前記初期ドナー基板(1)上に絶縁層(5)を形成するステップと、
    c)前記初期ドナー基板(1)に所定の分割エリア(7)を形成するステップと、
    d)前記初期ドナー基板(1)をハンドル基板(9)に付着させるステップと、
    e)前記所定の分割エリア(7)で前記初期ドナー基板(1)を引き離すことで、前記初期ドナー基板(1)の層(15)を前記ハンドル基板(9)に転写して、複合材料ウェハ(11)を形成するステップと、
    を備える、前記方法において、
    前記初期ドナー基板(1)および/または前記初期ドナー基板(1)の残り(13)にある酸素析出物および/または酸素析出核を少なくとも部分的に低減するように構成された少なくとも1つの熱処理ステップをさらに備え、
    前記初期ドナー基板(1)の残り(13)が、初期ドナー基板(1)として再利用され、第1またはさらなる熱処理ステップが実行される前に、少なくとも1回、ステップb)〜ステップe)が繰り返され、
    前記少なくとも1つの熱処理ステップの少なくとも1つが、急速熱酸化ステップであり、
    前記急速熱酸化ステップが、製造プロセスを開始する前にステップa)とステップb)との間に実行されると共にステップe)の後にも実行される、方法。
  2. a)初期ドナー基板(1)を提供するステップと、
    b)前記初期ドナー基板(1)上に絶縁層(5)を形成するステップと、
    c)前記初期ドナー基板(1)に所定の分割エリア(7)を形成するステップと、
    d)前記初期ドナー基板(1)をハンドル基板(9)に付着させるステップと、
    e)前記所定の分割エリア(7)で前記初期ドナー基板(1)を引き離すことで、前記初期ドナー基板(1)の層(15)を前記ハンドル基板(9)に転写して、複合材料ウェハ(11)を形成するステップと、
    を備える、複合材料ウェハの製造方法において得られた使用済みドナー基板のリサイクル方法において、
    前記初期ドナー基板(1)および/または前記初期ドナー基板(1)の残り(13)にある酸素析出物および/または酸素析出核を少なくとも部分的に低減するように構成された熱処理ステップを備え、
    前記熱処理ステップが、急速熱酸化ステップであり、
    前記急速熱酸化ステップが、製造プロセスを開始する前にステップa)とステップb)との間に実行されると共にステップe)の後にも実行される、方法。
  3. 前記少なくとも1つの熱処理ステップが、1150℃〜1300℃の温度範囲で実行される、請求項1に記載の方法。
  4. 前記少なくとも1つの熱処理ステップが、15秒〜5分の持続時間、実行される、請求項3に記載の方法。
  5. 急速熱酸化ステップを実行するためにバッチ式アニールタイプの炉が使用され、前記少なくとも1つの熱処理ステップが、1分〜5時間の持続時間、実行される、請求項3に記載の方法。
  6. 前記急速熱酸化ステップが、5%〜100%の酸素濃度および/または5〜20l/分の酸素速度を有する雰囲気において実行される、請求項1,3〜5のいずれか一項に記載の方法。
  7. 急速熱酸化処理中、50オングストローム〜500オングストロームの範囲の厚みの酸化物層(3)が、前記初期ドナー基板(1)上または前記初期ドナー基板(1)の残り(13)に成長される、請求項1,3〜6に記載の方法。
  8. ステップe)の後に、剥離が生じた前記初期ドナー基板(1)の表面の研磨を含むステップf)をさらに備え、ステップf)の前および/または後に、前記急速熱酸化ステップが実行される、請求項1,3〜のいずれか一項に記載の複合材料ウェハの製造方法。
  9. 前記少なくとも1つの熱処理ステップの少なくとも1つが、無酸素雰囲気下で実行される急速熱アニールステップである、請求項1,3〜のいずれか一項に記載の複合材料ウェハの製造方法。
  10. 前記急速熱アニールステップが、水素および/またはアルゴン雰囲気下で実行される、請求項に記載の方法。
  11. 前記急速熱アニールステップが、ステップa)とステップb)との間、および/またはステップe)の後に実行され、研磨ステップが後続する、請求項または10のいずれか一項に記載の複合材料ウェハの製造方法。
  12. バッチ式の炉が使用され、前記急速熱酸化またはアニールステップが、少なくとも20℃/sの温度勾配で実行される、請求項1,3〜11のいずれか一項に記載の複合材料ウェハの製造方法。
  13. 単一ウェハ炉が使用され、前記急速熱酸化またはアニールステップが、少なくとも30℃/sの温度勾配で実行される、請求項1,3〜11のいずれか一項に記載の複合材料ウェハの製造方法。
JP2006348136A 2006-03-14 2006-12-25 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法 Active JP4928932B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06290421.4A EP1835533B1 (en) 2006-03-14 2006-03-14 Method for manufacturing compound material wafers and method for recycling a used donor substrate
EP06290421.4 2006-03-14

Publications (4)

Publication Number Publication Date
JP2007251129A JP2007251129A (ja) 2007-09-27
JP2007251129A6 JP2007251129A6 (ja) 2007-12-13
JP2007251129A5 true JP2007251129A5 (ja) 2012-02-16
JP4928932B2 JP4928932B2 (ja) 2012-05-09

Family

ID=36940653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348136A Active JP4928932B2 (ja) 2006-03-14 2006-12-25 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法

Country Status (7)

Country Link
US (1) US7405136B2 (ja)
EP (1) EP1835533B1 (ja)
JP (1) JP4928932B2 (ja)
KR (1) KR100886620B1 (ja)
CN (1) CN100541759C (ja)
SG (1) SG136030A1 (ja)
TW (1) TWI334165B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Sumco 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
US7781308B2 (en) * 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN101504930B (zh) * 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
DE102008027521B4 (de) 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5410769B2 (ja) * 2009-01-30 2014-02-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US8198172B2 (en) 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Soi基板の作製方法
SG183670A1 (en) 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8367517B2 (en) * 2010-01-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR101763984B1 (ko) * 2010-09-10 2017-08-01 베르라세 테크놀러지스 엘엘씨 반도체 도너로부터 분리된 층을 사용하여 광전자 디바이스를 제조하는 방법 및 그것에 의해 제조된 디바이스
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2987166B1 (fr) * 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2987682B1 (fr) 2012-03-05 2014-11-21 Soitec Silicon On Insulator Procede de test d'une structure semi-conducteur sur isolant et application dudit test pour la fabrication d'une telle structure
US8747598B2 (en) 2012-04-25 2014-06-10 Gtat Corporation Method of forming a permanently supported lamina
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
US9082692B2 (en) 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
TW201444118A (zh) * 2013-05-03 2014-11-16 Univ Dayeh 具有氮化鎵磊晶層的藍寶石基板的回收方法
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
FR3051968B1 (fr) * 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
FI128442B (en) * 2017-06-21 2020-05-15 Turun Yliopisto Silicon structure with crystalline silica
FR3076069B1 (fr) * 2017-12-22 2021-11-26 Commissariat Energie Atomique Procede de transfert d'une couche utile
FR3076070B1 (fr) * 2017-12-22 2019-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile
DE102018122979B4 (de) * 2018-06-13 2023-11-02 Infineon Technologies Ag Verfahren zum bilden einer silicium-isolator-schicht und halbleitervorrichtung mit derselben
CN110223995B (zh) * 2019-06-14 2021-11-02 芯盟科技有限公司 一种图像传感器的形成方法、图像传感器及电子设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
DE60041309D1 (de) * 1999-03-16 2009-02-26 Shinetsu Handotai Kk Herstellungsverfahren für siliziumwafer und siliziumwafer
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
KR100549258B1 (ko) * 2000-06-02 2006-02-03 주식회사 실트론 에스오아이 웨이퍼 제조 방법
FR2838865B1 (fr) * 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer
JP4869544B2 (ja) * 2003-04-14 2012-02-08 株式会社Sumco Soi基板の製造方法
FR2857982B1 (fr) 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
KR20050013398A (ko) * 2003-07-28 2005-02-04 주식회사 실트론 실리콘 단결정 웨이퍼 및 soi 웨이퍼의 제조방법
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2867607B1 (fr) * 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Sumco 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ

Similar Documents

Publication Publication Date Title
JP2007251129A5 (ja)
JP4928932B2 (ja) 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
JP2007251129A6 (ja) 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
TWI591726B (zh) Silicon wafer heat treatment methods, and silicon wafers
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
JP4817342B2 (ja) Soiタイプのウェハの製造方法
JPH1167781A (ja) シリコン半導体基板の熱処理方法
JP2004304095A (ja) シリコンウェーハおよびその製造方法
JPH11354525A (ja) シリコンエピタキシャルウェーハの製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
JPS60247935A (ja) 半導体ウエハの製造方法
JP2007242972A (ja) Soiウェーハの製造方法
JP2010003922A (ja) シリコンウェーハの製造方法
JP2001077120A (ja) エピタキシャルシリコンウェーハの製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP4947445B2 (ja) シリコン半導体基板の製造方法
JP2008227060A (ja) アニールウエハの製造方法
JP4235760B2 (ja) シリコンウェーハの製造方法
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH09199507A (ja) 半導体基板およびその製造方法
JP2652346B2 (ja) シリコンウエーハの製造方法
WO2014061196A1 (ja) Soiウェーハの製造方法
JP2652344B2 (ja) シリコンウエーハ
JPS59119842A (ja) 半導体装置の製造方法