JP2007073560A - 薄膜トランジスタの製法 - Google Patents
薄膜トランジスタの製法 Download PDFInfo
- Publication number
- JP2007073560A JP2007073560A JP2005255734A JP2005255734A JP2007073560A JP 2007073560 A JP2007073560 A JP 2007073560A JP 2005255734 A JP2005255734 A JP 2005255734A JP 2005255734 A JP2005255734 A JP 2005255734A JP 2007073560 A JP2007073560 A JP 2007073560A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- semiconductor thin
- film transistor
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】 薄膜トランジスタの構成半導体薄膜(活性層)である酸化亜鉛(ZnO)を主成分とする酸化物半導体薄膜と、該酸化物半導体薄膜に接するゲート絶縁膜とを真空中で連続成膜することによって、これら二層の間に清浄な界面を形成し、良好なTFT特性を示す高性能な薄膜トランジスタを提供することができるとともに、量産化が容易である薄膜トランジスタの製法の提供。
【解決手段】 酸化亜鉛（ZnO）を主成分とする酸化物からなる半導体薄膜と、シリコン系絶縁膜からなり該半導体薄膜に接するゲート絶縁膜を有する薄膜トランジスタの製法において、前記半導体薄膜の形成と前記ゲート絶縁膜の形成が、真空中にて連続した工程で行われることを特徴とする薄膜トランジスタの製法。
【選択図】 図２
【解決手段】 酸化亜鉛（ZnO）を主成分とする酸化物からなる半導体薄膜と、シリコン系絶縁膜からなり該半導体薄膜に接するゲート絶縁膜を有する薄膜トランジスタの製法において、前記半導体薄膜の形成と前記ゲート絶縁膜の形成が、真空中にて連続した工程で行われることを特徴とする薄膜トランジスタの製法。
【選択図】 図２
Description
本発明は薄膜トランジスタの製法に係り、より詳しくは薄膜トランジスタの構成半導体薄膜(活性層)である酸化亜鉛(ZnO)を主成分とする酸化物半導体薄膜と、該酸化物半導体薄膜に接するゲート絶縁膜とを真空中で連続成膜することによって、これら二層の間に清浄な界面を形成し、良好なTFT特性を示す高性能な薄膜トランジスタを提供することができるとともに、量産化が容易である薄膜トランジスタの製法に関するものである。
酸化亜鉛（ZnO）あるいは酸化マグネシウム亜鉛（ZnMgO）等のZnOに関連する酸化物が優れた半導体(活性層)の性質を示すことは古くから知られており、近年薄膜トランジスタ（以下TFTと略）、発光デバイス、透明導電膜等の電子デバイス応用を目指し、ZnOに関連する酸化物を用いた薄膜半導体の研究開発が活発化している。特に半導体薄膜として酸化亜鉛（ZnO）を用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン（a-Si:H）TFTに比較して電子移動度が大きく、優れたTFT特性並びに低温プロセスが可能である等の可能性を持つことから積極的な開発が進められている。
ZnO-TFTの構造としては、ゲート電極が半導体薄膜の上部に位置するトップゲート型及び、下部に位置するボトムゲート型の構造が考えられる。
図６に、半導体薄膜として酸化亜鉛（ZnO）を用いたトップゲート型TFT（ZnO-TFT）の従来の構造の一例を示す。
このトップゲート構造は、基板１１６上にソース・ドレイン電極１１７、酸化亜鉛半導体薄膜１１８、ゲート絶縁膜１１９、ゲート電極１２０をこの順に積層して構成されている。
このゲート絶縁膜１１９は、化学気相成長（CVD）法にて200〜500nmの厚みで形成されることが多い。
ゲート絶縁膜の成膜は、従来、真空装置内で半導体薄膜を形成し、大気中に取り出し、パターン加工した後、再度真空装置内にてゲート絶縁膜を形成するといったように、半導体薄膜の形成とは不連続な工程にて行われる。
このトップゲート構造は、基板１１６上にソース・ドレイン電極１１７、酸化亜鉛半導体薄膜１１８、ゲート絶縁膜１１９、ゲート電極１２０をこの順に積層して構成されている。
このゲート絶縁膜１１９は、化学気相成長（CVD）法にて200〜500nmの厚みで形成されることが多い。
ゲート絶縁膜の成膜は、従来、真空装置内で半導体薄膜を形成し、大気中に取り出し、パターン加工した後、再度真空装置内にてゲート絶縁膜を形成するといったように、半導体薄膜の形成とは不連続な工程にて行われる。
従来のトップゲート型TFTの製法では、半導体薄膜とゲート絶縁膜の形成工程を不連続にて行うため、この工程の間に、半導体薄膜表面に、水分や有機物、Na、Kといったアルカリ金属、ボロン等が吸着されてしまい、後工程に於いて積層したゲート絶縁膜と、半導体薄膜との間に良好な界面が形成できないという問題がある。
このような問題を解決するため、シリコン半導体では、界面清浄化のために各種洗浄方式が用いられる。例えば金属不純物、イオン性不純物、粒子状不純物の除去にはＲＣＡ洗浄といった酸を用いたウェット洗浄を、表面酸化物の除去にはフッ化水素酸（ＨＦ）を用いたウェット洗浄を、有機物の除去にはＵＶやオゾン処理といったドライ洗浄を製造工程の随所に用いることが考えられる。
このような問題を解決するため、シリコン半導体では、界面清浄化のために各種洗浄方式が用いられる。例えば金属不純物、イオン性不純物、粒子状不純物の除去にはＲＣＡ洗浄といった酸を用いたウェット洗浄を、表面酸化物の除去にはフッ化水素酸（ＨＦ）を用いたウェット洗浄を、有機物の除去にはＵＶやオゾン処理といったドライ洗浄を製造工程の随所に用いることが考えられる。
一方、ボトムゲート型のZnO-TFTを開示したものとして、特許文献１、特許文献２などが例示できる。
特許文献１に開示されるボトムゲート型ZnO-TFTは、図７に示す如く、基板１０２、ゲート電極１０３、ゲート絶縁膜１０４、酸化亜鉛半導体薄膜１０５、ソース電極１０６、ドレイン電極１０７、保護膜１０８を有してなり、これら各構成をこの順に積層して形成されている。
特許文献２に開示されるボトムゲート型ZnO-TFTは、図８（ａ）に示す如く、基板１０９、ゲート電極１１０、ゲート絶縁膜１１１、ソース電極１１２、ドレイン電極１１３、酸化亜鉛半導体薄膜１１４を有してなり、これら各構成をこの順に積層して形成されている。実際に製造の最終工程においては、図８（ｂ）に示す如く、前記酸化亜鉛半導体薄膜１１４を被覆して保護膜１１５が形成される。
これらのボトムゲート型ZnO-TFTの製造工程においては、ゲート絶縁膜の形成後に行われる半導体薄膜の形成、及びその後に行われる保護膜の形成が、上記したトップゲート型TFTの製造工程と同様に、不連続な工程にて行われる。
そのため、半導体薄膜形成前のゲート絶縁膜、及び半導体薄膜表面を被覆する保護膜を形成する前の半導体薄膜表面に、上記した如く不純物が付着する可能性があり、洗浄工程が必要と考えられる。
以上のように、トップゲート型の構造及びボトムゲート型の構造のいずれの製造工程においても、良好な界面を形成する観点から、洗浄工程を必要とすると考えられる。
しかしながら、ZnO半導体薄膜は耐酸性が弱く、前述したシリコン半導体と同様に酸を用いたウェット洗浄を行った場合、膜の消失が起こったり、結晶粒界が選択的にエッチングされたりする現象が生じ、ゲート絶縁膜との良好な界面を形成することが困難となる。更に、ＵＶやオゾンを用いたドライクリーニングを用いた場合においては有機物以外の物質（例えば金属やイオン性不純物、粒子状不純物）の除去効率が不十分になる。
下記特許文献３には、酸化亜鉛を主成分とする酸化物半導体薄膜を用いたトップゲート型のTFTの製造工程において、酸化物半導体薄膜に対してUVによる界面処理を施すことが開示されている。
しかしながら、特許文献３に開示されたトランジスタの製法において、UVの照射は、界面の平坦化を目的としたものであり、有機物の除去を完全になしうるものではなく、不純物の存在しない良好な界面を持つトランジスタを提供しうるものでは無かった。
酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜を用いるトップゲート型及びボトムゲート型薄膜トランジスタにおいて、酸化物半導体薄膜と、ゲート絶縁膜との界面が良好でない場合、リーク電流の増大や、ドレイン電流の立ち上がり（サブスレッショルド）特性の劣化が大きくなり、良好なTFT特性を示さないことになる。
また、製造工程において、良好な界面を形成する目的で、半導体薄膜表面の清浄化工程を設けることも考えられるが、完全に界面を清浄化するには多段階の工程が必要になるため、製造工程の煩雑化の原因となり、量産に適した製法とは言えない。
本発明の目的は、ゲート絶縁膜と接する酸化物半導体薄膜界面を清浄な状態で形成することによって、薄膜トランジスタの性能を向上させるとともに、製造工程の複雑化を防ぐことができ、量産性と性能の高さを両立した薄膜トランジスタの製法を提供することにある。
請求項１に係る発明は、酸化亜鉛（ZnO）を主成分とする酸化物からなる半導体薄膜と、シリコン系絶縁膜からなり該半導体薄膜に接するゲート絶縁膜を有する薄膜トランジスタの製法において、前記半導体薄膜の形成と前記ゲート絶縁膜の形成が、真空中にて連続した工程で行われることを特徴とする薄膜トランジスタの製法に関する。
請求項２に係る発明は、前記半導体薄膜の形成が、スパッタリング法あるいはイオンプレーティング法にて行われることを特徴とする請求項１記載の薄膜トランジスタの製法に関する。
請求項３に係る発明は、前記ゲート絶縁膜の形成がプラズマ化学気相成長（PCVD）法により行われることを特徴とする請求項１又は２記載の薄膜トランジスタの製法に関する。
請求項４に係る発明は、前記薄膜トランジスタがトップゲート型薄膜トランジスタであって、前記半導体薄膜を形成後、前記ゲート絶縁膜を形成する際、その前工程として、該半導体薄膜を酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続してゲート絶縁膜を形成することを特徴とする請求項１乃至３のいずれかに記載の薄膜トランジスタの製法に関する。
請求項５に係る発明は、前記酸化性ガスとして酸素もしくは亜酸化窒素（N2O）を用いることを特徴とする請求項４に記載の薄膜トランジスタの製法に関する。
請求項６に係る発明は、前記酸化性ガスとして酸素を用いる場合において、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することを特徴とする請求項５に記載の薄膜トランジスタの製法に関する。
請求項７に係る発明は、前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記シリコン系ゲート絶縁膜と半導体薄膜を真空中にて連続した工程で形成後、該半導体薄膜全面を被覆して設けられる絶縁膜の形成をさらに真空中にて連続で行うことを特徴とする請求項１乃至３のいずれかに記載の薄膜トランジスタの製法に関する。
請求項８に係る発明は、前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記シリコン系ゲート絶縁膜と半導体薄膜を真空中にて連続した工程で形成後、該半導体薄膜全面を被覆して設けられる絶縁膜の形成の前工程として、前記半導体薄膜に酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続して前記絶縁膜を形成することを特徴とする請求項７に記載の薄膜トランジスタの製法に関する。
請求項９に係る発明は、前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記シリコン系ゲート絶縁膜と半導体薄膜及び半導体薄膜上の絶縁膜を真空中にて連続した工程で形成後、前記半導体薄膜並びに絶縁膜を薄膜トランジスタの活性層の形状に加工した後、前記半導体薄膜の少なくとも一部が露出した状態で酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続して絶縁膜を形成することを特徴とする請求項７に記載の薄膜トランジスタの製法に関する。
請求項１０に係る発明は、前記酸化性ガスとして酸素もしくは亜酸化窒素（N2O）を用いることを特徴とする請求項８又は９に記載の薄膜トランジスタの製法に関する。
請求項１１に係る発明は、前記酸化性ガスとして酸素を用いる場合において、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することを特徴とする請求項１０に記載の薄膜トランジスタの製法に関する。
請求項１に係る発明によれば、酸化亜鉛を主成分とする酸化物からなる半導体薄膜とゲート絶縁膜を真空中連続して成膜することにより、前記半導体薄膜と前記ゲート絶縁膜との間に良好な界面を持ち、リーク電流の抑制された高性能の薄膜トランジスタの製法を提供することができる。
請求項２に係る発明によれば、酸化亜鉛を主成分とする酸化物からなる半導体薄膜の形成を、スパッタリング法あるいはイオンプレーティング法にて行うことで、大面積の基板に対しても容易に形成できることになり、量産性のある薄膜トランジスタの製法を提供することができる。
請求項３に係る発明によれば、ゲート絶縁膜をプラズマ化学気相成長（PCVD）法により形成することで、大面積の基板に対して形成が可能になり、半導体薄膜形成とゲート絶縁膜の形成を連続工程とすることが容易になり、量産性があり、高性能な薄膜トランジスタの製法を提供することができる。
請求項４に係る発明によれば、ゲート絶縁膜を形成する際、その前工程として半導体薄膜を酸化性ガスを用いたプラズマ雰囲気にて表面処理を行うことで、有機汚染を低減した、更に良好な界面を形成することが可能になり、ゲート絶縁膜形成時のZnOの還元及び脱離を防ぎ、リーク電流の発生が抑制された、高性能な薄膜トランジスタの製法を提供することができる。
請求項５に係る発明によれば、酸化性ガスとして、酸素もしくは亜酸化窒素（N2O）を用いることで、酸化亜鉛とゲート絶縁膜の間で良好な界面を持つ、リーク電流が低く、かつ電流駆動能力の高い薄膜トランジスタを提供することができる。
請求項６に係る発明によれば、酸化性ガス雰囲気として、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することで、酸素ラジカルの発生量を増大させることが可能となり、酸化亜鉛表面での有機物汚染の除去効果が向上する。また、添加したガスによる酸化亜鉛表面のスパッタ効果により、酸化性ガスのみでは除去できなかった金属およびイオン性不純物を除去可能となり、より界面清浄性に優れた、リーク電流の発生が抑制され、かつ電流駆動能力の高い薄膜トランジスタを得ることができる。
請求項７に係る発明によれば、半導体薄膜形成後、該半導体薄膜を被覆する絶縁膜の形成を真空中連続で行うことで、半導体薄膜のバックチャネル側表面と絶縁膜の間に良好な界面を形成することができ、リーク電流の発生が抑制された薄膜トランジスタを得ることができる。
請求項８に係る発明によれば、シリコン系ゲート絶縁膜と半導体薄膜を真空中にて連続した工程で形成後、絶縁膜形成の前工程として酸化性ガスによるプラズマ処理を真空中で連続した工程で行うことで、半導体薄膜のバックチャネル側表面と絶縁膜の間に更に良好な界面を形成することが可能になり、絶縁膜形成時のZnOの還元及び脱離を防ぎ、リーク電流の発生が抑制された、高性能な薄膜トランジスタの製法を提供することができる。
請求項９に係る発明によれば、シリコン系ゲート絶縁膜と半導体薄膜及び半導体薄膜上の絶縁膜を真空中にて連続した工程で形成後、前記半導体薄膜並びに絶縁膜を薄膜トランジスタの活性層の形状に加工した後、前記半導体薄膜の少なくとも一部が露出した状態で酸化性ガスプラズマによる表面処理を実施し、該表面処理に引き続き、保護膜の形成を真空中にて連続して行う。つまり、半導体薄膜の上表面の保護膜である絶縁膜を形成後、側表面の保護膜である第一オーバーコート絶縁膜の前工程としてプラズマ処理を行い、このプラズマ処理と連続して、真空中にて、保護膜形成を行うことで、良好な界面を持ち、リーク電流の発生が抑制された、高性能な薄膜トランジスタの製法を提供することができる。
請求項１０に係る発明によれば、酸化性ガスとして、酸素あるいは亜酸化窒素（N2O）を用いることで、酸化亜鉛とゲート絶縁膜の間で良好な界面を持つ、リーク電流が低く、かつ電流駆動能力の高い薄膜トランジスタを提供することができる。
請求項１１に係る発明によれば、酸化性ガス雰囲気として、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することで、酸素ラジカルの発生量を増大させることが可能となり、酸化亜鉛表面での有機物汚染の除去効果が向上する。また、添加したガスによる酸化亜鉛表面のスパッタ効果により、酸化性ガスのみでは除去できなかった金属およびイオン性不純物を除去可能となり、より界面清浄性に優れた、リーク電流の発生が抑制され、かつ電流駆動能力の高い薄膜トランジスタを得ることができる。
本発明に係る製法にて得られるトップゲート型薄膜トランジスタ１００の構成について、図１に基づいて以下に説明する。
本発明の一実施例に係る製法にて得られるトップゲート型薄膜トランジスタ１００は、基板１、ソース・ドレイン電極２、半導体薄膜３、第一ゲート絶縁膜４、コンタクト部５、ゲート絶縁膜６、ゲート電極７、表示電極８を有してなり、これらの各構成を積層して形成される。
薄膜トランジスタ１００は、図１（ａ）に示す通り、ガラス（SiO２とAl2O3を主成分とする無アルカリガラス）からなる基板１上に形成される。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁物をコーティングしたもの等、絶縁物であれば使用可能である。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁物をコーティングしたもの等、絶縁物であれば使用可能である。
基板１上には、ソース・ドレイン電極２が積層されている。このソース・ドレイン電極２は、基板１上面の一部分に間隔を有して配置されている。
ソース・ドレイン電極２は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。
ソース、ドレイン電極２に用いられる金属としては、Ti、Cr、Ta、Mo、W、Al、Cu、Niの単層もしくは積層体、或いは合金であってTi、Cr、Ta、Mo、W、Al、Cu、Si、Niのうち、少なくとも一種類以上を含有する合金、が用いられる。この合金の具体例としては、TiW、TaW、MoW、MoSi、AlCu、AlSi、NiSi等の合金が例示できる。
ソース・ドレイン電極２を前記導電性酸化物により少なくとも一部分を被覆された金属にて形成する例としては、後述する図１（ｂ）に示されるような構造が考えられるが、金属あるいは導電性酸化物にて直接形成する構造も考えられる。
ソース・ドレイン電極２の厚みは、特に限定されないが、例えば30nm〜150nmに形成され、好ましくは、ソース・ドレイン電極２上に形成される半導体薄膜３の段差部での断線を防止するため、図１（ｂ）の構造では導電性酸化物の膜厚を半導体薄膜３より薄く（例えば、約40nm）、また直接形成する構造では金属あるいは導電性酸化物の膜厚を半導体薄膜３より薄く（例えば、約40nm）形成することが望ましい。
ソース・ドレイン電極２は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。
ソース、ドレイン電極２に用いられる金属としては、Ti、Cr、Ta、Mo、W、Al、Cu、Niの単層もしくは積層体、或いは合金であってTi、Cr、Ta、Mo、W、Al、Cu、Si、Niのうち、少なくとも一種類以上を含有する合金、が用いられる。この合金の具体例としては、TiW、TaW、MoW、MoSi、AlCu、AlSi、NiSi等の合金が例示できる。
ソース・ドレイン電極２を前記導電性酸化物により少なくとも一部分を被覆された金属にて形成する例としては、後述する図１（ｂ）に示されるような構造が考えられるが、金属あるいは導電性酸化物にて直接形成する構造も考えられる。
ソース・ドレイン電極２の厚みは、特に限定されないが、例えば30nm〜150nmに形成され、好ましくは、ソース・ドレイン電極２上に形成される半導体薄膜３の段差部での断線を防止するため、図１（ｂ）の構造では導電性酸化物の膜厚を半導体薄膜３より薄く（例えば、約40nm）、また直接形成する構造では金属あるいは導電性酸化物の膜厚を半導体薄膜３より薄く（例えば、約40nm）形成することが望ましい。
半導体薄膜３は、上記の基板１とソース・ドレイン電極２上に積層されている。
半導体薄膜３は、ソース・ドレイン電極２の電極間のチャンネルを形成するように配置されており、ソース電極により電流が供給され、ドレイン電極により放出される。
半導体薄膜３は、酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜から形成されている。
この半導体薄膜３の厚みは、特に限定されないが、例えば約25〜200nmに形成され、好ましくは、約50〜100nm程度に形成される。
図１（ｂ）は、ソース・ドレイン電極２と、半導体薄膜３との接合部分の一例を示した図であり、アルミニウム（Al）上にチタン（Ti）を積層した配線を形成し、インジウムスズ酸化物（ITO）によりこの積層体の一部を被覆する構造が示されている。
図１（ｂ）において、ソース・ドレイン電極２は、アルミニウム層１８、チタン層１９、インジウムスズ酸化物（ITO）層２０から形成され、半導体薄膜３は符号２１として示されている。
基板１７上にアルミニウム層１８が設けられ、その少なくとも上面がチタン層１９により被覆され、チタン層１９の一部と基板上の一部を被覆してインジウムスズ酸化物（ITO）層２０が存在し、インジウムスズ酸化物（ITO）層２０の一部にて半導体薄膜２１とコンタクトしている。
半導体薄膜３は、ソース・ドレイン電極２の電極間のチャンネルを形成するように配置されており、ソース電極により電流が供給され、ドレイン電極により放出される。
半導体薄膜３は、酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜から形成されている。
この半導体薄膜３の厚みは、特に限定されないが、例えば約25〜200nmに形成され、好ましくは、約50〜100nm程度に形成される。
図１（ｂ）は、ソース・ドレイン電極２と、半導体薄膜３との接合部分の一例を示した図であり、アルミニウム（Al）上にチタン（Ti）を積層した配線を形成し、インジウムスズ酸化物（ITO）によりこの積層体の一部を被覆する構造が示されている。
図１（ｂ）において、ソース・ドレイン電極２は、アルミニウム層１８、チタン層１９、インジウムスズ酸化物（ITO）層２０から形成され、半導体薄膜３は符号２１として示されている。
基板１７上にアルミニウム層１８が設けられ、その少なくとも上面がチタン層１９により被覆され、チタン層１９の一部と基板上の一部を被覆してインジウムスズ酸化物（ITO）層２０が存在し、インジウムスズ酸化物（ITO）層２０の一部にて半導体薄膜２１とコンタクトしている。
第一ゲート絶縁膜４は、半導体薄膜３の上側表面を被覆するように配置されている。この第一ゲート絶縁膜４は、半導体薄膜３を製造工程でのレジスト剥離液から保護する保護膜としての役割も果たしている。
この第一ゲート絶縁膜４は、SiNx、SiOx、あるいはSiON等のシリコン系の化合物により、プラズマ化学気相成長（PCVD）法等を用いて形成され、半導体薄膜３に積層される。
第一ゲート絶縁膜の厚みは、特に限定されないが、例えば約20〜100nmに、好ましくは約50nmに形成される。
この第一ゲート絶縁膜４は、SiNx、SiOx、あるいはSiON等のシリコン系の化合物により、プラズマ化学気相成長（PCVD）法等を用いて形成され、半導体薄膜３に積層される。
第一ゲート絶縁膜の厚みは、特に限定されないが、例えば約20〜100nmに、好ましくは約50nmに形成される。
第二ゲート絶縁膜６は、ソース・ドレイン電極２、半導体薄膜３及び第一ゲート絶縁膜４の表面を確実に被覆するように、積層されている。このように、第二ゲート絶縁膜６が積層されることにより、確実に半導体薄膜３を被覆することができる。
第二ゲート絶縁膜６は、SiNx、SiOx、あるいはSiON等のシリコン系の化合物により、プラズマ化学気相成長（PCVD）法等を用いて形成することができる。この第二ゲート絶縁膜６の厚みは、例えば、200〜400ｎｍに形成され、好ましくは、約300nmに形成される。
第二ゲート絶縁膜６は、SiNx、SiOx、あるいはSiON等のシリコン系の化合物により、プラズマ化学気相成長（PCVD）法等を用いて形成することができる。この第二ゲート絶縁膜６の厚みは、例えば、200〜400ｎｍに形成され、好ましくは、約300nmに形成される。
コンタクト部５は、ソース・ドレイン電極２を外部に取り出すために、ソース・ドレイン電極２上に形成される。
ゲート電極７は、ゲート絶縁膜６上に形成されている。このゲート電極７は、薄膜トランジスタに印加するゲート電圧により半導体薄膜３中の電子密度を制御する役割を果たすものである。
ゲート電極７はCr、Tiといった金属膜からなり、その厚みは、例えば、50〜100nmに形成される。
ゲート電極７はCr、Tiといった金属膜からなり、その厚みは、例えば、50〜100nmに形成される。
表示電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、酸化物導電性薄膜であるインジウムスズ酸化物（ITO）などにより形成される。
表示電極８の厚みは、特に限定されないが、例えば約50〜100nmに形成される。
表示電極８の厚みは、特に限定されないが、例えば約50〜100nmに形成される。
次に、本発明の一実施例に係るトップゲート型薄膜トランジスタ（TFT）の製造方法について、図２に基づいて以下に説明する。
本発明の一実施例に係るトップゲート型薄膜トランジスタの製法は、３つの主要な工程を含んでいる。第１の工程は、基板１上のソース・ドレイン電極２を被覆して設けられた酸化亜鉛（ZnO）半導体薄膜３上に、第一ゲート絶縁膜４を形成する工程である。第２の工程は、上記第一ゲート絶縁膜をレジストにてパターン加工した後、半導体薄膜３の形状をエッチングにより加工し、上記第一ゲート絶縁膜４上に第二ゲート絶縁膜６を形成する工程である。第３の工程は、上記第二ゲート絶縁膜上に、コンタクト部５、ゲート電極７および表示電極８をこの順に形成する工程である。
以下、本発明に係るトップゲート型薄膜トランジスタ（TFT）の製法を具体的に説明する。
図２（１）に示される如く、ガラス基板１上全面に、マグネトロンスパッタ法等によりTi、Cr等の金属を例えば100nmの厚みで形成し、フォトリソグラフィーによりソース・ドレイン電極２を形成する。図示されていないが、ソース・ドレイン金属膜上にn＋ZnOやインジウムスズ酸化物（ITO）等の透明導電膜が積層されている場合もある。
図２（１）に示される如く、ガラス基板１上全面に、マグネトロンスパッタ法等によりTi、Cr等の金属を例えば100nmの厚みで形成し、フォトリソグラフィーによりソース・ドレイン電極２を形成する。図示されていないが、ソース・ドレイン金属膜上にn＋ZnOやインジウムスズ酸化物（ITO）等の透明導電膜が積層されている場合もある。
図２（２）に示される如く、上記ガラス基板１およびソース・ドレイン電極２上の全面に酸化亜鉛（ZnO）半導体薄膜３を例えば50〜100nm程度の膜厚でイオンプレーティング法あるいはスパッタリング法にて形成する。半導体薄膜３を成膜後、真空中にて基板をプラズマ化学気相成長（PCVD）装置に搬送する。
この際、半導体薄膜３の表面を清浄化する目的で、真空中にてプラズマ化学気相成長（PCVD）装置に基板を搬送後、酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマにより、基板表面を清浄化することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、半導体薄膜表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により半導体薄膜表面の金属不純物が除去可能となるため、より好ましい。さらに、酸素ラジカル濃度が大きな状態で半導体薄膜の表面清浄化の工程を行うことで、半導体薄膜からの酸素脱離を防止することができ、酸素欠損による欠陥に起因するリーク電流を低減できる。
この際、半導体薄膜３の表面を清浄化する目的で、真空中にてプラズマ化学気相成長（PCVD）装置に基板を搬送後、酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマにより、基板表面を清浄化することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、半導体薄膜表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により半導体薄膜表面の金属不純物が除去可能となるため、より好ましい。さらに、酸素ラジカル濃度が大きな状態で半導体薄膜の表面清浄化の工程を行うことで、半導体薄膜からの酸素脱離を防止することができ、酸素欠損による欠陥に起因するリーク電流を低減できる。
半導体薄膜３の形成、好ましくは更に表面の清浄化を行った後、図２（３）に示される如く、第一ゲート絶縁膜４をSiNx、SiOx、もしくはSiON等のシリコン系化合物により形成する。この第一ゲート絶縁膜の形成方法は、特に限定されないが、例えば、プラズマ化学気相成長（PCVD）装置にて、SiH4+N2Oガスを用いてSiOxを約20〜50nmの厚みで形成する。
第一ゲート絶縁膜４の形成に際しては、大面積基板への成膜が可能なプラズマ化学気相成長（PCVD）法を用いることが好ましい。また、第一ゲート絶縁膜４としてSiOxを用いた場合には、SiOxの成膜後に、引き続きAr等の希ガスと酸素の混合ガスにてプラズマ処理を行うことが好ましい。この理由は、プラズマ処理を行うことでSiOx膜の酸化が促進し、絶縁耐圧が更に向上するからである。
第一ゲート絶縁膜４の形成に際しては、大面積基板への成膜が可能なプラズマ化学気相成長（PCVD）法を用いることが好ましい。また、第一ゲート絶縁膜４としてSiOxを用いた場合には、SiOxの成膜後に、引き続きAr等の希ガスと酸素の混合ガスにてプラズマ処理を行うことが好ましい。この理由は、プラズマ処理を行うことでSiOx膜の酸化が促進し、絶縁耐圧が更に向上するからである。
図２（４）に示される如く、前記第一ゲート絶縁膜４上にフォトレジストをコーティングし、パターニングされたフォトレジスト４ａをマスクとして、前記第一ゲート絶縁膜４をCF4+O2等のガスを用いてドライエッチングし、次いで0.2％HNO3溶液にて半導体薄膜３に対しウェットエッチングを行う。
図２（５）は前記半導体薄膜３のウェットエッチング後にフォトレジスト４ａを除去した断面を示しており、半導体薄膜３と同一形状の約20〜50nmの厚さの第一ゲート絶縁膜４（SiNx）を有するTFT活性層領域が形成されている。この厚さ約20〜50nmの第一ゲート絶縁膜４は、半導体薄膜３との界面形成に加えて、活性領域をパターン形成する時の半導体薄膜３を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジスト４ａを剥離する場合に使用するレジスト剥離液は半導体薄膜３の表面をエッチングで荒らしてしまうが、第一ゲート絶縁膜４が半導体薄膜３表面のレジスト剥離液に対する保護膜としての機能を果たすことで、エッチングによる表面荒れを防ぐことができる。
TFT活性層領域のパターン形成後、図２（６）に示す如く、前記第一ゲート絶縁膜４およびソース・ドレイン電極２を被覆するように、前記基板１、ソース・ドレイン電極２、ZnO薄膜３、および第一ゲート絶縁膜４上全面にゲート絶縁膜６を形成する。第二ゲート絶縁膜６は、シリコン系の化合物にて構成されるが、中でも誘電率が高く、半導体薄膜３を外部の水分等から保護する役割をも有するSiNxで形成することが望ましい。
第二ゲート絶縁膜６の形成方法は、特に限定されないが、例えば、プラズマ化学気相成長（PCVD）装置にて、SiNxを約200〜400ｎｍの厚みで形成する。
第二ゲート絶縁膜６の形成は、プラズマ化学気相成長（PCVD）法を用いることが好ましい。この理由は、プラズマ化学気相成長（PCVD）法を用いることで、良好な第二ゲート絶縁膜６を大面積にわたり、形成できるからである。
その後フォトリソグラフィーとエッチングにてソース・ドレイン電極上にコンタクトホールを開口する。
第二ゲート絶縁膜６の形成方法は、特に限定されないが、例えば、プラズマ化学気相成長（PCVD）装置にて、SiNxを約200〜400ｎｍの厚みで形成する。
第二ゲート絶縁膜６の形成は、プラズマ化学気相成長（PCVD）法を用いることが好ましい。この理由は、プラズマ化学気相成長（PCVD）法を用いることで、良好な第二ゲート絶縁膜６を大面積にわたり、形成できるからである。
その後フォトリソグラフィーとエッチングにてソース・ドレイン電極上にコンタクトホールを開口する。
最後に図２（７）に示す如く、前記ゲート絶縁膜６上にCr、Tiといった金属膜からなるゲート電極７を形成し、その後、前記ゲート電極７と同一材料にて、コンタクトホールを介してソース・ドレイン電極表面とのコンタクト部５を形成する。その後、インジウムスズ酸化物（ITO）等からなる表示電極８を形成することでトップゲート型の薄膜トランジスタが完成する。
本発明の一実施例に係る製法にて得られるボトムゲート型薄膜トランジスタ１０１の構成について、図３に基づいて以下に説明する。
本発明の一実施例に係る製法にて得られるボトムゲート型薄膜トランジスタ１０１は、基板９、ゲート電極１０、ゲート絶縁膜１１、半導体薄膜１２、絶縁膜１３、第一オーバーコート絶縁膜１４、ソース・ドレイン電極１５、第二オーバーコート絶縁膜１６を有してなり、図３に示すように、上記の各構成を積層して形成されている。
薄膜トランジスタ１０１は、図３に示す通り、基板９上に形成される。
この基板９は、絶縁体として設けられ、SiO2とAl2O3を成分とする無アルカリガラスによって形成されている。基板９の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁物をコーティングしたもの等、絶縁物であれば使用可能である。
この基板９は、絶縁体として設けられ、SiO2とAl2O3を成分とする無アルカリガラスによって形成されている。基板９の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁物をコーティングしたもの等、絶縁物であれば使用可能である。
基板９上には、ゲート電極１０が形成されている。このゲート電極１０は、基板９の一部上に形成される。
ゲート電極１０はCr、Ti、Al、Ta、Wやその合金といった金属膜からなり、その厚みは、例えば約100nmに形成される。
ゲート電極１０はCr、Ti、Al、Ta、Wやその合金といった金属膜からなり、その厚みは、例えば約100nmに形成される。
ゲート絶縁膜１１は、ゲート電極１０を被覆するように基板９上の全面に積層されている。
このゲート絶縁膜１１としては、SiNx、SiOx、あるいはSiON等のシリコン系化合物の膜を利用することができるが、SiNxが用いられることが多い。このゲート絶縁膜１１の厚みは、例えば約200〜400nmに、好ましくは約300nmに形成される。
このゲート絶縁膜１１としては、SiNx、SiOx、あるいはSiON等のシリコン系化合物の膜を利用することができるが、SiNxが用いられることが多い。このゲート絶縁膜１１の厚みは、例えば約200〜400nmに、好ましくは約300nmに形成される。
半導体薄膜１２は、ゲート電極１０の上部を含むゲート絶縁膜１１の一部を被覆するように形成されている。
この半導体薄膜１２は、酸化亜鉛（ZnO）を成分として形成される。
この半導体薄膜１２の厚みは、特に限定されないが、例えば約50〜100nmに、好ましくは、約60nm程度に形成される。
この半導体薄膜１２は、酸化亜鉛（ZnO）を成分として形成される。
この半導体薄膜１２の厚みは、特に限定されないが、例えば約50〜100nmに、好ましくは、約60nm程度に形成される。
絶縁膜１３は、半導体薄膜１２の上面を被覆するように積層されている。絶縁膜１３は、酸化亜鉛（ZnO）からなる半導体薄膜１２を損傷及び還元脱離から保護するために設けられるが、製造工程において半導体薄膜１２をレジスト剥離液から保護する保護膜としての役割も果たしている。
この絶縁膜１３としては、SiNx、SiOx、あるいはSiON等のシリコン系化合物の膜を利用することができるが、半導体薄膜１２を保護する膜としての機能性からSiNxの膜を用いることが好ましい。この絶縁膜１３の厚みは、例えば約30〜100nmに、好ましくは約50nmに形成される。
この絶縁膜１３としては、SiNx、SiOx、あるいはSiON等のシリコン系化合物の膜を利用することができるが、半導体薄膜１２を保護する膜としての機能性からSiNxの膜を用いることが好ましい。この絶縁膜１３の厚みは、例えば約30〜100nmに、好ましくは約50nmに形成される。
第一オーバーコート絶縁膜１４は、薄膜トランジスタ１０１のデバイス保護の目的で設けられ、絶縁膜１３の全面及び半導体薄膜１２の側面を被覆するように積層されている。
第一オーバーコート絶縁膜１４を設けることで、絶縁膜１３が被覆していない酸化亜鉛半導体薄膜１２の側表面を確実に被覆することができる。
この第一オーバーコート絶縁膜１４としては、特に限定されないが、例えばSiNx等のシリコン系化合物の膜を利用することができる。
この第一オーバーコート絶縁膜１４の厚みは、例えば約150〜300nmに、好ましくは約200nmに形成される。
第一オーバーコート絶縁膜１４を設けることで、絶縁膜１３が被覆していない酸化亜鉛半導体薄膜１２の側表面を確実に被覆することができる。
この第一オーバーコート絶縁膜１４としては、特に限定されないが、例えばSiNx等のシリコン系化合物の膜を利用することができる。
この第一オーバーコート絶縁膜１４の厚みは、例えば約150〜300nmに、好ましくは約200nmに形成される。
ソース・ドレイン電極１５は、ソース電極、ドレイン電極からなり、ソース電極及びドレイン電極は上記絶縁膜１３、上記第一オーバーコート絶縁膜１４に開口したコンタクトホール部分を介して、半導体薄膜１２に接するように互いに間隔を有して形成される。
このソース・ドレイン電極１５は、金属材料、例えば、Ti、Cr、Al、Mo、W、Taやこれらの合金もしくはインジウムスズ酸化物（ITO）やn+ZnOと酸化物材料等により形成される。また、これら電極１５の厚みは、特に限定されないが、例えば約50〜300nmに形成される。
このソース・ドレイン電極１５は、金属材料、例えば、Ti、Cr、Al、Mo、W、Taやこれらの合金もしくはインジウムスズ酸化物（ITO）やn+ZnOと酸化物材料等により形成される。また、これら電極１５の厚みは、特に限定されないが、例えば約50〜300nmに形成される。
第二オーバーコート絶縁膜１６は、薄膜トランジスタ１０１のデバイス保護の目的で設けられ、薄膜トランジスタの全面を被覆するように積層されている。
第二オーバーコート絶縁膜１６を設けることにより、薄膜トランジスタ１０１のデバイス全体をより確実に保護することができる。
この第二オーバーコート絶縁膜１６としては、特に限定されないが、例えば不純物に対する保護能に優れるSiNx膜を利用することができる。
第二オーバーコート絶縁膜１６の厚みは、特に限定されないが、例えば約150〜500nmに、好ましくは300nmに形成される。
第二オーバーコート絶縁膜１６を設けることにより、薄膜トランジスタ１０１のデバイス全体をより確実に保護することができる。
この第二オーバーコート絶縁膜１６としては、特に限定されないが、例えば不純物に対する保護能に優れるSiNx膜を利用することができる。
第二オーバーコート絶縁膜１６の厚みは、特に限定されないが、例えば約150〜500nmに、好ましくは300nmに形成される。
次に、本発明の第一実施例に係るボトムゲート型薄膜トランジスタ（TFT）の製法について、図４に基づいて以下に説明する。
本発明の一実施例に係るボトムゲート型薄膜トランジスタの製法は、以下の工程からなる。第１の工程は、基板９上の一部にゲート電極１０を形成する工程である。第２の工程は、ゲート電極１０を被覆して基板９の全面にゲート絶縁膜１１を形成する工程である。第３の工程は、ゲート絶縁膜１１の全面に半導体薄膜１２を形成する工程である。第４の工程は、上記半導体薄膜１２の全面を被覆して絶縁膜１３を形成する工程である。第５の工程は、絶縁膜１３及び半導体薄膜１２の形状を加工する工程である。第６の工程は、半導体薄膜１２、絶縁膜１３及びゲート絶縁膜１１の全面を被覆して第一オーバーコート絶縁膜１４を形成する工程である。第７の工程は、絶縁膜１３及び第一オーバーコート絶縁膜１４に、ソース・ドレイン電極１５と半導体薄膜１２を接触させるためのコンタクトホールを形成する工程である。第８の工程は、第７の工程において形成したコンタクトホール部を介してソース・ドレイン電極１５を形成する工程である。第９の工程は、薄膜トランジスタ全面を被覆する第二オーバーコート絶縁膜１６を形成する工程である。
以下、本発明の一実施例に係るボトムゲート型薄膜トランジスタ（TFT）の製法を具体的に説明する。
図４（１）に示される如く、ガラスからなる基板９上全面に、マグネトロンスパッタ法等によりCr、Ti、Al、Ta、Wやその合金といった金属膜を例えば100nmの厚みで形成し、フォトリソグラフィーによりゲート電極１０を形成する。
図４（２）に示される如く、ゲート電極１０を被覆するように基板９上の全面にゲート絶縁膜１１を形成する。このゲート絶縁膜１１は、SiNx、SiOx、あるいはSiON等のシリコン系化合物を用いて形成する。
このゲート絶縁膜１１の形成方法は、特に限定されないが、大面積基板への成膜が可能なプラズマ化学気相成長（PCVD）法を用いることが好ましく、例えば、SiNxを約200〜400ｎｍの厚みで形成する。
ゲート絶縁膜１１の成膜後に、酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマにより、基板表面を清浄化することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、半導体薄膜表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により半導体薄膜表面の金属不純物が除去可能となるため、より好ましい。
このゲート絶縁膜１１の形成方法は、特に限定されないが、大面積基板への成膜が可能なプラズマ化学気相成長（PCVD）法を用いることが好ましく、例えば、SiNxを約200〜400ｎｍの厚みで形成する。
ゲート絶縁膜１１の成膜後に、酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマにより、基板表面を清浄化することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、半導体薄膜表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により半導体薄膜表面の金属不純物が除去可能となるため、より好ましい。
ゲート絶縁膜１１の形成、好ましくは更に表面の清浄化を行った後、図４（３）に示される如く、ゲート絶縁膜１１の全面に酸化亜鉛（ZnO）からなる半導体薄膜１２を形成する。
この半導体薄膜１２の形成方法は、特に限定されないが、例えばスパッタリング法にて酸化亜鉛半導体薄膜を約50〜100nmの厚みに形成する。
半導体薄膜１２の形成に際しては、スパッタリング法あるいはイオンプレーティング法が好ましく用いられる。この理由は、酸化亜鉛（ZnO）の薄膜を大面積にわたり形成できるためである。
この半導体薄膜１２の形成方法は、特に限定されないが、例えばスパッタリング法にて酸化亜鉛半導体薄膜を約50〜100nmの厚みに形成する。
半導体薄膜１２の形成に際しては、スパッタリング法あるいはイオンプレーティング法が好ましく用いられる。この理由は、酸化亜鉛（ZnO）の薄膜を大面積にわたり形成できるためである。
半導体薄膜１２の形成後、図４（４）に示される如く、該半導体薄膜の全面を被覆する絶縁膜１３を形成する。この絶縁膜１３は、SiOx、SiNx、SiONといったシリコン系化合物の膜により形成される。
絶縁膜１３は、各種化学気相成長（CVD）法を用いて形成することができる。
絶縁膜１３の形成に際しては、プラズマ化学気相成長（PCVD）法を用いることが好ましい。この理由は、プラズマ化学気相成長（PCVD）法を用いることで、プラズマ処理と絶縁膜１３の成膜を連続工程にて行うことができるからである。
絶縁膜１３の厚みは例えば約30〜70nmに、好ましくは約50nmに形成される。
絶縁膜１３の成膜前に、酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマにより、半導体薄膜１２の表面を清浄化することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、半導体薄膜表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により半導体薄膜表面の金属不純物が除去可能となるため、より好ましい。さらに、酸素ラジカル濃度が大きな状態で半導体薄膜の表面清浄化の工程を行うことで、半導体薄膜からの酸素脱離を防止することができ、酸素欠損による欠陥に起因するリーク電流を低減できる。
絶縁膜１３は、各種化学気相成長（CVD）法を用いて形成することができる。
絶縁膜１３の形成に際しては、プラズマ化学気相成長（PCVD）法を用いることが好ましい。この理由は、プラズマ化学気相成長（PCVD）法を用いることで、プラズマ処理と絶縁膜１３の成膜を連続工程にて行うことができるからである。
絶縁膜１３の厚みは例えば約30〜70nmに、好ましくは約50nmに形成される。
絶縁膜１３の成膜前に、酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマにより、半導体薄膜１２の表面を清浄化することが好ましい。特に、酸化性ガスとして酸素を用いた場合は、ArやXe、He、Krといった希ガスを酸素に添加したプラズマを用いることで、酸素ラジカルの発生量が増大し、半導体薄膜表面に吸着された有機成分や水分に対するクリーニング効率が増大すると同時に、添加ガスによるスパッタ効果により半導体薄膜表面の金属不純物が除去可能となるため、より好ましい。さらに、酸素ラジカル濃度が大きな状態で半導体薄膜の表面清浄化の工程を行うことで、半導体薄膜からの酸素脱離を防止することができ、酸素欠損による欠陥に起因するリーク電流を低減できる。
絶縁膜１３の形成後、半導体薄膜１２及び絶縁膜１３をチャネルの形状に加工する。形状加工は、半導体薄膜１２及び絶縁膜１３がゲート電極１０の上部を含むゲート絶縁膜の一部を被覆するように施される。この形状加工により、チャネル層としての半導体薄膜１２の機能を保ちつつ、後述する第一オーバーコート絶縁膜１４によって半導体薄膜１２を完全に被覆する構造が実現できる。
絶縁膜１３の上表面にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、絶縁膜１３をエッチングし、次いでパターニングされた絶縁膜１３をマスクとして半導体薄膜１２に対しウェットエッチングを行う。
この絶縁膜１３及び半導体薄膜１２に対する一連のパターニングには、特に限定されず各種エッチング法を用いることができるが、例えば、絶縁膜１３をCF4+O2等のガスを用いてドライエッチングし、次いでパターニングされた絶縁膜１３をマスクとして0.2％HNO3溶液にて半導体薄膜１２に対しウェットエッチングを行う方法が例示できる。
この絶縁膜１３及び半導体薄膜１２に対する一連のパターニングには、特に限定されず各種エッチング法を用いることができるが、例えば、絶縁膜１３をCF4+O2等のガスを用いてドライエッチングし、次いでパターニングされた絶縁膜１３をマスクとして0.2％HNO3溶液にて半導体薄膜１２に対しウェットエッチングを行う方法が例示できる。
半導体薄膜１２及び絶縁膜１３に対して形状加工を行った後、図４（５）に示す如く、絶縁膜１３、半導体薄膜１２及びゲート絶縁膜１１の全面を被覆するように第一オーバーコート絶縁膜１４を形成する。
この第一オーバーコート絶縁膜１４は、特に限定されないが、例えばSiNx等のシリコン系膜からなり、具体的にはSiH4＋NH3等のガスを用いたプラズマ化学気相成長（PCVD）法を用いてSiNxを200nmの厚さで形成する。このプラズマ化学気相成長（PCVD）法を用いたSiNxの形成に用いるガスの成分としては、シランSiH4の代わりにテトラメチルシラン(CH3)4Siを用いても同様に行うことができる。
上記と同様の理由により、第一オーバーコート絶縁膜の成膜前の工程として、半導体薄膜の少なくとも一部が露出した状態で酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマにより、半導体薄膜１２の表面を清浄化することが好ましい。この清浄化により、半導体薄膜１２の上表面だけでなく、側表面にも良好な界面を形成することができる。
さらに、酸素ラジカル濃度が大きな状態で半導体薄膜の表面清浄化の工程を行うことで、半導体薄膜からの酸素脱離を防止することができ、酸素欠損による欠陥に起因するリーク電流を低減できる。
この第一オーバーコート絶縁膜１４は、特に限定されないが、例えばSiNx等のシリコン系膜からなり、具体的にはSiH4＋NH3等のガスを用いたプラズマ化学気相成長（PCVD）法を用いてSiNxを200nmの厚さで形成する。このプラズマ化学気相成長（PCVD）法を用いたSiNxの形成に用いるガスの成分としては、シランSiH4の代わりにテトラメチルシラン(CH3)4Siを用いても同様に行うことができる。
上記と同様の理由により、第一オーバーコート絶縁膜の成膜前の工程として、半導体薄膜の少なくとも一部が露出した状態で酸素（O2）あるいは亜酸化窒素（N2O）といった酸化性ガスを用いたプラズマにより、半導体薄膜１２の表面を清浄化することが好ましい。この清浄化により、半導体薄膜１２の上表面だけでなく、側表面にも良好な界面を形成することができる。
さらに、酸素ラジカル濃度が大きな状態で半導体薄膜の表面清浄化の工程を行うことで、半導体薄膜からの酸素脱離を防止することができ、酸素欠損による欠陥に起因するリーク電流を低減できる。
第一オーバーコート絶縁膜１４の成膜後、後述するソース・ドレイン電極１５と半導体薄膜１２の接触部分として間隔を有して二つのコンタクトホール部分を形成する。
該コンタクトホール部分はフォトリソグラフィーとエッチングにより、絶縁膜１３及び第一オーバーコート絶縁膜１４を貫通して半導体薄膜１２の表面に達する部分まで形成する。
二つのコンタクトホール部分は後述するソース・ドレイン電極を構成するソース電極、ドレイン電極によりそれぞれ充填される。
該コンタクトホール部分はフォトリソグラフィーとエッチングにより、絶縁膜１３及び第一オーバーコート絶縁膜１４を貫通して半導体薄膜１２の表面に達する部分まで形成する。
二つのコンタクトホール部分は後述するソース・ドレイン電極を構成するソース電極、ドレイン電極によりそれぞれ充填される。
コンタクトホール部分を形成した後、ソース・ドレイン電極１５を形成する。
ソース・ドレイン電極１５としては、マグネトロンスパッタ法にてTi、Cr、Al、Mo、W、Taやこれらの合金もしくはインジウムスズ酸化物（ITO）やn+ZnO等の酸化物材料を例えば約100nmの厚みで形成する。
ソース・ドレイン電極１５はソース電極とドレイン電極からなり、上記の二つのコンタクトホール部分をそれぞれ充填して、間隔を有して形成される。
ソース・ドレイン電極１５としては、マグネトロンスパッタ法にてTi、Cr、Al、Mo、W、Taやこれらの合金もしくはインジウムスズ酸化物（ITO）やn+ZnO等の酸化物材料を例えば約100nmの厚みで形成する。
ソース・ドレイン電極１５はソース電極とドレイン電極からなり、上記の二つのコンタクトホール部分をそれぞれ充填して、間隔を有して形成される。
最後に、薄膜トランジスタ上に、第二オーバーコート絶縁膜１６を形成する。
この第二オーバーコート絶縁膜１６は、特に限定されないが、例えば不純物に対する保護能に優れるSiNx膜を利用することができ、具体的にはSiH4＋NH3等のガスを用いたプラズマ化学気相成長（PCVD）法を用いてSiNxを200nmの厚さで形成する。このプラズマ化学気相成長（PCVD）法を用いたSiNxの形成に用いるガスの成分としては、シランSiH4の代わりにテトラメチルシラン(CH3)4Siを用いても同様に行うことができる。
この第二オーバーコート絶縁膜１６は、特に限定されないが、例えば不純物に対する保護能に優れるSiNx膜を利用することができ、具体的にはSiH4＋NH3等のガスを用いたプラズマ化学気相成長（PCVD）法を用いてSiNxを200nmの厚さで形成する。このプラズマ化学気相成長（PCVD）法を用いたSiNxの形成に用いるガスの成分としては、シランSiH4の代わりにテトラメチルシラン(CH3)4Siを用いても同様に行うことができる。
本発明においては、ゲート絶縁膜１１の形成工程と半導体薄膜１２の形成工程を真空中において連続して行う。
この理由は、ゲート絶縁膜１１と半導体薄膜１２を真空中にて連続して行うことにより、両層の間に不純物の少ない良好な界面を形成することができるからである。
更に、上記したゲート絶縁膜１１の形成工程と半導体薄膜１２の形成工程に加えて、絶縁膜１３の形成工程を続いて連続して行うことが好ましい。
この理由は、半導体薄膜１２と絶縁膜１３の間に不純物の少ない良好な界面を形成することができ、半導体薄膜１２からの酸化亜鉛（ZnO）成分の還元脱離を防止することで、リーク電流の発生を抑止することができるからである。
酸化亜鉛半導体薄膜１２にプラズマ処理を施す場合は、少なくともこのプラズマ処理と絶縁膜１３の形成工程を真空中で連続して行うことが好ましい。
この理由は、半導体薄膜１２と絶縁膜１３の間に清浄な界面を形成することによって、良好なTFT特性を持たせることができるからである。
この理由は、ゲート絶縁膜１１と半導体薄膜１２を真空中にて連続して行うことにより、両層の間に不純物の少ない良好な界面を形成することができるからである。
更に、上記したゲート絶縁膜１１の形成工程と半導体薄膜１２の形成工程に加えて、絶縁膜１３の形成工程を続いて連続して行うことが好ましい。
この理由は、半導体薄膜１２と絶縁膜１３の間に不純物の少ない良好な界面を形成することができ、半導体薄膜１２からの酸化亜鉛（ZnO）成分の還元脱離を防止することで、リーク電流の発生を抑止することができるからである。
酸化亜鉛半導体薄膜１２にプラズマ処理を施す場合は、少なくともこのプラズマ処理と絶縁膜１３の形成工程を真空中で連続して行うことが好ましい。
この理由は、半導体薄膜１２と絶縁膜１３の間に清浄な界面を形成することによって、良好なTFT特性を持たせることができるからである。
上記の如き一連の工程により、本発明の一実施例に係るボトムゲート型薄膜トランジスタ（TFT）が完成する。
以下、本発明に係る製法によって得られるトランジスタの試験例とこれに対する比較例の特性を比較することにより、本発明の効果をより明確なものとする。
（試験例）
以下の方法（図２参照）により、本発明に係る製法に基づくトランジスタ（図１参照）を作成した。
まず、SiO2とAl2O3を主成分とする無アルカリガラスからなる基板１上にインジウムスズ酸化物（ITO）からなるソース・ドレイン電極２を40nmの厚みで形成した。
前記基板１及びソース・ドレイン電極２上の全面に半導体薄膜３として酸化亜鉛（ZnO）半導体薄膜を50nｍの厚さで真空中においてRFスパッタリング法にて形成した。
その後、酸化亜鉛を形成した基板を真空中において界面制御形絶縁膜の成膜のため、プラズマ化学気相成長（PCVD）装置に搬送した。試験例で用いたプラズマ化学気相成長（PCVD）装置は、平行平板型の電極構造を持ち、接地電極上に設置した基板をヒーターにより加熱し、陽極側に高周波電力を投入し、電極間でのプラズマ放電を利用して膜を形成する。この装置においては、比較的容易に大面積に均一な厚さの薄膜を形成可能であるため、量産に適している。
前記半導体薄膜３の形成後、連続して半導体薄膜３に酸素（O2）及びArを含有したプラズマを用いてプラズマ処理を行った。これにより、表面が清浄化された酸化亜鉛半導体膜を得た。プラズマ処理を行った後、真空中にて連続して第一ゲート絶縁膜４となるSiO2の成膜を行った。SiO2の成膜はSiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）にて行い、膜厚は50nmに設定した。
以下の方法（図２参照）により、本発明に係る製法に基づくトランジスタ（図１参照）を作成した。
まず、SiO2とAl2O3を主成分とする無アルカリガラスからなる基板１上にインジウムスズ酸化物（ITO）からなるソース・ドレイン電極２を40nmの厚みで形成した。
前記基板１及びソース・ドレイン電極２上の全面に半導体薄膜３として酸化亜鉛（ZnO）半導体薄膜を50nｍの厚さで真空中においてRFスパッタリング法にて形成した。
その後、酸化亜鉛を形成した基板を真空中において界面制御形絶縁膜の成膜のため、プラズマ化学気相成長（PCVD）装置に搬送した。試験例で用いたプラズマ化学気相成長（PCVD）装置は、平行平板型の電極構造を持ち、接地電極上に設置した基板をヒーターにより加熱し、陽極側に高周波電力を投入し、電極間でのプラズマ放電を利用して膜を形成する。この装置においては、比較的容易に大面積に均一な厚さの薄膜を形成可能であるため、量産に適している。
前記半導体薄膜３の形成後、連続して半導体薄膜３に酸素（O2）及びArを含有したプラズマを用いてプラズマ処理を行った。これにより、表面が清浄化された酸化亜鉛半導体膜を得た。プラズマ処理を行った後、真空中にて連続して第一ゲート絶縁膜４となるSiO2の成膜を行った。SiO2の成膜はSiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）にて行い、膜厚は50nmに設定した。
さらに前記第一ゲート絶縁膜４上にフォトレジストをコーティングし、パターニングされたフォトレジスト４ａをマスクとして、前記第一ゲート絶縁膜４をCF4+O2のガスを用いてドライエッチングした。
ついで0.2％HNO3溶液にてZnO薄膜に対しウェットエッチングを行った。フォトレジストを除去し、前記第一ゲート絶縁膜４及びソース・ドレイン電極２を被覆するように、前記基板１、ソース・ドレイン電極２、ZnO半導体薄膜３、及び第一ゲート絶縁膜４上全面に亘ってSiNxからなる第二ゲート絶縁膜６を３００nmの厚みで形成した。
この第二ゲート絶縁膜６の形成は、SiH4+NH3+N2ガスを用いたプラズマ化学気相成長（PCVD）法を用い、250℃にて行った。
ついで0.2％HNO3溶液にてZnO薄膜に対しウェットエッチングを行った。フォトレジストを除去し、前記第一ゲート絶縁膜４及びソース・ドレイン電極２を被覆するように、前記基板１、ソース・ドレイン電極２、ZnO半導体薄膜３、及び第一ゲート絶縁膜４上全面に亘ってSiNxからなる第二ゲート絶縁膜６を３００nmの厚みで形成した。
この第二ゲート絶縁膜６の形成は、SiH4+NH3+N2ガスを用いたプラズマ化学気相成長（PCVD）法を用い、250℃にて行った。
さらに、ソース・ドレイン電極２の上部に、フォトリソグラフィー及びCF4+O2のガスを用いてドライエッチングによりコンタクトホールを開口した。
ついで、Crからなるゲート電極７をゲート絶縁膜６上に100nmの厚みで形成する。ゲート電極の形成と同時に、前記ゲート電極７と同一材料により、前記コンタクトホールを介してソース・ドレイン電極を外部に取り出す電極であるコンタクト部５を形成し、その後、インジウムスズ酸化物（ITO）からなる表示電極８をこの一部上に100nmの厚みで形成してトランジスタを作成した。
ついで、Crからなるゲート電極７をゲート絶縁膜６上に100nmの厚みで形成する。ゲート電極の形成と同時に、前記ゲート電極７と同一材料により、前記コンタクトホールを介してソース・ドレイン電極を外部に取り出す電極であるコンタクト部５を形成し、その後、インジウムスズ酸化物（ITO）からなる表示電極８をこの一部上に100nmの厚みで形成してトランジスタを作成した。
（比較例）
比較例として、上記した方法において、酸化亜鉛半導体薄膜の積層工程までは試験例と同様に行った後、酸化亜鉛半導体薄膜層にフォトレジストをコーティングし、0.2％HNO3溶液にて酸化亜鉛半導体薄膜に対しウェットエッチングを行った。フォトレジストを除去し、第二ゲート絶縁膜、ゲート電極部、表示電極部を実施例と同様に積層してトランジスタを作成した。
比較例として、上記した方法において、酸化亜鉛半導体薄膜の積層工程までは試験例と同様に行った後、酸化亜鉛半導体薄膜層にフォトレジストをコーティングし、0.2％HNO3溶液にて酸化亜鉛半導体薄膜に対しウェットエッチングを行った。フォトレジストを除去し、第二ゲート絶縁膜、ゲート電極部、表示電極部を実施例と同様に積層してトランジスタを作成した。
（伝達特性の評価試験）
試験例及び比較例のトランジスタを用い、ゲート電圧の変化に伴うドレイン電流の大きさを測定することにより、その伝達特性の評価を行った。
その結果を図５に示す。
試験例及び比較例のトランジスタを用い、ゲート電圧の変化に伴うドレイン電流の大きさを測定することにより、その伝達特性の評価を行った。
その結果を図５に示す。
図５において明らかな如く、試験例におけるトランジスタの立ち上がり特性（Ｖｇ＞３Ｖ）は比較例における立ち上がり特性に比較して優れた特性を示しており、ゲート電圧Ｖｇｓ＝１０Ｖにおけるドレイン電流値は比較例に比べて２桁近い向上が得られた。
これは、試験例のトランジスタにおいて、酸化亜鉛半導体薄膜と第一ゲート絶縁膜を真空中にて連続成膜したことで、酸化亜鉛半導体薄膜表面の有機汚染や金属不純物の付着が防止され、清浄な酸化亜鉛半導体薄膜とゲート絶縁膜との界面が形成されたことによるものと考えられる。
これは、試験例のトランジスタにおいて、酸化亜鉛半導体薄膜と第一ゲート絶縁膜を真空中にて連続成膜したことで、酸化亜鉛半導体薄膜表面の有機汚染や金属不純物の付着が防止され、清浄な酸化亜鉛半導体薄膜とゲート絶縁膜との界面が形成されたことによるものと考えられる。
一方、オフ電流（Vgs＜０）に関しても、試験例のトランジスタにおけるオフ電流は比較例におけるオフ電流に比べて１．５桁以上減少した。
このオフ電流改善効果も、前記立ち上がり特性の改善効果同様、酸化亜鉛半導体薄膜と第一ゲート絶縁膜を真空中にて連続成膜したことで、酸化亜鉛半導体薄膜表面の有機汚染や金属不純物の付着が防止され、清浄な酸化亜鉛半導体薄膜とゲート絶縁膜との界面が形成され、界面リーク電流が減少したものと考えられる。
このオフ電流改善効果も、前記立ち上がり特性の改善効果同様、酸化亜鉛半導体薄膜と第一ゲート絶縁膜を真空中にて連続成膜したことで、酸化亜鉛半導体薄膜表面の有機汚染や金属不純物の付着が防止され、清浄な酸化亜鉛半導体薄膜とゲート絶縁膜との界面が形成され、界面リーク電流が減少したものと考えられる。
上記試験例において説明した如く、本発明に係る製法により得られる酸化亜鉛を半導体薄膜に用いた薄膜トランジスタは、優れた性能を有するものであり、液晶表示装置等の駆動素子として使用可能なものである。
以上のように本発明を用いることで、良好なゲート絶縁膜と半導体薄膜の界面を得ることができ、高性能で量産性のある薄膜トランジスタを提供することができる。
１ 基板
２ ソース・ドレイン電極
３ 半導体薄膜
４ 第一ゲート絶縁膜
４ａ フォトレジスト
５ コンタクト部
６ ゲート絶縁膜
７ ゲート電極
８ 表示電極
９ 基板
１０ ゲート電極
１１ ゲート絶縁膜
１２ 半導体薄膜
１３ 絶縁膜
１４ 第一オーバーコート絶縁膜
１５ ソース・ドレイン電極
１６ 第二オーバーコート絶縁膜
１７ 基板
１８ アルミニウム層
１９ チタン層
２０ インジウムスズ酸化物（ITO）層
２１ 半導体薄膜
１００ トップゲート型薄膜トランジスタ
１０１ ボトムゲート型薄膜トランジスタ
２ ソース・ドレイン電極
３ 半導体薄膜
４ 第一ゲート絶縁膜
４ａ フォトレジスト
５ コンタクト部
６ ゲート絶縁膜
７ ゲート電極
８ 表示電極
９ 基板
１０ ゲート電極
１１ ゲート絶縁膜
１２ 半導体薄膜
１３ 絶縁膜
１４ 第一オーバーコート絶縁膜
１５ ソース・ドレイン電極
１６ 第二オーバーコート絶縁膜
１７ 基板
１８ アルミニウム層
１９ チタン層
２０ インジウムスズ酸化物（ITO）層
２１ 半導体薄膜
１００ トップゲート型薄膜トランジスタ
１０１ ボトムゲート型薄膜トランジスタ
Claims (11)
- 酸化亜鉛（ZnO）を主成分とする酸化物からなる半導体薄膜と、シリコン系絶縁膜からなり該半導体薄膜に接するゲート絶縁膜を有する薄膜トランジスタの製法において、前記半導体薄膜の形成と前記ゲート絶縁膜の形成が、真空中にて連続した工程で行われることを特徴とする薄膜トランジスタの製法。
- 前記半導体薄膜の形成が、スパッタリング法あるいはイオンプレーティング法にて行われることを特徴とする請求項１記載の薄膜トランジスタの製法。
- 前記ゲート絶縁膜の形成がプラズマ化学気相成長（PCVD）法により行われることを特徴とする請求項１又は２記載の薄膜トランジスタの製法。
- 前記薄膜トランジスタがトップゲート型薄膜トランジスタであって、前記半導体薄膜を形成後、前記ゲート絶縁膜を形成する際、その前工程として、該半導体薄膜を酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続してゲート絶縁膜を形成することを特徴とする請求項１乃至３のいずれかに記載の薄膜トランジスタの製法。
- 前記酸化性ガスとして酸素もしくは亜酸化窒素（N2O）を用いることを特徴とする請求項４に記載の薄膜トランジスタの製法。
- 前記酸化性ガスとして酸素を用いる場合において、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することを特徴とする請求項５に記載の薄膜トランジスタの製法。
- 前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記ゲート絶縁膜と半導体薄膜を真空中にて連続した工程で形成後、該半導体薄膜全面を被覆して設けられる絶縁膜の形成をさらに真空中にて連続で行うことを特徴とする請求項１乃至３のいずれかに記載の薄膜トランジスタの製法。
- 前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記ゲート絶縁膜と半導体薄膜を真空中にて連続した工程で形成後、該半導体薄膜全面を被覆して設けられる絶縁膜の形成の前工程として、前記半導体薄膜に酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続して前記絶縁膜を形成することを特徴とする請求項７に記載の薄膜トランジスタの製法。
- 前記薄膜トランジスタがボトムゲート型薄膜トランジスタであって、前記ゲート絶縁膜と半導体薄膜及び半導体薄膜上の絶縁膜を真空中にて連続した工程で形成後、前記半導体薄膜並びに絶縁膜を薄膜トランジスタの活性層の形状に加工した後、前記半導体薄膜の少なくとも一部が露出した状態で酸化性ガスを用いたプラズマ雰囲気にて表面処理を実施し、該表面処理に引き続き、真空中にて連続して保護膜を形成することを特徴とする請求項７に記載の薄膜トランジスタの製法。
- 前記酸化性ガスとして酸素もしくは亜酸化窒素（N2O）を用いることを特徴とする請求項８又は９に記載の薄膜トランジスタの製法。
- 前記酸化性ガスとして酸素を用いる場合において、He、Ar、Xe、Krのうち、少なくとも１種類以上のガスを酸素と併用することを特徴とする請求項１０に記載の薄膜トランジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005255734A JP4870404B2 (ja) | 2005-09-02 | 2005-09-02 | 薄膜トランジスタの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005255734A JP4870404B2 (ja) | 2005-09-02 | 2005-09-02 | 薄膜トランジスタの製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007073560A true JP2007073560A (ja) | 2007-03-22 |
| JP4870404B2 JP4870404B2 (ja) | 2012-02-08 |
Family
ID=37934789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005255734A Expired - Fee Related JP4870404B2 (ja) | 2005-09-02 | 2005-09-02 | 薄膜トランジスタの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4870404B2 (ja) |
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009096530A1 (ja) * | 2008-01-31 | 2009-08-06 | Rohm Co., Ltd. | ＺｎＯ系基板及びＺｎＯ系基板の処理方法並びにＺｎＯ系半導体素子 |
| JP2010041058A (ja) * | 2008-08-06 | 2010-02-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板とその製造方法 |
| KR20100027069A (ko) * | 2008-09-01 | 2010-03-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP2010073894A (ja) * | 2008-09-18 | 2010-04-02 | Sony Corp | 薄膜トランジスタおよびその製造方法 |
| JP2010114432A (ja) * | 2008-10-10 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2010525602A (ja) * | 2007-04-25 | 2010-07-22 | エルジー・ケム・リミテッド | 薄膜トランジスタおよびその製造方法 |
| JP2010258196A (ja) * | 2009-04-24 | 2010-11-11 | Toppan Printing Co Ltd | 薄膜トランジスタおよびアクティブマトリクスディスプレイ |
| KR20110028386A (ko) * | 2008-07-02 | 2011-03-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들 |
| JP2011100981A (ja) * | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011146724A (ja) * | 2007-09-28 | 2011-07-28 | Canon Inc | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
| JP2011528510A (ja) * | 2008-07-16 | 2011-11-17 | シーブライト・インコーポレイテッド | キャリヤ移動度を改善した金属酸化物ｔｆｔ |
| JP2011249788A (ja) * | 2010-04-28 | 2011-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2012049556A (ja) * | 2011-10-14 | 2012-03-08 | Sony Corp | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 |
| JP2012089879A (ja) * | 2008-07-31 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN102646718A (zh) * | 2008-12-03 | 2012-08-22 | 索尼株式会社 | 薄膜晶体管、显示单元和制造薄膜晶体管的方法 |
| US8384439B2 (en) | 2008-11-28 | 2013-02-26 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
| KR20130030214A (ko) * | 2011-09-16 | 2013-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2013102131A (ja) * | 2011-09-23 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8502217B2 (en) | 2007-12-04 | 2013-08-06 | Canon Kabushiki Kaisha | Oxide semiconductor device including insulating layer and display apparatus using the same |
| US8633479B2 (en) | 2009-09-22 | 2014-01-21 | Samsung Display Co., Ltd. | Display device with metal oxidel layer and method for manufacturing the same |
| JP2014027291A (ja) * | 2008-10-22 | 2014-02-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2014099618A (ja) * | 2008-10-08 | 2014-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014112683A (ja) * | 2008-09-19 | 2014-06-19 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2014131056A (ja) * | 2009-09-16 | 2014-07-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014524666A (ja) * | 2011-08-22 | 2014-09-22 | 京東方科技集團股▲ふん▼有限公司 | 酸化物ｔｆｔアレイ基板及びその製造方法並びに電子デバイス |
| JP2014195105A (ja) * | 2008-09-19 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015026863A (ja) * | 2009-07-03 | 2015-02-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2015035606A (ja) * | 2010-02-26 | 2015-02-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2015070223A (ja) * | 2013-09-30 | 2015-04-13 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
| US9153700B2 (en) | 2013-04-18 | 2015-10-06 | Samsung Display Co., Ltd. | Method of manufacturing thin-film transistor, method of manufacturing organic light-emitting display device including the same, and thin-film transistor and organic light-emitting display device manufactured using the methods |
| JP2017139494A (ja) * | 2011-07-08 | 2017-08-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20180003647A (ko) * | 2009-11-20 | 2018-01-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US9978878B2 (en) | 2010-04-23 | 2018-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2018107454A (ja) * | 2009-10-30 | 2018-07-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10269563B2 (en) | 2010-09-03 | 2019-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2020065048A (ja) * | 2009-05-29 | 2020-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264794A (ja) * | 1995-03-27 | 1996-10-11 | Res Dev Corp Of Japan | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH10274787A (ja) * | 1997-03-31 | 1998-10-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| WO2004038757A2 (en) * | 2002-05-21 | 2004-05-06 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures and methods for making the same |
| JP2004273614A (ja) * | 2003-03-06 | 2004-09-30 | Sharp Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-09-02 JP JP2005255734A patent/JP4870404B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264794A (ja) * | 1995-03-27 | 1996-10-11 | Res Dev Corp Of Japan | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH10274787A (ja) * | 1997-03-31 | 1998-10-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| WO2004038757A2 (en) * | 2002-05-21 | 2004-05-06 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures and methods for making the same |
| JP2004273614A (ja) * | 2003-03-06 | 2004-09-30 | Sharp Corp | 半導体装置およびその製造方法 |
Cited By (88)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010525602A (ja) * | 2007-04-25 | 2010-07-22 | エルジー・ケム・リミテッド | 薄膜トランジスタおよびその製造方法 |
| JP2011146724A (ja) * | 2007-09-28 | 2011-07-28 | Canon Inc | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
| US8502217B2 (en) | 2007-12-04 | 2013-08-06 | Canon Kabushiki Kaisha | Oxide semiconductor device including insulating layer and display apparatus using the same |
| JP2009179534A (ja) * | 2008-01-31 | 2009-08-13 | Rohm Co Ltd | ＺｎＯ系基板及びＺｎＯ系基板の処理方法 |
| WO2009096530A1 (ja) * | 2008-01-31 | 2009-08-06 | Rohm Co., Ltd. | ＺｎＯ系基板及びＺｎＯ系基板の処理方法並びにＺｎＯ系半導体素子 |
| JP2011527121A (ja) * | 2008-07-02 | 2011-10-20 | アプライド マテリアルズ インコーポレイテッド | 金属酸窒化物ｔｆｔ用キャッピング層 |
| KR101670425B1 (ko) * | 2008-07-02 | 2016-10-28 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들 |
| US8809132B2 (en) | 2008-07-02 | 2014-08-19 | Applied Materials, Inc. | Capping layers for metal oxynitride TFTs |
| KR20110028386A (ko) * | 2008-07-02 | 2011-03-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들 |
| KR101774520B1 (ko) * | 2008-07-02 | 2017-09-04 | 어플라이드 머티어리얼스, 인코포레이티드 | 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리 |
| JP2011528510A (ja) * | 2008-07-16 | 2011-11-17 | シーブライト・インコーポレイテッド | キャリヤ移動度を改善した金属酸化物ｔｆｔ |
| US8729544B2 (en) | 2008-07-31 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10937897B2 (en) | 2008-07-31 | 2021-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2014160818A (ja) * | 2008-07-31 | 2014-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9111804B2 (en) | 2008-07-31 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2012089879A (ja) * | 2008-07-31 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012109593A (ja) * | 2008-07-31 | 2012-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9087745B2 (en) | 2008-07-31 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2010041058A (ja) * | 2008-08-06 | 2010-02-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板とその製造方法 |
| KR101533391B1 (ko) * | 2008-08-06 | 2015-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판과 그 제조 방법 |
| KR101644613B1 (ko) * | 2008-09-01 | 2016-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US9224839B2 (en) | 2008-09-01 | 2015-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20100027069A (ko) * | 2008-09-01 | 2010-03-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP2010073894A (ja) * | 2008-09-18 | 2010-04-02 | Sony Corp | 薄膜トランジスタおよびその製造方法 |
| JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| US9343517B2 (en) | 2008-09-19 | 2016-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9048320B2 (en) | 2008-09-19 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device including oxide semiconductor layer |
| JP2014112683A (ja) * | 2008-09-19 | 2014-06-19 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US10032796B2 (en) | 2008-09-19 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101803264B1 (ko) | 2008-09-19 | 2017-12-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US10756080B2 (en) | 2008-09-19 | 2020-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including protection circuit |
| US10229904B2 (en) | 2008-09-19 | 2019-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device including oxide semiconductor layer |
| JP2014195105A (ja) * | 2008-09-19 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR101762112B1 (ko) | 2008-09-19 | 2017-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정표시장치 |
| US11610918B2 (en) | 2008-09-19 | 2023-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10559599B2 (en) | 2008-09-19 | 2020-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9703157B2 (en) | 2008-10-08 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9130067B2 (en) | 2008-10-08 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10254607B2 (en) | 2008-10-08 | 2019-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9915843B2 (en) | 2008-10-08 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device with pixel including capacitor |
| JP2014099618A (ja) * | 2008-10-08 | 2014-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| TWI487119B (zh) * | 2008-10-10 | 2015-06-01 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| JP2010114432A (ja) * | 2008-10-10 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2015144313A (ja) * | 2008-10-22 | 2015-08-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9853069B2 (en) | 2008-10-22 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2014027291A (ja) * | 2008-10-22 | 2014-02-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9373525B2 (en) | 2008-10-22 | 2016-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8912040B2 (en) | 2008-10-22 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10211240B2 (en) | 2008-10-22 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9691789B2 (en) | 2008-10-22 | 2017-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8384439B2 (en) | 2008-11-28 | 2013-02-26 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
| CN102646718A (zh) * | 2008-12-03 | 2012-08-22 | 索尼株式会社 | 薄膜晶体管、显示单元和制造薄膜晶体管的方法 |
| JP2010258196A (ja) * | 2009-04-24 | 2010-11-11 | Toppan Printing Co Ltd | 薄膜トランジスタおよびアクティブマトリクスディスプレイ |
| JP2020065048A (ja) * | 2009-05-29 | 2020-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015026863A (ja) * | 2009-07-03 | 2015-02-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP7225319B2 (ja) | 2009-07-03 | 2023-02-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US10297679B2 (en) | 2009-07-03 | 2019-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2021168399A (ja) * | 2009-07-03 | 2021-10-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2020010058A (ja) * | 2009-07-03 | 2020-01-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9887276B2 (en) | 2009-07-03 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having oxide semiconductor |
| CN105609566A (zh) * | 2009-09-16 | 2016-05-25 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP2014131056A (ja) * | 2009-09-16 | 2014-07-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8633479B2 (en) | 2009-09-22 | 2014-01-21 | Samsung Display Co., Ltd. | Display device with metal oxidel layer and method for manufacturing the same |
| JP2011100981A (ja) * | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9911856B2 (en) | 2009-10-09 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10566459B2 (en) | 2009-10-30 | 2020-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a first region comprising silicon, oxygen and at least one metal element formed between an oxide semiconductor layer and an insulating layer |
| JP2018107454A (ja) * | 2009-10-30 | 2018-07-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10186619B2 (en) | 2009-11-20 | 2019-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20180003647A (ko) * | 2009-11-20 | 2018-01-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| KR101995704B1 (ko) * | 2009-11-20 | 2019-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US11682562B2 (en) | 2010-02-26 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US11049733B2 (en) | 2010-02-26 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10304696B2 (en) | 2010-02-26 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9911625B2 (en) | 2010-02-26 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2015035606A (ja) * | 2010-02-26 | 2015-02-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9978878B2 (en) | 2010-04-23 | 2018-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US9449852B2 (en) | 2010-04-28 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2011249788A (ja) * | 2010-04-28 | 2011-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US10269563B2 (en) | 2010-09-03 | 2019-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10439072B2 (en) | 2011-07-08 | 2019-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2017139494A (ja) * | 2011-07-08 | 2017-08-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2014524666A (ja) * | 2011-08-22 | 2014-09-22 | 京東方科技集團股▲ふん▼有限公司 | 酸化物ｔｆｔアレイ基板及びその製造方法並びに電子デバイス |
| KR102124296B1 (ko) * | 2011-09-16 | 2020-06-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20130030214A (ko) * | 2011-09-16 | 2013-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2013102131A (ja) * | 2011-09-23 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2012049556A (ja) * | 2011-10-14 | 2012-03-08 | Sony Corp | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 |
| US9153700B2 (en) | 2013-04-18 | 2015-10-06 | Samsung Display Co., Ltd. | Method of manufacturing thin-film transistor, method of manufacturing organic light-emitting display device including the same, and thin-film transistor and organic light-emitting display device manufactured using the methods |
| JP2015070223A (ja) * | 2013-09-30 | 2015-04-13 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4870404B2 (ja) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4870404B2 (ja) | 薄膜トランジスタの製法 | |
| JP4870403B2 (ja) | 薄膜トランジスタの製法 | |
| JP4873528B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2007073558A (ja) | 薄膜トランジスタの製法 | |
| JP4958253B2 (ja) | 薄膜トランジスタ | |
| JP5128792B2 (ja) | 薄膜トランジスタの製法 | |
| JP5099740B2 (ja) | 薄膜トランジスタ | |
| JP6078063B2 (ja) | 薄膜トランジスタデバイスの製造方法 | |
| JP5015470B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP5015472B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP5015473B2 (ja) | 薄膜トランジスタアレイ及びその製法 | |
| KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| JP5780902B2 (ja) | 半導体薄膜、薄膜トランジスタ及びその製造方法 | |
| US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| JP2007073561A (ja) | 薄膜トランジスタ | |
| WO2012008080A1 (ja) | 薄膜トランジスタ基板 | |
| US20130207103A1 (en) | Thin-film transistor and manufacturing method thereof and display | |
| JP2008108985A (ja) | 半導体素子の製法 | |
| JP2010243594A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| US20150311345A1 (en) | Thin film transistor and method of fabricating the same, display substrate and display device | |
| CN107808826A (zh) | 一种底发射顶栅自对准薄膜晶体管的制备方法 | |
| JP2011029373A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| WO2014046068A1 (ja) | アクティブマトリックス基板、表示装置、及び、その製造方法 | |
| CN104051472A (zh) | 一种显示装置、阵列基板及其制作方法 | |
| KR20080112091A (ko) | ＺｎＯ 계 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080328 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |