JP2007056255A - 絶縁材料、配線基板及び半導体装置 - Google Patents

絶縁材料、配線基板及び半導体装置 Download PDF

Info

Publication number
JP2007056255A
JP2007056255A JP2006203881A JP2006203881A JP2007056255A JP 2007056255 A JP2007056255 A JP 2007056255A JP 2006203881 A JP2006203881 A JP 2006203881A JP 2006203881 A JP2006203881 A JP 2006203881A JP 2007056255 A JP2007056255 A JP 2007056255A
Authority
JP
Japan
Prior art keywords
mass
insulating material
epoxy resin
resin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006203881A
Other languages
English (en)
Other versions
JP5028897B2 (ja
Inventor
Yukihiro Kiuchi
幸浩 木内
Masahiro Ishibashi
正博 石橋
Yoshitaka Kyogoku
好孝 京極
Masatoshi Ichi
正年 位地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006203881A priority Critical patent/JP5028897B2/ja
Publication of JP2007056255A publication Critical patent/JP2007056255A/ja
Priority to US11/733,689 priority patent/US7981963B2/en
Application granted granted Critical
Publication of JP5028897B2 publication Critical patent/JP5028897B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y10T428/31522—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Epoxy Resins (AREA)

Abstract

【課題】 温度サイクルに対する接続信頼性が高く、絶縁層と無電解銅めっき層との間の密着性が高い配線基板、この配線基板を形成する絶縁材料、及びこの配線基板を備えた半導体装置を提供する。
【解決手段】 半導体装置１において、パッケージ基板２の最上層の配線層を、温度が１０乃至３０℃であるときのヤング率が１ＧＰａ以下であり、破断伸び量が２０％以上である絶縁材料により形成する。この絶縁材料は、エポキシ樹脂又はエポキシ樹脂用硬化剤と反応する反応型エラストマーと、エポキシ樹脂と、エポキシ樹脂用硬化剤と、その構造中に水酸基又はカルボキシル基等の極性基及び二重結合を有する架橋型スチレンブタジエンゴムと、を含有するものとする。
【選択図】 図１

Description

本発明は、配線基板を形成する絶縁材料、この絶縁材料を使用した配線基板及びこの配線基板を備えた半導体装置に関する。
近時、半導体装置の小型化を図るために、配線基板の表面に複数のハンダボールをマトリクス状に配列しておき、このハンダボール上に半導体チップを載置し、このハンダボールを溶融させることにより半導体チップを配線基板に接続する技術が開発されている。このような半導体装置の例として、ＦＣＢＧＡ（Flip Chip Ball Grid Array）及びＷＬＣＳＰ（Wafer Level Chip Size Package）がある。また、配線基板には、配線が埋め込まれた複数層の樹脂層が積層された多層配線基板、所謂コア材を有するビルドアップ配線基板、及びコア材のないＭＬＴＳ（Multi Layer Thin Substrate）（商標名）構造等のパッケージ基板がある。
しかしながら、この技術には以下に示すような問題点がある。即ち、半導体チップの材料であるシリコンと配線基板を形成する樹脂とは、熱膨張係数が相互に異なっている。このため、搭載時にハンダボールに力が印加されないように半導体チップを配線基板に搭載しても、半導体装置が室温まで冷却されると、半導体チップの収縮量と配線基板の収縮量とが相互に異なるため、半導体装置に反りが発生し、ハンダボールに力が印加される。また、半導体チップの動作に伴う発熱、及び外気温の変化により、半導体装置に加熱及び冷却のサイクルが繰返し印加されると、ハンダボールが疲労破壊して断線してしまうことがある。
従来、この問題を回避して半導体装置の接続信頼性を向上させるために、配線基板をできるだけ剛性が高い樹脂により形成することが試みられてきた。これは、配線基板の剛性を高めることにより、半導体装置の反り及び配線基板の変形を抑え込もうとするものである。例えば、特許文献１には、配線基板の材料として、弾性率が１０ＧＰａ以上の絶縁材料を使用する技術が開示されている。
特開２００２−１９８４６２号公報
しかしながら、上述の従来の技術には以下に示すような問題点がある。即ち、特許文献１に記載されているように、弾性率が１０ＧＰａ以上の材料により配線基板を形成してもなお、温度サイクルに対する半導体装置の接続信頼性は不十分である。また、一般的には、特許文献１に記載されているような配線基板を形成する絶縁材料の主成分である母材は、その表面に無電解銅めっきを施して銅配線を形成したときに、銅配線との間の密着性が低いという問題がある。そこで、通常、このような母材に、銅配線との間の密着性を向上させるための添加剤を加える。しかし、このような添加剤は母材の種類によってその効果がばらつき、母材の種類によっては、従来の添加剤ではめっき密着性を向上させる効果が得られない場合もある。
本発明はかかる問題点に鑑みてなされたものであって、温度サイクルに対する接続信頼性が高く、絶縁層と無電解銅めっき層との間の密着性が高い配線基板、この配線基板を形成する絶縁材料、及びこの配線基板を備えた半導体装置を提供することを目的とする。
本発明に係る絶縁材料は、エポキシ樹脂又はエポキシ樹脂用硬化剤と反応する反応型エラストマーと、エポキシ樹脂と、エポキシ樹脂用硬化剤と、その構造中に極性基及び二重結合を有する架橋型ゴムと、を含有し、１０乃至３０℃の温度範囲におけるヤング率が１ＧＰａ以下であることを特徴とする。
また、前記極性基は水酸基又はカルボキシル基であり、前記架橋型ゴムは架橋型スチレンブタジエンゴムであってもよい。
更に、前記反応型エラストマーの含有量をＡ質量％とし、前記エポキシ樹脂の含有量をＢ質量％とし、前記エポキシ樹脂用硬化剤の含有量をＣ質量％とし、前記架橋型ゴムの含有量をＥ質量％とするとき、（Ｅ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が３乃至２５質量％であることが好ましく、５乃至２０質量％であることがより好ましい。
更にまた、前記反応型エラストマーは、その構造中にシアネート基を含まないポリアミドエラストマー、又はその構造中にエポキシ基及び不飽和二重結合を含む可とう性エポキシ樹脂であることが好ましい。
更にまた、（Ａ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が１５乃至８０質量％であることが好ましく、５０乃至７５質量％であることがより好ましい。
更にまた、（Ｂ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が２０質量％以下であることが好ましい。これにより、絶縁材料の破断伸び量が向上する。
本発明に係る配線基板は、前記絶縁材料により形成されていることを特徴とする。
本発明においては、配線基板を、１０乃至３０℃の温度範囲におけるヤング率が１ＧＰａ以下の比較的軟らかい絶縁材料により形成することにより、この配線基板に半導体チップ等の外部素子を搭載して半導体装置とした後、この半導体装置が加熱又は冷却されたときに、配線基板が外部素子の熱膨張に追従することができる。これにより、半導体装置が反ることを抑制でき、また、配線基板と外部素子との間の接続部に印加される力を緩和できる。このため、半導体装置の温度サイクルに対する接続信頼性を向上させることができる。また、絶縁材料がその構造中に極性基及び二重結合を有する架橋型ゴムを含有することにより、絶縁材料からなる絶縁層上に無電解めっき法により銅めっき層を形成したときに、絶縁層と銅めっき層との間の密着性が向上する。
本発明に係る半導体装置は、前記配線基板を備えたことを特徴とする。
本発明によれば、配線基板を、１０乃至３０℃の温度範囲におけるヤング率が１ＧＰａ以下の絶縁材料で形成することにより、この配線基板に外部素子を搭載したときに、配線層が外部素子の熱膨張に追従することができるため、配線基板の反り及び接続部分の破壊を防止でき、温度サイクルに対する接続信頼性を向上させることができる。また、絶縁材料が、その構造中に極性基及び二重結合を備えた架橋型ゴムを含有することにより、この絶縁材料からなる絶縁層と無電解銅めっき層との間の密着性が向上する。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図１は本実施形態に係る半導体装置を示す断面図であり、図２はこの半導体装置の特徴を示す模式図である。図１に示すように、本実施形態に係る半導体装置１は、ＦＣＢＧＡ型半導体装置である。半導体装置１には、パッケージ基板２が設けられている。パッケージ基板２は複数層の配線層が積層されて形成されており、各配線層には例えば銅からなる配線３及びこの配線３に接続されたビア４が形成されている。パッケージ基板２の最上層の配線層１６（図２参照）には、複数の搭載パッド５が形成されている。なお、配線３、ビア４及び搭載パッド５を総称して配線ともいう。一方、パッケージ基板２の下面には複数のボールパッド６が形成されている。パッケージ基板２の上面に垂直な方向から見て（以下、平面視で、という）搭載パッド５及びボールパッド６は夫々マトリクス状に配列されている。
平面視で、ボールパッド６は搭載パッド５よりも大きく、ボールパッド６の配列間隔は搭載パッド５の配列間隔よりも大きくなっている。そして、各搭載パッド５は配線３及びビア４を介して、ボールパッド６に接続されている。また、搭載パッド５にはハンダバンプ７が接続されており、ボールパッド６にはＢＧＡボール８が接続されている。ＢＧＡボール８はハンダバンプ７よりも大きい。
パッケージ基板２上には、半導体チップ９が搭載されている。半導体チップ９は例えばシリコン基板（図示せず）上に多層配線層（図示せず）が設けられ、シリコン基板の表面及び多層配線層に集積回路が形成されたものである。半導体チップ９における多層配線層の表面、即ち、パッケージ基板２に対向する側の表面には入出力パッド（図示せず）が設けられており、各入出力パッドが各ハンダバンプ７に接続されている。これにより、半導体チップ９の入出力パッドは、ハンダバンプ７を介して搭載パッド５に接続されており、更に配線３、ビア４及びボールパッド６を介してＢＧＡボール８に接続されている。パッケージ基板２と半導体チップ９との間におけるハンダバンプ７の周囲には、アンダーフィル樹脂１０が充填されている。これにより、半導体チップ９がパッケージ基板２に対して接続されると共に固定されている。
また、パッケージ基板２上における半導体チップ９を囲む領域には、例えばステンレス又は銅からなるスティフナ１１が設けられている。スティフナ１１は接着剤層１５によりパッケージ基板２に接着されている。スティフナ１１の形状は平面視で枠状であり、その開口部に半導体チップ９が収納されている。スティフナ１１の上面は半導体チップ９の上面と略同一平面上にある。
更に、半導体チップ９及びスティフナ１１上には、例えばセラミックスからなるリッド１２が設けられている。リッド１２は接着剤層１３により半導体チップ９に接着されると共に、接着剤層１４によりスティフナ１１に接着されている。リッド１２の形状は、平面視で、パッケージ基板２に略重なるような形状となっている。リッド１２は半導体チップ９に対するヒートシンクとして機能する。更にまた、半導体装置１は、ＢＧＡボール８を介してマザーボード（図示せず）等に搭載されるものである。
そして、パッケージ基板２の最上層の配線層、即ち、半導体チップ９に対向する表面に配置され、搭載パッド５が形成された配線層１６（図２参照）は、温度が１０乃至３０℃（以下、室温という）であるときのヤング率が１ＧＰａ以下であり、破断伸び量が２０％以上である絶縁材料により形成されている。この絶縁材料は、エポキシ樹脂又はエポキシ樹脂用硬化剤と反応可能な反応型エラストマー（Ａ）と、エポキシ樹脂（Ｂ）と、エポキシ樹脂用硬化剤（Ｃ）とを含有し、更に、添加剤（Ｅ）として、その構造中に極性基及び二重結合を有する架橋型ゴムを含有するものである。
反応型エラストマーの含有量をＡ質量％とし、エポキシ樹脂の含有量をＢ質量％とし、エポキシ樹脂用硬化剤の含有量をＣ質量％とし、前記架橋型ゴムの含有量をＥ質量％とするとき、樹脂成分中に占める架橋型ゴムの割合、即ち、（Ｅ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値は３乃至２５質量％であり、例えば、５乃至２０質量％である。また、樹脂成分中に占める反応型エラストマー（Ａ）の割合、即ち、（Ａ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値は１５乃至８０質量％であり、例えば、５０乃至７５質量％である。反応型エラストマー（Ａ）の割合、即ち、（Ａ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が５０乃至７５質量％の範囲であると、高伸び性且つ低弾性の絶縁材料が得られるので好ましい。更に、樹脂成分中に占めるエポキシ樹脂（Ｂ）の割合、即ち、（Ｂ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値は２０質量％以下である。以下、上述の各数値限定理由について説明する。
（Ｅ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値：３乃至２５質量％
前記絶縁材料の樹脂成分中に占める架橋型ゴムの割合、即ち、（Ｅ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が３質量％未満であると、無電解銅めっきの付着性が不十分な場合がある。一方、前記値が２５質量％を超えると、前記絶縁材料の伸びが低下する等、絶縁材料の機械特性が不十分な場合がある。従って、（Ｅ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値は３乃至２５質量％であることが好ましい。より好ましくは、５乃至２０質量％である。
（Ａ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値：１５乃至８０質量％
前記絶縁材料の樹脂成分中に占める反応型エラストマー（Ａ）の割合、即ち、（Ａ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が１５質量％未満であると、この絶縁材料の靭性を担保する反応型エラストマーが不足し、十分な破断伸び性を得ることができない。一方、前記値が８０質量％を超えると、絶縁材料の硬化性が不十分になるため、絶縁材料の耐薬品性が低下して、無電解メッキ性が低下する場合がある。加えて、前記値が８０質量％を越えると、半硬化状態における本実施形態に係る絶縁材料を溶融させたときに、十分な流動性が得られないために、銅箔粗面との密着性が不十分となり、結果的に接続信頼性が低下する場合がある。従って、（Ａ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値は１５乃至８０質量％であることが好ましい。
（Ｂ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値：２０質量％以下
樹脂成分中に占めるエポキシ樹脂（Ｂ）の割合、即ち、（Ｂ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が２０質量％を超えると、破断伸び性が不十分になる場合がある。従って、（Ｂ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値は２０質量％以下であることが好ましい。
前述の極性基及び二重結合を有する架橋型ゴム（Ｅ）は、例えば、極性基として水酸基又はカルボキシル基を有する架橋型スチレンブタジエンゴムであり、例えば、ＪＳＲ株式会社製ＸＳＫ−５００（商品名）である。この場合、ブタジエンの部分に二重結合が含まれている。
反応型エラストマー（Ａ）は、その構造中にシアネート基を含まないポリアミドエラストマーであることが好ましい。反応型エラストマー（Ａ）は、例えば、フェノール性水酸基を含有するポリアミド−ポリブタジエン共重合体である。このフェノール性水酸基含有ポリアミド−ポリブタジエン共重合体（以下、単に共重合体ともいう）は、下記化学式１で表されるフェノール性水酸基を持つジカルボン酸と、下記化学式２で表されるフェノール性水酸基を持たないジカルボン酸と、下記化学式３で表されるジアミンと、下記化学式４で表される両末端にカルボキシル基を持つポリブタジエン又は下記化学式５で表される両末端にアミノ基を持つポリブタジエンと、を反応させて得られたものである。このフェノール性水酸基含有ポリアミド−ポリブタジエン共重合体は、下記化学式６又は７の一般式で表される。
Figure 2007056255
上記化学式１、６、７に記載されたＲ１は、フェノール性水酸基を有する炭素数が６乃至１２の二価の芳香族化合物を表す。上記化学式１で表されるフェノール性水酸基を持つジカルボン酸としては、例えば、５−ヒドロキシイソフタル酸、４−ヒドロキシイソフタル酸、２−ヒドロキシフタル酸、３−ヒドロキシフタル酸、２−ヒドロキシテレフタル酸等が挙げられる。
Figure 2007056255
上記化学式２、６、７に記載されたＲ２は、フェノール性水酸基を持たない炭素数が６乃至１２の二価の芳香族化合物、又は、炭素数が１乃至１０の二価の脂肪族化合物を表す。上記化学式２で表されるフェノール性水酸基を持たないジカルボン酸としては、例えば、フタル酸、イソフタル酸、テレフタル酸、ジカルボキシルナフタレン、コハク酸、フマル酸、グルタル酸、アジピン酸、１，３−シクロヘキサンジカルボン酸、４，４’−ジフェニルジカルボン酸、３，３’−メチレン二安息香酸等が挙げられる。
Figure 2007056255
上記化学式３、６、７に記載されたＲ３は、炭素数が６乃至１２の二価の芳香族化合物、又は炭素数が１乃至１０の二価の脂肪族化合物を表す。上記化学式３で表されるジアミンのうち、フェノール性水酸基を含有するジアミンとして、３，３’−ジアミン−４，４’−ジヒドロキシフェニルメタン、２，２’−ビス（３−アミノ−４−ヒドロキシフェニル）ヘキサフロロプロパン、２，２’−ビス（３−アミノ−４−ヒドロキシフェニル）ジフロロメタン、３，４’−ジアミノ−１，５’−ベンゼンジオール、３，３’−ジヒドロキシ−４，４’−ジアミノビスフェニル、３，３’−ジアミノ−４，４’−ジヒドロキシビフェニル、２，２’−ビス（３−アミノ−４−ヒドロキシフェニル）ケトン、２，２’−ビス（３−アミノ−４−ヒドロキシフェニル）スルフィド、２，２’−ビス（３−アミノ−４−ヒドロキシフェニル）エーテル、２，２’−ビス（３−アミノ−４−ヒドロキシフェニル）スルホン、２，２’−ビス（３−アミノ−４−ヒドロキシフェニル）プロパン、２，２’−ビス（３−アミノ−４−アミノフェニル）プロパン、２，２’−ビス（３−アミノ−４−アミノフェニル）メタン等が挙げられ、フェノール性水酸基を含有しないジアミンとして、３，３’−ジアミノジフェニルエーテル、３，４’−ジアミノジフェニルエーテル、４，４’−ジアミノジフェニルエーテル、ジアミノナフタレン、ピペラジン、ヘキサメチレンジアミン、テトラメチレンジアミン、ｍ−キシレンジアミン、４，４’−ジアミノジフェニルメタン、４，４’−ジアミノベンゾフェノン、２，２’−ビス（４−アミノフェニル）プロパン、３，３’−ジアミノジフェニルスルホン、３，３’−ジアミノジフェニル等が挙げられる。ジアミンとしては、特に、３，４’−ジアミノジフェニルエーテルが好ましいが、これに限定されるものではない。
Figure 2007056255
Figure 2007056255
上記化学式４及び５並びに下記化学式６及び７に記載されたｘ及びｙは平均重合度を表し、３乃至７の整数である。
Figure 2007056255
Figure 2007056255
上記化学式５及び７並びに下記化学式８及び９に記載されたｚ、ｌ（エル）、ｍ及びｎは、夫々平均重合度であって、ｚは５乃至１５を整数であり、ｎ＝ｌ＋ｍであり、ｎは２乃至２００の整数であり、ｌ（エル）及びｍは、ｍ／（ｌ＋ｍ）≧０．０４の関係を満たす。
上記化学式６及び７で表される共重合体のうち、特に好ましい共重合体は、下記化学式８又は９で示される一般式で表される共重合体である。
Figure 2007056255
Figure 2007056255
上記共重合体の重量平均分子量（Ｍｗ）を１０万以下とすると、１６０乃至１８０℃の温度範囲で十分な流動性を得ることができる。特に、重量平均分子量（Ｍｗ）を２万以下とすると、１００乃至１６０℃の温度範囲においても、良好な流動性を得ることができる。従って、上記共重合体の重量平均分子量（Ｍｗ）は、１０万以下であることが好ましく、２万以下であることがより好ましい。
なお、反応型エラストマー（Ａ）には、上述の構造中にシアネート基を含まないポリアミドエラストマーの替わりに、その構造中にエポキシ基及び不飽和二重結合を含む可とう性エポキシ樹脂を使用してもよい。
一方、エポキシ樹脂用硬化剤（Ｃ）に含有されるフェノールノボラック樹脂よりも官能基の間の距離が長い樹脂（Ｄ）は、例えば、下記化学式１０で表される。
Figure 2007056255
上記化学式１０に記載されたＲ４は、炭素数が１乃至３の一価の置換基、又は水素を表す。ａ１は、１乃至４の整数を表す。ａ１’は、１乃至３の整数を表す。Ｘは、下記化学式１２で表される化合物Ｘ１、又は下記化学式１３で表される化合物Ｘ２を表す。ｂは１乃至１０の整数を表し、ｃ及びｄは夫々１を表す。
上記化学式１０で表されるフェノールノボラック樹脂よりも官能基の間の距離が長い樹脂（Ｄ）としては、官能基としてフェノール性の水酸基、例えばエチレンオキサイドを有し、分子構造におけるフェノール性の水酸基間の距離が、フェノールノボラック樹脂におけるフェノール性の水酸基間の距離よりも長いエチレンオキサイド化合物が例示できる。例えば、下記化学式１１で表されるエチレンオキサイド化合物である。
Figure 2007056255
上記化学式１１に記載されたＲ４’は、炭素数が１乃至３の一価の置換基、又は水素を表す。ａ２は、１乃至４の整数を表す。ａ２’は１乃至３の整数を表す。Ｘ’は下記化学式１２で表される化合物Ｘ１、又は下記化学式１３で表される化合物Ｘ２を表す。ｂ’は１乃至１０の整数を表し、ｃ’及びｄ’は夫々１を表す。
Figure 2007056255
上記化学式１２に記載されたＲ５は、炭素数が１乃至３の一価の置換基、又は水素を表す。ｅは１乃至４の整数を表す。ｆは０乃至９の整数を表す。
Figure 2007056255
上記化学式１３に記載されたＲ６は、炭素数が１乃至３の一価の置換基、又は水素を表す。ｇは１乃至４の整数を表す。ｈは０乃至９の整数を表す。
上記化学式１０及び１１で表される樹脂は、下記化学式１４で表されるフェノールノボラック樹脂よりも官能基の間の距離が長くなっている。
Figure 2007056255
また、本実施形態において、エポキシ樹脂（Ｂ）は特に限定されるものではないが、フェノールノボラックエポキシ樹脂よりも官能基の間の距離が長いエポキシ樹脂であることが好ましい。この理由は、このようなエポキシ樹脂は効率的にＩＰＮ構造を形成することができ、その結果、本実施形態に係る絶縁材料の破断伸び性を一層向上できるためである。このようなフェノールノボラックエポキシ樹脂よりも官能基の間の距離が長いエポキシ樹脂には、フェノールビフェニレンアラルキル型エポキシ樹脂、フェノールキシレンアラルキル型エポキシ樹脂、フェノールジフェニルエーテルアラルキル型エポキシ樹脂、２官能のビフェニル型エポキシ樹脂、アントラセン含有ノボラック型エポキシ樹脂、フルオレン含有ノボラック型エポキシ樹脂、ビスフェノールフルオレン含有ノボラック型エポキシ樹脂、フェノールビフェニレントリアジン型エポキシ樹脂、及びフェノールキシレントリアジン型エポキシ樹脂が挙げられる。加えて、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＳ型又はビフェニル骨格含有型で、両末端がエポキシ基であるフェノキシ樹脂等が上げられる。このフェノキシ樹脂は、ポリスチレン換算の重量平均分子量が２万乃至１０万程度である。エポキシ樹脂（Ｂ）には、これらのエポキシ樹脂のうちいずれかを単独で使用してもよく、又は複数種類混合して使用しても差し支えない。
また、本実施形態の絶縁材料に含まれるエポキシ樹脂（Ｂ）のうち、前述の官能基間の距離が長いエポキシ樹脂以外のエポキシ樹脂は、特に限定されるものではない。例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、フェノールノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂、ビスフェノールＦ含有ノボラック型エポキシ樹脂、ビスフェノールＡ含有ノボラック型エポキシ樹脂、フェノールトリアジン型エポキシ樹脂、クレゾールトリアジン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂、トリスフェニロールエタン型エポキシ樹脂、ポリフェノール型エポキシ樹脂、脂肪族エポキシ樹脂、芳香族エステル型エポキシ樹脂、環状脂肪族エステル型エポキシ樹脂、エーテルエステル型エポキシ樹脂等が挙げられる。また、ジアミノジフェニルメタン、ジエチレントリアミン及びジアミノジフェニルスルホンなどのアミン系化合物のグリシジル化物を用いることもできる。これらのエポキシ樹脂を単独で使用してもよく、又は、複数種類混合して用いても差し支えない。
更に、本実施形態の絶縁材料において、エポキシ樹脂用硬化剤（Ｃ）のうち、前述のフェノールノボラック樹脂よりも官能基の間の距離が長い樹脂（Ｄ）以外の成分は、特に限定されるものではない。この成分として、例えば、ビスフェノールＡ型フェノール樹脂、ビスフェノールＦ型フェノール樹脂、ビスフェノールＳ型フェノール樹脂、ビフェニル異性体のジヒドロキシエーテル、ナフタレンジオール型樹脂、フェノールノボラック樹脂、クレゾールノボラック樹脂、フェノールジフェニルエーテルアラルキル型樹脂、ナフタレン含有ノボラック型樹脂、アントラセン含有ノボラック型樹脂、フルオレン含有ノボラック型樹脂、ビスフェノールフルオレン含有ノボラック型樹脂、ビスフェノールＦ含有ノボラック型フェノール樹脂、ビスフェノールＡ含有ノボラック型フェノール樹脂、フェノールビフェニルトリアジン型樹脂、フェノールキシレントリアジン型樹脂、フェノールトリアジン型樹脂、クレゾールノボラックトリアジン型樹脂、テトラフェニロールエタン型樹脂、トリスフェニロールエタン型樹脂、ポリフェノール型樹脂、芳香族エステル型フェノール樹脂、環状脂肪族エステル含有フェノール樹脂、エーテルエステル型フェノール樹脂等が挙げられる。
また、エポキシ樹脂用硬化剤（Ｃ）の成分として、上述の樹脂以外に、ジアミノジフェニルメタン、ジエチレントリアミン及びジアミノジフェニルスルホン等のアミン系化合物が含有されていてもよい。更に、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＳ型又はビフェニル骨格含有型で、片末端又は両末端が水酸基であるフェノキシ樹脂も使用できる。このフェノキシ樹脂は、ポリスチレン換算の重量平均分子量が例えば２万乃至１０万程度である。これらの成分は、エポキシ樹脂用硬化剤（Ｃ）に単独で含有されていてもよく、複数種類混合して含有されていてもよい。
更にまた、本実施形態の絶縁材料は、無機充填材を含有していてもよい。但し、無機充填材を含有する場合は、本発明における反応型エラストマー（Ａ）、エポキシ樹脂（Ｂ）、エポキシ樹脂用硬化剤（Ｃ）及び無機充填材の総量に占める無機充填材の質量割合が、５０質量％以下であることが好ましい。無機充填材の質量割合が５０質量％を超えると、破断伸びが低下するとともに、ヤング率が高くなって、応力緩和性が不十分になる場合がある。
この無機充填材としては、公知の充填材を使用することができ、例えば、溶融シリカ、結晶シリカ、アルミナ、ジルコン、珪酸カルシウム、炭酸カルシウム、炭化ケイ素、窒化ケイ素、窒化ホウ素、ベリリア、滑石（タルク）、雲母（マイカ）、酸化チタン、ジルコニア等の粉体、又はこれらの材料を球形化したビーズ、チタン酸カルシウム、炭化ケイ素、窒化ケイ素、窒化ホウ素、アルミナ等の単結晶繊維、水酸化アルミニウム、水酸化マグネシウム及びホウ酸亜鉛等の金属水和物、表面をエポキシ樹脂及びフェノール樹脂をはじめとする各種有機物により表面処理を施した前記金属水和物、金属を固溶化させて耐酸性を改良した水酸化マグネシウム等の各種金属水和物等が挙げられる。これらの充填材は、１種を単独で用いてもよく、２種以上を混合してもよい。
また、本実施形態の絶縁材料は硬化促進触媒を含有していてもよい。硬化促進触媒としては、一般的にエポキシ樹脂及び硬化剤の硬化に用いられているものが使用でき、特に限定されるものではない。例えば、イミダゾール類、ジアザビシクロアルケン及びその誘導体、三級アミン類等が挙げられる。これらの硬化促進触媒は、１種を用いてもよく、２種以上を混合して用いてもよい。
更に、本実施形態における絶縁材料には、その他の添加剤として、必要に応じて、シリコーンゴム、シリコーンパウダー、アクリロニトリルブタジエンゴム（ＮＢＲ）、インデンなどの可とう性付与剤を添加してもよい、更にまた、有機シラン化合物、有機チタネート化合物、有機アルミネート化合物等のカップリング剤を適宜配合してもよい。特に、前記シランカップリング剤のうち有機シラン化合物、即ち、反応性官能基を有するアルコキシシランは、本実施形態に係る絶縁材料の密着性及びハンダ耐熱性の向上に有効である。アルコキシシランの具体例としては、γ−アミノプロピルトリメトキシシシラン、Ｎ−フェニル−γ−アミノプロピルトリエトキシシラン等のアミノシラン化合物、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等のエポキシシラン化合物、γ−メルカプトプロピルトリメトキシシラン等のメルカプトシラン化合物、γ−ウレイドプロピルトリエトキシシラン等のウレイドシラン化合物が挙げられる。
更にまた、本実施形態の絶縁材料には、この絶縁材料と銅箔表面との密着性改良剤として、銅表面と結合形成可能な防錆剤等に使用される成分、即ち、トリアゾール化合物、メルカプトシラン化合物以外のメルカプト化合物及びイミダゾールの銅錯体を添加してもよい。トリアゾール化合物としては、１，２，３−ベンゾトリアゾール及びトリルトリアゾールが挙げられる。メルカプト化合物としては、２，４，６−トリメルカプト−ｓ−トリアジン、２−ジ−ｎ−ブチルアミノ−４，６−ジメルカプト−ｓ−トリアジン、２−アニリノ−４，６−ジメルカプト−ｓ−トリアジン等が挙げられる。イミダゾールの銅錯体としては、例えば、２−メチルイミダゾール銅（２）錯体が挙げられる。これらのうち１種の成分を単独で使用してもよく、２種以上の成分を混合して使用してもよい。
更にまた、本実施形態の絶縁材料に、必要に応じて難燃剤を添加してもよい。これらの難燃剤としては、ハロゲン系難燃剤、窒素系難燃剤、及びリン系難燃剤並びに無機系難燃剤が挙げられる。ハロゲン系の難燃剤としては、臭素化ビスフェノールＡ型樹脂及びそのエポキシ化物が挙げられる。窒素系難燃剤のうち、添加型の化合物としては、メラミン及びイソシアヌル酸化合物等が挙げられる。また、窒素系難燃剤のうち、反応型の化合物としては、フェノールトリアジン型の硬化剤及びエポキシ樹脂が挙げられる。リン系難燃剤としては、赤燐、燐酸化合物、有機リン化合物等が挙げられる。無機系難燃剤としては、前記金属水和物、モリブデン酸亜鉛、スズ酸亜鉛、モリブデン酸亜鉛又はスズ酸亜鉛をタルク又はシリカの表面に被覆させた化合物が挙げられる。また、ハロゲン系難燃剤を使用する場合には酸化アンチモンを併用すると極めて優れた難燃性が得られる。
更にまた、本実施形態の絶縁材料は、この絶縁材料を使用した半導体装置の信頼性を低下させないものであれば、上記以外の公知の物質を含有していてもよい。例えば、顔料、酸化防止剤及び有機溶媒等を含有していてもよい。
図２に示すように、本実施形態に係る半導体装置１においては、最上層に１０乃至３０℃の温度範囲におけるヤング率が１ＧＰａ以下の樹脂からなる配線層１６が設けられたパッケージ基板２上に、複数のハンダバンプ７を介して半導体チップ９が搭載されている。なお、図２においては、上記以外の構成要素は図示を省略されている。
次に、本実施形態に係る半導体装置の製造方法について図１を参照して説明する。先ず、銅等の金属材料からなる支持基板（図示せず）を２枚用意し、この２枚の支持基板を貼り合わせる。次に、この貼り合わせた支持基板の両面に、Ｎｉ層、Ａｕ層、Ｎｉ層、Ｃｕ層をこの順にめっきして多層膜を形成する。そして、この多層膜を、搭載パッド５が形成される予定の部分のみを残留させ、残部を除去することによりパターニングする。そして、このパターニングされた多層膜を埋め込むように、半硬化状態の樹脂フィルムを貼付する。この樹脂フィルムは、硬化後には、１０乃至３０℃の温度範囲におけるヤング率が１ＧＰａ以下になり、破断伸び量が２０％以上となる絶縁材料により形成されている。その後、このフィルムを加熱して硬化させ、絶縁層を形成する。次に、この絶縁層内に、前記多層膜に到達するようにレーザ光等により孔を形成し、その後、この孔の内部を金属めっき膜により埋め込んで、ビア４を形成する。これにより、２枚の支持基板の両面に、絶縁層内に多層膜及びビア４が埋設された第１層目の配線層が形成される。
次に、この第１層目の配線層上に、ビア４に接続されるように配線３を形成し、この配線３を埋め込むように半硬化状態の樹脂フィルムを貼付して熱硬化させることにより絶縁層を形成する。そして、この絶縁層内に配線３に接続されるようにビア４を形成して、絶縁層内に配線３及びビア４が埋設された２層目の配線層を形成する。次に、この２層目の配線層と同様な工程により、３層目以降の配線層を順次形成する。そして、全ての配線層を形成した後、最後に形成した配線層上に、化学めっき又はエッチングにより、ボールパッド６を形成する。これにより、貼り合わせた支持基板の両面に夫々、複数層の配線層が積層されたパッケージ基板２が形成される。
次に、２枚の支持基板を相互に分離する。そして、アルカリ性の溶液を使用して支持基板を除去する。次に、酸性の溶液を使用して多層膜のＮｉ層を除去する。これにより、Ａｕ層、Ｎｉ層、Ｃｕ層がこの順に積層された搭載パッド５が形成される。その後、パッケージ基板２における搭載パッド５が形成されている側の面に、接着剤層１５を介してスティフナ１１を接着し、「スティフナ付き基板」を作製する。
一方、この「スティフナ付き基板」の製造工程とは別に、半導体チップ９の入出力パッド（図示せず）にハンダバンプ７を接合して、「ハンダバンプ付きチップ」を作製する。次に、「スティフナ付き基板」の各搭載パッド５に、「ハンダバンプ付きチップ」の各ハンダバンプ７が接続されるように、「ハンダバンプ付きチップ」を「スティフナ付き基板」に接続する。次に、半導体チップ９とパッケージ基板２との間及びその周辺に、ハンダバンプ７を埋め込むようにアンダーフィル樹脂１０を充填し、加熱して硬化させる。
次に、半導体チップ９及びスティフナ１１の上面、即ち、パッケージ基板２が接合されている面の反対側の面に、夫々接着剤１３及び１４を介してリッド１２を接着する。そして、パッケージ基板２の下面に形成されたボールパッド６にＢＧＡボール８を接合する。これにより、半導体装置１が製造される。
なお、支持基板を除去する際に、支持基板の中央部のみを除去して周辺部を枠状に残し、この支持基板の残留部をスティフナ１１としてもよい。これにより、支持基板の除去とスティフナ１１の形成とを同時に行うことができると共に、接着剤層１５が不要になる。
次に、上述の如く構成された本実施形態の動作について説明する。図１及び図２に示すように、半導体装置１は、ＢＧＡボール８を介してマザーボード（図示せず）に搭載される。マザーボードは例えばＦＲ−４基板又はＦＲ−５基板であり、例えば、エポキシ樹脂にガラスクロスが浸漬されたガラスエポキシ基板である。
半導体装置１には、マザーボードを介して、電源電位及び信号が入力される。このとき、電源電位及び信号は、ＢＧＡボール８→ボールパッド６→ビア４及び配線３→搭載パッド５→ハンダバンプ７からなる電流経路を介して、半導体チップ９に入力される。半導体チップ９は、この入力された電源電位及び信号に基づいて信号の記憶及び演算等の情報処理を行い、その結果を出力する。出力された信号は、ハンダバンプ７→搭載パッド５→ビア４及び配線３→ボールパッド６→ＢＧＡボール８からなる電流経路を介して、マザーボードに対して出力され、マザーボードを介して外部に出力される。
このとき、半導体チップ９が動作することにより発熱する。この熱の一部はリッド１２に吸収されるものの、リッド１２の熱容量には限界があるため、熱の他の一部はハンダバンプ７を介してパッケージ基板２に伝導し、残部は半導体チップ９に蓄積される。この結果、半導体チップ９、ハンダバンプ７及びパッケージ基板２の温度は、不可避的に上昇する。これにより、半導体チップ９及びパッケージ基板２は熱膨張するが、半導体チップ９の基板を形成しているシリコンの熱膨張率と、パッケージ基板２を主として形成している絶縁材料の熱膨張率とは相互に異なるため、夫々の熱膨張量も相互に異なる。この結果、半導体チップ９とパッケージ基板２との間には、ハンダバンプ７を介して相互にせん断力が印加される。
このとき、本実施形態においては、パッケージ基板２の最上層の配線層１６が、ヤング率が１ＧＰａ以下の比較的軟らかい絶縁材料により形成されているため、配線層１６が、半導体チップ９の熱膨張に追従して変形することができる。この結果、半導体チップ９とパッケージ基板２との間に働く力が緩和され、ハンダバンプ７に大きな力が印加されることがない。同様に、外部の気温変化により半導体装置１が加熱又は冷却されたときも、半導体チップ９とパッケージ基板２との間に働く熱応力が、配線層１６が変形することにより緩和され、ハンダバンプ７に過大な力が印加されることがない。この結果、半導体装置１が反ることがなく、ハンダバンプ７が破壊されることがない。
上述の如く、本実施形態においては、パッケージ基板２の最上層、即ち、半導体チップ９側の配線層１６が、温度が１０乃至３０℃のときのヤング率が１ＧＰａ以下の比較的軟らかい材料により形成されているため、半導体チップ９の動作又は外部の気温変化により、半導体装置１に温度サイクルが印加されても、ハンダバンプ７に過大な力が印加されて、ハンダバンプ７が破壊されることを防止できる。また、ハンダバンプ７に熱応力が繰返し印加されて、ハンダバンプ７が疲労破壊することを防止できる。このため、半導体装置１は温度サイクルに対する接続信頼性が高い。これに対して、従来は、熱応力による変形を抑え込もうとして、可及的にヤング率が高い材料、即ち硬い材料により配線層を形成していた。このため、熱応力がハンダバンプに集中してしまい、ハンダバンプが破壊されていた。
また、配線層１６を形成する材料の破断伸び量が２０％以上であるため、配線層１６が半導体チップ９の熱膨張に追従して変形しても、配線層１６にクラック等の欠陥が発生することがなく、半導体装置１の信頼性が高い。
更に、本実施形態においては、配線層１６を形成する絶縁材料が、その構造中に極性基及び二重結合を有する架橋型ゴムを含有しているため、無電解銅めっき性が良好であり、配線層１６上に無電解めっき法によりＣｕ層を形成したときに、このＣｕ層と配線層１６との間の密着性が高い。また、絶縁材料に上述の架橋性ゴムを添加することにより、絶縁材料のヤング率を安定して１ＧＰａ以下とすることができる。
なお、前述の実施形態においては、パッケージ基板２の最上層の配線層１６のみを、室温でのヤング率が１Ｇｐａ以下である樹脂により形成する例を示したが、本発明はこれに限定されず、最上層を含む２層以上の配線層を、前述のヤング率が１Ｇｐａ以下であり架橋型ゴム（Ｅ）を含有する絶縁材料により形成してもよく、パッケージ基板２の全ての配線層をこの絶縁材料により形成してもよい。これにより、パッケージ基板２全体が変形できるようになり、熱応力を緩和する効果がより一層増大する。
特に、パッケージ基板２の最上層の他に、パッケージ基板２の最下層の配線層、即ち、パッケージ基板２におけるマザーボード（図示せず）に対向する配線層も、前述の絶縁材料により形成することが好ましい。これにより、マザーボードの熱膨張に追従して、パッケージ基板２の最下層の配線層が変形することができ、ＢＧＡボール８に印加される熱応力を緩和することができる。この結果、半導体装置１の反り、及びＢＧＡボール８の疲労破壊を防ぐことができ、温度サイクルに対する接続信頼性を向上させることができる。また、前述のパッケージ基板２の最下層の配線層を形成する絶縁材料の破断伸び量は、５０％以上であることがより好ましい。
また、パッケージ基板２における半導体チップ９を搭載する側の面にボールパッド６及びＢＧＡボール８を設け、このＢＧＡボール８をマザーボードに接続するようにしてもよい。更に、ハンダバンプ７の替わりに、ハンダペーストを設けてもよい。
以下、本発明の実施例の効果について、その特許請求の範囲から外れる比較例と比較して具体的に説明する。本実施例においては、上述の実施形態において説明した樹脂材料を実際に作製し、この樹脂材料を使用してラミネートフィルム、片面銅張シート、ＦＣＢＧＡ型半導体装置等の試験材を作製し、これらの特性を評価した。先ず、実施例及び比較例に係る樹脂材料を形成する各成分について説明する。表１にこれらの各成分、即ち、反応型エラストマー（Ａ）、エポキシ樹脂（Ｂ）及びエポキシ樹脂用硬化剤（Ｃ）を示す。フェノールノボラック樹脂よりも官能基間の距離が長い樹脂（Ｄ）は、エポキシ樹脂用硬化剤（Ｃ）の一種である。また、表２に、この樹脂材料に添加する添加剤（Ｅ）を示す。
Figure 2007056255
表１に示す反応型エラストマー（Ａ）のうち、可とう性エポキシ樹脂（Ａ３）は、ダイセル化学製エポフレンドＡＴ５０１（商品名）であり、そのスチレン含有率は４０質量％である。また、可とう性エポキシ樹脂（Ａ４）は、ダイセル化学製エポフレンドＡＴ５０４（商品名）であり、そのスチレン含有率は７０質量％である。
Figure 2007056255
表２に示す添加剤（Ｅ）のうち、スチレンブタジエンゴム（Ｅ１）は、ＯＨ基及びＣＯＯＨ基等の極性官能基を有する架橋型スチレンブタジエンゴムであり、具体的には、ＪＳＲ株式会社製ＸＳＫ−５００（商品名）であり、Ｌ７１１ＳＴ／ＭＥＫ溶液を使用し、その固形分濃度は２０質量％であり、その粘度は４６０ｍＰａｓである。エポキシ内添ポリブタジエンゴム（Ｅ２）は、ダイセル化学製エポリードＰＢ３６００（商品名）であり、その分子量は５９００であり、そのエポキシ当量は２００ｇ／ｅｑである。末端エポキシ化ポリブタジエン（Ｅ３）は、ナガセケムテックス製デナレックスＲ−４５ＥＰＴ（商品名）であり、そのエポキシ当量は１５７０ｇ／ｅｑである。コアシェル型アクリルゴム粒子（Ｅ４）は、三菱レイヨン社製メタブレンＫＷ−４４２６（商品名）である。炭酸カルシウム（Ｅ５）は、丸尾カルシウム社製カルテックス５（商品名）である。
（１）ワニス溶液の調整方法
上述の各成分の中から、後述する表４乃至表６に示すように、いくつかの成分を選択し、硬化促進触媒と共に有機溶剤に溶解・分散させて、ワニス溶液を作製した。このとき使用した硬化促進触媒及び有機溶剤を表３に示す。例えば、表４に示すＮｏ．２（実施例）においては、反応型エラストマー（Ａ）として、シアネート（ＣＮ）基を含有しないポリアミドエラストマー（Ａ１）を６７．５質量％、エポキシ樹脂（Ｂ）として、フェノールビフェニレンアラルキルエポキシ樹脂（Ｂ１）を１６．８４質量％、エポキシ樹脂用硬化剤（Ｃ）として、ｐ−クレゾールノボラック樹脂（Ｃ１）を５．６６質量％、添加剤（Ｅ）としてスチレンブタジエンゴム（Ｅ１）を１０質量％含有した樹脂材料に、硬化促進触媒として表３に示すイミダゾール系触媒を、前記樹脂材料の質量（（Ａ）＋（Ｂ）＋（Ｃ）＋（Ｅ））を１００質量％としたときに０．０５質量％添加して混合物を調整し、この混合物を、有機溶剤（Ｎ，Ｎ−ジメチルホルムアミド：ＤＭＦ）に溶解・分散させて、不揮発成分、即ち、上記有機溶剤以外の成分の総量が３０質量％のワニス溶液を調整した。
なお、表４乃至表６において、各成分に対応する行に記載した数値は、その成分の樹脂成分中の質量割合を示す。例えば、表４に示すＮｏ．２（実施例）において、反応型エラストマーＡ１の含有量をＡ１質量％とすると、樹脂成分全体に対する反応型エラストマーＡ１の質量割合、即ち、（Ａ１×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が６７．５０質量％となる。なお、Ａ＝Ａ１＋Ａ２＋Ａ３＋Ａ４、Ｂ＝Ｂ１、Ｃ＝Ｃ１＋Ｄ１、Ｅ＝Ｅ１＋Ｅ２＋Ｅ３＋Ｅ４＋Ｅ５である。また、「ｐｈｒ」とは「per hundred resin」の略であり、樹脂の質量を１００とした場合の硬化促進触媒の質量割合（質量％）を表す。
Figure 2007056255
Figure 2007056255
Figure 2007056255
Figure 2007056255
（２）ラミネートフィルムの作製
上記ワニス溶液を、離型剤を塗布したポリエチレンテレフタレート（ＰＥＴ）フィルム上に、目的の厚みが得られるように塗工機で均一に塗布した。その後、１００℃の温度で５分間乾燥させて溶剤を一定量揮発させ、次に、樹脂面を離型剤付きのＰＥＴフィルムにより覆い、３層構造のラミネートフィルム、即ち、（離型ＰＥＴ層−樹脂層−離型ＰＥＴ層）の構成を持つラミネートフィルムを作製した。なお、このラミネートフィルム中の樹脂層（残存溶剤も含む）は未硬化の状態である。
（３）無電解銅めっき性の評価
樹脂基板の両面に銅箔が積層された両面銅張積層板の銅箔上に、上述のラミネートフィルムを積層させ、硬化させた。硬化条件は、１２０℃の温度で１．５ＭＰａの圧力を印加した状態に３０分間保持し、その後、１８０℃の温度で３ＭＰａの圧力を印加した状態に１２０分間保持する条件とした。これにより、ラミネートフィルム付き基板を作製した。次に、このラミネートフィルム付き基板に対して、デスミア処理を行った。このデスミア処理は、前記基板をデスミア液に１分間浸漬し、中和し、水洗するという一連の作業を３回繰り返すディップ法により行った。処理時間は若干異なるが、この方法は、基板メーカーで一般的に実施されている方法である。
その後、前記基板に対して無電解銅めっきを施し、ラミネートフィルム上に銅めっき層を形成した。そして、この銅めっき層の密着性を、外観観察及びテープを使用する簡易的な剥離試験により評価した。銅めっき層の密着性が極めて優れていた場合を「◎」とし、実用上十分な程度に優れていた場合を「○」とし、密着性が劣っていた場合を「×」として、その評価結果を表４乃至表８に示した。
（４）靭性の評価
上記ラミネートフィルムについて、１６０℃の温度で３ＭＰａの圧力を１時間印加した後、１８０℃の温度に圧力を印加せずに２時間放置してプレス成型を行い、厚さが５０μｍの引張試験用硬化フィルムを作製した。そして、この硬化フィルムを、幅が１０ｍｍ、長さが８０ｍｍである短冊状に切り出し、引張試験を行った。引張試験条件は、硬化フィルムを支持する支持具間の距離を６０ｍｍ、引張速度を５ｍｍ／分に夫々設定した。この引張試験により、ヤング率及び破断伸び量を算出した。
（５）回路埋込性の評価
上記ラミネートフィルム（離型ＰＥＴ層−樹脂層−離型ＰＥＴ層）から片側の離型ＰＥＴを剥がし、樹脂層を露出させた。一方、従来の３層ＣＣＬ、即ち、（ＰＥＮ層−樹脂層（味の素ファインテクノ製ＡＢＦ−ＧＸ（商品名））−銅箔）の３層構造を持つ従来の３層ＣＣＬを用意し、銅箔面に、銅配線回路を模したラインアンドスペースパターンを形成した。このパターンのライン及びスペースの幅は夫々１００μｍとした。そして、ラミネートフィルムの樹脂層に、３層ＣＣＬの銅箔面を重ね、更に、３層ＣＣＬの上にミラーウェハーを載せた。
これにより、（離型ＰＥＴ層−樹脂層（実施例又は比較例の樹脂層）−銅箔−従来の樹脂層−ＰＥＮ層−ミラーウェハー）の順に積層された試料を作製した。この試料を、真空ラミネーターを用いて、１８０℃の温度で１ＭＰａの圧力を３０分間印加して、ラミネートフィルムの樹脂層とパターニングされた銅箔とを接着させた。次に、この試料を顕微鏡により観察して、銅箔のパターンが樹脂層に埋め込まれている程度を観察し、回路埋込性の良否を判定した。回路埋込性が特に優れている場合を◎、回路埋込性が実用上問題ない場合を○、回路埋込性に実用上やや難がある場合を△とした。評価結果を、表４乃至表８に示した。
Figure 2007056255
Figure 2007056255
（６）片面銅張プリプレグ材の作製
上記ワニス溶液を、銅箔の粗化面（マット面ともいう）に、目的の厚みが得られるように塗工機で均一に塗布した。その後、１００℃の温度で５分間乾燥させて溶剤を一定量揮発させ、次に、樹脂面を離型剤付きのＰＥＴフィルムにより覆い、３層構造の片面銅張プリプレグ材（離型ＰＥＴ−樹脂分−銅箔）を作製した。なお、このプリプレグ材中の樹脂層（残存溶剤を含む）は未硬化の状態である。
（７）ＦＣＢＧＡ型半導体装置の作製
上述の片面銅張プリプレグ材の銅箔に配線を形成し、この片面銅張プリプレグ材を複数層、ビルドアップ工法で積層して、パッケージ基板を作製した。そして、このパッケージ基板に半導体チップを搭載し、この半導体チップの周囲に枠状のスティフナを設け、半導体チップ及び補強板上にリッド（ヒートシンク）を接着した。これにより、図１に示すＦＣＢＧＡ型半導体装置を作製した。
（８）接続信頼性の評価
上記ＦＣＢＧＡ型半導体装置を各樹脂材料について３８個用意し、これらの半導体装置について温度サイクル試験を実施した。温度サイクル試験は、室温からスタートし、−４０℃まで冷却して−４０℃で１５分間保持した後、１２５℃まで加熱して１２５℃で１５分間保持する工程を１サイクルとした。なお、加熱及び冷却の時間は１５分で一定とした。温度サイクル試験を１０００サイクル実施した際に、ＦＣＢＧＡ型半導体装置を構成する半導体チップとパッケージ基板との間の接合部（ハンダバンプ）にクラックが発生した場合を不良とし、この不良が発生した個数（不良発生個数）を接続信頼性の指標とした。即ち、不良発生個数が少ないＦＣＢＧＡ型半導体装置ほど、接続信頼性が優れているといえる。この評価結果を表４乃至表８に示した。表４乃至表８における「接続信頼性」の欄の記載は、上述の温度サイクル試験を行い、夫々の試料について、３８個のＦＣＢＧＡ型半導体装置のうち不良が発生した半導体装置の個数を示している。
（９）絶縁信頼性の評価
上述のワニス溶液を使用して、絶縁信頼性の評価用基板を作製した。図３は、この評価用基板の概略を示す図であり、図４は、この評価用基板を詳細に示す平面図であり、図５は、この評価用基板の一部拡大断面図である。なお、図５には、配線４５の平面形状も示している。図３に示すように、この評価用基板は、１対の櫛形配線４１を相互に入れ子になるように配置したものである。即ち、１対の櫛形配線４１は、一方の櫛形配線４１の歯間に、他方の櫛形配線４１の歯が位置し、且つ、櫛形配線４１同士が接触しないように配置されている。また、櫛型配線４１は夫々、正方形の電極４２に接続されている。
図４に示すように、評価用基板４３には、コアとなるＦＲ−４基板４４が設けられている。基板４４の外形は、長手方向の長さが２４．４ｍｍ、短手方向の長さが８．０ｍｍ、厚さが０．８ｍｍである。基板４４の表面上には、基板４４の長手方向に相互に離隔して２つの電極４２が配置されている。上方から見て、電極４２の一辺の長さは５．２ｍｍである。また、電極４２間の領域に、２つの櫛形配線４１が相互に入れ子状になって配置されている。各櫛形配線４１には、その歯となる１０本の配線４５が設けられている。各配線４５の長さは８．７ｍｍである。更に、各配線４５には夫々３０個のビア４６が形成されている。即ち、評価用基板４３に設けられているビア４６の総数は、２×１０×３０＝６００個である。この６００個のビア４６が、（２０×３０）のマトリクス状に配列されている。ビアの配列ピッチは、両方向とも３００μｍである。
図５に示すように、基板４４の表面上には、ＣｕからなるＣｕパターン４７が、配線４５が延びる方向に沿って断続的に設けられている。また、このＣｕパターン４７を覆うように、厚さが５０μｍのビルドアップ樹脂層４８が設けられている。ビルドアップ樹脂層４８は、表１３に示すいずれかの樹脂により形成されている。更に、ビルドアップ樹脂層４８上には、ＣｕからなるＣｕパターン４９が、配線４５が延びる方向に沿って断続的に設けられている。Ｃｕパターン４７及び４９は夫々、上方から見て、直径が１５０μｍの２つの円形部と、その間をつなぐ１つの矩形部とを備えており、その厚さは１８μｍである。Ｃｕパターン４９の矩形部は、Ｃｕパターン４７間の領域の直上域に位置し、Ｃｕパターン４９の円形部は、Ｃｕパターン４７の円形部の直上域に位置している。
そして、ビルドアップ樹脂層４８中におけるＣｕパターン４７の円形部とＣｕパターン４９の円形部との間には、各１個のビア４６が位置するようになっており、このビア４６がＣｕパターン４７とＣｕパターン４９とを相互に接続している。ビア４６の形状は円錐台形であり、上端部の直径が１００μｍであり、下端部の直径が７５μｍである。また、同じＣｕパターン４７又は４９に接続された２つのビア間の距離は、上述の如く３００μｍである。ビルドアップ樹脂層４８上には、Ｃｕパターン４９を覆うように、厚さが３５μｍのソルダーレジスト５０が設けられている。また、基板４４の裏面上の全面には、厚さが１８μｍのＣｕパターン５１が設けられている。なお、便宜上、図４においては、ビルドアップ樹脂層４８及びソルダーレジスト５０は図示を省略している。
上述の如く作製した評価用基板４３を使用して、ＨＡＳＴ（Highly Accelerated temperature humidity Stress Test）を実施した。試験条件は、温度を１３０℃、湿度を８５ＲＨ％、電極間に印加する電圧を５Ｖとした。そして、電極４２間の抵抗値が１×１０９Ω以下となるまでの時間を計測し、絶縁信頼性の評価指標とした。この時間が長いほうが、絶縁信頼性が優れているといえる。試験は最長で５００時間まで実施した。試験結果を、表４乃至表８に示す。なお、表４乃至表８に記載の「５００超」とは、５００時間まで試験を継続しても、電極間の抵抗値が１×１０９Ω以下にならなかったことを示している。
（１０）評価結果
表４乃至表８に示すＮｏ．２乃至Ｎｏ．５、Ｎｏ．７及びＮｏ．９、Ｎｏ．１４乃至Ｎｏ．２０、Ｎｏ．２２及びＮｏ．２３は、本発明の実施例である。これらの実施例は、絶縁材料中に添加する添加剤（Ｅ）として、極性基及び二重結合を有する架橋型スチレンブタジエンゴム（Ｅ１）を含有すると共に、反応型エラストマー（Ａ）の含有量が１５乃至８０質量％であるため、ラミネートフィルム上に無電解法で形成した銅めっき層の密着性が高かった。即ち、無電解銅めっき性が良好であった。これに対して、表４乃至表６及び表８に示すＮｏ．１、Ｎｏ．６、Ｎｏ．８、Ｎｏ．１０乃至Ｎｏ．１３、Ｎｏ．２１及びＮｏ．２４は比較例である。これらの比較例のうち、Ｎｏ．１、Ｎｏ．６、Ｎｏ．８、Ｎｏ．１０乃至Ｎｏ．１３は、絶縁材料中に極性基及び二重結合を有する架橋型スチレンブタジエンゴムを添加していないため、無電解銅めっき性が劣っていた。一方、上記以外の比較例Ｎｏ．２１では、反応型エラストマー（Ａ）の含有量が１５質量％未満であるため、絶縁材料の伸びが不足すると共にヤング率が１ＧＰａを超えるので、実施例に比べて、接続信頼性が低下した。更に、その他の比較例Ｎｏ．２４では、反応型エラストマー（Ａ）の含有量が８０質量％を超えているので、絶縁材料の硬化が不十分となり、結果的に絶縁材料の耐薬品性が不足して、十分な無電解メッキ性が得られなかった。なお、Ｎｏ．２１及びＮｏ．２４を除いた上述の実施例及び比較例のいずれについても、靭性、回路埋込性、接続信頼性及び絶縁信頼性は良好であった。
本発明の実施形態に係る半導体装置を示す断面図である。 この半導体装置の特徴を示す模式図である。 本発明の試験例において作製した評価用基板の概略を示す図である。 この評価用基板を詳細に示す平面図である。 この評価用基板の一部拡大断面図である。
符号の説明
１；半導体装置
２；パッケージ基板
３；配線
４；ビア
５；搭載パッド
６；ボールパッド
７；ハンダバンプ
８；ＢＧＡボール
９；半導体チップ
１０；アンダーフィル樹脂
１１；スティフナ
１２；リッド
１３、１４、１５；接着剤層
１６；配線層
４１；櫛形配線
４２；電極
４３；評価用基板
４４；ＦＲ−４基板
４５；配線
４６；ビア
４７、４９、５１；Ｃｕパターン
４８；ビルドアップ樹脂層
５０；ソルダーレジスト

Claims (11)

  1. エポキシ樹脂又はエポキシ樹脂用硬化剤と反応する反応型エラストマーと、エポキシ樹脂と、エポキシ樹脂用硬化剤と、その構造中に極性基及び二重結合を有する架橋型ゴムと、を含有し、１０乃至３０℃の温度範囲におけるヤング率が１ＧＰａ以下であることを特徴とする絶縁材料。
  2. 前記極性基は水酸基又はカルボキシル基であり、前記架橋型ゴムは架橋型スチレンブタジエンゴムであることを特徴とする請求項１に記載の絶縁材料。
  3. 前記反応型エラストマーの含有量をＡ質量％とし、前記エポキシ樹脂の含有量をＢ質量％とし、前記エポキシ樹脂用硬化剤の含有量をＣ質量％とし、前記架橋型ゴムの含有量をＥ質量％とするとき、（Ｅ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が３乃至２５質量％であることを特徴とする請求項１又は２に記載の絶縁材料。
  4. 前記（Ｅ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が５乃至２０質量％であることを特徴とする請求項３に記載の絶縁材料。
  5. 前記反応型エラストマーは、その構造中にシアネート基を含まないポリアミドエラストマーであることを特徴とする請求項１乃至４のいずれか１項に記載の絶縁材料。
  6. 前記反応型エラストマーは、その構造中にエポキシ基及び不飽和二重結合を含む可とう性エポキシ樹脂であることを特徴とする請求項１乃至４のいずれか１項に記載の絶縁材料。
  7. 前記反応型エラストマーの含有量をＡ質量％とし、前記エポキシ樹脂の含有量をＢ質量％とし、前記エポキシ樹脂用硬化剤の含有量をＣ質量％とし、前記架橋型ゴムの含有量をＥ質量％とするとき、（Ａ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が１５乃至８０質量％であることを特徴とする請求項１乃至６のいずれか１項に記載の絶縁材料。
  8. 前記（Ａ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が５０乃至７５質量％であることを特徴とする請求項７に記載の絶縁材料。
  9. 前記反応型エラストマーの含有量をＡ質量％とし、前記エポキシ樹脂の含有量をＢ質量％とし、前記エポキシ樹脂用硬化剤の含有量をＣ質量％とし、前記架橋型ゴムの含有量をＥ質量％とするとき、（Ｂ×１００）／（Ａ＋Ｂ＋Ｃ＋Ｅ）の値が２０質量％以下であることを特徴とする請求項１乃至８のいずれか１項に記載の絶縁材料。
  10. 請求項１乃至９のいずれか１項に記載の絶縁材料により形成されていることを特徴とする配線基板。
  11. 請求項１０に記載の配線基板を備えたことを特徴とする半導体装置。

JP2006203881A 2005-07-28 2006-07-26 絶縁材料、配線基板及び半導体装置 Expired - Fee Related JP5028897B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006203881A JP5028897B2 (ja) 2005-07-28 2006-07-26 絶縁材料、配線基板及び半導体装置
US11/733,689 US7981963B2 (en) 2005-07-28 2007-04-10 Insulation material of reactive elastomer, epoxy resin, curing agent and crosslinked rubber

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005218220 2005-07-28
JP2005218220 2005-07-28
JP2006203881A JP5028897B2 (ja) 2005-07-28 2006-07-26 絶縁材料、配線基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2007056255A true JP2007056255A (ja) 2007-03-08
JP5028897B2 JP5028897B2 (ja) 2012-09-19

Family

ID=37683138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006203881A Expired - Fee Related JP5028897B2 (ja) 2005-07-28 2006-07-26 絶縁材料、配線基板及び半導体装置

Country Status (4)

Country Link
US (1) US7981963B2 (ja)
JP (1) JP5028897B2 (ja)
CN (1) CN101233190B (ja)
WO (1) WO2007013234A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009108238A (ja) * 2007-10-31 2009-05-21 Nec Corp 絶縁材料、配線基板及び半導体装置
WO2023190264A1 (ja) * 2022-03-29 2023-10-05 四国化成工業株式会社 トリアゾール化合物、該トリアゾール化合物の合成方法、カップリング剤およびそれらの利用

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8425785B2 (en) * 2008-03-31 2013-04-23 Intel Corporation Mechanical adhesion of copper metallization to dielectric with partially cured epoxy fillers
EP2326680B1 (fr) * 2008-09-26 2015-05-13 Rhodia Opérations Composition polyamide renforcee
US8304888B2 (en) * 2009-12-22 2012-11-06 Fairchild Semiconductor Corporation Integrated circuit package with embedded components
KR20130077537A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 회로기판
EP2866535B1 (en) * 2012-06-22 2019-09-04 Nikon Corporation Substrate, imaging unit and imaging device
DE102014115099B4 (de) * 2014-10-16 2021-05-06 Infineon Technologies Ag Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls
JP6355541B2 (ja) * 2014-12-04 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20240038807A (ko) * 2016-11-15 2024-03-25 가부시끼가이샤 레조낙 도체 기판, 배선 기판 및 배선 기판의 제조 방법
US20190276745A1 (en) * 2018-02-14 2019-09-12 Winona Building Products, Llc Flame- and smoke-retardant adhesive packages and insulation products

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04335556A (ja) * 1991-05-10 1992-11-24 Murata Mfg Co Ltd 混成集積回路
JP2000174440A (ja) * 1998-12-04 2000-06-23 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2003213083A (ja) * 2002-01-24 2003-07-30 Nippon Kayaku Co Ltd エポキシ樹脂組成物及びそれを用いたフレキシブル印刷配線板材料。
JP2005036136A (ja) * 2003-07-17 2005-02-10 Jsr Corp 低弾性率熱硬化性樹脂組成物および該組成物を用いた熱硬化性フィルム、ならびにそれらの硬化物
JP2006137791A (ja) * 2004-11-10 2006-06-01 Jsr Corp 熱硬化性樹脂組成物およびその硬化物

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243344B2 (ja) * 1993-08-18 2002-01-07 株式会社巴川製紙所 ゴム補強用芳香族ポリアミド繊維の表面処理方法
JPH10294567A (ja) * 1997-04-22 1998-11-04 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP3539242B2 (ja) * 1998-11-24 2004-07-07 日立化成工業株式会社 接着部材、接着部材を設けた半導体搭載用配線基板及びこれを用いた半導体装置
JP2001081282A (ja) * 1999-09-16 2001-03-27 Nippon Kayaku Co Ltd エポキシ樹脂組成物及びそれを用いたフレキシブル印刷配線板材料
JP2001219491A (ja) * 2000-02-10 2001-08-14 Tomoegawa Paper Co Ltd 繊維強化複合材料
JP2002080693A (ja) * 2000-06-28 2002-03-19 Nippon Kayaku Co Ltd エポキシ樹脂組成物及びその硬化物
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2003174247A (ja) * 2001-09-28 2003-06-20 Ube Ind Ltd カバーレイフィルムおよび該フィルムを用いた回路基板
US6794031B2 (en) * 2001-09-28 2004-09-21 Ube Industries, Ltd. Cover-lay film and printed circuit board having the same
JP2003277579A (ja) * 2002-03-22 2003-10-02 Nippon Kayaku Co Ltd 高耐熱エポキシ樹脂組成物及びその硬化物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04335556A (ja) * 1991-05-10 1992-11-24 Murata Mfg Co Ltd 混成集積回路
JP2000174440A (ja) * 1998-12-04 2000-06-23 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2003213083A (ja) * 2002-01-24 2003-07-30 Nippon Kayaku Co Ltd エポキシ樹脂組成物及びそれを用いたフレキシブル印刷配線板材料。
JP2005036136A (ja) * 2003-07-17 2005-02-10 Jsr Corp 低弾性率熱硬化性樹脂組成物および該組成物を用いた熱硬化性フィルム、ならびにそれらの硬化物
JP2006137791A (ja) * 2004-11-10 2006-06-01 Jsr Corp 熱硬化性樹脂組成物およびその硬化物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009108238A (ja) * 2007-10-31 2009-05-21 Nec Corp 絶縁材料、配線基板及び半導体装置
WO2023190264A1 (ja) * 2022-03-29 2023-10-05 四国化成工業株式会社 トリアゾール化合物、該トリアゾール化合物の合成方法、カップリング剤およびそれらの利用

Also Published As

Publication number Publication date
CN101233190A (zh) 2008-07-30
CN101233190B (zh) 2011-12-07
WO2007013234A1 (ja) 2007-02-01
US20070251721A1 (en) 2007-11-01
JP5028897B2 (ja) 2012-09-19
US7981963B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
JP5028897B2 (ja) 絶縁材料、配線基板及び半導体装置
JP5263374B2 (ja) 配線基板及び半導体装置並びに配線基板の製造方法
TWI745425B (zh) 樹脂組成物
TWI427132B (zh) 電子構件用黏著劑組成物及使用它之電子構件用黏著劑片
JP4961761B2 (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体接続用基板ならびに半導体装置
JP5109411B2 (ja) 電子機器用接着剤組成物およびそれを用いた電子機器用接着剤シート、電子部品
JP5266696B2 (ja) 電子機器用接着剤組成物およびそれを用いた電子機器用接着剤シート
JP5131109B2 (ja) 電子部品用接着剤組成物およびそれを用いた電子部品用接着剤シート
KR20180004013A (ko) 수지 조성물
JP2017101138A (ja) 樹脂組成物
JP6350093B2 (ja) 部品内蔵基板の製造方法および半導体装置
JP2017179058A (ja) 樹脂シート
JP7225546B2 (ja) 封止用樹脂組成物
JP7211693B2 (ja) 樹脂組成物
JP6318690B2 (ja) 部品内蔵回路板の製造方法、および半導体装置
JP6322989B2 (ja) 部品内蔵基板の製造方法
JP2002249753A (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体接続用基板ならびに半導体装置
JP2009091566A (ja) 接着剤組成物およびそれを用いた接着剤シート
JP6171604B2 (ja) 部品内蔵回路板の製造方法、および半導体装置
JP7131593B2 (ja) 樹脂組成物
JP6217870B2 (ja) 構造体、配線基板および配線基板の製造方法
JP6690355B2 (ja) 樹脂組成物
JP5234729B2 (ja) 絶縁材料、配線基板及び半導体装置
JP7264194B2 (ja) 樹脂組成物
JP2005311204A (ja) 樹脂材、ワニス溶液、ｂステージ材、積層体、配線基板及び半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees