JP2006352195A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2006352195A JP2006352195A JP2005171846A JP2005171846A JP2006352195A JP 2006352195 A JP2006352195 A JP 2006352195A JP 2005171846 A JP2005171846 A JP 2005171846A JP 2005171846 A JP2005171846 A JP 2005171846A JP 2006352195 A JP2006352195 A JP 2006352195A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supplied
- output
- supply potential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】 この半導体集積回路は、第1の電源電位が供給されたときに動作する内部回路10及びインバータ20と、これらの出力信号を2つの入力端子に入力し、入力された信号のレベルをシフトさせたレベルシフト信号を2つの出力端子においてそれぞれ生成して一方の出力端子から出力するレベルシフト回路30と、レベルシフト回路から出力されるレベルシフト信号に基づいて動作する出力回路40と、第2の電源電位が供給され第1の電源電位が供給されていないときに、レベルシフト回路の2つの入力端子、又は、一方の入力端子と一方の出力端子の電位を固定する電位固定回路50等とを具備する。
【選択図】 図1
Description
図1は、本発明の第1の実施形態に係る半導体集積回路の構成を示す図である。この半導体集積回路は、第1の電源電位LVDD(例えば、1.8V)と、第1の電源電位よりも高い第2の電源電位HVDD(例えば、3.3V)と、基準電位VSS(例えば、接地電位0V)とが供給されて動作する。
図3は、本発明の第2の実施形態に係る半導体集積回路の構成を示す図である。第2の実施形態においては、電位固定回路として、POC回路50と、NチャネルMOSトランジスタQN5及びQN6とが設けられている。POC回路50から出力されるPOC信号は、トランジスタQN5及びQN6のゲートに供給される。
図4は、本発明の第3の実施形態に係る半導体集積回路の構成を示す図である。第3の実施形態においては、電位固定回路として、POC回路50と、NチャネルMOSトランジスタQN7及びQN8とが設けられている。POC回路50から出力されるPOC信号は、トランジスタQN7及びQN8のゲートに供給される。
図5は、本発明の第4の実施形態に係る半導体集積回路の構成を示す図である。図5に示すように、この半導体集積回路は、電源電位LVDDが供給されたときに動作する内部回路10と、電源電位LVDDが供給されたときに内部回路10の出力信号を反転するインバータ21及び22と、内部回路10の出力信号を第1の入力端子(ノードA)に入力すると共にインバータ21及び22の出力信号を第2の入力端子(ノードB)にそれぞれ入力し、電源電位HVDDが供給されたときに、第1及び第2の入力端子に入力された信号のレベルをシフトさせたレベルシフト信号を第1の出力端子及び第2の出力端子においてそれぞれ生成して、第1又は第2の出力端子(本実施形態においては、第1の出力端子(ノードC))からレベルシフト信号をそれぞれ出力するレベルシフト回路31及び32と、電源電位HVDDが供給されたときに、レベルシフト回路31及び32から出力されるレベルシフト信号をそれぞれ反転するインバータ41及び42と、出力ドライバ60とを有している。
Claims (5)
- 第1の電源電位と、該第1の電源電位よりも高い第2の電源電位とを含む複数の電源電位が供給されて動作する半導体集積回路であって、
第1の電源電位が供給されたときに動作する内部回路と、
第1の電源電位が供給されたときに、前記内部回路の出力信号を反転するインバータと、
前記内部回路の出力信号を第1の入力端子に入力すると共に前記インバータの出力信号を第2の入力端子に入力し、第2の電源電位が供給されたときに、前記第1及び第2の入力端子に入力された信号のレベルをシフトさせたレベルシフト信号を第1及び第2の出力端子においてそれぞれ生成して、前記第1及び第2の出力端子の内の一方からレベルシフト信号を出力するレベルシフト回路と、
第2の電源電位が供給されたときに、前記レベルシフト回路から出力されるレベルシフト信号に基づいて動作する出力回路と、
第2の電源電位が供給され第1の電源電位が供給されていないときに、前記レベルシフト回路の前記第1及び第2の入力端子、又は、前記第1及び第2の入力端子の内の一方と前記第1及び第2の出力端子の内の一方の電位を固定する電位固定回路と、
を具備する半導体集積回路。 - 前記レベルシフト回路が、
前記内部回路の出力信号がゲートに入力される直列接続された第1のPチャネルMOSトランジスタ及び第1のNチャネルMOSトランジスタと、
前記インバータの出力信号がゲートに入力される直列接続された第2のPチャネルMOSトランジスタ及び第2のNチャネルMOSトランジスタと、
前記第1のPチャネルMOSトランジスタ及び前記第1のNチャネルMOSトランジスタに電流を供給する第3のPチャネルMOSトランジスタと、
前記第2のPチャネルMOSトランジスタ及び前記第2のNチャネルMOSトランジスタに電流を供給する第4のPチャネルMOSトランジスタと、
を含む、請求項1記載の半導体集積回路。 - 前記電位固定回路が、第2の電源電位が供給され第1の電源電位が供給されていないときに、前記第1のPチャネルMOSトランジスタ及び前記第1のNチャネルMOSトランジスタのゲート電位をローレベルに固定すると共に、前記第2のPチャネルMOSトランジスタ及び前記第2のNチャネルMOSトランジスタのドレイン電位をローレベルに固定する、請求項2記載の半導体集積回路。
- 前記電位固定回路が、第2の電源電位が供給され第1の電源電位が供給されていないときに、前記第2のPチャネルMOSトランジスタ及び前記第2のNチャネルMOSトランジスタのゲート電位をローレベルに固定すると共に、前記第1のPチャネルMOSトランジスタ及び前記第1のNチャネルMOSトランジスタのドレイン電位をローレベルに固定する、請求項2記載の半導体集積回路。
- 第1の電源電位と、該第1の電源電位よりも高い第2の電源電位とを含む複数の電源電位が供給されて動作する半導体集積回路であって、
第1の電源電位が供給されたときに動作する内部回路と、
前記内部回路の出力信号を第1の入力端子に入力すると共に反転された出力信号を第2の入力端子に入力し、第2の電源電位が供給されたときに、前記第1及び第2の入力端子に入力された信号のレベルをシフトさせたレベルシフト信号を第1及び第2の出力端子においてそれぞれ生成して、前記第1及び第2の出力端子の内の一方からレベルシフト信号を出力する第1のレベルシフト回路と、
前記内部回路の出力信号を第1の入力端子に入力すると共に反転された出力信号を第2の入力端子に入力し、第2の電源電位が供給されたときに、前記第1及び第2の入力端子に入力された信号のレベルをシフトさせたレベルシフト信号を第1及び第2の出力端子においてそれぞれ生成して、前記第1及び第2の出力端子の内の一方からレベルシフト信号を出力する第2のレベルシフト回路と、
第2の電源電位が供給されたときに、前記第1及び第2のレベルシフト回路からそれぞれ出力されるレベルシフト信号に基づいて出力信号を生成する直列接続されたPチャネルMOSトランジスタ及びNチャネルMOSトランジスタを含む出力ドライバと、
第2の電源電位が供給され第1の電源電位が供給されていないときに、前記第1及び第2のレベルシフト回路の第1及び第2の入力端子、又は、前記第1及び第2の入力端子の内の一方と前記第1及び第2の出力端子の内の一方の電位を固定する電位固定回路と、
を具備する半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005171846A JP4089704B2 (ja) | 2005-06-13 | 2005-06-13 | 半導体集積回路 |
US11/423,518 US7564288B2 (en) | 2005-06-13 | 2006-06-12 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005171846A JP4089704B2 (ja) | 2005-06-13 | 2005-06-13 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006352195A true JP2006352195A (ja) | 2006-12-28 |
JP4089704B2 JP4089704B2 (ja) | 2008-05-28 |
Family
ID=37523589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005171846A Expired - Fee Related JP4089704B2 (ja) | 2005-06-13 | 2005-06-13 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7564288B2 (ja) |
JP (1) | JP4089704B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008259091A (ja) * | 2007-04-09 | 2008-10-23 | Oki Electric Ind Co Ltd | レベルシフタ |
JP2012169810A (ja) * | 2011-02-14 | 2012-09-06 | Renesas Electronics Corp | レベルシフト回路 |
JP2013074339A (ja) * | 2011-09-26 | 2013-04-22 | Fujitsu Ltd | レベルコンバータ及びプロセッサ |
WO2015015623A1 (ja) * | 2013-08-01 | 2015-02-05 | 株式会社日立製作所 | 半導体装置及び電力変換装置 |
CN105322945A (zh) * | 2014-06-18 | 2016-02-10 | 奕力科技股份有限公司 | 电流限制电平调整电路 |
WO2016098593A1 (ja) * | 2014-12-16 | 2016-06-23 | ソニー株式会社 | 電源監視回路、パワーオンリセット回路、および半導体装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4978094B2 (ja) * | 2006-07-31 | 2012-07-18 | 富士通セミコンダクター株式会社 | 出力バッファ回路 |
US8896360B2 (en) | 2011-02-15 | 2014-11-25 | Cavium, Inc. | Level-up shifter circuit for high speed and low power applications |
US8525572B2 (en) * | 2011-02-15 | 2013-09-03 | Cavium, Inc. | Level-up shifter circuit |
KR101353212B1 (ko) * | 2011-06-14 | 2014-01-22 | 한국과학기술원 | 인버터 및 인버터가 구비된 스위칭회로 |
CN103176414B (zh) * | 2011-12-21 | 2016-06-15 | 国民技术股份有限公司 | 一种漏电控制电路及其方法 |
US8872570B2 (en) | 2012-12-28 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple power domain circuit and related method |
US9264022B2 (en) * | 2013-04-18 | 2016-02-16 | Sharp Kabushiki Kaisha | Level shift circuit |
JP2016143029A (ja) * | 2015-02-05 | 2016-08-08 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体装置及び携帯端末 |
US10050624B2 (en) * | 2016-05-18 | 2018-08-14 | Cavium, Inc. | Process-compensated level-up shifter circuit |
US11854647B2 (en) * | 2021-07-29 | 2023-12-26 | Micron Technology, Inc. | Voltage level shifter transition time reduction |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2694448B1 (fr) | 1992-07-31 | 1994-10-07 | Sgs Thomson Microelectronics | Dispositif de protection d'un circuit intégré contre les coupures d'alimentation. |
JPH09135160A (ja) | 1995-11-10 | 1997-05-20 | Seiko Epson Corp | 半導体装置 |
JP4063982B2 (ja) | 1998-12-04 | 2008-03-19 | 松下電器産業株式会社 | レベルシフタ回路およびそれを用いた半導体装置 |
JP3743284B2 (ja) | 2000-12-13 | 2006-02-08 | セイコーエプソン株式会社 | 半導体装置 |
JP3672184B2 (ja) | 2000-12-14 | 2005-07-13 | 株式会社東芝 | 中継用マクロセル |
US6545521B2 (en) * | 2001-06-29 | 2003-04-08 | International Business Machines Corporation | Low skew, power sequence independent CMOS receiver device |
JP3719671B2 (ja) | 2002-09-30 | 2005-11-24 | 松下電器産業株式会社 | レベルシフタ回路 |
JP2004356779A (ja) | 2003-05-28 | 2004-12-16 | Seiko Epson Corp | 半導体集積回路 |
JP2005102086A (ja) * | 2003-09-26 | 2005-04-14 | Renesas Technology Corp | 半導体装置およびレベル変換回路 |
JP4158787B2 (ja) * | 2005-06-14 | 2008-10-01 | セイコーエプソン株式会社 | 半導体集積回路 |
KR100670653B1 (ko) * | 2005-06-29 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 소자의 출력 드라이버 |
KR20070013086A (ko) * | 2005-07-25 | 2007-01-30 | 삼성전자주식회사 | 반도체 메모리 소자의 레벨 쉬프터 회로 |
-
2005
- 2005-06-13 JP JP2005171846A patent/JP4089704B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-12 US US11/423,518 patent/US7564288B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008259091A (ja) * | 2007-04-09 | 2008-10-23 | Oki Electric Ind Co Ltd | レベルシフタ |
JP2012169810A (ja) * | 2011-02-14 | 2012-09-06 | Renesas Electronics Corp | レベルシフト回路 |
JP2013074339A (ja) * | 2011-09-26 | 2013-04-22 | Fujitsu Ltd | レベルコンバータ及びプロセッサ |
WO2015015623A1 (ja) * | 2013-08-01 | 2015-02-05 | 株式会社日立製作所 | 半導体装置及び電力変換装置 |
JPWO2015015623A1 (ja) * | 2013-08-01 | 2017-03-02 | 株式会社日立製作所 | 半導体装置及び電力変換装置 |
US9680380B2 (en) | 2013-08-01 | 2017-06-13 | Hitachi, Ltd. | Semiconductor device and power conversion device |
CN105322945A (zh) * | 2014-06-18 | 2016-02-10 | 奕力科技股份有限公司 | 电流限制电平调整电路 |
WO2016098593A1 (ja) * | 2014-12-16 | 2016-06-23 | ソニー株式会社 | 電源監視回路、パワーオンリセット回路、および半導体装置 |
US10355692B2 (en) | 2014-12-16 | 2019-07-16 | Sony Corporation | Power source monitoring circuit, power on reset circuit, and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4089704B2 (ja) | 2008-05-28 |
US7564288B2 (en) | 2009-07-21 |
US20060279346A1 (en) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4089704B2 (ja) | 半導体集積回路 | |
JP4158787B2 (ja) | 半導体集積回路 | |
JP2004222272A (ja) | パワー検出部を具備して漏洩電流経路を遮断するレベルシフト | |
JP6643157B2 (ja) | 半導体装置 | |
JP4241657B2 (ja) | 半導体集積回路 | |
JP2006270132A (ja) | 半導体集積回路装置 | |
JP4137118B2 (ja) | 半導体装置 | |
JP2008061245A (ja) | 入出力装置 | |
US20060044024A1 (en) | Output circuit | |
JP2004356779A (ja) | 半導体集積回路 | |
JP2011087271A (ja) | フェイルセーフ状態及び耐性状態にて作動可能なフローティング・ウェル・サーキット | |
JP4753663B2 (ja) | 出力回路 | |
JP7240900B2 (ja) | パワーオンクリア回路及び半導体装置 | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
JP2007228330A (ja) | レベルシフタ回路及びそれを具備する半導体集積回路 | |
JP4192793B2 (ja) | 半導体集積回路及びパワーオンリセット回路 | |
JP4104634B2 (ja) | 半導体装置 | |
JP2010093435A (ja) | 半導体集積回路 | |
JP6398285B2 (ja) | 出力回路 | |
JP2011155607A (ja) | 出力回路、入力回路及び入出力回路 | |
JP2006222273A (ja) | 半導体集積回路 | |
JP2007243810A (ja) | シュミットトリガ回路及びそれを具備する半導体集積回路 | |
JP3796193B2 (ja) | テスト信号生成回路 | |
JP2005159697A (ja) | 半導体集積回路 | |
JP2002118453A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4089704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |