JPWO2015015623A1 - 半導体装置及び電力変換装置 - Google Patents
半導体装置及び電力変換装置 Download PDFInfo
- Publication number
- JPWO2015015623A1 JPWO2015015623A1 JP2015529292A JP2015529292A JPWO2015015623A1 JP WO2015015623 A1 JPWO2015015623 A1 JP WO2015015623A1 JP 2015529292 A JP2015529292 A JP 2015529292A JP 2015529292 A JP2015529292 A JP 2015529292A JP WO2015015623 A1 JPWO2015015623 A1 JP WO2015015623A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- switch element
- level shift
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
Abstract
Description
実施の形態に係る半導体装置110は、電力変換装置101に用いられる。電力変換装置101は、第1電源電圧(VPP)にドレインD1が接続される第1スイッチ素子SW1と第2電源電圧(VSS)にソースS2が接続される第2スイッチ素子SW2を有する。第1スイッチ素子SW1のソースS1と第2スイッチ素子SW2のドレインD2が電気的に接続される。半導体装置110は、第1スイッチ素子SW1を駆動する第1駆動回路112Hと、第2スイッチ素子SW2を駆動する第2駆動回路112Lと、第1レベルシフト回路104Hと、第2レベルシフト回路104Lと、を具備する。第1レベルシフト回路104Hは、入力される信号(IU)の電圧レベルを第1駆動回路112Hのために変換して信号(OU)を出力し、第2レベルシフト回路104Lは、入力される信号(ID)の電圧レベルを第2駆動回路112Lのために変換して信号(OD)を出力し、第1駆動回路112Hは、第1スイッチ素子SW1のソース電位(VS)を基準として所定の電位だけ高電位の第3電源電圧(VB)と、ソース電位(VS)と、に接続される。第2駆動回路SW2は、第2電源電圧(VSS)を基準として所定の電位だけ高電位の第4電源電圧(VCC)と第2電源電圧(VSS)と、に接続される。第1レベルシフト回路104H及び第2レベルシフト回路104Lに入力される電源電位は、第3電源電圧(VB)と第2電源電圧(VSS)である。
図1は実施例1に係る半導体装置のブロック図である。半導体装置10は、ゲート駆動制御回路(GDCTL)11と上アーム用のゲート駆動回路(G/D)12Hと下アーム用のゲート駆動回路(G/D)12Lを有する。半導体装置10は、Si、SiC、GaNなどを用いたパワーデバイスで構成されるスイッチ素子を駆動する半導体装置である。半導体装置10は、1つのSi基板または複数のSi基板上に形成される。なお、図示していないが、半導体装置10は、後述するセンス用端子からの電流を受けてスイッチ素子の電流を監視する回路も有する。
(a)信号入力
端子A1に入力されるハイ側入力信号(HIN)がアサートされると、ハイ側シュミットトリガ回路1Hを介してハイ側レベルシフト回路(VDD/VCC LEVEL SHIFT)2Hによる電圧レベル変換が行われる。ハイ側シュミットトリガ回路1H及び抵抗R1は、HINが揺らいだ場合においても、安定した出力レベルをハイ側レベルシフト回路2Hに転送するための回路である。なおハイ側レベルシフト回路2HはHINの出力レベルを端子A11に印加される低電圧側電源レベル(VCC)(例えば15V等)に変換する。ハイ側シュミットトリガ回路1Hは、端子A3に印加される電源電圧(VDD)及び端子A4に印加される低電圧側ソースレベル(VSS)で動作する。端子A2に入力されるロウ側入力信号(LIN)がアサートされると、ロウ側シュミットトリガ回路1Lを介してロウ側レベルシフト回路(VDD/VCC LEVEL SHIFT)2Lによる電圧レベル変換が行われる。ロウ側シュミットトリガ回路1L及び抵抗R2は、LINが揺らいだ場合においても、安定した出力レベルをロウ側レベルシフト回路2Lに転送するための回路である。なおロウ側レベル変換回路2LはLINの出力レベルを低電圧側電源レベル(VCC)に変換する。ロウ側シュミットトリガ回路1Lは、端子A3に印加される電源電圧(VDD)及び端子A4に印加される低電圧側ソースレベル(VSS)で動作する。
ワンショットパルス生成回路(PULSE GEN)3は、ハイ側レベルシフト回路2Hの出力の立上りと立下りでそれぞれワンショットパルス信号(IU0、IU1)を生成する。また、ワンショットパルス生成回路3は、ロウ側レベルシフト回路2Lの出力の立上りと立下りでそれぞれワンショットパルス信号(ID0、ID1)を生成する。ワンショットパルス生成回路3は、端子A11に印加される低電圧側電源レベル(VCC)及び端子A4に印加される低電圧側ソースレベル(VSS)で動作する。
ハイ側高電圧レベルシフト回路(LVSU)4Hは、ワンショットパルス信号(立上り用(IU0)/立下り用(IU1))の出力レベルを端子A8に印加される高電圧側電源レベル(VB)と端子A10に印加される低電圧側ソースレベル(VSS)のレベルに変換する。高電圧側電源レベル(VB)は、上アーム用のゲート駆動回路12Hの高電圧側ソースレベル(VS)を基準に、例えば15V等を加えた電圧(VS+15V)に設定され、ゲート駆動回路(G/D)12Hの高電圧側電源電圧となる。ハイ側高電圧レベルシフト回路4Hの詳細については、後述する。
ロウ側高電圧レベルシフト回路(LVSD)4Lは、ワンショットパルス信号(立上り用(ID0)/立下り用(ID1))の出力レベルを高電圧側電源レベル(VB)と低電圧側ソースレベル(VSS)に変換する。ロウ側高電圧レベルシフト回路4Lの詳細については、後述する。
図2は、ハイ側高電圧レベルシフト回路(LVSU)及びロウ側高電圧レベルシフト回路(LVSD)の回路構成を示す一例である。ハイ側高電圧レベルシフト回路4H、及びロウ側高電圧レベルシフト回路4Lは、複数の高耐圧NMOSトランジスタNMと複数の抵抗Rから構成される。
図3は、図1の遅延回路の回路構成を示している。図4はゲート制御回路及びゲート駆動回路のタイミングチャートを示している。遅延回路7は、所謂CMOS反転回路を多段に接続し、所望の遅延時間(tde0、tde1、tde2)を生成することができる。また遅延時間選択信号(TI0、TI1、TI2)を選択的にハイレベルに設定することで、複数の遅延時間を適宜選択できる。具体的には、遅延回路7は、反転回路を6段接続した遅延生成回路34と反転回路を4段接続した遅延生成回路35と反転回路を2段接続した遅延生成回路36とを有する。遅延時間選択信号(TI0)がハイレベルのとき、反転論理積(NAND)回路31とスリーステートバッファ37が選択され、信号(Din)が遅延手段34によって遅延時間(tde0)だけ遅延して、信号(Dout)として出力される。遅延時間選択信号(TI1)がハイレベルのとき、反転論理積(NAND)回路32とスリーステートバッファ38が選択され、信号(Din)が遅延手段35によって遅延時間(tde1)だけ遅延して、信号(Dout)として出力される。遅延時間選択信号(TI2)がハイレベルのとき、反転論理積(NAND)回路33とスリーステートバッファ39が選択され、信号(Din)が遅延生成回路36によって遅延時間(tde2)だけ遅延して、信号(Dout)として出力される。なお、遅延生成回路を構成する反転回路の数は6段、4段、2段に限定されるものではなく、所望の遅延時間によって変えてもよい。また、遅延生成回路の数は3つに限定されるものではなく、3つより少なくても多くてもよい。図2の高電圧レベルシフト回路4H、4Lに図3の遅延回路を組み合わせた図1のような構成にすることで、設計したデッドタイム(tde0)の微調整をすることができる。すなわち、ハイサイド側及びロウサイド側のスイッチ素子が同時にオンすることを防ぐことができ、デッドタイムを最小化できる。なお、図3では遅延生成回路の構成は簡単な反転回路としたが、反転論理和回路(NOR)や反転論理積回路(NAND)を適宜用いて、ゲート駆動信号の立上り時間を調整するための遅延生成回路と、立下り時間を調整するための遅延生成回路を作り分け、遅延時間選択信号(TI0、TI1、TI2)と同様な選択信号を用いることで、所望の遅延時間を自由に設計できることは言うまでもない。
以上説明した回路の動作波形の一例を図4に示した。ハイ側入力信号(HIN)の立上りおよび立下りをワンショットパルス生成回路3が検知して、パルス信号である入力信号(IU0)および入力信号(IU1)を出力する。同様にロウ側入力信号(LIN)の立上りおよび立下りを検知して、パルス信号である入力信号(ID0)および入力信号(ID1)を出力する。
図9A、図9Bは、SiC−MOSFETの断面構造を示す図である。図9Aは、図8Bにおけるアクティブ素子領域内の各要素トランジスタの構成例を示す断面図であり、図9Bは、図9Aの変形例を示す断面図である。まず、図9Bでは、トレンチ構造を有する1個の縦型SiC−MOSFET81Aが示されている。ソース電極SPmに接続されたn+型の領域となるソース層84は、p型の領域となるベース層83内に形成されるチャネルを介してドリフト層DFTに接続される。ドリフト層DFTは、例えばn−型の領域であり、耐圧を確保する役目を担う。SiC基板SUBは、例えばn+型の領域であり、SiC基板SUBにドレイン電極DRmが接続される。
1L・・・ロウ側シュミットトリガ回路
2H・・・ハイ側レベルシフト回路
2L・・・ロウ側レベルシフト回路
3・・・ワンショットパルス発生回路
4H・・・ハイ側高電圧レベルシフト回路
4L・・・ロウ側高電圧レベルシフト回路
5H・・・ハイ側パルスフィルタ
5L・・・ロウ側パルスフィルタ
6H・・・ハイ側RSラッチ回路
6L・・・ロウ側RSラッチ回路
7・・・遅延回路
8H・・・ハイ側電圧検出保護回路
8L・・・ロウ側電圧検出保護回路
9・・・論理積回路
10・・・半導体装置
11・・・ゲート駆動制御回路
12H・・・上アーム用ゲート駆動回路
12L・・・下アーム用ゲート駆動回路
101・・・電力変換装置
104H・・・第1レベルシフト回路
104L・・・第2レベルシフト回路
107・・・遅延回路
110・・・半導体装置
112H・・・第1駆動回路
112L・・・第2駆動回路
SW1・・・第1スイッチ素子
SW2・・・第2スイッチ素子
Claims (15)
- 第1電源電圧にドレインが接続される第1スイッチ素子と第2電源電圧にソースが接続される第2スイッチ素子を有し、前記第1スイッチ素子のソースと前記第2スイッチ素子のドレインが電気的に接続される電力変換装置に用いられる半導体装置であって、
前記第1スイッチ素子を駆動する第1駆動回路と、
前記第2スイッチ素子を駆動する第2駆動回路と、
第1レベルシフト回路と、
第2レベルシフト回路と、
を具備し、
前記第1駆動回路は、前記第1スイッチ素子のソース電位を基準として所定の電位だけ高電位の第3電源電圧と、前記ソース電位と、に接続され、
前記第2駆動回路は、前記第2電源電圧を基準として所定の電位だけ高電位の第4電源電圧と、前記第2電源電圧と、に接続され、
前記第1レベルシフト回路は、入力される信号の電圧レベルを前記第1駆動回路のために変換して出力するようにされ、
前記第2レベルシフト回路は、入力される信号の電圧レベルを前記第2駆動回路のために変換して出力するようにされ、
前記第1レベルシフト回路及び前記第2レベルシフト回路に入力される電源電位は、前記第3電源電圧と前記第2電源電圧である、
半導体装置。 - 請求項1において、
デッドタイムを微調整するための遅延回路を含む、
半導体装置。 - 請求項2において、
前記遅延回路は前記第2レベルシフト回路と前記第2駆動回路との間に配置される、
半導体装置。 - 請求項2において、
前記遅延回路は複数の遅延時間を生成する回路を有し、外部入力信号を用いて前記複数の遅延時間を選択するようにされる、
半導体装置。 - 第1電源電圧にドレインが接続される第1スイッチ素子と、
第2電源電圧にソースが接続される第2スイッチ素子と、
半導体装置と、
を具備し、
前記第1スイッチ素子とのソースと前記第2スイッチ素子のドレインが電気的に接続され、
前記半導体装置は、前記第1スイッチ素子を駆動する第1駆動回路と、前記第2スイッチ素子を駆動する第2駆動回路と、第1レベルシフト回路と、第2レベルシフト回路と、デッドタイムを微調整するための遅延回路と、を有し、
前記第1駆動回路は、前記第1スイッチ素子のソース電位を基準として所定の電位だけ高電位の第3電源電圧と、前記ソース電位と、に接続され、
前記第2駆動回路は、前記第2電源電圧を基準として所定の電位だけ高電位の第4電源電圧が接続され、
前記第1レベルシフト回路は、入力される信号の電圧レベルを前記第1駆動回路のために変換して出力するようにされ、
前記第2レベルシフト回路は、入力される信号の電圧レベルを前記第2駆動回路のために変換して出力するようにされ、
前記第1レベルシフト回路及び前記第2レベルシフト回路に入力される電源電位は、前記第3電源電圧と前記第2電源電圧である、
電力変換装置。 - 請求項5において、
前記遅延回路は前記第2レベルシフト回と前記第2駆動回路との間に配置される、
電力変換装置。 - 請求項5において、
前記遅延回路は複数の遅延時間を生成する回路を有し、外部入力信号を用いて前記複数の遅延時間を選択するようにされる、
電力変換装置。 - 請求項5において、
前記第1スイッチング素子および第2スイッチング素子のそれぞれと並列接続された第1の還流ダイオードおよび第2の還流ダイオードを有し、
前記第1および第2の還流ダイオードと前記第1スイッチング素子と第2スイッチング素子とを1つのパワーモジュールで構成するようにされる、
電力変換装置。 - 請求項5において、
前記第1スイッチ素子及び前記第2スイッチ素子はシリコン、シリコンカーバイド、もしくはガリウムナイトライドである、
電力変換装置。 - 請求項9において、
前記第1スイッチ素子及び前記第2スイッチ素子は前記シリコンカーバイドを用いたMOSFETであり、
前記電力変換装置は、前記第1スイッチ素子及び前記第2スイッチ素子の内蔵ダイオードを還流ダイオードとして用いるインバータ装置である、
電力変換装置。 - 第1電源電圧にドレインが接続される第1スイッチ素子と、
第2電源電圧にソースが接続される第2スイッチ素子と、
前記第1スイッチ素子を駆動する第1駆動回路と、
前記第2スイッチ素子を駆動する第2駆動回路と、
第1レベルシフト回路と、
第2レベルシフト回路と、
デッドタイムを微調整するための遅延回路と、
を具備し、
前記第1スイッチ素子のソースと前記第2スイッチ素子のドレインが電気的に接続され、
前記第1駆動回路は、前記第1スイッチ素子のソース電位を基準として所定の電位だけ高電位の第3電源電圧と、前記ソース電位とを用いて動作し、
前記第2駆動回路は、前記第2電源電圧を基準として所定の電位だけ高電位の第4電源電圧とを用いて動作し、
前記第1レベルシフト回路は、前記第1駆動回路のために電圧レベルを変換するようにされ、
前記第2レベルシフト回路は、前記第2駆動回路のために電圧レベルを変換するようにされ、
前記第1レベルシフト回路及び前記第2レベルシフト回路に入力される電源電位は、前記第3電源電圧と前記第2電源電圧であり、
前記第1レベルシフト回路及び前記第2レベルシフト回路に制御信号が入力されることで、前記第2電源電圧と前記第3電源電圧を用いて、前記第1駆動回路及び前記第2駆動回路の動作電圧を生成する、
電力変換装置。 - 請求項11において、
前記遅延回路は前記第2レベルシフト回と前記第2駆動回路との間に配置される、
電力変換装置。 - 請求項11において、
前記遅延回路は複数の遅延時間を生成する手段を有し、外部入力信号を用いて前記複数の遅延時間を選択するようにされる、
電力変換装置。 - 請求項11において、
前記第1スイッチング素子に並列接続された第1の還流ダイオードと、前記第2スイッチング素子に並列接続された第2の還流ダイオードと、を有する、
電力変換装置。 - 請求項11において、
前記第1スイッチ素子及び前記第2スイッチ素子はシリコンカーバイドを用いたMOSFETであり、
前記電力変換装置は、前記第1スイッチ素子及び前記第2スイッチ素子の内蔵ダイオードを還流ダイオードとして用いるインバータ装置である、
電力変換装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/070943 WO2015015623A1 (ja) | 2013-08-01 | 2013-08-01 | 半導体装置及び電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015015623A1 true JPWO2015015623A1 (ja) | 2017-03-02 |
JP6247299B2 JP6247299B2 (ja) | 2017-12-13 |
Family
ID=52431195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015529292A Expired - Fee Related JP6247299B2 (ja) | 2013-08-01 | 2013-08-01 | 半導体装置及び電力変換装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9680380B2 (ja) |
JP (1) | JP6247299B2 (ja) |
DE (1) | DE112013007288B4 (ja) |
WO (1) | WO2015015623A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10404245B2 (en) * | 2015-03-18 | 2019-09-03 | Psemi Corporation | Dead time control circuit for a level shifter |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9484897B2 (en) * | 2015-03-18 | 2016-11-01 | Peregrine Semiconductor Corporation | Level shifter |
DE102015110513B3 (de) * | 2015-06-30 | 2016-05-25 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterschaltung mit einem Feldeffekttransistor |
JP2017175849A (ja) * | 2016-03-25 | 2017-09-28 | アイシン・エィ・ダブリュ株式会社 | インバータ駆動装置 |
JP6673624B2 (ja) * | 2016-04-12 | 2020-03-25 | 東芝三菱電機産業システム株式会社 | 電力変換装置の制御装置 |
US20210013793A1 (en) * | 2016-08-26 | 2021-01-14 | Delta Electronics (Shanghai) Co., Ltd | Power chip and bridge circuit |
US9847348B1 (en) | 2016-12-20 | 2017-12-19 | Peregrine Semiconductor Corporation | Systems, methods and apparatus for enabling high voltage circuits |
JP6852445B2 (ja) * | 2017-02-16 | 2021-03-31 | 富士電機株式会社 | 半導体装置 |
US10672726B2 (en) | 2017-05-19 | 2020-06-02 | Psemi Corporation | Transient stabilized SOI FETs |
US10276371B2 (en) | 2017-05-19 | 2019-04-30 | Psemi Corporation | Managed substrate effects for stabilized SOI FETs |
JP6939087B2 (ja) * | 2017-05-24 | 2021-09-22 | 株式会社デンソー | 集積回路装置 |
US10116297B1 (en) * | 2017-06-19 | 2018-10-30 | Psemi Corporation | DC-coupled high-voltage level shifter |
US10348293B2 (en) * | 2017-06-19 | 2019-07-09 | Psemi Corporation | Timing controller for dead-time control |
KR102583956B1 (ko) * | 2018-05-10 | 2023-09-27 | 한국전자통신연구원 | 전력 컨버터 및 전력 컨버터의 데드-타임 제어 회로 |
DE212019000103U1 (de) * | 2018-06-04 | 2020-03-11 | Rohm Co., Ltd. | Halbleitervorrichtung |
CN109951183B (zh) * | 2019-03-07 | 2020-12-25 | 华为技术有限公司 | 一种芯片、信号位移电路及电子设备 |
WO2021117098A1 (ja) * | 2019-12-09 | 2021-06-17 | 三菱電機株式会社 | 電力変換装置 |
JP7296331B2 (ja) * | 2020-03-18 | 2023-06-22 | 株式会社 日立パワーデバイス | ゲート駆動装置およびゲート駆動方法、パワー半導体モジュール、並びに電力変換装置 |
CN111654178A (zh) * | 2020-06-24 | 2020-09-11 | 华源智信半导体(深圳)有限公司 | GaN功率管驱动电路、驱动方法及相应的电子装置 |
CN114337628B (zh) * | 2022-03-10 | 2022-06-10 | 华南理工大学 | 一种高压集成电路及其控制方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002152023A (ja) * | 2000-11-10 | 2002-05-24 | Mitsubishi Electric Corp | 駆動回路 |
JP2006047953A (ja) * | 2004-06-28 | 2006-02-16 | Fujitsu Hitachi Plasma Display Ltd | 半導体集積回路、駆動回路及びプラズマディスプレイ装置 |
JP2006352195A (ja) * | 2005-06-13 | 2006-12-28 | Seiko Epson Corp | 半導体集積回路 |
JP2009044814A (ja) * | 2007-08-07 | 2009-02-26 | Fuji Electric Device Technology Co Ltd | 同期整流型dc/dcコンバータ |
JP2012130209A (ja) * | 2010-12-17 | 2012-07-05 | Mitsubishi Electric Corp | 半導体回路および半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2763237B2 (ja) * | 1992-11-02 | 1998-06-11 | 株式会社日立製作所 | レベルシフト回路及びこれを用いたインバータ装置 |
DE10241711A1 (de) | 2001-12-13 | 2003-07-03 | Mitsubishi Electric Corp | Leistungshalbleiterbaugruppe |
TWI261216B (en) * | 2002-04-19 | 2006-09-01 | Fujitsu Hitachi Plasma Display | Predrive circuit, drive circuit and display device |
US6967518B2 (en) | 2002-06-12 | 2005-11-22 | International Rectifier Corporation | High voltage level shifting IC with under-ground voltage swing withstanding capability |
JP2008259283A (ja) * | 2007-04-03 | 2008-10-23 | Sanken Electric Co Ltd | ゲート駆動回路 |
US9590529B2 (en) | 2012-09-28 | 2017-03-07 | Hitachi, Ltd. | Power conversion device |
-
2013
- 2013-08-01 WO PCT/JP2013/070943 patent/WO2015015623A1/ja active Application Filing
- 2013-08-01 US US14/908,867 patent/US9680380B2/en not_active Expired - Fee Related
- 2013-08-01 DE DE112013007288.2T patent/DE112013007288B4/de not_active Expired - Fee Related
- 2013-08-01 JP JP2015529292A patent/JP6247299B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002152023A (ja) * | 2000-11-10 | 2002-05-24 | Mitsubishi Electric Corp | 駆動回路 |
JP2006047953A (ja) * | 2004-06-28 | 2006-02-16 | Fujitsu Hitachi Plasma Display Ltd | 半導体集積回路、駆動回路及びプラズマディスプレイ装置 |
JP2006352195A (ja) * | 2005-06-13 | 2006-12-28 | Seiko Epson Corp | 半導体集積回路 |
JP2009044814A (ja) * | 2007-08-07 | 2009-02-26 | Fuji Electric Device Technology Co Ltd | 同期整流型dc/dcコンバータ |
JP2012130209A (ja) * | 2010-12-17 | 2012-07-05 | Mitsubishi Electric Corp | 半導体回路および半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10404245B2 (en) * | 2015-03-18 | 2019-09-03 | Psemi Corporation | Dead time control circuit for a level shifter |
Also Published As
Publication number | Publication date |
---|---|
US20160164413A1 (en) | 2016-06-09 |
WO2015015623A1 (ja) | 2015-02-05 |
JP6247299B2 (ja) | 2017-12-13 |
US9680380B2 (en) | 2017-06-13 |
DE112013007288T5 (de) | 2016-04-28 |
DE112013007288B4 (de) | 2019-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6247299B2 (ja) | 半導体装置及び電力変換装置 | |
US10607978B2 (en) | Semiconductor device and electronic apparatus | |
JP5979998B2 (ja) | 半導体装置及びそれを用いたシステム | |
JP5959901B2 (ja) | 半導体駆動回路および電力変換装置 | |
JP5805513B2 (ja) | 電力用半導体装置 | |
JP5783997B2 (ja) | 電力用半導体装置 | |
US9502388B2 (en) | Switching element with a series-connected junction FET (JFET) and MOSFET achieving both improved withstand voltage and reduced on-resistance | |
JP5836495B2 (ja) | 電力変換装置 | |
JP6320875B2 (ja) | 半導体装置、電力制御装置および電子システム | |
JP5925364B2 (ja) | 電力用半導体装置 | |
JP6629971B2 (ja) | ゲート駆動回路、電力変換装置および鉄道車両 | |
JP6294970B2 (ja) | 駆動回路、電力変換装置、およびモータシステム | |
US10439606B2 (en) | Semiconductor module | |
JP5968598B2 (ja) | 半導体装置 | |
CN111341749B (zh) | 半导体模块 | |
JP2018195838A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6247299 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |