CN114337628B - 一种高压集成电路及其控制方法 - Google Patents

Abstract

本发明公开了一种高压集成电路，属于半导体技术领域，第一单脉冲GEN的上升沿输出端与第一或门的输入端电连接，第一单脉冲GEN的下降沿输出端与第二或门的输入端电连接；移位寄存器的清零管脚与MCU处理器的清零信号输出端电连接，移位寄存器的时钟管脚与MCU处理器的PWM输出端电连接；移位寄存器的输出端与第二单脉冲GEN的输入端电连接，第二单脉冲GEN的上升沿输出端与第一或门的输入端电连接，第二单脉冲GEN的下降沿输出端与第二或门的输入端电连接。还公开了一种高压集成电路的控制方法。所述高压集成电路及其控制方法解决了RS触发器产生的控制信号不准确的问题。

Description

一种高压集成电路及其控制方法

技术领域

本发明涉及半导体技术领域，特别是一种高压集成电路及其控制方法。

背景技术

高压集成电路，即HVIC，是一种把MCU信号转换成驱动IGBT管或MOS管的信号的集成电路产品。如图1所示，HVIC把PMOS管、NMOS管、三极管、二极管、稳压管、电阻和电容集成在一起，形成斯密特、低压LEVELSHIFT、高压LEVELSHIFT、脉冲发生电路、延时电路、滤波电路、过电流保护电路和过热保护电路、欠压保护电路以及自举电路等电路。

现有的HVIC的高侧驱动单元5包括N沟道DMOS管Q1、N沟道DMOS管Q2和RS触发器51，单脉冲GEN根据上位机输入的HIN信号产生脉冲，在如图1和2所示的上位机输入的HIN信号的上升沿产生脉冲G1用于驱动N沟道DMOS管Q1，并于RS触发器51的触发端S输入对应的逻辑，HIN信号的下降沿产生脉冲G2用于驱动N沟道DMOS管Q2并于RS触发器51的触发端S输入对应的逻辑，RS触发器51根据相应的逻辑于其输出端Q输出相应的逻辑信号，通过该逻辑信号控制后面的P沟道DMOS管Q3和P沟道DMOS管Q4的通断，从而产生输出VB、输出HO和输出VS。脉冲的宽度一般在几百纳秒，使HIN与HO对应。但在HVIC驱动负载为大电感电路时，输出VS的电压在某种情况下会被拉低，导致RS触发器51无法记录到单脉冲GEN发出的信号，从而导致产生的控制信号不准确。

发明内容

针对上述缺陷，本发明的一个目的在于提出一种高压集成电路，解决了现有的高压集成电路的RS触发器产生的控制信号不准确的问题。

针对上述缺陷，本发明的另一个目的在于提出一种高压集成电路的控制方法，解决了现有的高压集成电路的RS触发器产生的控制信号不准确的问题。

为达此目的，本发明采用以下技术方案：一种高压集成电路，包括MCU处理器、延时脉冲单元、电压检测单元和高侧驱动单元；

所述延时脉冲单元包括移位寄存器、第一单脉冲GEN、第二单脉冲GEN、第一或门和第二或门；

所述第一单脉冲GEN的输入端与上位机的HIN信号输出口电连接，所述第一单脉冲GEN的上升沿输出端与所述第一或门的输入端a1电连接，所述第一单脉冲GEN的下降沿输出端与所述第二或门的输入端b1电连接；

所述移位寄存器的清零管脚CR与所述MCU处理器的清零信号输出端/CR电连接，所述移位寄存器的时钟管脚CPA与所述MCU处理器的PWM输出端Tys电连接，上位机的HIN信号输出口与所述移位寄存器的串行输入端电连接；所述移位寄存器的输出端Q与所述第二单脉冲GEN的输入端电连接，所述第二单脉冲GEN的上升沿输出端与所述第一或门的输入端b2电连接，所述第二单脉冲GEN的下降沿输出端与所述第二或门的输入端a2电连接；

所述第一或门的输出端a3与所述高侧驱动单元内的N沟道DMOS管Q1的栅极电连接，所述第二或门的输出端b3与所述高侧驱动单元内的N沟道DMOS管Q2的栅极电连接；所述N沟道DMOS管Q1的源极和N沟道DMOS管Q2的源极均接地，所述N沟道DMOS管Q1的漏极与高侧驱动单元内的RS触发器的触发端S电连接，所述N沟道DMOS管Q1的漏极与高侧驱动单元内的RS触发器的输入端R电连接；

所述电压检测单元的检测端与所述高侧驱动单元的输出端VS电连接，所述电压检测单元的信号输送端与所述MCU处理器的电压信号输入端VVS电连接。

值得说明的是，所述高压集成电路还包括温度检测单元，所述温度检测单元包括温度传感器NTC和电阻R1，所述温度传感器NTC设置于所述高压集成电路的封装内，所述温度传感器NTC的一端与所述电阻R1的一端电连接，所述温度传感器NTC的一端还与所述MCU处理器的温度输入端TV电连接，所述温度传感器NTC的另一端接地，所述电阻R1的另一端与电源VCC电连接。

可选地，所述温度传感器NTC为热敏电阻。

具体地，所述移位寄存器为D触发器移位寄存器，所述移位寄存器由多个D触发器依次排列组成，所有D触发器的触发端C1并联后组成所述移位寄存器的时钟管脚CPA，所述移位寄存器的串行输入端为第一个所述D触发器的输入端D1。

优选的，所述移位寄存器为JK触发器移位寄存器，所述移位寄存器由多个JK触发器依次排列组成，所有JK触发器的触发端C2并联后组成所述移位寄存器的时钟管脚CPA，所述上位机的HIN信号输出口与第一个所述JK触发器的输入端J电连接，所述上位机的HIN信号输出口通过非门还与第一个所述JK触发器的输入端K电连接。

一种高压集成电路的控制方法，包括以下步骤：

A1：所述第一单脉冲GEN接收上位机的HIN信号输出口的HIN信号后产生第一脉冲，其中所述第一单脉冲GEN在HIN信号的上升沿和下降沿时产生第一脉冲，当在HIN信号的上升沿时，所述第一单脉冲GEN的上升沿输出端导通，第一脉冲通过所述第一单脉冲GEN的上升沿输出端输入到所述第一或门的输入端a1，当在HIN信号的下降沿时，所述第一单脉冲GEN的下降沿输出端导通，第一脉冲通过所述第一单脉冲GEN的下降沿输出端输入到所述第二或门的输入端b1；

A2：所述MCU处理器通过所述电压检测单元采集所述高侧驱动单元的输出端VS的电压；

当所述高侧驱动单元的输出端VS的电压低于设定值时，所述MCU处理器通过其自身的清零信号输出端/CR触发所述移位寄存器清零后，所述MCU处理器通过其自身的PWM输出端Tys输送PWM波到所述移位寄存器的时钟管脚CPA，执行步骤A3；

当所述高侧驱动单元的输出端VS的电压低于设定值时，所述MCU处理器不会触发所述移位寄存器的清零管脚CR，所述MCU处理器不会输送PWM波到所述移位寄存器的时钟管脚CPA；

A3：所述移位寄存器运行，同步接收上位机的HIN信号输出口的HIN信号并延时S秒后触发所述第二单脉冲GEN产生第二脉冲，其中延时时间S=1/f，f为额定占空比的PWM波的频率，所述第二单脉冲GEN在HIN信号的上升沿和下降沿时产生第二脉冲，当在HIN信号的上升沿时，所述第二单脉冲GEN的上升沿输出端导通，第二脉冲通过所述第二单脉冲GEN的上升沿输出端输入到所述第一或门的输入端b2，从而在所述第一或门的输入端b2当在HIN信号的下降沿时，所述第二单脉冲GEN的下降沿输出端导通，第二脉冲通过所述第二单脉冲GEN的下降沿输出端输入到所述第二或门的输入端a2；

所述第一或门根据其自身的输入端a1的输入信号和输入端b2的输入信号作或运算，得到结果后通过其自身的输出端a3输入到所述高侧驱动单元内的N沟道DMOS管Q1的栅极；所述第二或门根据其自身的输入端b1的输入信号和输入端a2的输入信号作或运算，得到结果后通过其自身的输出端b3输入到所述高侧驱动单元内的N沟道DMOS管Q2的栅极。

值得说明的是，在所述步骤A3中，所述MCU处理器根据其自身的温度输入端TV采集到的高压集成电路的封装内的温度来调节所述PWM波的频率f，当温度升高时，所述PWM波的频率f减少，当温度降低时，所述PWM波的频率f增大。

可选地，在所述步骤A3中预设定多个温度范围和多个预设频率，所述温度范围与所述预设频率一一对应，所述MCU处理器根据所述温度范围选取对应的预设频率并赋予给所述PWM波的频率f。

上述技术方案中的一个技术方案具有如下有益效果：当所述高压集成电路的驱动负载为大电感电路时，所述高侧驱动单元的输出端VS的电压会被拉低，此时所述MCU处理器通过电压检测单元采集到的输出端VS的电压低于设定值时，就会通过所述MCU处理器的清零信号输出端/CR动作使所述移位寄存器清零后，PWM输出端Tys触发并控制所述移位寄存器动作，由于所述移位寄存器具有延时的作用，所述移位寄存器在接收到上位机的HIN信号输出口的HIN信号后会延迟S秒经过第二单脉冲GEN产生第二脉冲并发送到第一或门的输入端b2或第二或门的输入端a2；没有经过移位寄存器而直接由第一单脉冲GEN产生并发送到第一或门的输入端a1或第二或门的输入端b1的第一脉冲没有延迟，就能与所述第二脉冲在时间上有所间隔，从而形成双脉冲，确保所述高侧驱动单的RS触发器能获取信号，使用双脉冲时，相当于增加了脉冲的存在时间，给足了时间所述高侧驱动单元的N沟道DMOS管Q1或N沟道DMOS管Q2导通，从而保证了所述RS触发器能获取信号，从而保证所述RS触发器产生的控制信号准确。

附图说明

图1是现有的高压集成电路的电路结构图；

图2是现有的高压集成电路中的单脉冲GEN的时序波形图；

图3是本发明的一个实施例的高压集成电路的电路结构图；

图4是本发明的一个实施例的延时脉冲单元的电路结构图；

图5是本发明的另一个实施例的高压集成电路的电路结构图；

图6是本发明的另一个实施例的延时脉冲单元与高压集成电路的封装内的温度的时序波形图；

图7是本发明的一个实施例的脉冲信号G1、脉冲信号G2、第一或门的输入端a1、第一或门的输入端b2、第二或门的输入端b1和第二或门的输入端a2之间的时序波形图；

图8是本发明的一个实施例的移位寄存器组成的延迟电路的延时时序波形图；

图9是本发明的一个实施例中由D触发器组成的移位寄存器的电路结构图；

图10是本发明的一个实施例中由JK触发器组成的移位寄存器的电路结构图；

其中：1、MCU处理器；2、延时脉冲单元；21、移位寄存器；22、第一单脉冲GEN；23、第二单脉冲GEN；24、第一或门；25、第二或门；3、温度检测单元；4、电压检测单元；5、高侧驱动单元；51、RS触发器。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

下面结合图3至图10，描述本发明实施例的一种高压集成电路，包括MCU处理器1、延时脉冲单元2、电压检测单元4和高侧驱动单元5；

所述延时脉冲单元2包括移位寄存器21、第一单脉冲GEN22、第二单脉冲GEN23、第一或门24和第二或门25；所述移位寄存器21是一种在若干相同时间脉冲下工作的以触发器为基础的器件，数据以并行或串行的方式输入到移位寄存器21中，然后每个时间脉冲依次向左或右移动一个比特，在输出端Q进行输出。移位寄存器21不仅能寄存数据，而且能在时钟信号的作用下使其中的数据依次左移或右移，从而实现延时。所述第一单脉冲GEN22和第二单脉冲GEN23均为现有的单脉冲发生器；

所述第一单脉冲GEN22的输入端与上位机的HIN信号输出口电连接，所述第一单脉冲GEN22的上升沿输出端与所述第一或门24的输入端a1电连接，所述第一单脉冲GEN22的下降沿输出端与所述第二或门25的输入端b1电连接；

所述移位寄存器21的清零管脚CR与所述MCU处理器1的清零信号输出端/CR电连接，所述移位寄存器21的时钟管脚CPA与所述MCU处理器1的PWM输出端Tys电连接，上位机的HIN信号输出口与所述移位寄存器21的串行输入端电连接；所述移位寄存器21的输出端Q与所述第二单脉冲GEN23的输入端电连接，所述第二单脉冲GEN23的上升沿输出端与所述第一或门24的输入端b2电连接，所述第二单脉冲GEN23的下降沿输出端与所述第二或门25的输入端a2电连接；

所述第一或门24的输出端a3与所述高侧驱动单元5内的N沟道DMOS管Q1的栅极电连接，所述第二或门25的输出端b3与所述高侧驱动单元5内的N沟道DMOS管Q2的栅极电连接；所述N沟道DMOS管Q1的源极和N沟道DMOS管Q2的源极均接地，所述N沟道DMOS管Q1的漏极与高侧驱动单元内的RS触发器51的触发端S电连接，所述N沟道DMOS管Q1的漏极与高侧驱动单元内的RS触发器51的输入端R电连接；

所述电压检测单元4的检测端与所述高侧驱动单元5的输出端VS电连接，所述电压检测单元4的信号输送端与所述MCU处理器1的电压信号输入端VVS电连接。

如图3-5所示，当所述高压集成电路的驱动负载为大电感电路时，所述高侧驱动单元5的输出端VS的电压会被拉低，此时所述MCU处理器1通过电压检测单元4采集到的输出端VS的电压低于设定值时，就会通过所述MCU处理器1的清零信号输出端/CR动作使所述移位寄存器21清零后，PWM输出端Tys触发并控制所述移位寄存器21动作，由于所述移位寄存器21具有延时的作用，所述移位寄存器21在接收到上位机的HIN信号输出口的HIN信号后会延迟S秒经过第二单脉冲GEN23产生第二脉冲并发送到第一或门24的输入端b2或第二或门25的输入端a2；没有经过移位寄存器21而直接由第一单脉冲GEN22产生并发送到第一或门24的输入端a1或第二或门25的输入端b1的第一脉冲没有延迟，就能与所述第二脉冲在时间上有所间隔，从而形成双脉冲，确保所述高侧驱动单元5的RS触发器51能获取信号，使用双脉冲时，相当于增加了脉冲的存在时间，给足了时间所述高侧驱动单元5的N沟道DMOS管Q1或N沟道DMOS管Q2导通，从而保证了所述RS触发器51能获取信号，从而保证所述RS触发器51产生的控制信号准确。

一些实施例中，所述高压集成电路还包括温度检测单元3，所述温度检测单元3包括温度传感器NTC和电阻R1，所述温度传感器NTC设置于所述高压集成电路的封装内，所述温度传感器NTC的一端与所述电阻R1的一端电连接，所述温度传感器NTC的一端还与所述MCU处理器1的温度输入端TV电连接，所述温度传感器NTC的另一端接地，所述电阻R1的另一端与电源VCC电连接。

如图5和6所示，由于由第一脉冲和第二脉冲组成的双脉冲会在短时间内增加高压集成电路的功耗而使高压集成电路发热，在所述高压集成电路的第一单脉冲GEN22和第二单脉冲GEN23的附近增加温度检测单元3，所述MCU处理器1根据所述温度检测单元3检测到的温度来调节所述移位寄存器21的延时时间；当温度升高时，移位寄存器21的延时时间增大，第一脉冲和第二脉冲之间的距离增大，当温度降低时，移位寄存器21的延时时间减少，第一脉冲和第二脉冲之间的距离减少，从而避免所述高压集成电路过热而损坏。

值得说明的是，所述温度传感器NTC为热敏电阻。当温度升高时，所述温度传感器NTC的阻值减少，当温度降低时，所述温度传感器NTC的阻值增大；所述MCU处理器1的温度输入端TV用于采集所述温度传感器NTC的两端的电压，因此，当温度升高时，所述MCU处理器1的温度输入端TV采集到的电压会降低，当温度降低时，所述MCU处理器1的温度输入端TV采集到的电压会升高。所述电阻R1用于分压，所述电源VCC用于产生电压信号。

可选地，所述移位寄存器21为D触发器移位寄存器，所述移位寄存器21由多个D触发器依次排列组成，所有D触发器的触发端C1并联后组成所述移位寄存器21的时钟管脚CPA，所述移位寄存器21的串行输入端为第一个所述D触发器的输入端D1。如图9所示为4个D触发器依次排列组成的移位寄存器21，四个D触发器依次为D触发器FF0、D触发器FF1、D触发器FF2和D触发器FF3，每个D触发器的输出端Q1电连接到下一个D触发器的输入端D1，因此，第一个D触发器的输入端就是移位寄存器21的串行输入端，最后一个D触发器的输出端Q1就是移位寄存器21的输出端Q。从输入到触发端C1的信号的上升沿开始到输出端Q1稳定地建立起新状态有一段延迟时间，所以信号同时加到四个D触发器的触发端C1上时，每个D触发器接收的都是上一个D触发器中原来的数据，每经过一个D触发器，移位寄存器21中的数据依次右移一位。

具体地，所述移位寄存器21为JK触发器移位寄存器，所述移位寄存器21由多个JK触发器依次排列组成，所有JK触发器的触发端C2并联后组成所述移位寄存器21的时钟管脚CPA，所述上位机的HIN信号输出口与第一个所述JK触发器的输入端J电连接，所述上位机的HIN信号输出口通过非门还与第一个所述JK触发器的输入端K电连接。具体地，所述上位机的HIN信号输出口输出的HIN信号直接从第一个所述JK触发器的输入端J输入，与此同时，所述上位机的HIN信号输出口输出的HIN信号经过非门后再从第一个所述JK触发器的输入端K输入。当所述上位机的HIN信号输出口输出的HIN信号的逻辑为1时，从第一个所述JK触发器的输入端J输入的逻辑为1，从第一个所述JK触发器的输入端K输入的逻辑为0，由现有的JK触发器逻辑运算可知，第一个所述JK触发器的输出端的逻辑为1，如此类推，最后一个JK触发器的输出端的逻辑也为1，HIN信号经过移位寄存器21后不会改变逻辑。如图10所示，一个实施例中，4个JK触发器依次排列组成的移位寄存器21，四个JK触发器依次为JK触发器J0、JK触发器J1、JK触发器J2和JK触发器J3，每个JK触发器的输出端Q2电连接到下一个JK触发器的输入端J,每个JK触发器的输出端/Q2电连接到下一个JK触发器的输入端K，其中Q2与/Q2输出的信号相反，即当Q2输出的信号的逻辑为1的时候，/Q2输出的信号的逻辑为0；因此，最后一个JK触发器的输出端Q2就是移位寄存器21的输出端Q。从输入到输入端J和输入端K的信号开始到输出端稳定地建立起新状态有一段延迟时间，所以信号同时加到四个JK触发器的输入端J和输入端K上时，每个JK触发器接收的都是上一个JK触发器中原来的数据，每经过一个JK触发器，移位寄存器21中的数据依次右移一位。

一种高压集成电路的控制方法，包括以下步骤：

A1：所述第一单脉冲GEN22接收上位机的HIN信号输出口的HIN信号后产生第一脉冲，其中所述第一单脉冲GEN22在HIN信号的上升沿和下降沿时产生第一脉冲，当在HIN信号的上升沿时，所述第一单脉冲GEN22的上升沿输出端导通，第一脉冲通过所述第一单脉冲GEN22的上升沿输出端输入到所述第一或门24的输入端a1，当在HIN信号的下降沿时，所述第一单脉冲GEN22的下降沿输出端导通，第一脉冲通过所述第一单脉冲GEN22的下降沿输出端输入到所述第二或门25的输入端b1；

A2：所述MCU处理器1通过所述电压检测单元4采集所述高侧驱动单元5的输出端VS的电压；

当所述高侧驱动单元5的输出端VS的电压低于设定值时，所述MCU处理器1通过其自身的清零信号输出端/CR触发所述移位寄存器21清零后，所述MCU处理器1通过其自身的PWM输出端Tys输送PWM波到所述移位寄存器21的时钟管脚CPA，执行步骤A3；

当所述高侧驱动单元5的输出端VS的电压低于设定值时，所述MCU处理器1不会触发所述移位寄存器21的清零管脚CR，所述MCU处理器1不会输送PWM波到所述移位寄存器21的时钟管脚CPA；

A3：所述移位寄存器21运行，同步接收上位机的HIN信号输出口的HIN信号并延时S秒后触发所述第二单脉冲GEN23产生第二脉冲，其中延时时间S=1/f，f为额定占空比的PWM波的频率，所述第二单脉冲GEN23在HIN信号的上升沿和下降沿时产生第二脉冲，当在HIN信号的上升沿时，所述第二单脉冲GEN23的上升沿输出端导通，第二脉冲通过所述第二单脉冲GEN23的上升沿输出端输入到所述第一或门24的输入端b2，从而在所述第一或门24的输入端b2当在HIN信号的下降沿时，所述第二单脉冲GEN23的下降沿输出端导通，第二脉冲通过所述第二单脉冲GEN23的下降沿输出端输入到所述第二或门25的输入端a2；

如图7所示，所述第一或门24根据其自身的输入端a1的输入信号和输入端b2的输入信号作或运算，得到结果后通过其自身的输出端a3输入到所述高侧驱动单元5内的N沟道DMOS管Q1的栅极；所述第二或门25根据其自身的输入端b1的输入信号和输入端a2的输入信号作或运算，得到结果后通过其自身的输出端b3输入到所述高侧驱动单元5内的N沟道DMOS管Q2的栅极。其中，所述第一或门24根据其自身的输入端a1的输入信号和输入端b2的输入信号作或运算得到结果为脉冲信号G1，所述第二或门25根据其自身的输入端b1的输入信号和输入端a2的输入信号作或运算得到结果为脉冲信号G2。

经过移位寄存器21的HIN信号会延迟S秒后再输入到第二单脉冲GEN23，使所述第二单脉冲GEN23产生第二脉冲并发送到第一或门24的输入端b2或第二或门25的输入端a2，没有经过移位寄存器21而直接由第一单脉冲GEN22产生并发送到第一或门24的输入端a1或第二或门25的输入端b1的第一脉冲没有延迟，就能与所述第二脉冲在时间上有所间隔，从而形成双脉冲，确保所述高侧驱动单元5的RS触发器51能获取信号，使用双脉冲时，相当于增加了脉冲的存在时间，给足了时间让所述高侧驱动单元5的N沟道DMOS管Q1或N沟道DMOS管Q2导通，从而保证了所述RS触发器51能获取信号，从而保证所述RS触发器51产生的控制信号准确。优选地，额定占空比的PWM波的占空比为50%。

优选的，在所述步骤A3中，所述MCU处理器1根据其自身的温度输入端TV采集到的高压集成电路的封装内的温度来调节所述PWM波的频率f，当温度升高时，所述PWM波的频率f减少，当温度降低时，所述PWM波的频率f增大。如图8所示，当温度升高时，所述PWM波的频率f减少，所述移位寄存器21的延时时间S增大，第一脉冲和第二脉冲之间的距离增大，当温度降低时，所述PWM波的频率f增大，所述移位寄存器21的延时时间S减少，第一脉冲和第二脉冲之间的距离减少，从而避免所述高压集成电路过热而损坏。

一些实施例中，在所述步骤A3中预设定多个温度范围和多个预设频率，所述温度范围与所述预设频率一一对应，所述MCU处理器1根据所述温度范围选取对应的预设频率并赋予给所述PWM波的频率f。如此，MCU处理器1就能根据温度范围直接获得对应的预设频率，然后使用该预设频率作为所述PWM波的频率f，从而提高运算速度和反应速度。

根据本发明实施例的一种高压集成电路及其控制方法的其他构成等以及操作对于本领域普通技术人员而言都是已知的，这里不再详细描述。

在本说明书的描述中，参考术语“实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (8)

1.一种高压集成电路，其特征在于：包括MCU处理器、延时脉冲单元、电压检测单元和高侧驱动单元；

所述延时脉冲单元包括移位寄存器、第一单脉冲GEN、第二单脉冲GEN、第一或门和第二或门；

所述第一单脉冲GEN的输入端与上位机的HIN信号输出口电连接，所述第一单脉冲GEN的上升沿输出端与所述第一或门的输入端a1电连接，所述第一单脉冲GEN的下降沿输出端与所述第二或门的输入端b1电连接；

所述移位寄存器的清零管脚CR与所述MCU处理器的清零信号输出端/CR电连接，所述移位寄存器的时钟管脚CPA与所述MCU处理器的PWM输出端Tys电连接，上位机的HIN信号输出口与所述移位寄存器的串行输入端电连接；所述移位寄存器的输出端Q与所述第二单脉冲GEN的输入端电连接，所述第二单脉冲GEN的上升沿输出端与所述第一或门的输入端b2电连接，所述第二单脉冲GEN的下降沿输出端与所述第二或门的输入端a2电连接；

所述第一或门的输出端a3与所述高侧驱动单元内的N沟道DMOS管Q1的栅极电连接，所述第二或门的输出端b3与所述高侧驱动单元内的N沟道DMOS管Q2的栅极电连接；所述N沟道DMOS管Q1的源极和N沟道DMOS管Q2的源极均接地，所述N沟道DMOS管Q1的漏极与高侧驱动单元内的RS触发器的触发端S电连接，所述N沟道DMOS管Q1的漏极与高侧驱动单元内的RS触发器的输入端R电连接；

所述电压检测单元的检测端与所述高侧驱动单元的输出端VS电连接，所述电压检测单元的信号输送端与所述MCU处理器的电压信号输入端VVS电连接。

2.根据权利要求1所述的高压集成电路，其特征在于：所述高压集成电路还包括温度检测单元，所述温度检测单元包括温度传感器NTC和电阻R1，所述温度传感器NTC设置于所述高压集成电路的封装内，所述温度传感器NTC的一端与所述电阻R1的一端电连接，所述温度传感器NTC的一端还与所述MCU处理器的温度输入端TV电连接，所述温度传感器NTC的另一端接地，所述电阻R1的另一端与电源VCC电连接。

3.根据权利要求2所述的高压集成电路，其特征在于：所述温度传感器NTC为热敏电阻。

4.根据权利要求1所述的高压集成电路，其特征在于：所述移位寄存器为D触发器移位寄存器，所述移位寄存器由多个D触发器依次排列组成，所有D触发器的触发端C1并联后组成所述移位寄存器的时钟管脚CPA，所述移位寄存器的串行输入端为第一个所述D触发器的输入端D1。

5.根据权利要求1所述的高压集成电路，其特征在于：所述移位寄存器为JK触发器移位寄存器，所述移位寄存器由多个JK触发器依次排列组成，所有JK触发器的触发端C2并联后组成所述移位寄存器的时钟管脚CPA，所述上位机的HIN信号输出口与第一个所述JK触发器的输入端J电连接，所述上位机的HIN信号输出口通过非门还与第一个所述JK触发器的输入端K电连接。

6.一种根据权利要求1-5任意一项所述的高压集成电路的控制方法，其特征在于，包括以下步骤：

A1：所述第一单脉冲GEN接收上位机的HIN信号输出口的HIN信号后产生第一脉冲，其中所述第一单脉冲GEN在HIN信号的上升沿和下降沿时产生第一脉冲，当在HIN信号的上升沿时，所述第一单脉冲GEN的上升沿输出端导通，第一脉冲通过所述第一单脉冲GEN的上升沿输出端输入到所述第一或门的输入端a1，当在HIN信号的下降沿时，所述第一单脉冲GEN的下降沿输出端导通，第一脉冲通过所述第一单脉冲GEN的下降沿输出端输入到所述第二或门的输入端b1；

A2：所述MCU处理器通过所述电压检测单元采集所述高侧驱动单元的输出端VS的电压；

当所述高侧驱动单元的输出端VS的电压低于设定值时，所述MCU处理器通过其自身的清零信号输出端/CR触发所述移位寄存器清零后，所述MCU处理器通过其自身的PWM输出端Tys输送PWM波到所述移位寄存器的时钟管脚CPA，执行步骤A3；

当所述高侧驱动单元的输出端VS的电压低于设定值时，所述MCU处理器不会触发所述移位寄存器的清零管脚CR，所述MCU处理器不会输送PWM波到所述移位寄存器的时钟管脚CPA；

A3：所述移位寄存器运行，同步接收上位机的HIN信号输出口的HIN信号并延时S秒后触发所述第二单脉冲GEN产生第二脉冲，其中延时时间S=1/f，f为额定占空比的PWM波的频率，所述第二单脉冲GEN在HIN信号的上升沿和下降沿时产生第二脉冲，当在HIN信号的上升沿时，所述第二单脉冲GEN的上升沿输出端导通，第二脉冲通过所述第二单脉冲GEN的上升沿输出端输入到所述第一或门的输入端b2，从而在所述第一或门的输入端b2当在HIN信号的下降沿时，所述第二单脉冲GEN的下降沿输出端导通，第二脉冲通过所述第二单脉冲GEN的下降沿输出端输入到所述第二或门的输入端a2；

所述第一或门根据其自身的输入端a1的输入信号和输入端b2的输入信号作或运算，得到结果后通过其自身的输出端a3输入到所述高侧驱动单元内的N沟道DMOS管Q1的栅极；所述第二或门根据其自身的输入端b1的输入信号和输入端a2的输入信号作或运算，得到结果后通过其自身的输出端b3输入到所述高侧驱动单元内的N沟道DMOS管Q2的栅极。

7.根据权利要求6所述的高压集成电路的控制方法，其特征在于：在所述步骤A3中，所述MCU处理器根据其自身的温度输入端TV采集到的高压集成电路的封装内的温度来调节所述PWM波的频率f，当温度升高时，所述PWM波的频率f减少，当温度降低时，所述PWM波的频率f增大。

8.根据权利要求7所述的高压集成电路的控制方法，其特征在于：在所述步骤A3中预设定多个温度范围和多个预设频率，所述温度范围与所述预设频率一一对应，所述MCU处理器根据所述温度范围选取对应的预设频率并赋予给所述PWM波的频率f。

Images