JP2006114711A - 保護回路及びこれを搭載した半導体集積回路 - Google Patents
保護回路及びこれを搭載した半導体集積回路 Download PDFInfo
- Publication number
- JP2006114711A JP2006114711A JP2004300836A JP2004300836A JP2006114711A JP 2006114711 A JP2006114711 A JP 2006114711A JP 2004300836 A JP2004300836 A JP 2004300836A JP 2004300836 A JP2004300836 A JP 2004300836A JP 2006114711 A JP2006114711 A JP 2006114711A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- protection element
- protection
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 多電源サージ保護のために各電源端子間及び各接地端子間に挿入しているMOSトランジスタ9A,9B,10A,10Bに電源変動の周波数成分をカットする特性を持ったフィルタを構成する抵抗11Aと容量13A,抵抗11Bと容量13B,抵抗12Aと容量14A,抵抗12Bと容量14Bを接続することにより、MOSトランジスタのスイッチングレベルを越えにくく、通常動作時に双方の電源変動がお互いに影響し合わないようにすることができる。また、サージが印加された場合はMOSトランジスタが動作し、低いインピーダンスでサージを逃がすことで、回路を保護することができる。
【選択図】 図1
Description
従来の保護回路は図9に示すように構成されている。
回路ブロックAが動作した時には、外部電源端子1AからGND端子2Aに対して電流IG1Aが図10(a)に示すように流れるので、GNDノード16Aの電位は配線抵抗5Aの影響で、図10(b)に示すように“5A・IG1A”となる。
本発明は、多電源サージ保護のために各電源端子間及び各接地端子間に挿入している保護素子により、通常動作時に一方の電源変動によって他方の電源系に変動を与えない保護回路を提供することを目的とする。
本発明の請求項7記載の半導体集積回路は、請求項1〜請求項6の何れかに記載の保護回路を有することを特徴とする。
なお、従来例を示す図9と同様の作用を成すものには同一の符号を付けて説明する。
(第1の実施形態)
図1と図2は本発明の(第1の実施形態)に係る保護回路を有する半導体集積回路を示す。
図2は、通常動作時に回路ブロックAの動作電流が過渡的に変動したときの状態を示す。
また、図1に示される保護回路は、回路ブロックA,Bについて説明したが、3つ以上の回路ブロックでも有効である。
図3は本発明の(第2の実施形態)の保護回路を有する半導体集積回路を示す。
図3に示される保護回路は、本発明の第1の実施形態との関連でいえば、2つの回路ブロックA,Bにおいて、電源端子間は、ゲート・ドレイン間に抵抗11Aとゲート・ソース間に容量13Aを具備したMOSトランジスタ9Aを有しており、外部電源端子1Aが外部電源端子1Bより低い電位である時に有効であり、単方向MOSトランジスタである点にひとつの特徴がある。
図4は本発明の(第3の実施形態)の保護回路を有する半導体集積回路を示す。
図4に示される保護回路は、本発明の第1の実施形態との関連でいえば、PchMOSトランジスタ9A,9Bについては、それぞれ図1で見られたゲート・ソース間に容量13A,13Bが無くなっている。接地間保護素子であるNchMOSトランジスタ10A,10Bについては、それぞれ図1で見られたゲート・ソース間に容量14A,14Bが無くなっている。そして、容量20A,20B,21A,21Bが次の箇所に追加されている。
図5は本発明の(第4の実施形態)の保護回路を有する半導体集積回路を示す。
図5に示される保護回路は、本発明の第1の実施形態との関連でいえば、PchMOSトランジスタ9A,9Bについては、それぞれ図1で見られたゲート・ソース間に容量13A,13Bが無くなっている。接地間保護素子であるNchMOSトランジスタ10A,10Bについては、それぞれ図1で見られたゲート・ソース間に容量14A,14Bが無くなっている。そして、容量22A,22Bが次の箇所に追加されている。
図6は本発明の(第5の実施形態)の保護回路を有する半導体集積回路を示す。
図6に示される保護回路は、本発明の第1の実施形態との関連でいえば、本実施形態に係る保護回路は、電源間保護素子及び接地間保護素子のゲート・ドレイン間に抵抗11A,11B,12A,12Bのみ接続されており、ゲート・ソース間に容量13A,13B,14A,14Bを接続されていない点が異なっている。
また、(第2の実施形態)〜(第5の実施形態)に示される保護回路は、回路ブロックA,Bについて説明したが、3つ以上の回路ブロックでも有効である。
図7は本発明の(第6の実施形態)の保護回路を有する半導体集積回路を示す。
図7に示される保護回路は、本発明の第1の実施形態との関連でいえば、スイッチ23A,23B,24A,24Bが追加されている。
この(第6の実施形態)では、スイッチ23A,23B,24A,24Aは、電源電圧が印加されている場合や回路が動作状態にある場合にオンし、電源電圧が印加されていない場合や回路が動作状態にない場合にオフする信号によって制御されている。よって、電源電圧が印加されている場合や回路が動作状態にある場合には、スイッチ23A,23B,24A,24Aはオンしているので、図1の実施形態と同様、回路ブロックAが動作した時の過渡電流IG1Aが外部電源端子1AからGND端子2Aに対して流れる。この時、GND端子2Aから回路ブロックAまでの配線抵抗5Aの影響で、GNDノード16Aの電位は“5A・IG1A”となる。この時、MOSトランジスタ10Bのゲートノード10BGは、抵抗12Bと容量14Bで構成されるローパスフィルタによって、GNDノード16Aに比べると過渡的な電位変動が減衰される。これにより、MOSトランジスタ10Bは、しきい値電圧Vtnを越えることがないのでオンすることがなく、GNDノード16Bの電位は“5B・IG1B”で決まり、回路ブロックBは回路ブロックAの過渡的な変動の影響を受けることがない。電源電圧が印加されていない場合や回路が動作状態にない場合には、スイッチ23A,23B,24A,24Aはオフしているので、ローパスフィルタの影響を受けることがなく、サージのような異常高電圧が印加された場合は、MOSトランジスタが瞬時に動作して低インピーダンスで接続され、サージをもう一方の電源端子あるいは接地端子に逃がすことで、回路を保護することができる。
図8は本発明の(第7の実施形態)の保護回路を有する半導体集積回路を示す。
図8に示される保護回路は、本発明の第1の実施形態との関連でいえば、ダイオード25A,25B,26A,26Bが追加されている。
この(第7の実施形態)では、回路ブロックAの動作電流が過渡的に変動した時には、(第1の実施形態)と同様、NchMOSトランジスタ10Bのゲートノード10BGは、抵抗12Bと容量14Bで構成されるローパスフィルタによって、GNDノード16Aに比べると過渡的な電位変動が減衰される。これにより、NchMOSトランジスタ10Bは、しきい値電圧Vtnを越えることがないのでオンすることがなく、GNDノード16Bの電位は“5B・IG1B”で決まり、回路ブロックBは回路ブロックAの過渡的な変動の影響を受けることがない。
また、図8ではMOSトランジスタのゲート・ドレイン間に接続されているダイオードは一段であるが、このダイオードは、デバイスの耐圧に問題ない範囲であればN段接続されていても構わないことは言うまでもない。
1A,1B 外部電源端子
2A,2B GND端子
3A,3B 入出力端子
4A,5A,4B,5B 配線抵抗
6A,6B 電源・GND間保護素子
7A,8A,7B,8B 入出力保護素子
9A,9B PchMOSトランジスタ(電源間保護素子)
10A,10B NchMOSトランジスタ(接地間保護素子)
11A,11B,12A,12B 抵抗
13A,13B,14A,14B 容量
17AB ノード
20A,20B,21A,21B,22A,22B 容量
23A,23B,24A,24B スイッチ
25A,25B,26A,26B ダイオード
Claims (8)
- 外部から電源電力を受け取るための独立した電源端子及び接地端子の対と、前記電源端子と接地端子との間に設けられた複数の回路ブロックに対し、回路ブロック間の電源端子どうしの間及び接地端子どうしの間に、所定の値以上の電圧が加わったときインピーダンスが低下して、前記電圧端子どうしの間または接地端子どうしの間を低インピーダンスで接続する電源間保護素子及び接地間保護素子を設けた保護回路において、
前記電源間保護素子及び接地間保護素子の入力と一方の出力間に接続された抵抗と、前記電源間保護素子及び接地間保護素子の入力と他方の出力間容量とでフィルタを形成し、前記電源間保護素子及び接地間保護素子が過渡的な電圧変動に応答しないように構成した
保護回路。 - 前記回路の内少なくとも1つ以上は外部と信号をやり取りするための外部端子を有し、前記外部との信号授受のための外部端子を有する回路は、前記信号授受のための外部端子と電源端子との間又は接地端子との間の少なくとも一方に、所定の値以上の電圧が加わったときインピーダンスが低下して、前記外部端子と電源端子との間または接地端子との間を低インピーダンスで接続する入出力保護素子を備えた
請求項1に記載の保護回路。 - 前記電源間保護素子及び接地間保護素子の少なくとも1つ以上の入力と前記他方の出力間に容量を接続した
請求項1または請求項2に記載の保護回路。 - 前記電源間保護素子及び接地間保護素子の少なくとも1つ以上の間に接続された前記容量と直列に電源が印加されている際にオンするスイッチを挿入した
請求項1〜請求項3の何れかに記載の保護回路。 - 前記電源間保護素子及び接地間保護素子の入力と前記一方の出力間にダイオードを接続した
請求項1〜請求項3の何れかに記載の保護回路。 - 前記電源間保護素子の入力と接地間保護素子の入力間に容量を接続した
請求項1または請求項2に記載の保護回路。 - 請求項1〜請求項6の何れかの保護回路を有する半導体集積回路。
- 外部から電源電力を受け取るための独立した電源端子及び接地端子の対と、前記電源端子と接地端子との間に設けられた複数の回路ブロックに対し、回路ブロック間の電源端子どうしの間及び接地端子どうしの間に、所定の値以上の電圧が加わったときインピーダンスが低下して、前記電圧端子どうしの間または接地端子どうしの間を低インピーダンスで接続する電源間保護素子及び接地間保護素子を設けた保護回路を有する半導体集積回路であって、
前記複数の回路ブロックのうちの少なくとも1組は、互いの回路の電源電圧が異なっている
請求項7に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300836A JP4822686B2 (ja) | 2004-10-15 | 2004-10-15 | 保護回路及びこれを搭載した半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300836A JP4822686B2 (ja) | 2004-10-15 | 2004-10-15 | 保護回路及びこれを搭載した半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006114711A true JP2006114711A (ja) | 2006-04-27 |
JP4822686B2 JP4822686B2 (ja) | 2011-11-24 |
Family
ID=36382977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004300836A Expired - Fee Related JP4822686B2 (ja) | 2004-10-15 | 2004-10-15 | 保護回路及びこれを搭載した半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4822686B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099602A (ja) * | 2010-11-01 | 2012-05-24 | Renesas Electronics Corp | 半導体装置 |
WO2015052940A1 (en) * | 2013-10-11 | 2015-04-16 | Seiko Epson Corporation | Static electricity protection circuit, electro-optical apparatus, and electronic equipment |
JP2016006837A (ja) * | 2014-06-20 | 2016-01-14 | ザインエレクトロニクス株式会社 | 半導体装置 |
JP2017073570A (ja) * | 2017-01-12 | 2017-04-13 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2018092983A (ja) * | 2016-11-30 | 2018-06-14 | 日本電信電話株式会社 | 光受信回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321225A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体集積回路装置 |
JPH11332089A (ja) * | 1998-05-15 | 1999-11-30 | Asahi Kasei Micro Syst Co Ltd | 過電圧の保護回路 |
-
2004
- 2004-10-15 JP JP2004300836A patent/JP4822686B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321225A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体集積回路装置 |
JPH11332089A (ja) * | 1998-05-15 | 1999-11-30 | Asahi Kasei Micro Syst Co Ltd | 過電圧の保護回路 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099602A (ja) * | 2010-11-01 | 2012-05-24 | Renesas Electronics Corp | 半導体装置 |
WO2015052940A1 (en) * | 2013-10-11 | 2015-04-16 | Seiko Epson Corporation | Static electricity protection circuit, electro-optical apparatus, and electronic equipment |
JP2015076563A (ja) * | 2013-10-11 | 2015-04-20 | セイコーエプソン株式会社 | 静電気保護回路、電気光学装置、及び電子機器 |
US9977299B2 (en) | 2013-10-11 | 2018-05-22 | Seiko Epson Corporation | Static electricity protection circuit, electro-optical apparatus, and electronic equipment |
JP2016006837A (ja) * | 2014-06-20 | 2016-01-14 | ザインエレクトロニクス株式会社 | 半導体装置 |
US10504860B2 (en) | 2014-06-20 | 2019-12-10 | Thine Electronics, Inc. | Semiconductor device |
JP2018092983A (ja) * | 2016-11-30 | 2018-06-14 | 日本電信電話株式会社 | 光受信回路 |
JP2017073570A (ja) * | 2017-01-12 | 2017-04-13 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4822686B2 (ja) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2937901B1 (en) | Electrostatic discharge protection circuit | |
US10714934B2 (en) | Electrostatic discharge protection device, detection circuit and protection method thereof | |
JP4806540B2 (ja) | 半導体集積回路装置 | |
US7440248B2 (en) | Semiconductor integrated circuit device | |
JP2007234718A (ja) | 半導体集積回路装置 | |
US7106107B2 (en) | Reliability comparator with hysteresis | |
US7423855B2 (en) | Active protection circuit arrangement | |
JP2008263068A (ja) | 静電気保護回路 | |
JP2011119356A (ja) | 半導体装置 | |
JP2005093497A (ja) | 保護回路を有する半導体装置 | |
JP4615023B2 (ja) | 切替可能i/oデカップリング・キャパシタンス機能を実現する局部esdパワーレールクランプ | |
US7974061B2 (en) | Common gate connected high voltage transient blocking unit | |
CN101378056A (zh) | 半导体集成电路 | |
JP2010041013A (ja) | 保護回路 | |
JP4822686B2 (ja) | 保護回路及びこれを搭載した半導体集積回路 | |
US8194372B1 (en) | Systems and methods for electrostatic discharge protection | |
JP2003273227A (ja) | 半導体集積回路装置 | |
JP3943109B2 (ja) | 静電放電から集積回路を保護する回路構造 | |
JP2010225930A (ja) | Esd保護回路 | |
JP2005142494A (ja) | 半導体集積回路 | |
KR100671861B1 (ko) | 입력 보호 회로 | |
CN110460030B (zh) | 静电放电防护装置 | |
JP2008134687A (ja) | 電圧生成回路 | |
JP4404589B2 (ja) | ヒューズ回路 | |
TWI596856B (zh) | 電路系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070711 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110906 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |