CN110460030B - 静电放电防护装置 - Google Patents
静电放电防护装置 Download PDFInfo
- Publication number
- CN110460030B CN110460030B CN201810430429.2A CN201810430429A CN110460030B CN 110460030 B CN110460030 B CN 110460030B CN 201810430429 A CN201810430429 A CN 201810430429A CN 110460030 B CN110460030 B CN 110460030B
- Authority
- CN
- China
- Prior art keywords
- voltage
- control signals
- nth
- esd
- predetermined node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
- H02H9/025—Current limitation using field effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/042—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
静电放电防护装置包含分压电路、检测电路以及箝位电路。分压电路根据第一电压与第二电压输出N‑1个偏压,其中N为大于或等于2的一正整数。检测电路根据关联于第一电压与第二电压的一预定节点的电压位准侦测一静电放电事件,并根据第一电压、第二电压以及该些N‑1个偏压产生N个控制信号,其中当该静电放电事件发生时,N个控制信号的电压位准相同于该第一电压。箝位电路在静电放电事件发生时根据该些N个控制信号导通,以提供关联于静电放电事件的一电流的一放电路径。
Description
技术领域
本案是有关于一种静电放电防护装置,且特别是有关于可维持组件两端电压差的静电放电防护装置与其检测电路。
背景技术
一般而言,集成电路由一或多个晶体管实现。随着工艺发展,晶体管的尺寸越来越小,使得晶体管的任两端所能承受的电压越来越低。为了避免静电放电所造成的过度电压应力造成的损坏,通常会使用静电放电防护电路来保护集成电路免于静电放电之伤害。
发明内容
于一些实施例中,静电放电防护装置包含分压电路、检测电路以及箝位电路。分压电路用以根据不同的一第一电压与一第二电压输出N-1个偏压,其中N为大于或等于2的一正整数。检测电路用以根据关联于该第一电压与该第二电压的一预定节点的电压位准侦测一静电放电事件,并根据该第一电压、该第二电压以及该些N-1个偏压产生N个控制信号,其中当该静电放电事件发生时,该些N个控制信号的电压位准相同于该第一电压。箝位电路用以在该静电放电事件发生时根据该些N个控制信号导通,以提供关联于该静电放电事件的一电流的一放电路径。
综上所述,本案提供的静电放电防护装置与其检测电路可依据实际需求调整其电路设置,并在任何操作下可避免组件任两端的电压差过高,以提高装置内部组件的可靠度。
附图说明
本案所附图式之说明如下:
图1为根据本案的一些实施例所绘示的一种静电放电防护(ElectrostaticDischarge,ESD)装置的示意图;
图2为根据本案的一些实施例所绘示图1的ESD防护装置的电路示意图;
图3为根据本案的一些实施例所绘示图1的ESD防护装置的电路示意图;以及
图4为根据本案的一些实施例所绘示图1的ESD防护装置的电路示意图。
符号说明
100:静电放电防护装置
130:箝位电路
VDDH、VSS:电压
VC1至VCN:控制信号
3×VDD、N×VDD:偏压
111至113、121:阻抗组件
123-1至123-3:反相器
N1、NC1至NC2:节点
401-1至401-3:多任务器
110:分压电路
120:检测电路
101、102:电源轨
VDD、2×VDD:偏压
IESD:电流
121-1至121-3:耦合组件
M1、M2:开关
T1至T4:开关
具体实施方式
下文系举实施例配合所附图式作详细说明,但所提供之实施例并非用以限制本案所涵盖的范围,而结构操作之描述非用以限制其执行之顺序,任何由组件重新组合之结构,所产生具有均等功效的装置,皆为本案所涵盖的范围。
关于本文中所使用之“约”、“大约”或“大致约”一般通常系指数值之误差或范围约百分之二十以内,较好地是约百分之十以内,而更佳地则是约百分五之以内。
另外,关于本文中所使用之“耦接”或“连接”,均可指二或更多个组件相互直接作实体或电性接触,或是相互间接作实体或电性接触,亦可指二或更多个组件相互操作或动作。
参照图1,图1为根据本案的一些实施例所绘示的一种静电放电(ElectrostaticDischarge,ESD)防护装置100的示意图。
于一些实施例中,ESD防护装置100包含分压电路110、检测电路120以及箝位电路130。分压电路110耦接于多个电源轨101以及102之间。多个电源轨101与102分别提供不同的电压VDDH以及电压VSS。于一些实施例中,电压VDDH高于电压VSS,并为N倍的电压VDD。于一些实施例中,N为大于或等于2的一正整数。分压电路110根据电压VDDH以及电压VSS输出N-1个偏压(如后述的电压VDD、2×VDD)。于一些实施例中,电压VDD为N-1个偏压中第N-1个偏压,并为N-1个偏压中之最低电压。
检测电路120耦接至分压电路110以及多个电源轨101与102,以接收N-1个偏压与多个电压VDDH与VSS。检测电路120根据N-1个偏压与多个电压VDDH与VSS产生至少N个控制信号VC1~VCN。再者,检测电路120更根据关联于电压VDDH与VSS的一预定节点(如后述的节点N1)的电压位准侦测ESD事件。当ESD事件发生时,该些至少N个控制信号VC1~VCN的电压位准约相同于电压VDDH(即N×VDD)。换言之,至少N个控制信号VC1~VCN的电压位准可用来表示是否有ESD事件出现。
箝位电路130耦接于电源轨101以及电源轨102之间,并用以根据至少N个控制信号VC1~VCN导通,以提供关联于ESD事件的电流IESD的放电路径。
以下将以N=2为例进行说明。图2为根据本案的一些实施例所绘示图1的ESD防护装置100的电路示意图。为易于理解,图2中的类似组件按照图1指定为相同标号。
于一些实施例中,分压电路110包含至少N个串联耦接的阻抗组件,其用以对电压VDDH以及电压VSS分压来产生N-1个偏压。如图2所示,于N=2的例子中,分压电路110包含多个阻抗组件111与112。多个阻抗组件111与112串联耦接,以对电压VDDH(例如为2×VDD)以及电压VSS分压以产生1个偏压VDD。
于一些实施例中,检测电路120包含阻抗组件121、N个耦合组件122-1~122-N以及N个反相器123-1~123-N。阻抗组件121之第一端接收电压VDDH,且阻抗组件121之第二端耦接至预定节点N1。
N个耦合组件122-1~122-N串联耦接。该串的N个耦合组件122-1~122-N之第一端与阻抗组件121之第二端耦接至预定节点N1,且该串的N个耦合组件122-1~122-N之第二端用以接收电压VSS。此外,N个耦合组件122-1~122-N之间形成N-1个节点,该些N-1个节点耦接至分压电路110以分别接收N-1个偏压。
具体而言,如图2所示之N=2的例子中,耦合组件122-1与耦合组件122-2串联耦接以于两者之间形成节点NC1。节点NC1耦接至分压电路110以接收偏压VDD。
耦合组件122-1~122-N可由电容性组件实现,以提供耦合交流信号的路径。电容性组件可由各种类型的电容结构与/或晶体管结构实现。阻抗组件111、112以及121可由各种主被动组件实现,例如包含被动电阻器、芯片上电阻或晶体管。上述关于各组件之实施方式仅为示例。各种适用于实施上述组件的实施方式皆为本案所涵盖的范围。
N个反相器123-1~123-N彼此串行(cascade)耦接。第1个反相器123-1耦接至图1中的电源轨101与分压电路110,以接收电压VDDH(即N×VDD)以及第1个偏压(即(N-1)倍的VDD)。第1个反相器123-1操作于电压VDDH以及第1个偏压之间,并依据预定节点N1的电压位准产生第1个控制信号VC1。
第N个反相器123-N耦接至前一个(即第N-1个)反相器的输出与电源轨102,以接收第N-1个控制信号VCN-1以及电压VSS。第N个反相器123-N操作于第N-1个控制信号VCN-1以及电压VSS之间,并耦接至节点NCN-1以依据节点NCN-1的电压位准产生第N个控制信号VCN。
如图2所示之N=2的例子中,第1个反相器123-1操作于电压VDDH以及偏压VDD之间,并根据预定节点N1的电压位准输出第1个控制信号。第2个反相器123-2操作于第1个控制信号VC1以及电压VSS之间,并根据节点N1的电压位准产生第2个控制信号VC2。
于一些实施例中,每一个反相器123-1~123-N可包含由P型晶体管实现的开关M1以及由N型晶体管实现的开关M2。以第1个反相器123-1为例,开关M1的第一端用以接收电压VDDH,开关M1的第二端耦接至开关M2的第一端以输出第1个控制信号VC1,开关M1与开关M2的控制端耦接至预定节点N1,且开关M2的第二端用以接收偏压VDD。如此,当预定节点N1的电压位准为高电压时,开关M1被关断,且开关M2为导通。于此条件下,反相器123-1输出具有约相同于偏压VDD的控制信号VC1。或者,当预定节点N1的电压位准为低电压时,开关M2被关断,且开关M1为导通。于此条件下,反相器123-1输出具有约相同于电压VDDH的控制信号VC1。其余的反相器123-2~123-N之设置方式可依此类推,于此不再赘述。
箝位电路130包含至少N个串联耦接的开关(此例为T1~TN+1)。于一些实施例中,多个开关T1~TN+1可由N型晶体管实现。开关T1的第一端与控制端耦接于电源轨101,且开关T1的第二端耦接于开关T2的第一端。开关T2的第二端耦接于开关T3的第一端,且开关T2的控制端耦接第1个反相器123-1的输出以接收第1个控制信号VC1。换言之,开关T2根据控制信号VC1选择性地导通。依此类推,开关TN的控制端耦接至第N-1个反相器123-(N-1)的输出以接收第N-1个控制信号VCN-1。开关TN根据控制信号VCN-1选择性地导通。开关TN+1的第一端耦接至开关TN的第二端,开关TN+1的第二端耦接至图1的电源轨102以接收电压VSS,且开关TN+1的控制端耦接至第N个反相器123-N的输出以接收第N个控制信号VCN。开关TN+1根据控制信号VCN选择性地导通。
具体而言,如图2所示之N=2的例子中,开关T1耦接至图1的电源轨101,并设置为二极管型式(diode-connected)的晶体管。开关T2耦接至开关T1以及反相器123-1的输出,并根据控制信号VC1选择性地导通。开关T3耦接至开关T2、反相器123-2的输出以及图1的电源轨102。开关T3根据控制信号VC2选择性地导通。
以下说明图2中的ESD防护装置100的相关操作。于正常操作时,耦合组件122-1与122-2为开路而无法传递信号。于此条件下,预定节点N1的电压位准经由阻抗组件121上拉至电压VDDH(于此例中,为2倍的VDD),且节点NC1的电压位准维持于偏压VDD。据此,反相器123-1输出具有约相同于偏压VDD的电压位准之控制信号VC1,且反相器123-2输出具有约相同于电压VSS的电压位准之控制信号VC2。如此一来,开关T3被关断。于一些实施例中,开关T1为常通,而开关T2依据实际开关的临界值而可以被导通或关断。不论开关T2导通与否,于此例中,箝位电路130所提供的放电路径仍通过开关T3切断。换言之,当正常操作(亦即ESD事件未发生)时,箝位电路130不导通。如此一来,在正常操作下,可避免漏电流自电源轨101流至电源轨102。
当ESD事件发生时,耦合组件122-1与122-2为短路。于此条件下,预定节点N1以及N-1个节点NC1~NCN-1(于此例中,为节点NC1)的电压位准下拉至电压VSS。据此,反相器123-1输出具有约相同于电压VDDH的电压位准(于此例中为2×VDD)之控制信号VC1,且反相器123-2输出具有约相同于电压VDDH之控制信号VC2。如此一来,开关T2至T3皆被导通。换言之,当ESD事件发生时,所有的控制信号VC1至VC2的电压位准皆约为电压VDDH,以导通箝位电路130。如此,在ESD事件发生时,箝位电路130可提供电流IESD的放电路径。电流IESD可从电源轨101经由箝位电路130旁路至电源轨102。如此一来,ESD事件所引起的瞬时电压可被降低,以提高装置内部组件的可靠度。
于各个实施例中,电压VDD不大于晶体管所能承受的标称(nominal)电压(或称额定电压)。在上述各个操作中,所有组件的任两端之间的电压差皆为电压VDD。换言之,藉由上述的设置方式,所有组件的任两端之间的电压差皆不会大于标称电压,以避免过电压对晶体管造成损害。
在一些实施例中,至少N个控制信号的个数可大于N个,如K个,K大于N。在一些实施例中,K个控制信号其中一者可直接根据电压VDDH产生。在一些实施例中,N-1个偏压的其中一者可用来产生复数个的控制信号,以控制箝位电路130,举例来说,检测电路120包含K个反相器,K个反相器的其中两者同时接收N-1个偏压信号的其中一者,并用以输出给箝位电路130中的不同开关(于本例中,箝位电路130可包含K个串联耦接的开关),但本案并不以此为限。
上述仅以N=2为例说明,但本案并不以此为限。依据实际应用,ESD防护装置100可更改为操作于N倍的电压VDD(即电压VDDH)。参照图3,图3为根据本案的一些实施例所绘示图1的ESD防护装置100的电路示意图。为易于理解,图3中的类似组件按照图1至图2指定为相同标号。
如图3所示之例子,N设置为3。相较于图2,分压电路110还包含阻抗组件113,以对电压VDDH(于此例中,为3倍的VDD)以及电压VSS分压以产生第1个偏压2×VDD与第2个偏压VDD。相较于图2,检测电路120包含3个耦合组件122-1至122-3以及3个反相器123-1至123-3。3个耦合组件122-1至122-3串联耦接,以形成2个节点NC1以及NC2。此些节点NC1以及NC2耦接至分压电路110以分别接收第1个偏压2×VDD与第2个偏压VDD。
于一些实施例中,第n个反相器123-n耦接至第n-1个反相器的输出以及分压电路110,以接收第n-1个控制信号VCn-1以及第n个偏压,其中n为大于或等于2且小于N的正整数。第n个反相器123-n操作于第n-1个控制信号VCn-1以及第n个偏压之间,并耦接至N个节点中第n-1个节点NCn-1,以依据节点NCn-1的电压位准产生第n个控制信号VCn。
以图3而言,N=3且n=2。反相器123-2操作于控制信号VC1以及第2个偏压VDD之间,并根据节点NC1的电压位准产生控制信号VC2。
相较于图2,箝位电路130还包含开关T4。开关T4用以根据第3个反相器123-3所输出的控制信号VC3选择性导通。当ESD事件发生时,所有的控制信号VC1至VC3的电压位准约相同电压VDDH(于此例中,为3×VDD)。于此条件下,开关T2至T4为导通,以提供放电路径。
依此类推,ESD防护装置100可依据实际应用采用不同级数的电路,以避免过电压造成内部晶体管的损害。
参照图4,图4为根据本案的一些实施例所绘示图1的ESD防护装置100的电路示意图。于此例中,检测电路120包含N个多任务器401-1至401-N。N个多任务器401-1至401-N根据预定节点N1的电压位准,以输出电压VDDH,或分别输出分压电路110产生的N-1个偏压以及电压VSS,以作为N个控制信号VC1至VCN。
具体而言,于图4的例子中,N=3。第1个多任务器401-1之输入接收电压VDDH(即3×VDD)以及第1个偏压2×VDD,第2个多任务器401-2之输入接收电压VDDH与第2个偏压VDD(即第n个偏压),且第3个多任务器401-3之输入接收电压VDDH与电压VSS。当ESD事件发生时,预定节点N1的电压位准约相同于电压VSS。于此条件下,多任务器401-1至401-3皆输出电压VDDH为多个控制信号VC1至VC3,以导通箝位电路130。于正常操作下,预定节点N1的电压位准约相同于电压VDDH。于此条件下,多任务器401-1输出偏压2×VDD为控制信号VC1,多任务器401-2输出偏压VDD为控制信号VC2,且多任务器401-3输出电压VSS为控制信号VC3。据此,开关T4将根据控制信号VC3而关断箝位电路130。
上述仅以反相器与/或多任务器实现检测电路120为例。其他各种可实现相同功能的电路设置方式皆为本案所涵盖的范围。
综上所述,本案提供的ESD防护装置与其检测电路可依据实际需求调整其电路设置,并在任何操作下可避免组件任两端的电压差过高,以提高装置内部组件的可靠度。
虽然本案已以实施方式揭露如上,然其并非限定本案,任何熟习此技艺者,在不脱离本案之精神和范围内,当可作各种更动与润饰,因此本案之保护范围当视后附之申请专利范围所界定者为准。
Claims (19)
1.一种静电放电防护装置,包含:
一分压电路,用以根据不同的一第一电压与一第二电压输出N-1个偏压,其中N为大于或等于2的一正整数;
一检测电路,用以根据关联于该第一电压与该第二电压的一预定节点的电压位准侦测一静电放电事件,并根据该第一电压、该第二电压以及该些N-1个偏压产生N个控制信号,其中当该静电放电事件发生时,该些N个控制信号的电压位准相同于该第一电压;以及
一箝位电路,用以在该静电放电事件发生时根据该些N个控制信号导通,以提供关联于该静电放电事件的一电流的一放电路径,其中该检测电路包含:
一阻抗组件,用以接收该第一电压;以及
N个耦合组件,用以接收该第二电压,其中该些N个耦合组件串联耦接,并与该阻抗组件耦接于该预定节点,且该些N个耦合组件之间的N-1个节点用以分别接收该些N-1个偏压。
2.根据权利要求1所述的静电放电防护装置,其中当该静电放电事件发生时,该预定节点的电压位准以及该些N-1个节点的电压位准经该些N个耦合组件下拉至该第二电压。
3.根据权利要求1所述的静电放电防护装置,其中当该静电放电事件未发生时,该预定节点的电压位准经该阻抗组件上拉至该第一电压。
4.根据权利要求1所述的静电放电防护装置,其中该检测电路还包含:
N个反相器,用以分别输出该些N个控制信号,
其中该些N个反相器中的一第N个反相器操作于该些N个控制信号中的一第N-1个控制信号与该第二电压之间,并用以根据该些N-1个节点中的一第N-1个节点的电压位准产生该些N个控制信号中的一第N个控制信号。
5.根据权利要求4所述的静电放电防护装置,其中该些N个反相器中的一第1个反相器操作于该些N-1个偏压中的最大者与该第一电压之间,并用以根据该预定节点的电压位准产生该些N个控制信号中的一第1个控制信号。
6.根据权利要求4所述的静电放电防护装置,其中该些N个反相器中的一第n个反相器操作于该些N个控制信号中的一第n-1个控制信号以及该些N-1个偏压中的一第n个偏压之间,并用以根据该些N-1个节点中的一第n-1个节点的电压位准产生该些N个控制信号中的一第n个控制信号,其中n为大于或等于2且小于N的正整数。
7.根据权利要求1所述的静电放电防护装置,其中该第一电压为N倍的该些N-1个偏压中的一第N-1个偏压,且该第N-1个偏压为该些N-1个偏压中的最低电压。
8.根据权利要求1所述的静电放电防护装置,其中该检测电路包含:
一阻抗组件,用以接收该第一电压;
N个耦合组件,与该阻抗组件耦接于该预定节点并用以接收该第二电压;以及
N个多任务器,用以根据该预定节点的电压位准而输出该第一电压或分别输出该第二电压与该些N-1个偏压,以作为该些N个控制信号。
9.根据权利要求8所述的静电放电防护装置,其中该些N个多任务器包含:
一第1个多任务器,用以根据该预定节点的电压位准输出该些N-1个偏压中的一第1个偏压与该第一电压中的一者,以作为该些N个控制信号中的一第1个控制信号,其中该第1个偏压为该些N-1个偏压中的最高电压;以及
一第N个多任务器,用以根据该预定节点的电压位准输出该第一电压与该第二电压中的一者,以作为该些N个控制信号中的一第N个控制信号。
10.根据权利要求9所述的静电放电防护装置,其中该些N个多任务器更包含:
一第n个多任务器,用以根据该预定节点的电压位准输出该第一电压与该些N-1个偏压中的一第n个偏压中的一者,以作为该些N个控制信号中的一第n个控制信号,其中n为大于等于2并小于N的一正整数。
11.根据权利要求1所述的静电放电防护装置,其中该箝位电路包含复数个开关,该些开关串联耦接并用以分别根据该些N个控制信号选择性地导通。
12.根据权利要求1所述的静电放电防护装置,其中该分压电路包含N个阻抗组件,该些阻抗组件串联耦接以对该第一电压与该第二电压分压,以产生该些N-1个偏压。
13.一种静电放电侦测电路,包含:
一阻抗组件,用以接收一第一电压;
N个耦合组件,用以接收不同于该第一电压的一第二电压,其中N为大于等于2的一正整数,该些N个耦合组件与该阻抗组件耦接于一预定节点,该些N个耦合组件中的N-1个节点分别接收N-1个偏压,且该些N-1个节点与该预定节点的电压位准在一静电放电事件发生时皆被下拉至该第二电压;以及
N个反相器,分别耦接至该预定节点与该些N-1个节点,并用以响应于该静电放电事件输出N个控制信号,
其中该些N个控制信号用以控制一箝位电路,以旁路关联于该静电放电事件的一电流。
14.根据权利要求13所述的静电放电侦测电路,其中该些N个反相器中的一第N个反相器操作于该些N个控制信号中的一第N-1个控制信号与该第二电压之间,并用以根据该些N-1个节点中的一第N-1个节点的电压位准产生该些N个控制信号中的一第N个控制信号。
15.根据权利要求13所述的静电放电侦测电路,其中该些N个反相器中的一第1个反相器操作于该第一电压与该些N-1个偏压中的最大者之间,并用以根据该预定节点的电压位准产生该些N个控制信号中的一第1个控制信号。
16.根据权利要求13所述的静电放电侦测电路,其中该些N个反相器中的一第n个反相器操作于该些N个控制信号中的一第n-1个控制信号以及该些N-1个偏压中的一第n个偏压之间,并用以根据该些N-1个节点中的一第n-1个节点的电压位准产生该些N个控制信号中的一第n个控制信号,其中n为大于等于2且小于N的正整数。
17.一种静电放电侦测电路,包含:
一阻抗组件,用以接收一第一电压;
N个耦合组件,与该阻抗组件耦接于一预定节点并用以接收不同于该第一电压的一第二电压,其中当一静电放电事件发生时,该第二电压经由该些N个耦合组件传输至该预定节点;以及
N个多任务器,用以根据该预定节点的电压位准而输出该第一电压或分别输出该第二电压与N-1个偏压,以作为N个控制信号,
其中N为大于或等于2的一正整数,且该些N个控制信号用以控制一箝位电路,以旁路关联于该静电放电事件的一电流。
18.根据权利要求17所述的静电放电侦测电路,其中该些N个多任务器包含:
一第1个多任务器,用以根据该预定节点的电压位准输出该些N-1个偏压中的一第1个偏压与该第一电压中的一者,以作为该些N个控制信号中的一第1个控制信号,其中该第1个偏压为该些N-1个偏压中的最高电压;以及
一第N个多任务器,用以根据该预定节点的电压位准输出该第一电压与该第二电压中的一者,以作为该些N个控制信号中的一第N个控制信号。
19.根据权利要求17所述的静电放电侦测电路,其中该些N个多任务器更包含:
一第n个多任务器,用以根据该预定节点的电压位准输出该第一电压与该些N-1个偏压中的一第n个偏压中的一者,以作为该些N个控制信号中的一第n个控制信号,其中n为大于等于2并小于N的一正整数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810430429.2A CN110460030B (zh) | 2018-05-08 | 2018-05-08 | 静电放电防护装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810430429.2A CN110460030B (zh) | 2018-05-08 | 2018-05-08 | 静电放电防护装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110460030A CN110460030A (zh) | 2019-11-15 |
CN110460030B true CN110460030B (zh) | 2022-07-08 |
Family
ID=68472065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810430429.2A Active CN110460030B (zh) | 2018-05-08 | 2018-05-08 | 静电放电防护装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110460030B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12100946B2 (en) * | 2021-11-26 | 2024-09-24 | Changxin Memory Technologies, Inc. | Electrostatic protection circuit and chip |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113067322B (zh) * | 2021-03-31 | 2022-03-22 | 西安电子科技大学 | 一种双触发结构的esd电源钳位保护电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7660086B2 (en) * | 2006-06-08 | 2010-02-09 | Cypress Semiconductor Corporation | Programmable electrostatic discharge (ESD) protection device |
US8830641B2 (en) * | 2012-03-02 | 2014-09-09 | Sofics Bvba | Electrostatic discharge protection for high voltage domains |
US9013843B2 (en) * | 2012-08-31 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple device voltage electrostatic discharge clamp |
-
2018
- 2018-05-08 CN CN201810430429.2A patent/CN110460030B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12100946B2 (en) * | 2021-11-26 | 2024-09-24 | Changxin Memory Technologies, Inc. | Electrostatic protection circuit and chip |
Also Published As
Publication number | Publication date |
---|---|
CN110460030A (zh) | 2019-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI670911B (zh) | 靜電放電防護裝置 | |
US10714934B2 (en) | Electrostatic discharge protection device, detection circuit and protection method thereof | |
CN101588062B (zh) | 半导体集成电路的保护电路、其驱动方法及系统 | |
US7423855B2 (en) | Active protection circuit arrangement | |
JP7110162B2 (ja) | 保護回路 | |
US8422180B2 (en) | High-voltage-tolerant ESD clamp circuit with low leakage current fabricated by low-voltage CMOS process | |
CN110460030B (zh) | 静电放电防护装置 | |
CN101796639B (zh) | 共栅极连接的高电压瞬变阻断单元 | |
CN115274649A (zh) | 静电放电钳位器 | |
US8194372B1 (en) | Systems and methods for electrostatic discharge protection | |
CN113381394A (zh) | 用于启动电路的静电放电保护电路 | |
JP6648895B2 (ja) | 出力回路 | |
EP3399616B1 (en) | Ground/voltage open input | |
US11824349B2 (en) | Electrostatic discharge protection circuit | |
CN110828454A (zh) | 一种i/o esd电路 | |
CN101494376A (zh) | 静电放电防护电路 | |
CN114400993A (zh) | 一种具有双向过压保护的模拟开关电路 | |
JP4822686B2 (ja) | 保護回路及びこれを搭載した半導体集積回路 | |
KR100360717B1 (ko) | Cmos논리회로의 고장감지장치 | |
US20240106231A1 (en) | Protection circuit and semiconductor device | |
JP7468126B2 (ja) | 半導体装置 | |
CN117810945B (zh) | 电源反向保护电路、芯片及电子设备 | |
US20240163995A1 (en) | Fault Diagnosis Apparatus and Method | |
CN109936353B (zh) | 用于功率开关的多感测电路 | |
CN117613834A (zh) | 超低漏电的esd保护电路及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |