JP2005532576A5

JP2005532576A5 -

Info

Publication number: JP2005532576A5
Application number: JP2003571794A
Authority: JP
Filing date: 2003-02-25
Publication date: 2009-08-13
Anticipated expiration: 2023-02-25

Claims

（ａ）表面を有し、前記表面に複数の凹凸形状の加工部を含む基板を提供する工程と、
（ｂ）前記表面上に平坦化層を形成する工程であって、前記平坦化層が、エポキシ、アクリレート、ビニルエーテル、ポリエステル、ポリイミド、ビニル含有化合物、およびそれらの混合物の、ポリマー、モノマー、オリゴマー、およびそれらの混合物からなる群から選択される化合物を含む工程と、
（ｃ）前記平坦化層と部材の平坦面とを接触させて、前記平坦面の平坦性を前記平坦化層に転写し、前記接触の間または後に、前記平坦化層をキュアリングまたはハードニングする工程であって、平坦化され、キュアリングまたはハードニングされた平坦化層が後続の層の塗布が可能な全体的に平坦な表面を有する工程と、
（ｄ）前記平坦化層の全体的に平坦な表面上に一つ以上の中間層を形成する任意の工程と、
（ｅ）超小型電子の前駆体を作製するためのイメージング層を、前記中間層がある場合は前記中間層上に、前記中間層が無い場合は前記平坦化層の全体的に平坦な表面上に形成する工程と、
（ｆ）前記イメージング層にパターンを形成する工程と、
（ｇ）前記中間層がある場合は前記中間層と前記平坦化層とに前記パターンを転写する前記パターンの転写工程とを含み、
前記パターンの転写工程後に、前記基板の表面が、元々の凹凸の少なくとも一部を保持することを特徴とする超小型電子の前駆体を形成する方法。
さらに、前記平坦化層は、酸、酸発生剤、塩基、塩基発生剤、界面活性剤、光開始剤、熱開始剤、およびそれらの混合物からなる群から選択される成分を含む請求項１に記載の方法。
前記キュアリングまたはハードニングする工程は、前記平坦化層を実質的にキュアリングするために、十分な時間、前記平坦化層をＵＶ光にさらす、請求項１に記載の方法。
前記キュアリングまたはハードニングする工程は、前記平坦化層を十分にハードニングするために、十分な時間および温度で、前記平坦化層を加熱する、請求項１に記載の方法。
前記キュアリングまたはハードニング工程は前記平坦化層をそのＴ_ｇ以下に冷却する、請求項４に記載の方法。
前記加熱は、放射熱源を用いて前記平坦化層を加熱する、請求項４に記載の方法。
前記加熱は、赤外線加熱を使用して前記平坦化層を加熱する、請求項４に記載の方法。
工程（ｃ）の前記接触が、大気圧下で行われる請求項１に記載の方法。
工程（ｃ）の前記接触が、減圧下で行われる請求項１に記載の方法。
工程（ｃ）の前記接触が、高圧で行われる請求項１に記載の方法。
工程（ｃ）の前記接触が、人工的な雰囲気下で実行される請求項１に記載の方法。
前記接触工程が、１〜１，０００ｐｓｉの押圧力で行われる請求項１に記載の方法。
前記接触工程が、室温前後から３５０℃の温度で行われる請求項１に記載の方法。
前記接触工程が、１秒から１２０分の時間行われる請求項１に記載の方法。
１つ以上の中間層を含み、また、各々の中間層は全く金属を含まない請求項１に記載の方法。
前記イメージング層はフォトレジスト層を含み、
前記パターンの形成工程は、ＵＶ光で前記フォトレジスト層の一部を選択的に露光することを含み、
前記パターンの転写工程は、前記フォトレジスト層、前記中間層があれば当該中間層、および前記平坦化層を現像することを含む請求項１に記載の方法。
前記イメージング層はインプリント層を含み、
前記パターンの形成工程は、前記パターンの反転パターンを含む押圧面を有するネガと前記インプリント層とを接触させることを含み、
前記パターンの転写工程は、前記中間層があれば当該中間層と、前記平坦化層とを通して前記パターンをエッチングすることを含む請求項１に記載の方法。
前記パターンの形成工程は、イメージング層中にパターンをスタンピングして、スタンピングされたパターンを形成することを含み、
前記パターンの転写工程は、前記中間層があれば当該中間層と、前記平坦化層とを通して、前記パターンをエッチングすることを含む請求項１に記載の方法。
さらに、前記超小型電子の前駆体に対して少なくとも工程（ａ）〜（ｇ）のいくつかを繰り返す工程を含む請求項１に記載の方法。
マスク層、バリア層、および反射防止層からなる群から選択される、少なくとも１つの中間層を含む請求項１に記載の方法。
工程（ｃ）により、各々の基板の凹凸形状の加工部を全て覆う、２５０Å未満の凹凸形状を有する平坦化層を得る請求項１に記載の方法。
工程（ｃ）により、少なくとも二つの異なる形状密度領域が存在する、１０，０００μｍの基板表面の長さにわたって、６００Å未満の凹凸形状を有する平坦化層を得る請求項１に記載の方法。
表面とおよび該表面上に複数の凹凸形状の加工部を有する基板と、
前記表面上にある全体的に平坦なキュアリングまたはハードニングされた平坦化層であって、エポキシ、アクリレート、ビニルエーテル、ポリエステル、ポリイミド、ビニル含有化合物、およびそれらの混合物の、ポリマー、モノマー、オリゴマー、およびそれらの混合物からなる群から選択される化合物を含む構成物から形成される平坦化層と、
前記平坦化層上に設けられる１つ以上の任意の中間層と、および
前記中間層がある場合には当該中間層上、または、前記中間層が無い場合には前記平坦化層上にあるイメージング層とを含む組合体。
前記基板が、シリコンウェハ、化合物半導体ウェハ、ＳＯＩウェハ、ガラス基板、石英基板、有機ポリマー基板、複合材料基板、誘電体基板、金属基板、合金基板、シリコンカーバイド基板、シリコンナイトライド基板、サファイア基板、セラミック基板、および、耐熱性材料で形成された基板からなる群より選択される請求項２３に記載の組合体。
前記構成物が、さらに酸、酸発生剤、塩基、塩基発生剤、界面活性剤、光開始剤、熱開始剤、およびそれらの混合物からなる群から選択される成分を含む請求項２３に記載の組合体。
少なくとも１つの中間層を有する、マスク層、バリア層、および反射防止層からなる群から選択される請求項２３に記載の組合体。
前記平坦化層が０．１〜１０μｍの膜厚を有する請求項２３に記載の組合体。
前記組合体は、マイクロエレクトロメカニカルシステム構造であり、前記平坦化層は１〜１，０００μｍの膜厚を有する請求項２３に記載の組合体。
マスク層、バリア層、反射防止層からなる群から選択される、少なくとも１つの中間層を有する請求項２８に記載の組合体。
前記イメージング層が、フォトレジスト層、インプリント層、およびスタンピングされた層からなる群から選択される請求項２３に記載の組合体。
前記平坦化層が、１０，０００μｍの距離にわたって１０％未満の膜厚変化率を有する請求項２３に記載の組合体。
前記平坦化層が、各々の基板の凹凸形状の加工部を全て覆う、２５０Å未満の凹凸形状を有する請求項２３に記載の組合体。
前記平坦化層が、少なくとも二つの異なる形状密度領域が存在する、１０，０００μｍの基盤表面の長さにわたって、６００Å未満の凹凸形状を有する請求項２３に記載の組合体。
（ａ）表面を有し、前記表面上に複数の凹凸形状を含む基板を提供する工程と、
（ｂ）前記表面に平坦化層を形成する工程であって、前記平坦化層が、エポキシ、アクリレート、ビニルエーテル、ポリエステル、ポリイミド、ビニル含有化合物、および、それらの混合物の、ポリマー、モノマー、オリゴマー、およびそれらの混合物からなる群から選択される化合物を含む工程と、
（ｃ）前記平坦化層と部材の平坦面とを接触させて、前記平坦面の平坦性を前記平坦化層に転写し、前記接触の間または後に、前記平坦化層をキュアリングまたはハードニングする工程であって、平坦化され、キュアリングまたはハードニングされた平坦化層が後続の層の塗布が可能な全体的に平坦な表面を示す工程と、
（ｄ）１つ以上の実質的に金属を含まない中間層を前記平坦化層の全体的に平坦な表面上に形成する任意の工程と、
（ｅ）前記中間層がある場合には当該中間層の上に、前記中間層が無い場合には前記平坦化層の全体的に平坦な表面上に、超小型電子の前駆体を作製するためのイメージング層が設けられる工程と、
を含むことを特徴とする超小型電子の前駆体の製造方法。
（ａ）表面を有し、前記表面上に複数の凹凸形状を含む基板を提供する工程と、
（ｂ）前記表面に平坦化層を形成する工程であって、前記平坦化層が、エポキシ、アクリレート、ビニルエーテル、ポリエステル、ポリイミド、ビニル含有化合物、およびそれらの混合物の、ポリマー、モノマー、オリゴマー、およびそれらの混合物からなる群から選択される化合物を含む工程と、
（ｃ）前記平坦化層と部材の平坦面とを接触させて、前記平坦面の平坦性を前記平坦化層に転写し、前記接触の間または後に、前記平坦化層をキュアリングまたはハードニングする工程であって、平坦化され、キュアリングまたはハードニングされた平坦化層が後続の層の塗布が可能な全体的に平坦な表面を示す工程と、
（ｄ）１つ以上の中間層を前記平坦化層の全体的に平坦な表面上に形成する任意の工程と、
（ｅ）前記中間層がある場合には当該中間層の上に、前記中間層が無い場合には前記平坦化層の全体的に平坦な表面上に、超小型電子の前駆体を作製するためのイメージング層が設けられる工程と、
を含むことを特徴とする超小型電子の前駆体の製造方法。
表面と前記表面上に複数の凹凸形状とを有する超小型電子の基板と、
前記表面上に設けられ、全体的に平坦で、キュアリングまたはハードニングされた平坦化層であって、エポキシ、アクリレート、ビニルエーテル、ポリエステル、ポリイミド、ビニル含有化合物、およびそれらの混合物の、ポリマー、モノマー、オリゴマー、およびそれらの混合物からなる群から選択される化合物を含む組成物から形成される平坦化層と、
平坦化層上に設けられる、実質的に金属を含まない１つ以上の任意の中間層と、
前記中間層がある場合には前記中間層の上に、前記中間層が無い場合には前記平坦化層の上に設けられたイメージング層とを含むことを特徴とする組合体。
工程（ｃ）によって、膜厚が０．１〜１０μｍの平坦化層が得られる、請求項１に記載の方法。
工程（ｃ）によって、膜厚が０．１〜１０μｍの平坦化層が得られる、請求項３４に記載の方法。
工程（ｃ）によって、膜厚が０．１〜１０μｍの平坦化層が得られる、請求項３５に記載の方法。
前記平坦化層の膜厚が０．１〜１０μｍである、請求項３６に記載の組合体。
前記部材がオプティカルフラットを含む、請求項１に記載の方法。
前記部材がオプティカルフラットを含む、請求項３４に記載の方法。
前記部材がオプティカルフラットを含む、請求項３５に記載の方法。