JP2005531138A - 多層基板を備えた電子部品および電子部品の製造方法 - Google Patents

Abstract

本発明は、少なくとも１つのチップモジュール（ＣＢ）、特に音波で動作するフィルタおよび多層基板（ＭＳ）から成る、高度に集積された電子部品を提供する。多層基板は集積されたインピーダンス変換器（ＩＷ）およびその他の回路素子を含み、チップモジュールや個別の回路素子（ＳＥ）の支持体基板として用いられる。本発明の電子部品により、複数の信号処理機能をコンパクトな構造で実現し、特に多層基板上に配置されたチップモジュールのインピーダンスを特徴的な値から所定の値へ変更することができる。

Description

本発明はチップモジュール（特にフィルタ）と多層基板とを備えた電子部品、およびチップモジュールを多層基板上に実装する方法に関する。

電子部品は多層基板内に１つまたは複数のモノリシック集積回路を有しており、例えば移動無線通信端末機の種々の機能を満足する。

電子部品は例えばアンテナスイッチ、デュプレクサ、ディプレクサ、カプラなどの機能を実現することができる。

電子部品は集積回路のほか、１つまたは複数のチップモジュールおよび個別の回路素子を含むこともある。これらは多層基板の表面に集積回路素子とともに配置される。

こうした電子部品では、チップモジュールの出力側で対称な信号が得られるようにしなければならないことが多い。このために平衡非平衡変成器を直接にチップモジュールの構造体内に組み込んでもよいし、または非対称な入出力を有する素子とともにこれに後置接続した個別の素子から成る平衡非平衡変成器を使用してもよい。こうした平衡非平衡変成器はコンパクトな個別の素子として構成される。

高い集積度を達成するために、共通の誘電体基板の上、チップモジュールの前方または後方に機能ブロックを配置することができる。こうして、ＳＡＷフィルタがアンテナスイッチのスイッチング素子とともにセラミックの多層基板上に配置される場合、時間デュプレクスシステム、例えばＧＳＭ９００／１８００／１９００のためのフロントエンドモジュールが得られる。アンテナスイッチのスイッチング素子はここでは部分的に多層基板内に集積することもできる。

通過帯域の信号伝送を最適化するためには、チップモジュールの出力インピーダンスが後置接続された段の入力インピーダンスへ完全に適合されるか、またはチップモジュールの入力インピーダンスが前置接続された段の出力インピーダンスへ完全に適合されていなければならない。回路条件への適合化のためにチップモジュールは電気的適合化回路網を要する。これはインダクタンス、キャパシタンスおよび遅延線路を含んでおり、主としてモジュールのインピーダンスを外部条件に適合させるために用いられる。適合化回路網は個別の素子によって構成できることが知られており、ここでチップモジュールは個別の素子とともに配線板上にはんだ付けされる。

例えばセラミックから成る多層の支持体基板を備えたＳＡＷエレメントは集積された適合化素子を含んでおり、これはフリップチップ技術またはワイヤボンディングによって固定され電気的に接続されている。これについては米国特許第５４５９３６８号明細書を参照されたい。１つまたは複数のＳＡＷチップのほか、個別の受動回路素子または能動回路素子を支持体基板の表面に配置することもできる。ただしこうした素子の製造は複雑でコストもかかる。なぜならＳＡＷチップまたは前述の回路素子は種々の接続技術によって支持体基板に電気的に接続されるからである。

チップモジュールが例えば受信分岐内の低雑音増幅器ＬＮＡの前方に、または２つの低雑音増幅器のあいだに接続されている場合、発生する端子インピーダンスの値は通常５０Ω〜２００Ωである。段の前方および後方のインピーダンスが既知であれば、基本的には、入出力インピーダンスが必要な値に相応するチップモジュールを実現することができる。従来周知のチップモジュールでは、設定された入出力インピーダンス（例えば２５Ω、５０Ω、２００Ω）の異なるアプリケーションごとに部品全体を全く新たに開発しなければならなかった。ただし使用可能な端子インピーダンスの範囲は、特にＳＡＷ素子では、制限されていることが多い。

また個別の回路素子によって構成される外部のインピーダンス変換器を利用することもできる。この場合には必要スペースが増大する。さらに接続位置が必要となるため構造全体の信頼性が低下する。

本発明の課題は、チップモジュール、これに電気的に接続された多層基板、およびインピーダンス変換器を含む、高度に集積された電子部品を提供することである。

この課題は請求項１の特徴部分の構成を有する電子部品により解決される。本発明の有利な実施形態は従属請求項から得られる。

本発明では、ａ）多層基板と、ｂ）外部コンタクトを備えた少なくとも１つのチップモジュールとを含み、ｃ）多層基板内に少なくとも１つのインピーダンス変換器がモノリシックに集積されている電子部品を提供する。ここで、少なくとも１つのチップモジュールは多層基板の表面に配置されており、集積されたインピーダンス変換器と電気的に接続されている。

チップモジュールとはここではエレクトロニクス構造体を備えた“ベアチップ”、またはこうした構造体とチップとがともにケーシングに封入されたチップのことであると理解されたい。

インピーダンス変換器とは、本発明においては、インピーダンス変換を行う、つまり、チップモジュールのタイプごとに異なる特徴的なインピーダンス実際値を所定の目標値へ変更する電子回路のことであると理解されたい。このときインピーダンス実際値と目標値とのあいだに大きな差があるケース（５０Ωから２００Ωへのインピーダンス逓倍化）ばかりでなく、１００％よりも小さい差（ただし５％以上）を有するケース（４６Ωから５０Ωへのインピーダンス変更）もある。本発明では、インピーダンス適合化とは最大５％の所望のインピーダンス変更、例えば製造誤差を適合化して補償することであると理解されたい。

本発明の電子部品の利点は、インピーダンス変換に必要なインピーダンス変換器が従来の手段のように配線板上に配置されるのではなく、多層基板内に組み込まれ、この多層基板がチップモジュールを支持するということにある。このように配置すると、垂直方向で集積を行えるため、全必要面積が特に小さくて済む。多層基板およびその内部に組み込まれたインピーダンス変換器を含むコンパクトなブロックにより、必要なインピーダンス変換が保証され、また規格通りに予成形可能である。このブロックは規格通りに製造すべきチップモジュールの特徴的なインピーダンス実際値を簡単かつ迅速に必要な別のインピーダンス出力値へ変換することができる。これによりチップモジュール全体の新たな開発、ひいてはそれにかかる時間およびコストの損失を節約することができる。

有利な実施形態では、本発明の電子部品はさらに１つまたは複数の個別の受動回路素子または能動回路素子を含む。これらの回路素子は多層基板の表面に配置されている。

個別の受動回路素子または能動回路素子は、高周波数スイッチ、適合化回路、アンテナスイッチ、ダイオードスイッチ、トランジスタスイッチ、ハイパスフィルタ、ローパスフィルタ、帯域通過フィルタ、帯域阻止フィルタ、電力増幅器、プリアンプ、ＬＮＡ、ディプレクサ、デュプレクサ、カプラ、方向性カプラ、メモリエレメント、平衡非平衡変成器、ミキサまたは発振器のうち少なくとも一部の回路を形成する。

集積回路素子は例えば、本発明の電子部品がデュプレクサとして構成されている場合、その送受信分岐において、アンテナと帯域通過フィルタとのあいだの電気的な接続を実現する。これは一般に電気的なフィルタ特性を改善し、特に受信ポートと送信ポートとの分離に用いられる。

集積回路素子は有利には多層のセラミック、例えばＬＴＴＣセラミクス（低温焼結セラミクス）の層内に配置される。この種のＬＴＴＣセラミクスによりネットワークエレメントの高い集積密度が得られる。これに代えて多層基板がＨＴＣＣ（高温焼結セラミクス）、シリコン、その他の半導体（例えばＧａＡｓ、ＳｉＧｅ，ケイ素酸化物、他の酸化物）または有機材料（例えばラミネート、プラスティック）から成る層を含むように構成してもよい。

多層基板は上面の内部電気端子および下面の外部電極を有する。内部電気端子は多層基板を少なくとも１つのチップモジュールまたは場合により少なくとも１つの個別の回路素子にコンタクトするために用いられる。外部電極はチップモジュールと外部の配線板（例えば端末機の配線板）との電気的な接続を形成するために用いられる。

以下に本発明を実施例および図に即して詳細に説明する。図は説明のためのもので縮尺通りには示されていない。図中同じ素子には同じ参照番号を付してある。

図１のＡには本発明の電子部品の基本的構造の概略的な断面図が示されており、Ｂには本発明の電子部品を上から見た平面図が示されている。図２にはコイルおよびコンデンサを集積した本発明の電子部品の有利な実施例が示されている。

図１のＡの電子部品は多層基板ＭＳを備えた多層エレメントとして構成されており、多層基板の表面に少なくとも１つのチップモジュールＣＢが配置されている。チップモジュールはエレクトロニクス構造体を有するベアチップであってもよいし、ケーシングＧＥを備えたチップであってもよい。チップモジュールは集積された受動回路素子または能動回路素子を備えた多層基板を含んでいてもよい。

受動回路素子または能動回路素子とは、本発明においては、特にインダクタンス、キャパシタンス、遅延線路、抵抗、ダイオードまたはトランジスタであると理解されたい。個別の受動回路素子または能動回路素子はさらに、コンパクトなユニットにまとめられたこれらの素子の任意の組み合わせを含むこともある。

ベアチップとして構成されたチップモジュールはボンディングワイヤまたはフリップチップ技術で多層基板上に固定され、またその内部に組み込まれた回路素子と電気的に接続されている。チップモジュールの外部コンタクトＡＥはさらにＳＭＤ（表面実装デバイス）コンタクトであってもよい。

チップモジュールは音響表面波または音響バルク波で動作する１つまたは複数のレゾネータを含むことができる。これはＳＡＷレゾネータ（表面波共振器）またはＦＢＡＲ（薄膜バルク波共振器）と称される。

チップモジュールは１つまたは複数のフィルタ回路（フィルタチップ）を備えたチップ、例えばＳＡＷフィルタなどのＳＡＷ素子、ＢＡＷフィルタ、ＬＣチップフィルタ、ストリップラインフィルタまたはマイクロ波セラミックフィルタなどであってもよい。

少なくとも１つのチップモジュールＣＢは多層基板ＭＳ内に集積されたインピーダンス変換器ＩＷと電気的に接続されている。多層基板はさらに少なくとも１つの別の集積回路素子を含む。前述の複数の集積回路素子は、高周波数スイッチ、適合化回路、アンテナスイッチ、ダイオードスイッチ、トランジスタスイッチ、ハイパスフィルタ、ローパスフィルタ、帯域通過フィルタ、帯域阻止フィルタ、電力増幅器、ＬＮＡ、プリアンプ、ディプレクサ、カプラ、方向性カプラ、メモリエレメント、平衡非平衡変成器、ミキサまたは発振器などの回路の一部を形成することができる。

ここで、集積された回路素子は、有利には、周知の手段で多層基板の個々の層内、層上または層間の導体路または任意に成形された金属面として、垂直方向のスルーコンタクトＤＫとして、またはこれらの組み合わせとして構成される。多層基板の表面に集積された回路素子の一部、例えば適合化回路の少なくとも一部は、後の微調整のために構成されている。これは例えば存在している導体路を部分的に除去したり、個別の回路素子を後から加えたりすることによって行われる。

多層基板の表面に配置された複数のチップモジュールは共通のインピーダンス変換器および共通の適合化回路を有するか、または個別のインピーダンス変換器または個別の適合化回路を有する。

多層基板の層は例えばセラミック、シリコン、酸化物（ケイ素酸化物）または有機材料を含む。

本発明の電子部品の外部電極ＡＥ１は多層基板の下面に配置されたＳＭＤコンタクトである。

さらに図１Ａでは多層基板ＭＳの上面に少なくとも１つの個別の受動回路素子または能動回路素子ＳＥが配置されている。

図１Ｂの平面図では、２つのチップモジュールＣＢ１，ＣＢ２および３つの個別の回路素子ＳＥ１〜ＳＥ３を備えた本発明の電子部品が示されている。個別の回路素子は電極ＥＬを有する。

本発明の電子部品は１つまたは複数の信号入力側および信号出力側を有する。ここで各信号入力側および信号出力側は対称であっても非対称であってもよい。信号入力側および信号出力側が対称である場合には、別の基本素子としてコイルおよび／またはコンデンサが２つの対称な信号線路のあいだに加えられる。

本発明の別の有利な実施例では、ケーシングに収容されたチップモジュール（例えばＳＡＷチップ：ＳＡＷフィルタとも称される）が集積されたインピーダンス変換器を含む多層基板（例えばＬＴＣＣまたはＨＴＣＣの多層セラミクス）の表面上に設けられている。インピーダンス変換器は直列インダクタンスから成っており、これはチップモジュールまたはＳＡＷフィルタの出力側に接続され、かつＳＡＷフィルタと多層基板の下面の外部電極とを接続している。外部電極は電子部品全体を配線板にはんだ付けするために用いられる。直列インダクタンスは図２に示されているようなパターニングされた導体路または導体路セクションＬＡによって実現され、チップモジュールまたはＳＡＷフィルタをはんだ付けするのに適した電気コンタクト（チップモジュールの外部電極）の下方に存在する。導体路は多層基板の誘電体層によって相互に分離されている。ここで図２の左方に示されている個々の導体レベルＬＥの導体路はスルーコンタクトＤＫを介して相互に接続されており、連続したコイル巻線を形成している。チップモジュールまたはＳＡＷフィルタは有利にはモジュールの外部電極が直接に多層基板の下面の外部電極ＡＥ１の上方に位置するように配置される。コイル巻線は、チップモジュールが音波で動作するものである場合、有利にはチップモジュールの下方に配置され、これが活性のフィルタ構造体の直接下方に位置しないようにされる。なぜならそうでないと望ましくない電磁的結合が生じて、電子部品の特性を損なってしまうからである。このためインピーダンス変換器のうち集積された他の素子、特に多層基板の最上層は、チップモジュールの活性の構造体の下方ではなく、外部コンタクトの下方に配置しなくてはならない。

多層基板の最下層に存在するアース保護層ＧＳはその上に位置する直列インダクタンスの巻線に対するキャパシタンスを形成している。直列インダクタンスはコイルである。これによりミラー電流が誘導され、この電流が集積されたコイルのインダクタンス値を低下させる。コイルと下方の保護層とのあいだに充分な距離を設ければ（例えば導体路の幅が１００μｍのとき少なくとも１５０μｍ懸隔すれば）、大きなインダクタンス値を得ることができる。

図２に示されている本発明の電子部品の実施例では、電子部品の出力インピーダンスが高い値から低い値へ変換される。基本となる回路はチップモジュールの出力側に接続された直列インダクタンス（コイル）およびアースに接続されたコンデンサを含む。アースに接続されたコンデンサは次のように形成される。まず線路がチップモジュール側のコイル端子の箇所で分岐される。この線路の大部分はスルーコンタクトＤＫ１で構成されているので、多層基板でみるとこの線路は垂直に下方へ延在しており、端部で金属プレートＭＰに達している。金属プレートＭＰは例えば唯一の誘電体層を介してアース保護層ＧＳから分離されており、アース保護層とともにコンデンサＫを形成している。コンデンサＫは説明のためのみの参照記号である。

本発明の別の実施例では、チップモジュールは対称の出力側を有する。ここで対称の出力側の２つのコンタクトは有利には直接に、または多層基板の下面の相応の外部電極を介して対称に位置している。集積されたコイル（直列インダクタンス）は集積されたインピーダンス変換器の構成素子であり、多層基板内で対称にまたは角度をずらした対称の状態で（verschiebungssymmetrisch）巻き回されている。

チップモジュールの対称の出力側の２つのコンタクトのあいだで多層基板内にキャパシタンスが接続されている。ここで前述のコンタクトはスルーコンタクトを介して下方に平行に配置された金属プレートに接続される。

別の実施例では集積されたインピーダンス変換器がアースへ接続されたコイルを含む。ここでコイルの端部は一方では例えば多層基板の下方に配置されたアース保護層に接続されており、他方ではスルーコンタクトを介してチップモジュールの外部電極に接続されている。

多層基板の表面に配置された少なくとも１つのチップモジュールＣＢおよび複数の回路素子ＳＥは封止材料、例えばエポキシドベースの注型用樹脂を有するグローブトップによって機械的に安定化することができる。

本発明の電子部品の断面図および平面図である。 コイルおよびコンデンサを集積した本発明の電子部品の有利な実施例を示す図である。

Claims (29)

1. 多層基板（ＭＳ）と外部コンタクト（ＡＥ）を備えた少なくとも１つのチップモジュール（ＣＢ）とを含み、
   少なくとも１つのチップモジュール（ＣＢ）が多層基板（ＭＳ）の表面に配置されている
   電子部品において、
   多層基板（ＭＳ）内に集積された少なくとも１つのインピーダンス変換器（ＩＷ）が配置されており、
   少なくとも１つのチップモジュール（ＣＢ）と集積された少なくとも１つのインピーダンス変換器（ＩＷ）とが電気的に接続されている
   ことを特徴とする電子部品。
2. 少なくとも１つのチップモジュール（ＣＢ）の外部コンタクト（ＡＥ）はＳＭＤコンタクトである、請求項１記載の電子部品。
3. 多層基板（ＭＳ）はインピーダンス変換器のほかに集積された少なくとも１つの別の受動回路素子または能動回路素子を含む、請求項１または２記載の電子部品。
4. 少なくとも１つのチップモジュール（ＣＢ）は少なくとも１つのフィルタ回路を含む、請求項１から３までのいずれか１項記載の電子部品。
5. 少なくとも１つのチップモジュール（ＣＢ）は少なくとも１つの表面波で動作する共振器を含む、請求項１から４までのいずれか１項記載の電子部品。
6. 少なくとも１つのチップモジュール（ＣＢ）は少なくとも１つのバルク波で動作する共振器を含む、請求項１から５までのいずれか１項記載の電子部品。
7. 少なくとも１つのチップモジュール（ＣＢ）はマイクロ波セラミックフィルタである、請求項１から６までのいずれか１項記載の電子部品。
8. 少なくとも１つのチップモジュール（ＣＢ）はＬＣチップフィルタである、請求項１から７までのいずれか１項記載の電子部品。
9. 少なくとも１つのチップモジュール（ＣＢ）はストリップラインフィルタである、請求項１から８までのいずれか１項記載の電子部品。
10. 少なくとも１つの個別の受動回路素子または能動回路素子（ＳＥ）が多層基板（ＭＳ）の表面に配置されている、請求項１から９までのいずれか１項記載の電子部品。
11. 多層基板の表面に配置された少なくとも１つの個別の回路素子（ＳＥ）は高周波数スイッチ、適合化回路、インピーダンス変換器、アンテナスイッチ、ダイオードスイッチ、ハイパスフィルタ、ローパスフィルタ、帯域通過フィルタ、帯域阻止フィルタ、電力増幅器、ディプレクサ、デュプレクサ、カプラ、方向性カプラ、メモリエレメント、平衡不平衡変成器またはミキサの少なくとも一部を形成している、請求項１から１０までのいずれか１項記載の電子部品。
12. 多層基板の表面に配置された少なくとも１つの個別の回路素子（ＳＥ）は高周波数スイッチ、デュプレクサまたはディプレクサの少なくとも一部を形成しており、少なくとも１つのチップモジュール（ＣＢ）とアンテナとを接続している、請求項１から１１までのいずれか１項記載の電子部品。
13. 多層基板内に組み込まれた少なくとも１つの回路素子は高周波数スイッチ、適合化回路、アンテナスイッチ、ダイオードスイッチ、ハイパスフィルタ、ローパスフィルタ、帯域通過フィルタ、帯域阻止フィルタ、電力増幅器、ディプレクサ、デュプレクサ、カプラ、方向性カプラ、メモリエレメント、平衡不平衡変成器またはミキサの少なくとも一部を形成している、請求項１から１２までのいずれか１項記載の電子部品。
14. 多層基板内に組み込まれた適合化回路の少なくとも一部は後の微調整のために１つまたは複数の導体路として多層基板の表面に設けられている、請求項１３記載の電子部品。
15. 多層基板（ＭＳ）は複数の適合化回路を含む、請求項１から１４までのいずれか１項記載の電子部品。
16. 多層基板（ＭＳ）はセラミック層を含む、請求項１から１５までのいずれか１項記載の電子部品。
17. 多層基板（ＭＳ）はシリコンまたはケイ素酸化物から成る層を含む、請求項１から１６までのいずれか１項記載の電子部品。
18. 多層基板（ＭＳ）は有機材料、例えばプラスティックまたはラミネートから成る層を含む、請求項１から１７までのいずれか１項記載の電子部品。
19. 少なくとも１つのチップモジュール（ＣＢ）の少なくとも１つの入力側および／または少なくとも１つの出力側は非対称の信号を供給するために用いられる、請求項１から１８までのいずれか１項記載の電子部品。
20. 少なくとも１つのチップモジュール（ＣＢ）の少なくとも１つの入力側および／または少なくとも１つの出力側は対称の信号を供給するために用いられる、請求項１から１９までのいずれか１項記載の電子部品。
21. 少なくとも１つのチップモジュール（ＣＢ）のアース端子は少なくとも部分的に多層基板内に組み込まれた適合化回路を介して電子部品全体の基準電位へ接続されており、適合化回路はコイル、コンデンサまたは線路セクションから選択された少なくとも１つの素子を含む、請求項１から２０までのいずれか１項記載の電子部品。
22. 少なくとも１つのチップモジュール（ＣＢ）および多層基板の表面に配置された少なくとも１つの個別の回路素子（ＳＥ）はＳＭＤ素子（Surface Mounted Design Element）である、請求項１から２１までのいずれか１項記載の電子部品。
23. 少なくとも１つのチップモジュール（ＣＢ）は外部コンタクト（ＡＥ）を備えたケーシングを含む、請求項１から２２までのいずれか１項記載の電子部品。
24. 少なくとも１つのチップモジュール（ＣＢ）はワイヤボンディングにより多層基板（ＭＳ）に接続されている、請求項１から２３までのいずれか１項記載の電子部品。
25. 少なくとも１つのチップモジュール（ＣＢ）はフリップチップ技術により多層基板（ＭＳ）に接続されている、請求項１から２３までのいずれか１項記載の電子部品。
26. 請求項２３から２５までのいずれか１項記載の電子部品の製造方法において、
    チップをケーシング（ＧＥ）内へ組み込むステップと、
    該ケーシングを多層基板（ＭＳ）に実装するステップとを有する
    ことを特徴とする電子部品の製造方法。
27. 少なくとも１つの個別の回路素子（ＳＥ）を多層基板（ＭＳ）の表面に実装する、請求項２６記載の方法。
28. 少なくとも１つのチップモジュール（ＣＢ）と少なくとも１つの回路素子（ＳＥ）とを同じ手段で多層基板（ＭＳ）の表面へ固定する、請求項２７記載の方法。
29. 多層基板の表面に配置された少なくとも１つのチップモジュール（ＣＢ）または少なくとも１つの回路素子（ＳＥ）を封止材料により機械的に安定化する、請求項２６から２８までのいずれか１項記載の方法。

Images