JP5170174B2 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
JP5170174B2
JP5170174B2 JP2010145988A JP2010145988A JP5170174B2 JP 5170174 B2 JP5170174 B2 JP 5170174B2 JP 2010145988 A JP2010145988 A JP 2010145988A JP 2010145988 A JP2010145988 A JP 2010145988A JP 5170174 B2 JP5170174 B2 JP 5170174B2
Authority
JP
Japan
Prior art keywords
wiring
layer
signal
pattern
balun
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010145988A
Other languages
English (en)
Other versions
JP2012010224A (ja
Inventor
淳也 嶋川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010145988A priority Critical patent/JP5170174B2/ja
Priority to CN201110190849.6A priority patent/CN102437435B/zh
Priority to US13/169,095 priority patent/US8797117B2/en
Publication of JP2012010224A publication Critical patent/JP2012010224A/ja
Application granted granted Critical
Publication of JP5170174B2 publication Critical patent/JP5170174B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Balance/unbalance networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H5/00—One-port networks comprising only passive electrical elements as network components

Description

本発明は、ベースバンド信号をＲＦ信号に変調する変調回路部と、ＲＦ信号をベースバンド信号に復調する復調回路部とを有するＩＣが実装された基板を備えるモジュールに関する。
従来、ＬＴＣＣ（Low Temperature Co-fired Ceramic：低温同時焼結セラミック）基板や多層樹脂基板などの基板表面にＩＣが実装され、基板内部にＩＣと接続されるバランやフィルタなどの電気回路が設けられたモジュールが知られている（例えば、特許文献１参照）。図４（ａ）に示すモジュール５００では、多層基板５０１の主面にＩＣ５０２や各種実装部品５０３が実装され、多層基板５０１内部の所定領域にコイル５０４やコンデンサ５０５、バラン５０６、フィルタ５０７など電気回路が設けられている。
図４（ｂ）に示すように、バラン５０６は、多層基板５０１の層Ｌ０〜層Ｌ１２に設けられており、層Ｌ６〜層Ｌ１２にその主要部が形成されている。すなわち、層Ｌ１０および層Ｌ１１に、図示省略するアンテナ端子から入力されて所定のフィルタ処理などが施された不平衡な状態のＲＦ信号が入力される不平衡側配線パターン５０８が設けられ、層Ｌ９に不平衡側配線パターン５０８と電磁結合してＩＣ５０２に平衡な状態に変換されたＲＦ信号を出力する平衡側配線パターン５０９が設けられてバラン５０５が形成されている。
不平衡側配線パターン５０８は、層Ｌ１０に設けられたコイルパターン５０８ａおよびコイルパターン５０８ｂが、ビアホール内部に導体ペーストが充填された層間接続導体（ビア導体）を介して層Ｌ１１に形成された配線パターンにより接続されて形成されている。そして、コイルパターン５０８ａが、層Ｌ０〜層Ｌ９に形成された層間接続導体５１０ａを介して入力端子５１０と接続される。
平衡側配線パターン５０９は、層Ｌ９に形成されたコイルパターン５０９ａおよびコイルパターン５０９ｂにより形成されている。そして、コイルパターン５０９ａが、層Ｌ０〜層Ｌ８に形成された層間接続導体５１１ａを介して出力端子５１１に接続され、コイルパターン５０９ｂが、層Ｌ０〜層Ｌ８に形成された層間接続導体５１２ａを介して出力端子５１２に接続されて、図４（ｃ）の等価回路で示されるバラン５０６が形成される。
また、図４（ａ）に示すように、フィルタ５０７は、多層基板５０１の層Ｌ０〜層Ｌ６にバラン５０６に隣接して設けられており、フィルタ５０７により、アンテナ端子から入力されるＲＦ信号に所定の信号処理が施される。なお、図４は従来のモジュール５００の一例を示す図であって、（ａ）は断面図、（ｂ）はバラン５０７を形成する配線パターンを説明するための図、（ｃ）はバラン５０６の等価回路を示す図である。
特開２００７−２４３５５９号公報（段落［００２５］〜［００２７］、図１，７，８など）
ところで、バラン５０６の平衡側配線パターン５０９から出力される平衡な状態のＲＦ信号が出力端子５１１，５１２を介してＩＣ５０２に入力されるが、平衡側配線パターン５０９と出力端子５１１，５１２とを電気的に接続する層間接続導体５１１ａ，５１２ａ（接続配線）が形成されている層Ｌ０〜層Ｌ８には、フィルタ５０７や各種電気回路５０４，５０５が層間接続導体５１１ａ，５１２ａに隣接して設けられている。したがって、フィルタ５０７や各種電気回路５０４，５０５を形成する配線パターンと層間接続導体５１１ａ，５１２ａとが電磁結合することにより、アンテナ端子からフィルタ５０７や各種電子回路５０４，５０５に流入したノイズ信号が層間接続導体５１１ａ，５１２ａに伝搬してＩＣ５０２に流入し、ＩＣ５０２が流入したノイズ信号により誤動作するおそれがあった。
この発明は、上記した課題に鑑みてなされたものであり、基板に実装されたＩＣにＲＦ信号に含まれるノイズ信号が流入するのを防止することを目的とする。
上記した目的を達成するために、本発明のモジュールは、ベースバンド信号をＲＦ信号に変調する変調回路部と、ＲＦ信号をベースバンド信号に復調する復調回路部とを有するＩＣが実装された基板を備えるモジュールにおいて、前記基板は、上面側に前記ＩＣが配置された第１の配線層と、前記第１の配線層の下面側に配置された第２の配線層と、前記第１の配線層と前記第２の配線層との間に配置された絶縁体層とを含み、前記第１の配線層には、ベースバンド信号用配線パターンが設けられ、前記第２の配線層には、ＲＦ信号用配線パターンが設けられて、前記絶縁体層の一方の面には、ほぼ全面に渡る平板状の接地電極パターンが設けられており、前記第２の配線層には、前記ＲＦ信号用配線パターンにより少なくともバランが形成され、前記バランを形成する前記ＲＦ信号用配線パターンの少なくとも一部は、上面視で前記ＩＣのＲＦ端子と前記バランの平衡側端子とを電気的に接続する接続配線を囲んで前記第２の配線層の上面側に形成されるとともに、整合回路がさらに設けられ、前記整合回路は、上面視において前記バランを形成する前記ＲＦ信号用配線パターンに囲まれて配置されており、前記ＲＦ端子と前記平衡側端子とは前記整合回路を介して前記接続配線により接続されていることを特徴としている（請求項１）。
また、前記第２の配線層の上面側に前記接続配線を囲んで形成される前記バランの前記ＲＦ信号用配線パターンは、前記バランの平衡側配線パターンであるとよい（請求項２）。
また、前記ＲＦ信号用配線パターンによる前記バランの不平衡側配線パターンは、前記平衡側配線パターンよりも下面側に形成されているのが望ましい（請求項３）。
請求項１の発明によれば、ベースバンド信号をＲＦ信号に変調する変調回路部と、ＲＦ信号をベースバンド信号に復調する復調回路部とを有するＩＣが基板の上面に実装されているが、基板の上面側に配置された第１の配線層には、ベースバンド信号用配線パターンが設けられ、基板の下面側に配置された第２の配線層には、ＲＦ信号用配線パターンが設けられて、第１の配線層と第２の配線層との間に配置された絶縁体層の一方の面には、ほぼ全面に渡る平板状の接地電極パターンが設けられている。したがって、絶縁体層の一方の面に設けられた接地電極パターンが電磁シールドとして機能するため、第１の配線層に設けられたベースバンド信号用配線パターンと、第２の配線層に設けられたＲＦ信号用配線パターンとが電磁結合して、ＲＦ信号用配線パターンを伝搬するＲＦ信号に含まれるノイズ信号がベースバンド信号用配線パターンに伝搬してＩＣに流入することを防止することができる。
また、第２の配線層には、ＲＦ信号用配線パターンにより少なくともバランが形成され、基板上面に実装されたＩＣのＲＦ端子とバランの平衡側端子とが接続配線により電気的に接続されているが、バランを形成するＲＦ信号用配線パターンの少なくとも一部は、上面視でＩＣとバランとの接続配線を囲んで第２の配線層の上面側に形成されているため、接続配線を囲むバランの配線パターンが電磁シールドとして機能し、バランに隣接して第２の配線層に設けられた各種電気回路、例えばフィルタ回路を形成するＲＦ信号用配線パターンを伝搬するＲＦ信号に含まれるノイズ信号が、ＩＣとバランとの接続配線に伝搬するのを防止することができ、これにより、基板に実装されたＩＣにＲＦ信号に含まれるノイズ信号が流入するのを防止することができる。さらに、第２の配線層には、インピーダンス整合や位相調整を行う整合回路がさらに設けられており、ＩＣのＲＦ端子とバランの平衡側端子とは整合回路を介して接続配線により接続されているが、整合回路は、上面視においてバランを形成するＲＦ信号用配線パターンに囲まれているため、整合回路を囲むバランの配線パターンが電磁シールドとして機能し、ＩＣのＲＦ端子に直接接続される整合回路にアンテナ端子を介して入力されるＲＦ信号に含まれるノイズ信号が伝搬してＩＣにノイズ信号が流入するのを防止することができる。
請求項２の発明によれば、第２の配線層の上面側に接続配線を囲んで形成されるＲＦ信号用配線パターンは、平衡な状態のＲＦ信号を基板上面に実装されたＩＣに出力するバランの出力側の平衡側配線パターンであるため、基板上面に実装されたＩＣに最も近い第２の配線層の上面側に、ＩＣとバランとの接続配線を囲むように出力側の平衡側配線パターンを容易に形成することができるので実用的である。
請求項３の発明によれば、ＲＦ信号用配線パターンによるバランの不平衡側配線パターンを、平衡側配線パターンよりも下面側に形成することで、不平衡側配線パターンに不平衡な状態のＲＦ信号を入力する不平衡側のＲＦ信号用配線パターンと、ＩＣとバランとの接続配線との距離を遠くして、接続配線を介してＩＣに不平衡側のＲＦ信号用配線パターンからノイズ信号が伝搬するのを抑制することができる。
本発明のモジュールの一実施形態のブロック図である。 図１のモジュールの回路構成を示す図である。 図１のモジュールの平面図であって、（ａ）〜（ｈ）はそれぞれ第２の配線層が備える複数の層の平面図であり、（ｉ）は絶縁体層の平面図であり、（ｊ）は第１の配線層の平面図である。 従来のモジュールの一例を示す図である。
本発明のモジュールの一実施形態について、図１〜図３を参照して説明する。図１は本発明のモジュールの一実施形態のブロック図である。図２は図１のモジュールの回路構成を示す図である。図３は図１のモジュールの平面図であって、（ａ）〜（ｈ）はそれぞれ第２の配線層が備える複数の層の平面図であり、（ｉ）は絶縁体層の平面図であり、（ｊ）は第１の配線層の平面図である。
（構成）
図１に示すように、モジュール１は、ベースバンド信号をＲＦ信号に変調する変調回路部と、ＲＦ信号をベースバンド信号に復調する復調回路部とを有するＩＣ２が実装された基板３を備えており、無線ＬＡＮ規格やＢｌｕｅｔｏｏｔｈ（登録商標）規格の無線通信機器（図示省略）のマザーボードＭＢに実装される。
ＩＣ２は、無線通信機器において使用されるベースバンド信号を搬送波としてのＲＦ信号に変調する機能と、受信した搬送波としてのＲＦ信号をベースバンド信号に復調する機能とを有し、図１に示すブロック図では、アンテナ端子ＡＮＴを介して入力されたＲＦ信号が、無線通信機器で使用されるベースバンド信号に復調される機能が図示されている。
基板３は、複数のセラミックグリーンシートが積層、焼成されることにより形成されており、上面側にＩＣ２が配置された第１の配線層４と、第１の配線層の下面側に配置された第２の配線層５と、第１の配線層４と第２の配線層５との間に配置された絶縁体層
６とを含んでいる。
第１の配線層４には、ベースバンド信号を処理するためにベースバンド信号用配線パターンにより形成された種々のベースバンド信号用回路７が設けられている。そして、ベースバンド信号用回路７とマザーボードＭＢの信号ラインとは基板３に内蔵された配線電極やビア導体などの接続配線８を介して接続される。第２の配線層５には、ＲＦ信号用配線パターンにより形成されるバラン９やフィルタ回路１０、整合回路１１などの、ＲＦ信号を処理するための種々のＲＦ信号用回路が設けられている。
また、絶縁体層６の一方の面には、ほぼ全面に渡る平板状の接地電極パターンＧＮＤａが設けられている。なお、絶縁体層６に設けられた接地電極パターンＧＮＤａは、第１の配線層４に設けられたベースバンド信号用回路７の接地電極として使用される。
図２に示すように、フィルタ回路１０は、ハイパスフィルタ（ＨＰＦ）で構成されており、コイルＬ１と片端が接地されたコンデンサＣ３とで構成されるＬＣ直列回路と、コイルＬ２と片端が接地されたコンデンサＣ４とで構成されるＬＣ直列回路とをコンデンサＣ１で接続することで形成される。
バラン９は、それぞれＲＦ信号用配線パターンにより形成される平衡側配線パターン９ａと不平衡側配線パターン９ｂとを有し、平衡側配線パターン９ａは、第２の配線層５の上面側に形成され、不平衡側配線パターン９ｂは、平衡側配線パターン９ａよりも下面側に形成される。また、平衡側配線パターン９ａは、コイルパターンＢＬ２とコイルパターンＢＬ３とにより形成され、不平衡側配線パターン９ｂは、コイルパターンＢＬ１とコンデンサＣ５，Ｃ６とにより形成されている。なお、コンデンサＣ５，Ｃ６は、キャパシタンスを調整してコイルパターンＢＬ１の線路長を調整するために設けられている。
整合回路１１は、バラン９の平衡側端子Ｐ３，Ｐ４と、ＩＣ２のＲＦ端子ＴＸＡ，ＴＸＢとの間のインピーダンス整合や位相の調整を行うものであって、コイルＬ３，Ｌ４により形成されている。そして、バラン９の平衡側端子Ｐ３とＩＣ２のＲＦ端子ＴＸＡとが整合回路１１のコイルＬ３を介して接続配線１２により電気的に接続され、バラン９の平衡側端子Ｐ４とＩＣ２のＲＦ端子ＴＸＢとが整合回路１１のコイルＬ４を介して接続配線１３により電気的に接続される。
なお、後で図３（ｅ）〜（ｈ）を参照して説明するように、バラン９の平衡側配線パターン９ａを形成するコイルパターンＢＬ２，ＢＬ３および不平衡側配線パターン９ｂを形成するコイルパターンＢＬ１は、整合回路１１を形成するコイルＬ３，Ｌ４と、ＩＣ２のＲＦ端子ＴＸＡ，ＴＸＢおよびバラン９の平衡側端子Ｐ３，Ｐ４を電気的に接続する接続配線１２，１３とを、上面視において囲んで形成されている。
また、バラン９の平衡側配線パターン９ａを形成するコイルパターンＢＬ２，ＢＬ３それぞれの一端に平衡側端子Ｐ３，Ｐ４が設けられ、他端には電源Ｖｄｄが接続されており、これにより、接続配線１２，１３およびＲＦ端子ＴＸＡ，ＴＸＢを介してＩＣ２に電源Ｖｄｄが供給される。
（製造方法）
次に、図１のモジュール１の製造方法の一例についてその概略を説明する。この実施形態のモジュール１は、図３（ａ）〜（ｈ）に示す第２の配線層５を形成する各層２０〜２７と、図３（ｉ）に示す絶縁体層６を形成する層２８と、図３（ｊ）に示す第１の配線層４を形成する層２９とを成す複数枚のグリーンシートが層２０〜層２９の順に積層されて低温焼成されることにより形成された基板３の上面にＩＣ２が実装されることにより形成される。なお、第１の配線層４は、複数枚のグリーンシートが積層されることにより内部にベースバンド信号用回路７が設けられた多層構造であるが、この実施形態では、第１の配線層４を形成する層２９についての詳細な説明は省略する。
まず、所定形状に形成されたグリーンシートに、レーザなどでビアホールを形成し、内部に導体ペーストを充填することにより層間接続用のビア孔（ビア導体）が形成され、ＡｇやＣｕなどの導体ペーストにより所定のパターンが印刷されて、基板３の各層２０〜２９を形成するための複数枚のグリーンシートが準備される。なお、それぞれのグリーンシートには、一度に大量の基板３を形成できるように、複数の配線パターンが設けられている。
図３（ａ）に示す層２０には、モジュール１をマザーボードＭＢに実装するための各種入出力端子パターンが形成される（図示省略）。同図（ｂ）に示す層２１には、ほぼ全面に渡る平板状の接地電極パターンＧＮＤｂが形成される。なお、層２１に形成された接地電極パターンＧＮＤｂは、第２の配線層５に設けられたＲＦ信号用回路の接地電極として使用される。
図３（ｃ）に示す層２２には、フィルタ回路１０のコンデンサＣ３およびバラン９の不平衡側配線パターン９ｂのコンデンサＣ５，Ｃ６の一方の電極を形成する電極パターンＣ３ａ，Ｃ５ａ，Ｃ６ａが形成され、同図（ｄ）に示す層２３には、フィルタ回路１０のコンデンサＣ４の一方の電極を形成する電極パターンＣ４ａが形成されており、電極パターンＣ３ａ，Ｃ４ａ，Ｃ５ａ，Ｃ６ａと、層２１の接地電極パターンＧＮＤｂとによりコンデンサＣ３，Ｃ４，Ｃ５，Ｃ６が形成される。
図３（ｅ）に示す層２４には、フィルタ回路１０のコンデンサＣ１の一方の電極を形成する電極パターンＣ１ａと、コイルＬ１，Ｌ２を形成するコイルパターンＬ１ａ，Ｌ２ａと、整合回路１１のコイルＬ３，Ｌ４を形成するコイルパターンＬ３ａ，Ｌ４ａとが形成されている。同図（ｆ）に示す層２５には、フィルタ回路１０のコンデンサＣ１の他方の電極を形成する電極パターンＣ１ｂと、コイルＬ１，Ｌ２を形成するコイルパターンＬ１ｂ，Ｌ２ｂと、バラン９の不平衡側配線パターン９ｂを形成するコイルパターンＢＬ１とが形成されている。
図３（ｇ）に示す層２６には、フィルタ回路１０のコンデンサＣ２の他方の電極を形成する電極パターンＣ２ｂと、コイルＬ１，Ｌ２を形成するコイルパターンＬ１ｃ，Ｌ２ｃと、整合回路１１のコイルＬ３，Ｌ４を形成するコイルパターンＬ３ｂ，Ｌ４ｂとが形成されている。同図（ｈ）に示す層２７には、フィルタ回路１０のコンデンサＣ２の一方の電極を形成する電極パターンＣ２ａと、コイルＬ１，Ｌ２を形成するコイルパターンＬ１ｄ，Ｌ２ｄと、整合回路１１のコイルＬ３，Ｌ４を形成するコイルパターンＬ３ｃ，Ｌ４ｃと、バラン９の平衡側配線パターン９ａを形成するコイルパターンＢＬ２，ＢＬ３とが形成されている。
図３（ｉ）に示す層２８には、ベースバンド信号用回路７用の接地電極パターンＧＮＤａが形成されている。同図（ｊ）に示す層２９には、ＩＣ２を基板３に実装するための各種入出力端子パターンが形成される（図示省略）。
また、層２４のコイルパターンＬ１ａの●印と層２５のコイルパターンＬ１ｂの●印とを電気的に接続するビア導体が形成され、層２５のコイルパターンＬ１ｂの×印と層２６のコイルパターンＬ１ｃの×印とを電気的に接続するビア導体が形成され、層２６のコイルパターンＬ１ｃの●印と層２７のコイルパターンＬ１ｄの●印とを電気的に接続するビア導体が形成されることによりコイルＬ１が形成される。そして、層２７のコイルパターンＬ１ｄの一端（×印）および層２４に形成されたコンデンサＣ１の一方の電極パターンＣ１ａの×印とアンテナ端子ＡＴＮを介してＲＦ信号が入力される入力端子Ｐ１とを電気的に接続するビア導体が形成され、層２４のコイルパターンＬ１ａの一端（×印）と層２２に形成されたコンデンサＣ３の一方の電極パターンＣ３ａの×印とを電気的に接続するビア導体が形成される。
また、層２４のコイルパターンＬ２ａの●印と層２５のコイルパターンＬ２ｂの●印とを電気的に接続するビア導体が形成され、層２５のコイルパターンＬ２ｂの×印と層２６のコイルパターンＬ２ｃの×印とを電気的に接続するビア導体が形成され、層２６のコイルパターンＬ２ｃの●印と層２７のコイルパターンＬ２ｄの●印とを電気的に接続するビア導体が形成されることによりコイルＬ２が形成される。そして、層２７のコイルパターンＬ２ｄの一端（×印）と層２５に形成されたコンデンサＣ１の他方の電極パターンＣ１ｂの×印とを電気的に接続するビア導体が形成され、層２４のコイルパターンＬ２ａの一端（×印）と層２３に形成されたコンデンサＣ４の一方の電極パターンＣ４ａの×印とを電気的に接続するビア導体が形成される。
また、層２５に形成されたコンデンサＣ１の他方の電極パターンＣ１ｂの●印と層２７に形成されたコンデンサＣ２の一方の電極パターンＣ２ａの●印と電気的に接続するビア導体が形成される。また、層２６に形成されたコンデンサＣ２の他方の電極パターンＣ２ｂに設けられたフィルタ回路１０の出力端子Ｐ２とバラン９の不平衡側配線パターン９ｂを形成する層２５のコイルパターンＢＬ１の●印とを電気的に接続するビア導体が形成される。
また、層２５のコイルパターンＢＬ１の×印と層２２に形成されたコンデンサＣ５の一方の電極パターンＣ５ａとを接続するビア導体が形成され、層２５のコイルパターンＢＬ１の○印と層２２に形成されたコンデンサＣ６の一方の電極パターンＣ６ａの○印とを接続するビア導体が形成される。
また、層２４のコイルパターンＬ３ａの●印と層２６のコイルパターンＬ３ｂの●印とを電気的に接続するビア導体が形成され、層２６のコイルパターンＬ３ｂの×印と層２７のコイルパターンＬ３ｃの×印とを電気的に接続するビア導体が形成されることによりコイルＬ３が形成される。そして、層２７のコイルパターンＢＬ２の出力端子Ｐ３と層２４のコイルパターンＬ３ａの×印とを接続するビア導体が形成され、層２７のコイルパターンＬ３ｃの一端（●印）とＩＣ２のＲＦ端子ＴＸＡとを接続するビア導体（接続配線１２）が形成される。
また、層２４のコイルパターンＬ４ａの●印と層２６のコイルパターンＬ４ｂの●印とを電気的に接続するビア導体が形成され、層２６のコイルパターンＬ４ｂの×印と層２７のコイルパターンＬ４ｃの×印とを電気的に接続するビア導体が形成されることによりコイルＬ４が形成される。そして、層２７のコイルパターンＢＬ３の出力端子Ｐ４と層２４のコイルパターンＬ４ａの×印とを接続するビア導体が形成され、層２７のコイルパターンＬ４ｃの一端（●印）とＩＣ２のＲＦ端子ＴＸＢとを接続するビア導体（接続配線１３）が形成される。
また、層２７のコイルパターンＢＬ２およびコイルパターンＢＬ３の接続位置（●印）と電源ライン（Ｖｄｄ）とを接続するための給電路としてのビア導体が形成される。
次に、各層２０〜２９が積層されて積層体が形成される。そして、焼成後に個々の多層基板２に分割するための半貫通孔がレーザなどにより個々の基板３の領域を囲むように形成される。続いて、積層体が加圧されながら低温焼成されることにより基板３の集合体が形成される。
次に、個々の基板３に分割される前にＩＣ２やその他の実装部品が実装されて、各種部品が実装された状態の基板３の集合体にディスペンサなどにより樹脂が塗布される。そして、樹脂がオーブンなど乾燥されて硬化された後に、前もって形成されている半貫通孔に沿って個々のモジュールに分割されることによりモジュール１が完成する。
以上のように、バラン９を形成するコイルパターンＢＬ１，ＢＬ２，ＢＬ３は、第２の配線層５と絶縁体層６との境界近傍において、上面視で整合回路１１を形成するコイルＬ３，Ｌ４および接続配線１２，１３を囲んで形成されている。
なお、セラミックグリーンシートをさらに積層して第１の配線層４および第２の配線層５を形成してもよく、第１の配線層４および第２の配線層５に電気回路をさらに設けてもよい。
（動作）
図１に示すモジュール１において、アンテナ端子ＡＮＴを介して入力端子Ｐ１に入力された搬送波としてのＲＦ信号は、フィルタ回路１０で所望の周波数の信号を通過させるフィルタ処理をされる。そして、フィルタ回路１０によりフィルタ処理されたＲＦ信号は、バラン９において、不平衡状態から平衡状態に変換されて、接続配線１２，１３を介してＩＣ２のＲＦ端子ＴＸＡ，ＴＸＢに入力される。
ＩＣ２に入力されたＲＦ信号は、復調回路部によりベースバンド信号に復調されて、第１の配線層４に設けられたベースバンド信号用回路７に入力される。そして、ベースバンド信号用回路７により種々の処理が施されたベースバンド信号は、接続配線８を介してマザーボードＭＢに設けられた信号ラインに出力される。
以上のように、上記した実施形態によれば、ベースバンド信号をＲＦ信号に変調する変調回路部と、ＲＦ信号をベースバンド信号に復調する復調回路部とを有するＩＣ２が基板３の上面に実装されているが、基板３の上面側に配置された第１の配線層４には、ベースバンド信号用回路７が設けられ、基板３の下面側に配置された第２の配線層５には、バラン９やフィルタ回路１０などのＲＦ信号用回路が設けられて、第１の配線層４と第２の配線層５との間に配置された絶縁体層６の一方の面には、ほぼ全面に渡る平板状の接地電極パターンＧＮＤａが設けられている。したがって、絶縁体層６の一方の面に設けられた接地電極パターンＧＮＤａが電磁シールドとして機能するため、第１の配線層４に設けられたベースバンド信号用配線パターンと、第２の配線層５に設けられたＲＦ信号用配線パターンとが電磁結合して、ＲＦ信号用配線パターンを伝搬するＲＦ信号に含まれるノイズ信号がベースバンド信号用配線パターンに伝搬してＩＣ２に流入するのを防止することができる。
また、第２の配線層５には、ＲＦ信号用配線パターンによりバラン９が形成され、基板３上面に実装されたＩＣ２のＲＦ端子ＴＸＡ，ＴＸＢとバラン９の平衡側端子Ｐ３，Ｐ４とが接続配線１２，１３により電気的に接続されているが、バラン９を形成するコイルパターンＢＬ１，ＢＬ２，ＢＬ３は、上面視でＩＣ２とバラン９との接続配線１２，１３を囲んで第２の配線層５の上面側に形成されているため、接続配線１２，１３を囲むバラン９のコイルパターンＢＬ１，ＢＬ２，ＢＬ３が電磁シールドとして機能し、バラン９に隣接して第２の配線層５に設けられた各種電気回路、例えばフィルタ回路１０を形成するＲＦ信号用配線パターンを伝搬するＲＦ信号に含まれるノイズ信号が、ＩＣ２とバラン９との接続配線１２，１３に伝搬するのを防止することができ、これにより、基板３に実装されたＩＣ２にＲＦ信号に含まれるノイズ信号が流入するのを防止することができる。
また、基板３上面に実装されたＩＣ２に最も近い第２の配線層５の上面側に、平衡な状態のＲＦ信号を基板３上面に実装されたＩＣ２に出力するバラン９の出力側の平衡側配線パターン９ａを形成することにより、平衡側端子Ｐ３，Ｐ４とＩＣ２のＲＦ端子ＴＸＡ，ＴＸＢとを接続する接続配線１２，１３を上面視で囲んで平衡側配線パターン９ａを容易に形成することができるため実用的である。
また、ＲＦ信号用配線パターンによるバラン９の不平衡側配線パターン９ｂを、平衡側配線パターン９ａよりも下面側に形成することで、不平衡側配線パターン９ｂに不平衡な状態のＲＦ信号を入力する不平衡側のＲＦ信号用配線パターンと、ＩＣ２とバラン９との接続配線１２，１３との距離を遠くして、接続配線１２，１３に不平衡側のＲＦ信号用配線パターンからノイズ信号が伝搬するのを抑制することができる。
また、第２の配線層５には、インピーダンス整合や位相調整を行う整合回路１１が設けられて、ＩＣ２のＲＦ端子ＴＸＡ，ＴＸＢとバラン９の平衡側端子Ｐ３，Ｐ４とは整合回路１１を介して接続配線１２，１３により接続されているが、整合回路１１は、上面視においてバラン９を形成するコイルパターンＢＬ１，ＢＬ２，ＢＬ３に囲まれているため、整合回路１１を囲むバラン９の配線パターンが電磁シールドとして機能し、ＩＣ２のＲＦ端子ＴＸＡ，ＴＸＢに直接接続される整合回路１１にフィルタ回路１０などで処理されるＲＦ信号に含まれるノイズ信号が伝搬してＩＣ２にノイズ信号が流入するのを防止することができる。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、ＩＣ２のＲＦ端子ＴＸＡ，ＴＸＢとバラン９の平衡側端子Ｐ３，Ｐ４との接続配線１２，１３が、バラン９を形成するＲＦ信号用配線パターンの少なくとも一部により囲まれていればよい。
また、上記した実施形態では、アンテナ端子ＡＮＴを介して入力されたＲＦ信号をベースバンド信号に復調する機能について説明したが、無線通信機器において処理されるベースバンド信号をＲＦ信号に変調したものを出力するときにも上記したようにバラン９を構成するとよい。また、上記した実施形態では、セラミック多層基板を例に挙げて説明したが、基板３を樹脂基板やプリント基板などの多層基板により形成してもよい。
そして、本発明は、ベースバンド信号をＲＦ信号に変調する変調回路部と、ＲＦ信号をベースバンド信号に復調する復調回路部とを有するＩＣが実装された基板を備える種々のモジュールに適用することができる。
１ モジュール
２ ＩＣ
３ 基板
４ 第１の配線層
５ 第２の配線層
６ 絶縁体層
９ バラン
９ａ 平衡側配線パターン
９ｂ 不平衡側配線パターン
１１ 整合回路
１２，１３ 接続配線
ＧＮＤａ 接地電極パターン
Ｐ３，Ｐ４ 平衡側端子
ＴＸＡ、ＴＸＢ ＲＦ端子

Claims (3)

  1. ベースバンド信号をＲＦ信号に変調する変調回路部と、ＲＦ信号をベースバンド信号に復調する復調回路部とを有するＩＣが実装された基板を備えるモジュールにおいて、
    前記基板は、上面側に前記ＩＣが配置された第１の配線層と、前記第１の配線層の下面側に配置された第２の配線層と、前記第１の配線層と前記第２の配線層との間に配置された絶縁体層とを含み、
    前記第１の配線層には、ベースバンド信号用配線パターンが設けられ、前記第２の配線層には、ＲＦ信号用配線パターンが設けられて、前記絶縁体層の一方の面には、ほぼ全面に渡る平板状の接地電極パターンが設けられており、
    前記第２の配線層には、前記ＲＦ信号用配線パターンにより少なくともバランが形成され、前記バランを形成する前記ＲＦ信号用配線パターンの少なくとも一部は、上面視で前記ＩＣのＲＦ端子と前記バランの平衡側端子とを電気的に接続する接続配線を囲んで前記第２の配線層の上面側に形成されるとともに、整合回路がさらに設けられ、前記整合回路は、上面視において前記バランを形成する前記ＲＦ信号用配線パターンに囲まれて配置されており、
    前記ＲＦ端子と前記平衡側端子とは前記整合回路を介して前記接続配線により接続されていることを特徴とするモジュール。
  2. 前記第２の配線層の上面側に前記接続配線を囲んで形成される前記バランの前記ＲＦ信号用配線パターンは、前記バランの平衡側配線パターンであることを特徴とする請求項１に記載のモジュール。
  3. 前記ＲＦ信号用配線パターンによる前記バランの不平衡側配線パターンは、前記平衡側配線パターンよりも下面側に形成されていることを特徴とする請求項２に記載のモジュール。
JP2010145988A 2010-06-28 2010-06-28 モジュール Expired - Fee Related JP5170174B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010145988A JP5170174B2 (ja) 2010-06-28 2010-06-28 モジュール
CN201110190849.6A CN102437435B (zh) 2010-06-28 2011-06-27 一种包含安装有ic的基板的模块
US13/169,095 US8797117B2 (en) 2010-06-28 2011-06-27 Modulation circuit with balun shielding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010145988A JP5170174B2 (ja) 2010-06-28 2010-06-28 モジュール

Publications (2)

Publication Number Publication Date
JP2012010224A JP2012010224A (ja) 2012-01-12
JP5170174B2 true JP5170174B2 (ja) 2013-03-27

Family

ID=45351983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010145988A Expired - Fee Related JP5170174B2 (ja) 2010-06-28 2010-06-28 モジュール

Country Status (3)

Country Link
US (1) US8797117B2 (ja)
JP (1) JP5170174B2 (ja)
CN (1) CN102437435B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236907B2 (en) * 2010-09-14 2016-01-12 Hitachi Metals, Ltd. Laminate-type electronic device with filter and balun
CN103579731B (zh) * 2012-08-03 2018-04-03 Tdk株式会社 层叠构造型平衡‑不平衡变换器
CN103117427A (zh) * 2013-02-05 2013-05-22 江苏万邦微电子有限公司 宽带微型低温共烧陶瓷平衡滤波器
KR101952870B1 (ko) 2017-01-23 2019-02-28 삼성전기주식회사 안테나 통합형 rf 모듈
KR102362243B1 (ko) * 2017-10-18 2022-02-11 삼성전자주식회사 Rf 패키지 모듈 및 rf 패키지 모듈을 포함하는 전자 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JP2000156548A (ja) * 1998-11-20 2000-06-06 Yaskawa Electric Corp 電子回路部品の電源パターン接続構造
JP3800504B2 (ja) * 2001-05-15 2006-07-26 Ｔｄｋ株式会社 フロントエンドモジュール
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
DE10316719B4 (de) * 2003-04-11 2018-08-02 Snaptrack, Inc. Frontendschaltung für drahtlose Übertragungssysteme
JP3770883B2 (ja) * 2003-04-17 2006-04-26 双信電機株式会社 受動部品
JP2005027184A (ja) * 2003-07-04 2005-01-27 Seiko Epson Corp 高周波複合部品
JP2005302823A (ja) * 2004-04-07 2005-10-27 Seiko Epson Corp 電子部品モジュール
JP2007243559A (ja) * 2006-03-08 2007-09-20 Mitsumi Electric Co Ltd アンテナモジュール及びアンテナ装置
JP2007305861A (ja) * 2006-05-12 2007-11-22 Alps Electric Co Ltd 相互インダクタンス素子および平衡不平衡変換器

Also Published As

Publication number Publication date
JP2012010224A (ja) 2012-01-12
US8797117B2 (en) 2014-08-05
CN102437435A (zh) 2012-05-02
CN102437435B (zh) 2014-07-09
US20110316642A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
US7443268B2 (en) Bandpass filter within a multilayered low temperature co-fired ceramic substrate
US7808434B2 (en) Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
WO2018168653A1 (ja) 高周波モジュール
US7755447B2 (en) Multilayer balun, hybrid integrated circuit module, and multilayer substrate
US20140049343A1 (en) Circuit substrate having noise suppression structure
JP5170174B2 (ja) モジュール
JP5975198B1 (ja) 高周波モジュール
KR20010031161A (ko) 폴리머층을 갖는 표면 실장 ｌｃ 필터
EP2519089B1 (en) Circuit module
JP5790771B2 (ja) 高周波モジュール
KR100887140B1 (ko) 캐패시터 내장형 다층 세라믹 기판
JP2006310895A (ja) フィルター回路、バンドパス・フィルターおよびフィルター回路の製造方法
CN108901123B (zh) 一种电路板及电子设备
JP2003087074A (ja) 積層型フィルタ
JP2010087830A (ja) 積層型バンドパスフィルタ及び高周波モジュール
WO2016006676A1 (ja) 高周波モジュール
JPWO2010113845A1 (ja) 分布定数回路
JP2004153414A (ja) ローパスフィルタ
KR100660971B1 (ko) 저온 동시 소성 세라믹 다층 기판을 이용한 초광대역통신용대역통과필터
JP2003023332A (ja) 電子回路用配線基板
US11722115B2 (en) Radio frequency duplexer circuit and radio frequency substrate
JP2004253746A (ja) 配線基板
JP2000277657A (ja) 多層配線基板
JP4398201B2 (ja) 複合高周波部品
JP2004031601A (ja) 多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R150 Certificate of patent or registration of utility model

Ref document number: 5170174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees