JP2005317894A - 半導体装置とその製法 - Google Patents
半導体装置とその製法 Download PDFInfo
- Publication number
- JP2005317894A JP2005317894A JP2004270118A JP2004270118A JP2005317894A JP 2005317894 A JP2005317894 A JP 2005317894A JP 2004270118 A JP2004270118 A JP 2004270118A JP 2004270118 A JP2004270118 A JP 2004270118A JP 2005317894 A JP2005317894 A JP 2005317894A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- semiconductor
- main surface
- outer edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 437
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000007423 decrease Effects 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 72
- 238000009792 diffusion process Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 230000002441 reversible effect Effects 0.000 abstract description 11
- 239000002019 doping agent Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
【解決手段】半導体装置の第3の半導体領域(23)は、第2の半導体領域(22)の外側面(22b)と第1の半導体領域(21)の外側面(21a)を包囲して下方に延伸する外縁領域(23a)を有する。第3の半導体領域(23)の外縁領域(23a)では、深さ方向に不純物拡散濃度が減少するため、外縁領域(23a)の外側を通る経路ほど電気抵抗が増加する。また、第2の半導体領域(22)と第3の半導体領域(23)との間のPN接合領域は、外縁領域(23a)の内側に形成され、半導体基板(27)の側面(28)から完全に離間される。従って、逆方向バイアスがPN接合領域に印加されたとき、PN接合領域の外周部には電流が流れ難くなり、逆方向耐圧が変動することがない。
【選択図】図1
Description
Claims (8)
- 第1の半導体領域と、該第1の半導体領域よりも高い不純物拡散濃度で該第1の半導体領域の一方側に形成された第2の半導体領域と、前記第1の半導体領域及び前記第2の半導体領域とは異なる導電型を有し且つ前記第1の半導体領域とは反対側で前記第2の半導体領域に隣接して配置された第3の半導体領域とを有する半導体基板を備え、前記第2の半導体領域と前記第3の半導体領域との間にPN接合領域を形成した半導体装置において、
前記半導体基板は、前記第1の半導体領域よりも高い不純物拡散濃度で前記第1の半導体領域の他方側に形成された第4の半導体領域を備え、
前記第3の半導体領域は、前記第2の半導体領域の外側面と前記第1の半導体領域の外側面とを包囲する外縁領域を有し、
前記外縁領域は、前記第4の半導体領域に到達せずに下方に向かい徐々に幅狭に形成され且つ深さ方向に不純物濃度が減少することを特徴とする半導体装置。 - 第1の半導体領域と、該第1の半導体領域よりも高い不純物拡散濃度で該第1の半導体領域の一方側に形成された第2の半導体領域と、前記第1の半導体領域及び前記第2の半導体領域とは異なる導電型を有し且つ前記第1の半導体領域とは反対側で前記第2の半導体領域に隣接して配置された第3の半導体領域とを有する半導体基板を備え、前記第2の半導体領域と前記第3の半導体領域との間にPN接合領域を形成した半導体装置において、
前記半導体基板は、前記第1の半導体領域よりも高い不純物拡散濃度で前記第1の半導体領域の他方側に形成された第4の半導体領域を備え、
前記第3の半導体領域は、前記第2の半導体領域の外側面と、前記第1の半導体領域の外側面と、前記第4の半導体領域の外側面とを包囲する外縁領域を有し、
前記第2の半導体領域の外側面と、前記第1の半導体領域の外側面と、前記第4の半導体領域の外側面は、前記半導体基板の側面に露出しないことを特徴とする半導体装置。 - 前記第3の半導体領域の外縁領域と前記第4の半導体領域の外側面とが接触する他方の主面は、開口部が形成された絶縁層により被覆され、前記開口部を通じて前記第4の半導体領域と電極とが接触する請求項2に記載の半導体装置。
- 前記第1の半導体領域の外側面は、環状突起を備え、
前記第1の半導体領域の外側面と前記第2の半導体領域の外側面は、前記環状突起を底部として錐体状に傾斜し、
前記第1の半導体領域の外側面と前記第4の半導体領域の外側面は、前記環状突起を底部として逆錐体状に傾斜する請求項2又は3に記載の半導体装置。 - 前記第3の半導体領域は、前記環状突起を境界として上方及び下方に向かって徐々に幅広に形成され且つ不純物濃度が増大する請求項1〜4の何れか1項に記載の半導体装置。
- 第1の半導体領域を構成する半導体基板の一方の主面及び他方の主面から第1の不純物をドーピングして、前記第1の半導体領域よりも不純物拡散濃度の高い第2の半導体領域及び第4の半導体領域を前記第1の半導体領域の一方側及び他方側に形成する工程と、
前記第2の半導体領域の主面に開口部を有するレジスト膜を被覆する工程と、
前記レジスト膜の開口部から前記第2の半導体領域の露出部分に第2の不純物をドーピングして、前記第1の半導体領域及び前記第2の半導体領域とは異なる導電型を有する第3の半導体領域の外縁領域を前記第1の半導体領域及び前記第2の半導体領域を包囲して形成する工程と、
前記レジスト膜を除去した後に、前記第2の半導体領域の上面全体に再び第2の不純物をドーピングして前記第2の半導体領域の主面に前記第3の半導体領域を形成する工程と、
前記第2の半導体領域の主面に対して垂直で前記外縁領域内を通る平面に沿って前記半導体基板を切断する工程とを含むことを特徴とする半導体装置の製法。 - 第1の半導体領域を構成する半導体基板の一方の主面及び他方の主面から第1の不純物をドーピングして、前記第1の半導体領域よりも不純物拡散濃度の高い第2の半導体領域及び第4の半導体領域を前記第1の半導体領域の一方側及び他方側に形成する工程と、
前記第2の半導体領域の主面に開口部を有するレジスト膜を被覆すると共に、前記第4の半導体領域の主面に開口部を有するレジスト膜を被覆する工程と、
前記レジスト膜の開口部から前記第2の半導体領域及び第4の半導体領域の露出部分に第2の不純物をドーピングして、前記第1の半導体領域、前記第2の半導体領域及び前記第4の半導体領域とは異なる導電型を有する第3の半導体領域の外縁領域を前記第1の半導体領域、前記第2の半導体領域及び第4の半導体領域を包囲して形成する工程と、
前記レジスト膜を除去した後に、前記第2の半導体領域の上面全体に再び第2の不純物をドーピングして前記第2の半導体領域の主面に前記第3の半導体領域を形成する工程と、
前記第2の半導体領域の主面に対して垂直で前記外縁領域内を通る平面に沿って前記半導体基板を切断する工程とを含むことを特徴とする半導体装置の製法。 - 前記第3の半導体領域の外縁領域と前記第4の半導体領域の外側面とが接触する他方の主面を絶縁層により被覆する工程と、
前記絶縁層により包囲される開口部を通じて前記第4の半導体領域に電気的に接続された電極を形成する工程とを含む請求項7に記載の半導体装置の製法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004270118A JP4251326B2 (ja) | 2004-03-30 | 2004-09-16 | 半導体装置 |
CNB2005100544251A CN100449790C (zh) | 2004-03-30 | 2005-03-10 | 半导体器件 |
US11/091,961 US7511316B2 (en) | 2004-03-30 | 2005-03-29 | Semiconductor device resistive to high voltage and capable of controlling leakage current |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004098792 | 2004-03-30 | ||
JP2004270118A JP4251326B2 (ja) | 2004-03-30 | 2004-09-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005317894A true JP2005317894A (ja) | 2005-11-10 |
JP4251326B2 JP4251326B2 (ja) | 2009-04-08 |
Family
ID=35050092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004270118A Expired - Fee Related JP4251326B2 (ja) | 2004-03-30 | 2004-09-16 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7511316B2 (ja) |
JP (1) | JP4251326B2 (ja) |
CN (1) | CN100449790C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007069632A1 (ja) * | 2005-12-14 | 2007-06-21 | The Kansai Electric Power Co., Inc. | 炭化珪素バイポーラ型半導体装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3141688U (ja) * | 2008-02-29 | 2008-05-22 | サンケン電気株式会社 | 半導体装置 |
DE102010028196A1 (de) * | 2010-04-26 | 2011-10-27 | Robert Bosch Gmbh | Temperaturwechselfeste Einpressdiode |
CN102142370B (zh) * | 2010-12-20 | 2013-01-23 | 杭州士兰集成电路有限公司 | 一种在p+衬底上制备低压二极管芯片的方法及其结构 |
CN113488546B (zh) * | 2021-07-02 | 2022-03-11 | 扬州国宇电子有限公司 | 一种超突变变容二极管 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6033340B2 (ja) * | 1979-02-19 | 1985-08-02 | 株式会社日立製作所 | 固体撮像装置 |
JPS55125671A (en) * | 1979-03-22 | 1980-09-27 | Shindengen Electric Mfg Co Ltd | High withstand voltage semiconductor device |
JPH01273361A (ja) | 1988-04-25 | 1989-11-01 | Nec Kansai Ltd | 半導体装置 |
US4999683A (en) * | 1988-12-30 | 1991-03-12 | Sanken Electric Co., Ltd. | Avalanche breakdown semiconductor device |
FR2702308B1 (fr) * | 1993-03-01 | 1995-05-24 | Sgs Thomson Microelectronics | Diode à avalanche dans un circuit intégré bipolaire. |
DE4320780B4 (de) * | 1993-06-23 | 2007-07-12 | Robert Bosch Gmbh | Halbleiteranordnung und Verfahren zur Herstellung |
DE19538853A1 (de) * | 1995-10-19 | 1997-04-24 | Bosch Gmbh Robert | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
FR2784801B1 (fr) * | 1998-10-19 | 2000-12-22 | St Microelectronics Sa | Composant de puissance portant des interconnexions |
JP2001257211A (ja) | 2000-03-14 | 2001-09-21 | Hitachi Ltd | ダイオードの製造方法 |
JP4065135B2 (ja) | 2002-02-15 | 2008-03-19 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2004022878A (ja) | 2002-06-18 | 2004-01-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2004
- 2004-09-16 JP JP2004270118A patent/JP4251326B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-10 CN CNB2005100544251A patent/CN100449790C/zh not_active Expired - Fee Related
- 2005-03-29 US US11/091,961 patent/US7511316B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007069632A1 (ja) * | 2005-12-14 | 2007-06-21 | The Kansai Electric Power Co., Inc. | 炭化珪素バイポーラ型半導体装置 |
US8154026B2 (en) | 2005-12-14 | 2012-04-10 | Central Research Institute Of Electric Power Industry | Silicon carbide bipolar semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US7511316B2 (en) | 2009-03-31 |
CN1677693A (zh) | 2005-10-05 |
US20050218425A1 (en) | 2005-10-06 |
JP4251326B2 (ja) | 2009-04-08 |
CN100449790C (zh) | 2009-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009141062A (ja) | 半導体装置及びその製造方法 | |
JP5558901B2 (ja) | ダイオード及びその製造方法 | |
JP4251326B2 (ja) | 半導体装置 | |
JP7368121B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4857590B2 (ja) | 半導体素子 | |
KR100491851B1 (ko) | 반도체장치 및 그 제조방법 | |
JP2003197923A (ja) | 半導体装置 | |
JPH05259479A (ja) | 半導体装置 | |
JP3141688U (ja) | 半導体装置 | |
KR100625362B1 (ko) | 과도 전압 억제 소자 및 그 제조 방법 | |
JP5271694B2 (ja) | ダイオード | |
JP2007305906A (ja) | ダイオード | |
JP2006186354A (ja) | ジェナーダイオード、その製造方法及びパッケージング方法 | |
JP2006245237A (ja) | ショットキバリアダイオードおよびその製造方法 | |
JP2007294833A (ja) | 半導体装置とその製法 | |
JP2007150085A (ja) | 双方向プレーナ型ダイオード | |
JP4383250B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
JP2007134384A (ja) | 定電圧ダイオード | |
JP2005333147A (ja) | 半導体装置およびその製造方法 | |
JP2018029121A (ja) | チップダイオードおよび回路モジュール | |
JP2002043586A (ja) | 半導体装置 | |
JP2006339275A (ja) | 半導体装置 | |
JP4247674B2 (ja) | 半導体素子 | |
JPS6327865B2 (ja) | ||
JP2007103788A (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071015 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081226 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4251326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |