JP2007294833A - 半導体装置とその製法 - Google Patents
半導体装置とその製法 Download PDFInfo
- Publication number
- JP2007294833A JP2007294833A JP2006203498A JP2006203498A JP2007294833A JP 2007294833 A JP2007294833 A JP 2007294833A JP 2006203498 A JP2006203498 A JP 2006203498A JP 2006203498 A JP2006203498 A JP 2006203498A JP 2007294833 A JP2007294833 A JP 2007294833A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- semiconductor
- impurity diffusion
- diffusion mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】漏れ電流が小さく且つ安定した耐圧を有する半導体装置を容易に製造する。
【解決手段】半導体基板(27)の第3の半導体領域(23)は、第2の半導体領域(22)の外側面(22b)と、第1の半導体領域(21)の外側面(21a)とを包囲する外縁領域(23a)を有し、第2の半導体領域(22)との間及び第2の半導体領域(22)の外側面(22b)と第1の半導体領域(21)の外側面(21a)との間に内側のPN接合(22a)と外側のPN接合(40)が形成される。第4の半導体領域(24)と第3の半導体領域(23)の外縁領域(23a)との間に第1の半導体領域(21)の環状領域(21c)が形成され、内側のPN接合(22a)と外側のPN接合(40)に逆方向電圧が印加されたときに環状領域(21c)内に空乏層が広がり、逆方向の耐圧が向上する。
【選択図】図1
【解決手段】半導体基板(27)の第3の半導体領域(23)は、第2の半導体領域(22)の外側面(22b)と、第1の半導体領域(21)の外側面(21a)とを包囲する外縁領域(23a)を有し、第2の半導体領域(22)との間及び第2の半導体領域(22)の外側面(22b)と第1の半導体領域(21)の外側面(21a)との間に内側のPN接合(22a)と外側のPN接合(40)が形成される。第4の半導体領域(24)と第3の半導体領域(23)の外縁領域(23a)との間に第1の半導体領域(21)の環状領域(21c)が形成され、内側のPN接合(22a)と外側のPN接合(40)に逆方向電圧が印加されたときに環状領域(21c)内に空乏層が広がり、逆方向の耐圧が向上する。
【選択図】図1
Description
本発明は、高耐圧を有するダイオード等の半導体装置とその製法に関する。
下記の特許文献1に示されるブレーナ構造の半導体装置(ダイオード)は、図10に示すように、第1の半導体領域であるN−型領域(21)と、N−型領域(21)より高い不純物拡散濃度でN−型領域(21)の下方側に形成された第2の半導体領域であるN+型領域(22)と、N−型領域(21)及びN+型領域(22)とは異なる導電型を有し且つN−型領域(21)とは反対側でN+型領域(22)に隣接して配置された第3の半導体領域であるP+型領域(23)と、N−型領域(21)より高い不純物拡散濃度でN−型領域(21)の他方側に形成された第4の半導体領域であるN+型領域(24)を有する半導体基板(27)を備え、N+型領域(22)とP+型領域(23)との間にPN接合領域が形成される。P+型領域(23)は、N+型領域(22)の外側面(22b)と、N−型領域(21)の外側面(21a)と、N+型領域(24)の外側面(24b)とを包囲する外縁領域(23a)を有する。N+型領域(22)の外側面(22b)と、N−型領域(21)の外側面(21a)と、N+型領域(24)の外側面(24b)は、半導体基板(27)の側面(28)に露出しない。N−型領域(21)は、N+型領域(22)及びN+型領域(24)と共に、ダイオード(34)のカソード領域を形成し、P+型領域(23)は、ダイオード(34)のアノード領域を形成する。
図10に示すように、N−型領域(21)の外側面(21a)は、環状突起(21b)を備え、N−型領域(21)の外側面(21a)とN+型領域(22)の外側面(22b)は、環状突起(21b)を底部として逆截頭円錐状又は逆截頭角錐状の逆錐体状に傾斜し、N−型領域(21)の外側面(21a)とN+型領域(24)の外側面(24b)は、環状突起(21b)を底部として錐体状に傾斜する。また、P+型領域(23)の外縁領域(23a)は、環状突起(21b)を境界として上方及び下方に向かって徐々に幅広に形成され且つ環状突起(21b)から上方及び下方に向かって徐々に不純物濃度が増大する。
この構造では、N+型領域(22)とP+型領域(23)との界面に形成されるPN接合と、N+型領域(22)、N−型領域(21)及びN+型領域(24)とP+型領域(23)の外縁領域(23a)との界面に形成されるPN接合が半導体基板(27)の側面(28)に露出しないので、ダイシング等によって半導体基板(27)の側面(28)に結晶欠陥が発生し又は異物が付着しても、逆方向漏れ電流が増加せず、安定して耐圧を向上することができる。
また、P+型領域(23)の外縁領域(23a)の不純物拡散濃度は、半導体基板(27)の表面側から中央側に向かって深さ方向に減少する。このため、N+型領域(22)、N−型領域(21)及びN+型領域(24)とP+型領域(23)の外縁領域(23a)との界面に形成されるPN接合から延びる空乏層は外縁領域(23a)内で広がり易く、また、外縁領域(23a)の抵抗値は比較的大きくなる。この結果、N+型領域(22)とP+型領域(23)との界面に形成されるPN接合を流れる逆方向電流の経路が外縁領域(23a)側に偏向することがなく、耐圧変動が生じ難いことが期待された。
しかしながら、上記の特許文献1に開示される構造では、N+型領域(24)がP+型領域(23)の外縁領域(23a)と接触して、この界面にPN接合が形成される。このPN接合は、相対的に不純物濃度の高い領域が接触して形成されるため、比較的低い逆方向電圧によって降伏し易く、所望の耐圧を安定して得ることが困難であった。
そこで、本発明の目的は、漏れ電流が小さく且つ安定した耐圧が得られると共に、製造が容易な半導体装置とその製法を提供することにある。また、本発明の目的は、結晶欠陥や導電性の異物付着による素子側面への漏れ電流の増加を大幅に低減して良好な電気的特性が得られると共に、素子側面の保護方法を簡素化して生産効率を向上できる半導体装置とその製法を提供することにある。
本発明の半導体装置は、第1の半導体領域(21)と、第1の半導体領域(21)より高い不純物拡散濃度で第1の半導体領域(21)の一方側に形成された第2の半導体領域(22)と、第1の半導体領域(21)及び第2の半導体領域(22)とは異なる導電型を有し且つ第1の半導体領域(21)とは反対側で第2の半導体領域(22)に隣接して配置された第3の半導体領域(23)と、第1の半導体領域(21)より高い不純物拡散濃度で第1の半導体領域(21)の他方側の第1の半導体領域(21)内に形成された第4の半導体領域(24)とを有する半導体基板(27)とを備えている。第2の半導体領域(22)と第3の半導体領域(23)との間にPN接合(22a)が形成される。第3の半導体領域(23)の外縁領域(23a)は、第1の半導体領域(21)の外側面(21a)及び第2の半導体領域(22)の外側面(22b)を包囲する。第4の半導体領域(24)と第3の半導体領域(23)の外縁領域(23a)との間に第1の半導体領域(21)の環状領域(21c)を形成したので、第4の半導体領域(24)は第3の半導体領域(23)の外縁領域(23a)に直接接触しない。このため、PN接合(22a)に逆方向電圧が印加された際に、第1の半導体領域(21)の環状領域(21c)内に空乏層が広がり、逆方向の耐圧が向上する。
また、本発明の半導体装置は、第3の半導体領域(23)と第3の半導体領域(23)の外縁領域(23a)との間に第2の半導体領域(22)の環状領域(22c)を形成し、第2の半導体領域(22)の環状領域(22c)を介して第3の半導体領域(23)の外縁領域(23a)から離間して第3の半導体領域(23)を配置したので、第3の半導体領域(23)は第3の半導体領域(23)の外縁領域(23a)に直接接触しない。このため、第3の半導体領域(23)側から流れる電流が第3の半導体領域(23)の外縁領域(23a)を通じて殆ど流れないので、ダイシングの際に生ずる結晶欠陥や導電性の異物付着による素子側面への漏れ電流の増加を大幅に低減して、良好な電気的特性を得ることができる。
本発明の半導体装置の製法は、第1の半導体領域(21)を構成する半導体基板(27)の一方の主面(27a)に開口部(30a)を有する第1の不純物拡散マスク(30)を被覆する工程と、第1の不純物拡散マスク(30)の開口部(30a)と半導体基板(27)の他方の主面(27b)から第1の不純物のドーピングを行い、第1の半導体領域(21)より不純物拡散濃度の高い第4の半導体領域(24)及び第2の半導体領域(22)を第1の半導体領域(21)の一方側及び他方側に形成する工程と、第1の不純物拡散マスク(30)を除去した後、第4の半導体領域(24)の外周部より外側に延出して第4の半導体領域(24)を覆い且つ開口部(31a)を有する第2の不純物拡散マスク(31)を半導体基板(27)の一方の主面(27a)に被覆すると共に、第2の不純物拡散マスク(31)の開口部(31a)に対向する位置で半導体基板(27)の他方の主面(27b)に開口部(32a)を有する第3の不純物拡散マスク(32)を被覆する工程と、第2の不純物拡散マスク(31)の開口部(31a)及び第3の不純物拡散マスク(32)の開口部(32a)から第1の半導体領域(21)と第2の半導体領域(22)の各露出部分に第2の不純物のドーピングを行い、第1の半導体領域(21)及び第2の半導体領域(22)とは異なる導電型を有し且つ深さ方向に向かって不純物拡散濃度が減少する第3の半導体領域(23)の外縁領域(23a)を第1の半導体領域(21)及び第2の半導体領域(22)を包囲して且つ第4の半導体領域(24)から離間して形成する工程と、第2の不純物拡散マスク(31)及び第3の不純物拡散マスク(32)を除去した後に、半導体基板(27)の一方の主面(27a)の全面に第4の不純物拡散マスク(33)を被覆する工程と、第2の半導体領域(22)の主面(22a)に第3の半導体領域(23)を形成する工程と、第4の不純物拡散マスク(33)を除去して半導体基板(27)の一方の主面(27a)と他方の主面(27b)とにそれぞれ第1の電極(25)と第2の電極(26)とを形成する工程とを含む。第1の半導体領域(21)及び第2の半導体領域(22)とは異なる導電型を有し且つ深さ方向に向かって不純物拡散濃度が減少する第3の半導体領域(23)の外縁領域(23a)を第1の半導体領域(21)に達する深さで容易に形成することができる。
また、本発明の半導体装置の製法は、第2の不純物拡散マスク(31)及び第3の不純物拡散マスク(32)を除去した後に、半導体基板(27)の一方の主面(27a)の全面に第4の不純物拡散マスク(33)を被覆すると共に、第3の半導体領域(23)の外縁領域(23a)の外周部(23b)より外側に延出して第3の半導体領域(23)の外縁領域(23a)を覆い且つ開口部(34a)を有する第5の不純物拡散マスク(34)を半導体基板(27)の他方の主面(27b)に被覆する工程と、第5の不純物拡散マスク(34)の開口部(34a)から第2の半導体領域(22)の露出部分に第2の不純物のドーピングを行い、第1の半導体領域(21)及び第2の半導体領域(22)とは異なる導電型を有する第3の半導体領域(23)を第2の半導体領域(22)の環状領域(22c)を介して第3の半導体領域(23)の外縁領域(23a)から離間して第2の半導体領域(22)の主面(22a)に形成する工程と、第4の不純物拡散マスク(33)及び第5の不純物拡散マスク(34)を除去して、半導体基板(27)の一方の主面(27a)と他方の主面(27b)とにそれぞれ第1の電極(25)と第2の電極(26)とを形成する工程とを含む。第3の半導体領域(23)及び第4の半導体領域(24)と第3の半導体領域(23)の外縁領域(23a)が選択拡散方法により形成されるので、第3の半導体領域(23)又は第4の半導体領域(24)から第3の半導体領域(23)の外縁領域(23a)への漏れ電流を大幅に低減できる。このため、ダイシングの際に半導体基板(27)の側面(28)に結晶欠陥や異物付着が生じても、半導体基板(27)の側面(28)への漏れ電流は殆ど流れないため、漏れ電流の増加による電気的特性の劣化は殆ど無い。したがって、半導体基板(27)の側面(28)の保護方法を簡素化して生産効率を向上することができる。
本発明では、第4の半導体領域を第3の半導体領域の外縁領域に全く隣接させずに、第1の半導体領域の内部に第4の半導体領域を形成するので、第3の半導体領域の外縁領域側から延びる空乏層が第1の半導体領域側に良好に広がる。この結果、逆方向耐圧が安定して得られる。また、第3の半導体領域が第3の半導体領域の外縁領域に直接接触しないので、第3の半導体領域側から流れる電流が第3の半導体領域の外縁領域を通じて殆ど流れない。このため、ダイシングの際に生ずる結晶欠陥や導電性の異物付着による素子側面への漏れ電流の増加を大幅に低減して、良好な電気的特性を得ることができる。
以下、本発明による半導体装置とその製法をダイオードに適用した実施の形態を図1〜図9について説明する。但し、図1〜図9では、図10に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
本発明の半導体装置は、第1の半導体領域であるN−型領域(21)と、N−型領域(21)より高い不純物拡散濃度でN−型領域(21)の一方側に形成された第2の半導体領域であるN+型領域(22)と、N−型領域(21)及びN+型領域(22)とは異なる導電型を有し且つN−型領域(21)とは反対側でN+型領域(22)に隣接して配置された第3の半導体領域であるP+型領域(23)と、N−型領域(21)より高い不純物拡散濃度でN−型領域(21)の他方側に形成された第4の半導体領域であるN+型領域(24)とを有する半導体基板(27)を備えている。N+型領域(22)とP+型領域(23)との間には、主たる電流通路となる内側のPN接合(22a)が形成される。P+型領域(23)は、N−型領域(21)の外側面(21a)と、N+型領域(22)の外側面(22b)とを包囲する外縁領域(23a)を有する。N−型領域(21)の外側面(21a)及びN+型領域(22)の外側面(22b)とP+型領域(23)の外縁領域(23a)との間には、外側のPN接合(40)が形成される。内側のPN接合(22a)及び外側のPN接合(40)は、P+型領域(23)の外縁領域(23a)により包囲され、半導体基板(27)の側面(28)から外部に露出しないため、半導体基板(27)の側面(28)に結晶欠陥や異物付着が生じても逆方向漏れ電流が増加しない。更に、P+型領域(23)の外縁領域(23a)は、深さ方向に不純物拡散濃度が減少するので、外縁領域(23a)の深い領域では空乏層の広がり幅が大きく、また抵抗も増加する。このため、内側のPN接合(22a)と外側のPN接合(40)に逆方向バイアスが印加されたとき、外側のPN接合(40)を通じて外縁領域(23a)には殆ど電流が流れず、内側のPN接合(22a)を流れる逆方向電流の経路が外縁領域(23a)側に偏向しないので、耐圧の変動が生じ難い。
本発明の半導体装置は、特許文献1に記載される半導体装置の構造を更に発展させた構造を有する。即ち、本発明の半導体装置では、N+型領域(24)がP+型領域(23)の外縁領域(23a)に隣接せず、N+型領域(24)とP+型領域(23)の外縁領域(23a)との間にN−型領域(21)の環状領域(21c)が形成される。即ち、P+型領域(23)の外縁領域(23a)から離間してN−型領域(21)の内側にN+型領域(24)が形成されている。この結果、外側のPN接合(40)から延びる空乏層が、N−型領域(21)の環状領域(21c)内に良好に広がり、外側のPN接合(40)を通じて流れる漏れ電流が低減される。
また、この構造では、不純物拡散によって形成されるP+型領域(23)のP+不純物濃度とN+型領域(24)のN+不純物濃度により、逆方向耐圧が決定するので、半導体基板(27)の比抵抗ρに関係することなく、所望の逆方向耐圧を得ることができる。
図1に示す第1の実施の形態のダイオード(1)を製造する際に、図2に示すN−型半導体として形成された半導体基板(27)を準備する。次に、図3に示すように、半導体基板(27)の一方の主面(27a)に開口部(30a)を有する第1の不純物拡散マスク(30)を形成する。続いて、半導体基板(27)の一方の主面(27a)に第1の不純物拡散マスク(30)の開口部(30a)を通じて一定の深度までV族の元素(燐(P)、砒素(As)、アンチモン(Sb)等)の第1の不純物のドーピングを行うと同時に、半導体基板(27)の他方の主面(27b)に一定の深度まで前記と同種の第1の不純物のドーピングを行って、半導体基板(27)の一方の主面(27a)側に第4の半導体領域となるN+型領域(24)を形成すると共に、半導体基板(27)の他方の主面(27b)側に第2の半導体領域となるN+型領域(22)を形成し、2つのN+型領域(22,24)の間に第1の半導体領域となるN−型領域(21)を残存させる。N−型領域(21)の一方側及び他方側に形成されるN+型領域(22)及びN+型領域(24)は、N−型領域(21)より不純物拡散濃度が高い。N+型領域(22)及びN+型領域(24)の何れか一方を他方より先に形成してもよい。
その後、第1の不純物拡散マスク(30)を除去し、図4に示すように、N+型領域(24)の外周部より外側に延出してN+型領域(24)を覆い且つ開口部(31a)を有する第2の不純物拡散マスク(31)を半導体基板(27)の一方の主面(27a)に被覆すると共に、開口部(32a)を有する第3の不純物拡散マスク(32)を他方の主面(27b)に被覆する。第2の不純物拡散マスク(31)の開口部(31a)と第3の不純物拡散マスク(32)の開口部(32a)は略同一の幅であり、且つ互いに対向する位置に形成されている。第2の不純物拡散マスク(31)の開口部(31a)及び第3の不純物拡散マスク(32)の開口部(32a)から半導体基板(27)の一方の主面(27a)と他方の主面(27b)との露出部分にIII族の元素(硼素(B)、アルミニウム(Al)、ガリウム(Ga)等)の第2の不純物をドーピングする。
これにより、図5に示すように、N−型領域(21)及びN+型領域(22)を包囲する第3の半導体領域としてのP+型領域(23)が形成される。P+型領域(23)は、N−型領域(21)及びN+型領域(22)とは異なる導電型を有し且つ一方の主面(27a)及び他方の主面(27b)の夫々から深さ方向に向かって不純物拡散濃度が減少する環状の外縁領域(23a)を形成する。また、N+型領域(24)は、P+型領域(23)の外縁領域(23a)には直接接触せず、N+型領域(24)とP+型領域(23)の外縁領域(23a)との間にN−型領域(21)の環状領域(21c)が形成される。即ち、半導体基板(27)の一方の主面(27a)側から見ると、半導体基板(27)の中央側に配置されたN+型領域(24)の外周側を、N−型領域(21)の環状領域(21c)とP+型領域(23)の外縁領域(23a)とが、順次環状に包囲する構造となっている。
その後、第2の不純物拡散マスク(31)及び第3の不純物拡散マスク(32)を一方の主面(27a)と他方の主面(27b)から除去して、図5に示すように、第4の不純物拡散マスク(33)を一方の主面(27a)の全面に形成すると共に、P+型領域(23)の外縁領域(23b)の露出面を被覆し且つN+型領域(22)の下面側を開放する開口部(34a)を有する第5の不純物拡散マスク(34)を他方の主面(27b)に形成して、開口部(34a)から第2の不純物のドーピングを行って、N+型領域(22)の下方領域にP+型領域(23)を形成する。なお、P+型領域(23)の外縁領域(23b)にも第2の不純物のドーピングを行ってもよい。
更に、第4の不純物拡散マスク(33)及び第5の不純物拡散マスク(34)を除去して、図6に示すように、半導体基板(27)の一方の主面(27a)にN+型領域(24)の外縁部(24a)、N−型領域(21)の環状領域(21c)及びP+型領域(23)の外縁領域(23a)を覆う第1の絶縁層(19)を形成すると共に、第1の絶縁層(19)の中央部に形成された開口部(19a)を通じてN+型領域(24)に電気的に接触する第1の電極となるカソード電極(25)を形成し、他方の主面(27b)の全面に第2の電極となるアノード電極(26)を形成する。最後に、半導体基板(27)の一方の主面(27a)と他方の主面(27b)に対して垂直でP+型領域(23)の外縁領域(23a)内、例えば、外縁領域(23a)の略中央を通る図6に示す平面(D)に沿って半導体基板(27)を切断する。
第1の実施の形態では、N+型領域(24)をP+型領域(23)の外縁領域(23a)に全く隣接させずに、N−型領域(21)の内部にN+型領域(24)を形成したので、動作の際に、P+型領域(23)の外縁領域(23a)側から延びる空乏層がN−型領域(21)側に良好に広がる。このため、外側のPN接合(40)を通じて流れる漏れ電流が小さくなり、安定した逆方向耐圧を得ることができる。また、N−型領域(21)及びN+型領域(22)とは異なる導電型を有し、且つ深さ方向に向かって不純物拡散濃度が減少するP+型領域(23)の外縁領域(23a)をN−型領域(21)に達する深さで容易に形成することができる。
しかしながら、図1に示す第1の実施の形態のダイオード(1)では、ベタ拡散方法によりN+型領域(22)の下方領域の全面に亘ってP+型領域(23)が形成されるため、アノード側のP+型領域(23)とP+型領域(23)の外縁領域(23a)とが完全に接触する。このため、半導体基板(27)の側面(28)に導電性を有する異物が付着すると、P+型領域(23)側から流れる電流がP+型領域(23)の外縁領域(23a)を介して導電性の異物に流れ、漏れ電流が増加する問題があった。更に、ダイシング等の機械的切断で半導体基板(27)の側面(28)に結晶欠陥が生ずると、漏れ電流が更に増加し、電気的特性を悪化させる原因となる。そこで、図7に示す第2の実施の形態のダイオード(11)では、図1に示すアノード側のP+型領域(23)とP+型領域(23)の外縁領域(23a)との間にN+型領域(22)の環状領域(22c)を形成し、N+型領域(22)の環状領域(22c)を介してP+型領域(23)の外縁領域(23a)から離間してアノード側のP+型領域(23)が配置される。これにより、アノード側のP+型領域(23)がP+型領域(23)の外縁領域(23a)に直接接触しないため、P+型領域(23)側から流れる電流がP+型領域(23)の外縁領域(23a)を通じて殆ど流れない。このため、ダイシングの際に生ずる結晶欠陥や導電性の異物付着による半導体基板(27)の側面(28)への漏れ電流の増加が殆ど無いので、良好な電気的特性を得ることができる。
図7に示すダイオード(11)を製造する際に、図8に示すように、図2〜図4に示す各工程を経てN−型領域(21)、N+型領域(22)、カソード側のN+型領域(24)及びP+型領域(23)の外縁領域(23a)が形成された半導体基板(27)の一方の主面(27a)の全面に第4の不純物拡散マスク(33)を形成すると共に、P+型領域(23)の外縁領域(23a)の外周部(23b)より外側に延出してP+型領域(23)の外縁領域(23a)を覆い且つ開口部(34a)を有する第5の不純物拡散マスク(34)を他方の主面(27b)に形成する。次に、第5の不純物拡散マスク(34)の開口部(34a)からIII族の元素(硼素(B)、アルミニウム(Al)、ガリウム(Ga)等)の第2の不純物のドーピングを行い、図9に示すようにN+型領域(22)の下方領域内にP+型領域(23)を形成する。これにより、アノード側のP+型領域(23)とP+型領域(23)の外縁領域(23a)との間にN+型領域(22)の環状領域(22c)が形成され、N+型領域(22)の環状領域(22c)を介してP+型領域(23)の外縁領域(23a)から離間してアノード側のP+型領域(23)が配置される。
その後、第4の不純物拡散マスク(33)及び第5の不純物拡散マスク(34)を除去して、図9に示すように、半導体基板(27)の一方の主面(27a)にN+型領域(24)の外縁部(24a)、N−型領域(21)の環状領域(21c)及びP+型領域(23)の外縁領域(23a)を覆う第1の絶縁層(19)を形成し、第1の絶縁層(19)の中央部に形成された開口部(19a)を通じてN+型領域(24)に電気的に接触する第1の電極となるカソード電極(25)を形成する。これと共に、半導体基板(27)の他方の主面(27b)にP+型領域(23)の外縁部(23c)、N+型領域(22)の環状領域(22c)及びP+型領域(23)の外縁領域(23a)を覆う第2の絶縁層(20)を形成し、第2の絶縁層(20)の中央部に形成された開口部(20a)を通じてP+型領域(23)に電気的に接触する第2の電極となるアノード電極(26)を形成する。最後に、半導体基板(27)の一方の主面(27a)と他方の主面(27b)に対して垂直で且つP+型領域(23)の外縁領域(23a)内、例えば、外縁領域(23a)の略中央を通る図9に示す平面(D)に沿って半導体基板(27)を切断する。
第2の実施の形態では、アノード側のP+型領域(23)及びカソード側のN+型領域(24)とP+型領域(23)の外縁領域(23a)を選択拡散方法により形成することにより、P+型領域(23)及びN+型領域(24)とP+型領域(23)の外縁領域(23a)とが互いに隣接しないので、P+型領域(23)又はN+型領域(24)からP+型領域(23)の外縁領域(23a)への漏れ電流を大幅に低減できる。このため、ダイシングの工程で半導体基板(27)を切断した際に、半導体基板(27)の側面(28)に結晶欠陥や異物付着が生じても、半導体基板(27)の側面(28)への漏れ電流は殆ど流れないため、漏れ電流の増加による電気的特性の劣化は殆ど無い。したがって、半導体基板(27)の側面(28)の保護方法を大幅に簡素化して、生産効率を向上することができる。
本発明の前記の各実施の形態は、変更が可能である。例えば、上記の各実施の形態では、第1の半導体領域(21)、第2の半導体領域(22)及び第4の半導体領域(24)をN型半導体とし、第3の半導体領域(23)をP型半導体としたが、逆に、第1の半導体領域(21)、第2の半導体領域(22)及び第4の半導体領域(24)をP型半導体とし、第3の半導体領域(23)をN型半導体としてもよい。
本発明では、付着物等の影響による漏れ電流の増加を抑制して安定した耐圧が得られると共に、製造が容易な信頼性の高い半導体装置を得ることができる。
(21)・・N−型領域(第1の半導体領域)、 (21a)・・外側面、 (22)・・N+型領域(第2の半導体領域)、 (22a)・・内側のPN接合、 (22b)・・外側面、 (23)・・P+型領域(第3の半導体領域)、 (23a)・・外縁領域、 (24)・・N+型領域(第4の半導体領域)、 (25)・・カソード電極(第1の電極)、 (26)・・アノード電極(第2の電極)、 (27)・・半導体基板、 (28)・・側面、 (30)・・第1の不純物拡散マスク、 (31)・・第2の不純物拡散マスク、 (32)・・第3の不純物拡散マスク、 (33)・・第4の不純物拡散マスク、 (34)・・第5の不純物拡散マスク、 (40)・・外側のPN接合、
Claims (6)
- 第1の半導体領域と、該第1の半導体領域より高い不純物拡散濃度で前記第1の半導体領域の一方側に形成された第2の半導体領域と、前記第1の半導体領域及び前記第2の半導体領域とは異なる導電型を有し且つ前記第1の半導体領域とは反対側で前記第2の半導体領域に隣接して配置された第3の半導体領域と、前記第1の半導体領域より高い不純物拡散濃度で前記第1の半導体領域の他方側の該第1の半導体領域内に形成された第4の半導体領域とを有する半導体基板とを備え、
前記第2の半導体領域と前記第3の半導体領域との間にPN接合を形成し、
前記第3の半導体領域の外縁領域は、前記第1の半導体領域の外側面及び前記第2の半導体領域の外側面を包囲し、
前記第4の半導体領域と前記第3の半導体領域の外縁領域との間に、前記第1の半導体領域の環状領域を形成したことを特徴とする半導体装置。 - 前記第3の半導体領域と前記第3の半導体領域の外縁領域との間に前記第2の半導体領域の環状領域を形成し、前記第2の半導体領域の環状領域を介して前記第3の半導体領域の外縁領域から離間して前記第3の半導体領域を配置した請求項1に記載の半導体装置。
- 前記第4の半導体領域の外縁部と、前記第1の半導体領域の環状領域と、前記第3の半導体領域の外縁領域とを覆う第1の絶縁層と、
該第1の絶縁層の中央部に形成された開口部を通じて前記第4の半導体領域に電気的に接触する第1の電極とを設けた請求項1に記載の半導体装置。 - 前記第3の半導体領域の外縁部と、前記第2の半導体領域の環状領域と、前記第3の半導体領域の外縁領域とを覆う第2の絶縁層と、
該第2の絶縁層の中央部に形成された開口部を通じて前記第3の半導体領域に電気的に接触する第2の電極とを設けた請求項2又は3に記載の半導体装置。 - 第1の半導体領域を構成する半導体基板の一方の主面に開口部を有する第1の不純物拡散マスクを被覆する工程と、
前記第1の不純物拡散マスクの開口部と前記半導体基板の他方の主面から第1の不純物のドーピングを行い、前記第1の半導体領域より不純物拡散濃度の高い第4の半導体領域及び第2の半導体領域を前記第1の半導体領域の一方側及び他方側に形成する工程と、
前記第1の不純物拡散マスクを除去した後、前記第4の半導体領域の外周部より外側に延出して前記第4の半導体領域を覆い且つ開口部を有する第2の不純物拡散マスクを前記半導体基板の一方の主面に被覆すると共に、前記第2の不純物拡散マスクの開口部に対向する位置で前記半導体基板の他方の主面に開口部を有する第3の不純物拡散マスクを被覆する工程と、
前記第2の不純物拡散マスクの開口部及び前記第3の不純物拡散マスクの開口部から前記第1の半導体領域と前記第2の半導体領域の各露出部分に第2の不純物のドーピングを行い、前記第1の半導体領域及び前記第2の半導体領域とは異なる導電型を有し且つ深さ方向に向かって不純物拡散濃度が減少する第3の半導体領域の外縁領域を前記第1の半導体領域及び前記第2の半導体領域を包囲して且つ前記第4の半導体領域から離間して形成する工程と、
前記第2の不純物拡散マスク及び前記第3の不純物拡散マスクを除去した後に、前記半導体基板の一方の主面の全面に第4の不純物拡散マスクを被覆する工程と、
前記第2の半導体領域の主面に前記第3の半導体領域を形成する工程と、
前記第4の不純物拡散マスクを除去して、前記半導体基板の一方の主面と他方の主面とにそれぞれ第1の電極と第2の電極とを形成する工程とを含むことを特徴とする半導体装置の製法。 - 第1の半導体領域を構成する半導体基板の一方の主面に開口部を有する第1の不純物拡散マスクを被覆する工程と、
前記第1の不純物拡散マスクの開口部と前記半導体基板の他方の主面から第1の不純物のドーピングを行い、前記第1の半導体領域より不純物拡散濃度の高い第4の半導体領域及び第2の半導体領域を前記第1の半導体領域の一方側及び他方側に形成する工程と、
前記第1の不純物拡散マスクを除去した後、前記第4の半導体領域の外周部より外側に延出して前記第4の半導体領域を覆い且つ開口部を有する第2の不純物拡散マスクを前記半導体基板の一方の主面に被覆すると共に、前記第2の不純物拡散マスクの開口部に対向する位置で前記半導体基板の他方の主面に開口部を有する第3の不純物拡散マスクを被覆する工程と、
前記第2の不純物拡散マスクの開口部及び前記第3の不純物拡散マスクの開口部から前記第1の半導体領域と前記第2の半導体領域の各露出部分に第2の不純物のドーピングを行い、前記第1の半導体領域及び前記第2の半導体領域とは異なる導電型を有し且つ深さ方向に向かって不純物拡散濃度が減少する第3の半導体領域の外縁領域を前記第1の半導体領域及び前記第2の半導体領域を包囲して且つ前記第4の半導体領域から離間して形成する工程と、
前記第2の不純物拡散マスク及び前記第3の不純物拡散マスクを除去した後に、前記半導体基板の一方の主面の全面に第4の不純物拡散マスクを被覆すると共に、前記第3の半導体領域の外縁領域の外周部より外側に延出して前記第3の半導体領域の外縁領域を覆い且つ開口部を有する第5の不純物拡散マスクを前記半導体基板の他方の主面に被覆する工程と、
前記第5の不純物拡散マスクの開口部から第2の半導体領域の露出部分に第2の不純物のドーピングを行い、前記第1の半導体領域及び前記第2の半導体領域とは異なる導電型を有する第3の半導体領域を前記第2の半導体領域の環状領域を介して前記第3の半導体領域の外縁領域から離間して前記第2の半導体領域の主面に形成する工程と、
前記第4の不純物拡散マスク及び前記第5の不純物拡散マスクを除去して、前記半導体基板の一方の主面と他方の主面とにそれぞれ第1の電極と第2の電極とを形成する工程とを含むことを特徴とする半導体装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006203498A JP2007294833A (ja) | 2006-03-27 | 2006-07-26 | 半導体装置とその製法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006086414 | 2006-03-27 | ||
JP2006203498A JP2007294833A (ja) | 2006-03-27 | 2006-07-26 | 半導体装置とその製法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007294833A true JP2007294833A (ja) | 2007-11-08 |
Family
ID=38765123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006203498A Pending JP2007294833A (ja) | 2006-03-27 | 2006-07-26 | 半導体装置とその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007294833A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102194894A (zh) * | 2011-05-06 | 2011-09-21 | 杭州杭鑫电子工业有限公司 | 一种抗电浪涌低压保护硅二极管及其制备方法 |
-
2006
- 2006-07-26 JP JP2006203498A patent/JP2007294833A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102194894A (zh) * | 2011-05-06 | 2011-09-21 | 杭州杭鑫电子工业有限公司 | 一种抗电浪涌低压保护硅二极管及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4961617B2 (ja) | 配線基板とその製造方法及び半導体装置 | |
CN110676310B (zh) | 高压垂直功率部件 | |
US9412809B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2013073992A (ja) | 半導体装置 | |
JP5558901B2 (ja) | ダイオード及びその製造方法 | |
JP2009164584A (ja) | 半導体素子のショットキーダイオード及びその製造方法 | |
US7511316B2 (en) | Semiconductor device resistive to high voltage and capable of controlling leakage current | |
JP2007294833A (ja) | 半導体装置とその製法 | |
KR100625362B1 (ko) | 과도 전압 억제 소자 및 그 제조 방법 | |
JP4659490B2 (ja) | ショットキバリアダイオードおよびその製造方法 | |
TWI772556B (zh) | 暫態電壓抑制裝置、暫態電壓抑制裝置總成及其形成方法 | |
KR101121702B1 (ko) | 반도체 장치 | |
JP2006186354A (ja) | ジェナーダイオード、その製造方法及びパッケージング方法 | |
KR101657160B1 (ko) | 과도 전압 억제 소자 및 그 제조 방법 | |
JP6221648B2 (ja) | 半導体装置 | |
JP4383250B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
JP2014165317A (ja) | 半導体装置 | |
JP4860146B2 (ja) | サージ保護用半導体装置 | |
JP4834305B2 (ja) | 半導体装置 | |
JP4863430B2 (ja) | サージ保護用半導体装置 | |
JP2007134521A (ja) | ショットキーバリアダイオード及びその製造方法 | |
JP2009043795A (ja) | 半導体装置 | |
JPH07321347A (ja) | 高濃度pn接合面を有する半導体装置の製造方法 | |
JP2008227114A (ja) | 半導体装置およびその製造方法 | |
JPWO2005093842A1 (ja) | 半導体装置 |