KR101121702B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101121702B1
KR101121702B1 KR1020090014694A KR20090014694A KR101121702B1 KR 101121702 B1 KR101121702 B1 KR 101121702B1 KR 1020090014694 A KR1020090014694 A KR 1020090014694A KR 20090014694 A KR20090014694 A KR 20090014694A KR 101121702 B1 KR101121702 B1 KR 101121702B1
Authority
KR
South Korea
Prior art keywords
semiconductor region
semiconductor
region
junction
conductor type
Prior art date
Application number
KR1020090014694A
Other languages
English (en)
Other versions
KR20090093825A (ko
Inventor
신지 쿠도
류 히라타
신이치 미야조노
Original Assignee
산켄덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산켄덴키 가부시키가이샤 filed Critical 산켄덴키 가부시키가이샤
Publication of KR20090093825A publication Critical patent/KR20090093825A/ko
Application granted granted Critical
Publication of KR101121702B1 publication Critical patent/KR101121702B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

본 발명에 따른 반도체장치는 제1도체형의 제1반도체영역과; 상기 제1반도체영역의 상부면에 형성되고, 상기 제1반도체영역의 불순물농도 보다 낮은 불순물농도를 갖는 제1도체형의 제2반도체영역과; 상기 제1반도체영역의 상부면에 형성되고, 상기 제2반도체영역의 불순물농도 보다 높은 불순물농도를 갖는 제1도체형의 제3반도체영역과; 상기 제2반도체영역과 상기 제3반도체영역의 상부면에 형성되고, 상기 제1도체형과는 다른 제2도체형의 제4반도체영역을; 구비하고, 상기 제2반도체영역, 상기 제3반도체영역, 그리고 상기 제4반도체영역들 사이에는 PN접합부가 형성되고, 상기 제2반도체영역은 상기 제3반도체영역을 둘러싸도록 형성된다.
반도체영역, 불순물농도

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 순방향 전압을 감소시킬 수 있는 반도체 장치에 관한 것이다.
일본 특허공개 제2005-317894호에는 도 2에 도시한 바와 같은 종래의 반도체 장치의 일예가 기재되어 있다. 도 2에 도시한 바와 같이 종래의 반도체 장치는 캐소드 영역으로 작용하는 제1반도체 영역(7) 및 제2반도체 영역(8)과, 애노드 영역으로 작용하는 제3반도체 영역(9)을 포함한다. 제3반도체 영역(9)은 외부 에지 영역을 포함하며, 이 외부 에지 영역은 아래로 뻗으면서 제2반도체 영역(8)의 외측면과 제1반도체 영역(7)의 외측면을 둘러싼다. 제3반도체영역(9)은 불순물 확산에 의해 형성된다. 따라서, 불순물 확산 농도는 깊이 방향으로 진행함에 따라서 감소하고, 외부 에지 영역의 외측(즉, 반도체 기판의 측면측)에 형성되는 통로에서 전기저항이 증대한다. 제2반도체 영역(8)과 제3반도체 영역(9) 사이의 PN접합영역은 제1반도체 영역(7)과 제3반도체 영역(9) 사이의 PN접합영역에 비하여 상대적으로 높은 불순물 농도를 갖는 영역이 인접하여 형성된다.
제2반도체 영역(8)과 제3반도체 영역(9) 사이의 PN접합영역은 외부에지영역 에 의해 둘러싸인 반도체 내측(반도체 기판의 중앙측)에 형성되고, 반도체 기판의 측면으로부터 전체적으로 떨어져 있다. 결과적으로 애노드 영역과 캐소드 영역 사이 부분에 역방향 바이어스가 부여될 때, 역방향 전류가 제2반도체 영역(8)과 제3반도체 영역(9) 사이의 PN접합영역으로 흐르며, 반도체 기판의 측면측으로는 전류가 거의 흐르지 않아 역방향 내전압이 변동하지 않는다.
그러나, 상기 종래의 반도체 장치는 제2반도체영역(8)과 제3반도체영역 사이에 형성된 PN접합영역을 포함하는 활성영역 바로 아래에 비교적 높은 저항의 반도체층(제1반도체영역7)이 존재하여 순방향전압이 커지는 결점이 있다. 또, 제1반도체영역(7)과 제3반도체영역(9)과의 사이에 형성된 PN접합이 반도체기판의 측면에 노출되고, 이 노출면에는 주지의 웨이퍼 다이스 가공(wafer dicing)이 시행되기 때문에 누설전류가 커지는 문제가 있다.
본 발명은 이러한 문제점을 해소하고, 낮은 순방향 전압을 갖는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1구성특징에 따른 반도체 장치는 제1도체형의 제1반도체영역과; 상기 제1반도체영역의 상부면에 형성되고, 상기 제1반도체영역의 불순물농도 보다 낮은 불순물농도를 갖는 제1도체형의 제2반도체영역과; 상기 제1반도체영역의 상부 면에 형성되고, 상기 제2반도체영역의 불순물농도 보다 높은 불순물농도를 갖는 제1도체형의 제3반도체영역과; 상기 제2반도체영역과 상기 제3반도체영역의 상부면에 형성되고, 상기 제1도체형과는 다른 제2도체형의 제4반도체영역을; 구비하고, 상기 제2반도체영역, 상기 제3반도체영역, 그리고 상기 제4반도체영역들 사이에는 PN접합부가 형성되고, 상기 제2반도체영역은 상기 제3반도체영역을 둘러싸도록 형성된다.
본 발명의 제2구성특징에 따르면, 제1구성특징을 전제로, 상기 제2반도체영역의 측면과 상기 제4반도체영역의 측면에는 메사 트렌치(mesa trench)가 형성되어, 상기 제2반도체영역과 상기 제4반도체영역 사이에 형성된 PN접합이 사이 메사 트렌치의 측면에 노출되도록 구성되어 있다.
본 발명의 제3구성특징에 따르면, 제2구성특징을 전제로, 상기 제4반도체영역은 상기 메사 트렌치로부터 떨어진 측보다는 떨어지지 않은 측이 상대적으로 더 깊게 형성된다.
본 발명의 상기 구성에 따르면, 반도체 기판의 중심측에 브레이크다운 영역이 형성된 구조를 유지하여도 고저항층이 없으며, 브레이크다운 전압의 변동을 효과적으로 방지할 수 있다. 또한, PN접합부에 다이싱(dicing) 가공을 하지 않고 화학적 처리(즉 에칭가공 처리)를 할 수 있어 PN접합의 노출면에 위치하는 반도체 결정의 결정성 손상(왜곡)을 방지하게 되므로, 결과적으로 누설전류의 증대를 억제할 수 있다.
즉, 본 발명에 따르면, 순방향전류의 증대에 따른 결점을 극복할 수 있다. 또한, PN접합부의 노출면에 다이싱 가공을 하지 않고 화학적 처리를 행하므로 결정의 왜곡을 방지할 수 있게 되며, 그 결과 큰 누설전류가 발생하는 것을 방지하게 된다. 따라서, 본 발명에 따른 반도체 장치는 낮은 순방향 전압과 낮은 누설전류를 동시에 구현할 수 있다.
또한, 본 발명의 반도체 장치에 따르면, 활성영역 하에서 고저항층이 존재하지 않으므로 웨이퍼의 비저항(specific resistance)이 반도체 장치의 여러 가지 특성에 영향을 주는 것을 억제할 수 있다. 그리고, PN접합부의 노출부에 이물질이 부착되어도 역방향 내전압에서의 변동이 발생하기 어렵다. 따라서, 본 발명은 반도체 장치의 신뢰성을 향상시키는데 기여할 수 있다.
도 1을 참조하여 본 발명의 일실시예에 따른 반도체장치를 설명한다. 도 1에 도시한 바와같이, 반도체 장치에서의 반도체 영역은 수직으로 대향하는 주면(major surface)(상부주면과 하부주면)을 포함한다. 여기서, 상부주면은 제1주면이라 하고, 하부주면을 제2주면이라 한다.
도 1에 도시한 바와같이, 본 발명의 일실시예에 따른 반도체장치는 상대적으로 높은 불순물 농도를 갖는 N+ 반도체영역으로서의 제1반도체영역(1)을 포함한다. 제1반도체영역(1)은 웨이퍼의 제2주면으로부터 N형 불순물을 확산하여 형성된다. 제2반도체영역(2)은 제1반도체영역(1)의 제1주면 상에 형성되며, 제1반도체영역(1) 보다는 낮은 불순물 농도를 갖는다.
N형불순물을 제2반도체영역(2)에 부분적으로 확산하여 제3반도체영역(3)을 형성한다. 따라서, 제3반도체영역(3)은 제2반도체영역(2)과 비교하여 보다 높은 불순물농도를 갖는다. 제3반도체영역(3)은 전체적으로 제2반도체 영역(2)에 형성되는 것이 아니라 제2반도체영역(2)의 반도체기판의 중앙측 부분에만 형성된다. 그 이유는 제2반도체영역(2)이 반도체기판의 외주측에 남겨지고, 제3반도체영역(3)은 평면으로 볼 때(즉 주면에 수직방향으로 볼 때) 환형으로 제2반도체영역(2)에 의해 둘러싸이기 때문이다.
P형불순물은 제2반도체영역(2) 및 제3반도체영역(3) 각각의 제1주면에 전체적으로 확산되어 제4반도체영역(4)을 형성한다. 이 경우, 제4반도체영역은 상대적으로 높은 불순물농도를 갖는 제3반도체영역(3)에 상대적으로 얇게 형성되고 상대적으로 낮은 불순물농도를 갖는 제2반도체영역(2)에는 상대적으로 깊게 형성되며, 이것이 제2반도체영역(2)과 제3반도체영역(3) 간의 농도차에 해당된다(즉, 제3반도체영역(3)의 불순물농도는 제2반도체영역(2)의 불순물농도 보다 높다).
결과적으로, 제2반도체영역(2)과 제4반도체영역(4) 사이의 PN접합은 제3반도체영역(3)과 제4반도체영역(4) 사이의 PN접합에 비하여 반도체 기판의 제1주면으로 부터 떨어진 위치에 형성된다. 제3반도체영역(3)과 제4반도체영역(4) 사이의 PN접합은 제2반도체영역(2)과 제4반도체영역(4) 사이의 PN접합과 비교하여 상대적으로 높은 불순물농도를 갖는 인근영역들 사이에 형성된다. 따라서 PN접합에 인가되는 역방향전압이 상승할 때, 제3반도체영역(3)과 제4반도체영역(4) 사이에 브레이크다운(breakdown)이 발생한다.
제3반도체영역(3)과 제4반도체영역(4) 사이의 PN접합은 제4반도체영역(4)에 의해 환형으로 둘러싸이고, 반도체기판의 측면으로 노출되지 않는다. 따라서, 역방향내전압이 변동하는 것을 방지할 수 있고, 누설전류의 억제를 효과적으로 억제할 수 있다. 역방향 바이어스가 제3반도체영역(3)과 제4반도체영역 사이에 형성된 PN접합에 인가되어 공핍층(depletion layer)이 확장되어도, 역방향전류의 증대가 억제되는데, 그 이유는 PN접합과 제4반도체영역(40)의 상단부 사이의 거리가 확보되었기 때문이다.
도시한 에칭공정에 의해 반도체기판의 측면에 메사 트렌치(mesa trench)가 형성된다. 이 메사 트렌치T는 반도체기판의 제1주면(상부면)으로부터 제2주면을 향하여 형성되며, 메사트렌치T의 바다면은 제2반도체영역(2)과 제4반도체영역(4) 사이의 PN접합 보다 제2주면측으로 더 가까운 곳에 위치한다. 이러한 이유로, 제2반 도체영역(2)과 제4반도체영역(4) 사이의 PN접합은 메사 트렌치T의 측면에 노출된다. 메사 트렌치T의 측면에 에칭 가공이 가해지므로, 메사 트렌치T의 측면은 파손층이 보다 적고 결정성이 비교적 양호하다. 메사 트렌치T와 반도체기판의 제2주면 사이에는 수직절결측면이 형성된다. 이 수직절결측면은 웨이퍼 다이싱 가공(wafer dicing)에 의해 형성된다. 이 때문에 그 결정성이 메사 트렌치T의 측면에 비해 양호하지 않다. 도 1에 따른 반도체 장치에 있어서는 PN접합이 불량한 결정성을 갖는 측면에 노출되지 않는다. 메사 트렌치T는 제4반도체영역(4)을 환형으로 둘러싸도록 구성된다.
제4반도체영역(4)의 제1주면에는 제1전극부(5)가 형성되고, 제1반도체영역(1)의 제2주면에는 제2전극부(6)가 형성된다. 부분적으로는 제1전극부(5)를 에칭가공하여 개구부를 형성하는 것에 의해, 그리고 (개구부와 함께) 제1전극부(5)를 마스크로 사용하여 제4반도체영역(4)과 제3반도체영역(3)을 에칭가공하는 것에 의해 메사 트렌치T가 형성된다. 제1전극부(5)와 제2전극부(6)는 애노드전극과 캐소드전극을 각각 구성한다.
이상과 같이 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것은 아니며, 예를들면 각 반도체 영역을 실시예와는 반대로된 반전 도체형으로 구성하여도 동일한 이점을 얻을 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체장치를 나타낸 단면도.
도 2는 종래 기술에 따른 반도체장치를 나타낸 단면도.

Claims (3)

  1. 삭제
  2. 제1도체형의 제1반도체영역과;
    상기 제1반도체영역의 상부면에 형성되고, 상기 제1반도체영역의 불순물농도 보다 낮은 불순물농도를 갖는 제1도체형의 제2반도체영역과;
    상기 제1반도체영역의 상부면에 형성되고, 상기 제2반도체영역의 불순물농도 보다 높은 불순물농도를 갖는 제1도체형의 제3반도체영역과;
    상기 제2반도체영역과 상기 제3반도체영역의 상부면에 형성되고, 상기 제1도체형과는 다른 제2도체형의 제4반도체영역을; 구비하고,
    상기 제2반도체영역, 상기 제3반도체영역, 그리고 상기 제4반도체영역들 사이에는 PN접합부가 형성되고,
    상기 제2반도체영역은 상기 제3반도체영역을 둘러싸도록 형성되며,
    상기 제2반도체영역의 측면과 상기 제4반도체영역의 측면에는 메사 트렌치(mesa trench)가 형성되어, 상기 제2반도체영역과 상기 제4반도체영역 사이에 형성된 PN접합이 상기 메사 트렌치의 측면에 노출되도록 한 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서,
    상기 제4반도체영역은 상기 메사 트렌치로부터 떨어진 측보다는 떨어지지 않은 측이 상대적으로 더 깊게 형성된 것을 특징으로 하는 반도체장치.
KR1020090014694A 2008-02-29 2009-02-23 반도체 장치 KR101121702B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-U-2008-001148 2008-02-29
JP2008001148U JP3141688U (ja) 2008-02-29 2008-02-29 半導体装置

Publications (2)

Publication Number Publication Date
KR20090093825A KR20090093825A (ko) 2009-09-02
KR101121702B1 true KR101121702B1 (ko) 2012-02-28

Family

ID=41012530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014694A KR101121702B1 (ko) 2008-02-29 2009-02-23 반도체 장치

Country Status (3)

Country Link
US (1) US20090218662A1 (ko)
JP (1) JP3141688U (ko)
KR (1) KR101121702B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5216572B2 (ja) * 2008-12-25 2013-06-19 新電元工業株式会社 ダイオード
CN105355654B (zh) * 2015-10-13 2019-01-18 上海瞬雷电子科技有限公司 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5885572A (ja) * 1981-11-17 1983-05-21 Olympus Optical Co Ltd プレ−ナ型ダイオ−ドおよびその製造方法
KR20020046985A (ko) * 2000-12-12 2002-06-21 고타니 고이치 반도체 장치 및 그 제조방법
KR20020046984A (ko) * 2000-12-12 2002-06-21 고타니 고이치 반도체 장치 및 그 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3696272A (en) * 1970-08-21 1972-10-03 Rca Corp Avalanche diode
US4113516A (en) * 1977-01-28 1978-09-12 Rca Corporation Method of forming a curved implanted region in a semiconductor body
US4153904A (en) * 1977-10-03 1979-05-08 Texas Instruments Incorporated Semiconductor device having a high breakdown voltage junction characteristic
US5119148A (en) * 1989-11-29 1992-06-02 Motorola, Inc. Fast damper diode and method
US5967795A (en) * 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
DE19538853A1 (de) * 1995-10-19 1997-04-24 Bosch Gmbh Robert Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
US5930660A (en) * 1997-10-17 1999-07-27 General Semiconductor, Inc. Method for fabricating diode with improved reverse energy characteristics
JP4636685B2 (ja) * 1998-01-21 2011-02-23 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ダイオードの製造方法
DE19804580C2 (de) * 1998-02-05 2002-03-14 Infineon Technologies Ag Leistungsdiode in Halbleitermaterial
US5914527A (en) * 1998-03-13 1999-06-22 Microsemi Corporation Semiconductor device
US7199031B2 (en) * 2002-01-15 2007-04-03 Robert Bosch Gmbh Semiconductor system having a pn transition and method for manufacturing a semiconductor system
WO2005024955A1 (ja) * 2003-09-05 2005-03-17 Sanken Electric Co., Ltd. 半導体装置
JP4251326B2 (ja) * 2004-03-30 2009-04-08 サンケン電気株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5885572A (ja) * 1981-11-17 1983-05-21 Olympus Optical Co Ltd プレ−ナ型ダイオ−ドおよびその製造方法
KR20020046985A (ko) * 2000-12-12 2002-06-21 고타니 고이치 반도체 장치 및 그 제조방법
KR20020046984A (ko) * 2000-12-12 2002-06-21 고타니 고이치 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20090093825A (ko) 2009-09-02
US20090218662A1 (en) 2009-09-03
JP3141688U (ja) 2008-05-22

Similar Documents

Publication Publication Date Title
US10840361B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR101745776B1 (ko) 전력용 반도체 소자
JP4892172B2 (ja) 半導体装置およびその製造方法
US8994065B2 (en) High-voltage vertical power component
JP2014056942A (ja) 電力用半導体装置
US9793343B2 (en) Semiconductor device
KR101252628B1 (ko) 저주파 및 고주파 애플리케이션을 위한 안정한 다이오드
JP2002222949A (ja) 半導体装置
JP2005057028A (ja) 絶縁ゲート型バイポーラトランジスタ
US20220045048A1 (en) Semiconductor apparatus
US11869940B2 (en) Feeder design with high current capability
JP2007287985A (ja) 半導体装置
US11183601B2 (en) Semiconductor device with carrier lifetime control
JP2015106695A (ja) 半導体装置及びその製造方法
US11855229B2 (en) Semiconductor structure and method for manufacturing the same
KR101121702B1 (ko) 반도체 장치
US10777674B2 (en) Semiconductor device
KR100625362B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
US20160276441A1 (en) Semiconductor device
JP5271694B2 (ja) ダイオード
US20240006510A1 (en) Thyristor and method for manufacturing the same
US20230049223A1 (en) Semiconductor device
WO2023037430A1 (ja) 半導体装置
US10770579B2 (en) SiC-MOSFET and method of manufacturing the same
US20240088220A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee