JP2005183917A - シリコン窒化膜のストレスを防止及び緩衝できるパッド構造を備えた半導体装置 - Google Patents

シリコン窒化膜のストレスを防止及び緩衝できるパッド構造を備えた半導体装置 Download PDF

Info

Publication number
JP2005183917A
JP2005183917A JP2004191125A JP2004191125A JP2005183917A JP 2005183917 A JP2005183917 A JP 2005183917A JP 2004191125 A JP2004191125 A JP 2004191125A JP 2004191125 A JP2004191125 A JP 2004191125A JP 2005183917 A JP2005183917 A JP 2005183917A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal layer
dummy
pad region
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004191125A
Other languages
English (en)
Other versions
JP5131797B2 (ja
Inventor
Seiki Boku
成 基 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005183917A publication Critical patent/JP2005183917A/ja
Application granted granted Critical
Publication of JP5131797B2 publication Critical patent/JP5131797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/0569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置のバックエンド工程でシリコン窒化膜のストレスを低減させることができるパッド構造を提供すること。
【解決手段】半導体基板と、前記半導体基板上に形成される下部構造と、前記下部構造上に形成される第１絶縁膜と、前記第１絶縁膜内の第１金属コンタクトを介して前記下部構造に接続される第１金属層と、前記第１金属層上に形成される第２金属層と、前記第２金属層に形成されたパッド領域の内部に形成される複数の内部ダミーゲートとを備える。
【選択図】図４

Description

本発明は半導体装置のバリア絶縁膜に加えられるストレスを和らげることができるパッド構造に関する。
一般に、シリコンウェーハにより製造されるすべての半導体メモリはいずれもパッド構造を有している。通常、パッド構造はパッシべーション層の一部を第２金属層(Ｍｅｔａｌ−２)などの上部金属層上にオープンさせて上部金属層が露出された構造をいう。このようなパッド構造は、ワイヤボンディングなどの工程により半導体装置に電圧を供給してデータを入出力できるように装置の内部と外部との間に設置された接続手段としての機能をする。このようにパッド構造は半導体装置の製造において考慮されるべき重要な要素の1つである。半導体装置のパッド構造が信頼性に欠けると、そのメモリ装置は用いられなくなる。
パッド構造は次のような条件を満さなければならない。まず、パッド構造はパッドストレスを最小化するように製造されなければならない。パッドストレスはワイヤボンディングの付着力を大きく減少させ、パッドのリフティング(ｌｉｆｔｉｎｇ)問題を引き起こす。また、パッド構造はワイヤボンディング力を最大化するように製造されなければならない。そして、パッド構造はパッドの静電容量(Ｃａｐａｃｉｔａｎｃｅ)を最小化するように製造されなければならない。パッドの静電容量が存在すれば、パッドを介して数ナノ秒(ｎｓ)の速度で入出力されるデータにより装置が劣化するという問題が生じ、ワイヤボンディングができなくなる可能性が高くなる。以下、従来のパッド構造の問題点を図面を参照して詳細に説明する。
図１は従来のＮＡＮＤフラッシュのバックエンド工程(Ｂａｃｋ−ｅｎｄ ｐｒｏｃｅｓｓ)における半導体装置のパッド構造を示す断面図である。図２は図１のパッド構造を備える半導体装置の部分レイアウトである。また、図３は従来の半導体装置のパッド構造において熱的ストレスの影響によるシリコン窒化膜の状態変化を示す図である。
図１を参照すると、従来のＮＡＮＤフラッシュのバックアンド工程におけるパッド構造の断面は半導体基板１０２、フィールド酸化膜１０４、自己整列コンタクト用シリコン窒化膜１０６、第１層間絶縁膜１０８、第１金属層１１０、トレンチ停止シリコン窒化膜１１２、トレンチ用絶縁膜１１４、第２金属コンタクト停止シリコン窒化膜１１６、第２層間絶縁膜１１８及び第２金属層１２０が順に積層される構造を有する。シリコン窒化膜としては、自己整列コンタクト用シリコン窒化膜１０６、トレンチ停止シリコン窒化膜１１２及び第２金属コンタクト停止シリコン窒化膜１１６の３つが採用される。これらのシリコン窒化膜(１０６、１１２及び１１６)はエッチング工程で酸化物と窒化物の選択比を利用してバリア層として用いられる。
また、従来のパッド構造は、図２に示すように、第２金属層１２０の一部を露出させて作るパッド領域(Ｐａｄ Ｒｅｇｉｏｎ；ＰＲ)の内部のみならず、ＰＲの外部全体に亘ってシリコン窒化膜(１０６、１１２または１１６)が接続されてチップ全体を覆う構造を有する。
一方、シリコン窒化膜は上下に形成された層と異なる熱的特性を有する。すなわち、シリコン窒化膜は酸化物やポリシリコン酸化物からなる層と比較して熱的ストレスが非常に高い。例えば、酸化膜ＳｉＯ２の熱的ストレス定数は２〜４×１０^９ ｄｙｎｅ/ｃｍ２であり、シリコン窒化膜Ｓｉ３Ｎ４の熱的ストレス定数は９〜１０×１０^９ ｄｙｎｅ/ｃｍ２であって、Ｓｉ３Ｎ４の熱的ストレス定数はＳｉＯ２と比較して、約２．５ないし４．５倍程度が高い。
こうした熱的ストレスの差異により発生し得る問題には、図３に示すように、熱的ストレスが酸化物からなる下部層(１０４、１０８または１１４)と窒化物からなる上部層(１０６、１１２または１１６)との間でリフティングを引き起こす点がある。もし、Ｓｉ３Ｎ４が第１金属コンタクト、第２金属コンタクト及び第１金属層と接続されている場合、過度なストレスによりＳｉ３Ｎ４がリフティングされると、第１金属コンタクトや第２金属コンタクトまたは第１金属層がオープンされる可能性がある。すなわち、シリコン窒化膜が熱的ストレスに過度に露出される場合、シリコン窒化膜のリフティングを引き起こし、結局、装置の信頼性を大きく低下させるという問題がある。特に、ＮＡＮＤフラッシュメモリ装置において、シリコン窒化膜の熱的特性により問題となるパッドの構造的な部分は、トレンチ停止シリコン窒化膜１１２と第２金属コンタクト停止シリコン窒化膜１１６とが隣接する部分である。したがって、現在ＮＡＮＤフラッシュメモリのバックエンド工程では前記部分のシリコン窒化膜に対するストレス緩和が考慮されなければならないし、それに伴う解決策が求められる。
本発明は、上記した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、半導体装置のバックエンド工程でシリコン窒化膜のストレスを低減させることができるパッド構造を提供することにある。
また、本発明の他の目的は、半導体装置のパッドの内外部に一体に形成されたシリコン窒化膜をパッドの内外部に隔離させたパッド構造を備えた半導体装置を提供することである。
上記目的を達成するために、本発明に係る半導体装置は、半導体基板と、前記半導体基板上に形成される下部構造と、前記下部構造上に形成される第１絶縁膜と、前記第１絶縁膜内の第１金属コンタクトを介して前記下部構造に接続される第１金属層と、前記第１金属層上に形成される第２金属層と、前記第２金属層に形成されたパッド領域の内部に形成される複数の内部ダミーゲートとを備えることを特徴とする。
好ましくは、前記内部ダミーゲートは複数の同心状の四角形または複数の島状に形成される。
また、前記内部ダミーゲートと前記パッド領域の縁との水平間隔は０．３ないし３．０μｍである。
また、前記内部ダミーゲートの幅は０．３ないし３．０μｍである。
また、前記内部ダミーゲート同士の間隔は０．３ないし３．０μｍである。
また、前記半導体装置は前記パッド領域の外部において、前記パッド領域と一定の間隔をおいて前記パッド領域を覆う外部ダミーゲートをさらに備える。
また、前記外部ダミーゲートの幅は０．３ないし１．０μｍである。
また、前記外部ダミーゲートと前記パッド領域との水平間隔は２．０ないし５．０μｍである。
また前記半導体装置は前記パッド領域の外部において、前記外部ダミーゲート上にライン状にエッチングされる第１ダミー金属コンタクトをさらに備える。
また、前記第１ダミー金属コンタクトの幅は０．２ないし０．４μｍである。
また、前記第１ダミー金属コンタクトが前記外部ダミーゲート上に形成される。
さらに、本発明に係る半導体装置は、半導体基板と、前記半導体基板上に形成される下部構造と、前記下部構造上に形成される第１絶縁膜と、前記第１絶縁膜内の第１金属コンタクトを介して前記下部構造に接続される第１金属層と、前記第１金属層上に形成される第２金属層と、前記第２金属層に形成されたパッド領域の内部に形成される第１内部ダミー金属層とを備えることを特徴とする。
好ましくは、前記第１内部ダミー金属層は網状または複数の同心状の四角形に形成される。
また、前記パッド領域の内部に複数の同心状の四角形または複数の島状に形成される複数の内部ダミーゲートをさらに備える。
また、前記内部ダミーゲートは前記第１内部ダミー金属層と重ならない。
また、前記内部ダミーゲートは前記第１内部ダミー金属層と重ならないとき、０．５ないし３．０μｍの間隔で離れる。
また、前記半導体装置は、前記パッド領域の外部に前記パッド領域と一定の間隔をおいて前記パッド領域を覆う外部ダミーゲートをさらに備える。
また、前記パッド領域の外部において、前記外部ダミーゲート上にライン状に形成される第１ダミー金属コンタクトをさらに備える。
また、前記第１内部ダミー金属層の幅は０．２ないし１．０μｍである。
また、前記第１内部ダミー金属層同士の間隔は２．０ないし５．０μｍである。
前記第１内部ダミー金属層の縁が前記パッド領域の縁と垂直方向に整列される。
また、前記第１内部ダミー金属層は前記第２金属層の縁から内側に０．５ないし２．０μｍの間隔をおいて形成される。
また、前記半導体装置は前記パッド領域の外部において、前記パッド領域をライン状に覆う第１外部ダミー金属層及び前記第１外部ダミー金属層上に形成される第２ダミー金属コンタクトをさらに備える。
また、前記第１外部ダミー金属層の幅は０．５ないし１．０μｍである。
また、前記第２ダミー金属コンタクトの幅は０．２０ないし０．５０μｍである。
また、前記半導体装置は前記第２ダミー金属コンタクト上に形成される第２ダミー金属層をさらに備え、前記第２ダミー金属層と前記第２金属層との間隔が３．０ないし１０．０μｍである。
また、前記第２ダミー金属層の幅は０．５ないし１．０μｍである。
また、前記第１ダミー金属コンタクト及び前記第２ダミー金属コンタクトの水平間隔は１．０ないし５．０μｍである。
本発明によれば、半導体装置のパッド領域の内部に内部ダミーゲートとパッド領域の外部に外部ダミーゲート及び第１ダミー金属コンタクトを形成することによって、半導体装置内の自己整列コンタクト用シリコン窒化膜及びトレンチ停止シリコン窒化膜で発生する熱的ストレス及び機械的ストレスを大きく和らげ、半導体装置内のシリコン窒化膜のリフティング問題を除去できる。
また、本発明によれば、半導体装置のパッド領域の内部に半導体装置内のトレンチ停止シリコン窒化膜を複数に分割してパッド領域の内部と外部とに隔離切断する第２ダミー金属層を形成することによって、半導体装置のバックエンド工程でトレンチ停止シリコン窒化膜のストレスを防止し緩衝する。
そして、本発明によれば、半導体装置のパッド領域の周囲に前記パッド領域を覆って、半導体装置のトレンチ停止シリコン窒化膜をパッド領域の内部と外部とに隔離切断する外部第２ダミー金属層を形成することによって、半導体装置のバックエンド工程でトレンチ停止シリコン窒化膜のストレスを防止できる。
さらに、本発明によれば、半導体装置のパッド領域の周囲に前記パッド領域を覆って半導体装置の第２金属コンタクト停止シリコン窒化膜をパッド領域の内部と外部とに隔離切断する第２ダミー金属コンタクトを形成することによって、半導体装置のバックエンド工程で第２金属コンタクト停止シリコン窒化膜のストレスを防止し緩衝することができる。
さらに、本発明によれば、ボンディング工程時にシリコン窒化物で発生するストレスを防止し、和らげるパッド構造を提供することによって、半導体装置の信頼性を向上させることができる。
以下、添付する図面を参照して本発明の好ましい実施の形態を説明する。一方、ある膜が他の膜または半導体基板の「上」にあると記載されている場合、前記ある膜は前記他の膜または半導体基板に直接接触して存在することができ、またはその間に第３の膜が介在することもできる。また、図面における各層の厚さや大きさは説明の便宜上及び明確にするために誇張された部分もある。尚、図における同一要素には同一符号を付している。
図４は本発明の第１の実施の形態に係る絶縁膜のストレスを防止及び緩衝するパッド構造を備えた半導体装置を示す部分断面図である。図５は図４の半導体装置のパッド構造を示すレイアウトである。
第１の実施の形態に示す半導体装置は、半導体基板と、前記半導体基板上に形成される下部構造と、前記下部構造上に形成される第１絶縁膜と、前記第１絶縁膜内の第１金属コンタクトを介して前記下部構造に接続される第１金属層と、前記第１金属層上に形成される第２金属層と、前記第２金属層に形成されたパッド領域の内部に形成される複数の内部ダミーゲートと、を備えることを特徴とする。
図４及び図５を参照すると、本発明の第１の実施の形態に係る半導体装置のパッド構造は半導体基板４０２、フィールド酸化膜４０４、内部ダミーゲート５００、自己整列コンタクト用シリコン窒化膜４０６、第１層間絶縁膜４０８、トレンチ停止シリコン窒化膜４１２、トレンチ用絶縁膜４１４、第２金属コンタクト停止シリコン窒化膜４１６、第２金第２層間絶縁膜４１８、第２金属層４２０及びＰＲがオープンされた保護層４２２が順に積層される構造を有する。
フィールド酸化膜４０４はトランジスタ素子間の干渉を避けるためにトランジスタ素子間に形成される。通常、フィールド酸化膜４０４はＮＭＯＳとＰＭＯＳ領域を区分し、電流を遮断するための隔離層をいう。また、フィールド酸化膜４０４は広い意味で基板に素子が形成されていながら、その表面に酸化膜が形成された半導体基板の所定部分をいう。
内部ダミーゲート５００は能動素子のゲートが形成される工程を通して同時にパッド領域ＰＲの内部のフィールド酸化膜４０４上に形成される。したがって、内部ダミーゲート５００は現在広く用いられるゲートの構造であって、ゲート酸化膜上にポリシリコンが形成され、ポリシリコン上にシリサイドが形成されるポリサイド構造で形成されることができる。
特に、本発明の内部ダミーゲート５００は、図５に示すように、複数の同心状の四角形に形成される。こうした構成により、本発明はパッド領域ＰＲの内部に同心状の四角形の内部ダミーゲート５００を形成することによって、ワイヤボンディングなどの工程を行うとき、パッドに加えられる熱的、機械的ストレスを和らげる。図には示していないが、内部ダミーゲート５００は複数の島状に形成できる。これにより、自己整列コンタクト用シリコン窒化膜４０６は、内部ダミーゲート５００によりエンボス(Ｅｍｂｏｓｓｉｎｇ)状または凹凸状に形成され、このように凹んだ部分で熱的ストレスや機械的ストレスが分散される。
また、内部ダミーゲート５００は、パッド領域ＰＲ下部の最外側の四角形の内部ダミーゲート５００がパッド領域ＰＲの縁から０．３μｍないし３．０μｍ内側に位置するように形成される。このときの間隔は、内部ダミーゲート５００がパッド領域ＰＲの下部まで到る水平間隔を示す。そして、内部ダミーゲート５００の幅は０．３μｍないし３．０μｍに形成され、内部ダミーゲート５００同士の間隔は０．３μｍないし３．０μｍに形成される。内部ダミーゲート５００の位置と幅及び間隔は、パッド構造の高さ、層間材料の構成、パッドの大きさなどにより適切に調節できる。
一方、自己整列コンタクト用シリコン窒化膜４０６、第１層間絶縁膜４０８、トレンチ停止シリコン窒化膜４１２、トレンチ用絶縁膜４１４、第２金属コンタクト停止シリコン窒化膜４１６、第２層間絶縁膜４１８、第２金属層４２０及びパッド領域ＰＲがオープンされた保護層４２２は従来の半導体製造工程と同様の工程により形成される。したがって、本明細書ではこれらに対する詳細な説明は省略する。
このように、本発明では自己整列コンタクト用シリコン窒化膜４０６のストレスを防止し緩衝するために、同心状の四角形及びエンボス状の内部ダミーゲート５００をパッド領域ＰＲの内部の半導体基板４０２上に形成する。このとき、内部ダミーゲート５００は基板４０２上のフィールド酸化膜４０４上に形成されることが好ましい。
図６は本発明の第２の実施の形態に係る絶縁膜ストレスを防止及び緩衝するパッド構造を備えた半導体装置を示す部分断面図である。図７は図６の半導体装置のパッド構造を示すレイアウトである。
図６及び図７を参照すると、本発明の第２の実施の形態に係るパッド構造は、パッド領域ＰＲの内部及び基板４０２上のフィールド酸化膜４０４上で互いに異なる大きさの四角形がそれぞれエンボス状で同心状の四角形構造を有する内部ダミーゲート５００を、図４及び図５と同じ構造で形成されることを含むと同時に、パッド領域ＰＲの外部に形成された外部ダミーゲート６００及び前記外部ダミーゲート６００上に形成された第１ダミー金属コンタクト６１０をさらに含む。
外部ダミーゲート６００は内部ダミーゲート５００と同じ工程で形成される。ただ、外部ダミーゲート６００はパッド領域ＰＲの内部に形成されず、パッド領域ＰＲから所定の距離又は一定の間隔をおいてパッド領域ＰＲを覆うように外部に形成される。第１ダミー金属コンタクト６１０は外部ダミーゲート６００上に形成される。このとき、第１ダミー金属コンタクト６１０は自己整列コンタクト用シリコン窒化膜４０６及びトレンチ停止シリコン窒化膜４１２を切断するように形成される。すなわち、自己整列コンタクト用シリコン窒化膜４０６及びトレンチ停止シリコン窒化膜４１２は、第１ダミー金属コンタクト６１０によりパッド領域ＰＲに隣接する周辺領域と完全に隔離される。
また、外部ダミーゲート６００は０．３μｍないし１．０μｍの幅に形成される。そして、外部ダミーゲート６００はパッド領域ＰＲの内部までの間隔が２．０μｍないし５．０μｍになるように形成される。外部ダミーゲート６００の幅及び位置はパッド構造の高さ、層間材料の構成、パッドの大きさなどにより適切に調節できる。
また、第１ダミー金属コンタクト６１０は０．２μｍないし０．４μｍの幅に形成される。そして、第１ダミー金属コンタクト６１０は、外部ダミーゲート６００上にライン状にエッチングして形成され、同時にパッド領域ＰＲを外部で覆うように形成される。また、第１ダミー金属コンタクト６１０は外部ダミーゲート６００の上部でオープンされる。このような第１ダミー金属コンタクト６１０の構成により、自己整列コンタクト用シリコン窒化膜４０６及びトレンチ停止シリコン窒化膜４１２はパッド領域ＰＲの内部と外部とに完全に分離されるように切断される。
このように、本発明では自己整列コンタクト用シリコン窒化膜４０６及びトレンチ停止シリコン窒化膜４１２のストレスを防止し緩衝するために、同心状の四角形の内部ダミーゲート５００をパッド領域ＰＲの内部に形成し、パッド領域ＰＲを覆うパッド領域ＰＲの外部の隣接部分に外部ゲートダミー６００及び第１ダミー金属コンタクト６１０を形成する。
このような構成を有する第１ダミー金属コンタクト６１０により自己整列コンタクト用シリコン窒化膜４０６及びトレンチ停止シリコン窒化膜４１２は切断される。すなわち、自己整列コンタクト用シリコン窒化膜４０６及びトレンチ停止シリコン窒化膜４１２は、パッド領域ＰＲの内部と外部とに完全に分離される。したがって、パッド領域ＰＲの内外部に形成された窒化膜(４０６及び４１２)に加えられる熱的ストレス及び機械的ストレスは、パッド領域ＰＲの外部の第１ダミー金属コンタクト６１０により遮断され、パッド領域ＰＲの内外部にストレスが伝達されない。このように、本発明ではパッド領域ＰＲの内部の内部ダミーゲート５００とパッド領域ＰＲの外部の外部ダミーゲート６００及び第１ダミー金属コンタクト６１０とを利用して、自己整列コンタクト用シリコン窒化膜４０６及びトレンチ停止シリコン窒化膜４１２で発生するストレスを防止し緩衝する。
図８は本発明の第３の実施の形態に係る絶縁膜ストレスを防止及び緩衝するパッド構造を備えた半導体装置を示す部分断面図である。
本実施形態の半導体装置は、半導体基板と、前記半導体基板上に形成される下部構造と、前記下部構造上に形成される第１絶縁膜と、前記第１絶縁膜内の第１金属コンタクトを介して前記下部構造に接続される第１金属層と、前記第１金属層上に形成される第２金属層と、前記第２金属層に形成されたパッド領域の内部に形成される第１内部ダミー金属層と、を備えることを特徴とする。
図８を参照すると、本発明の第３の実施の形態に係るパッド構造は上述した第２の実施の形態に係るパッド構造において、パッド領域ＰＲの内部に形成される第１内部ダミー金属層８００を備えることを特徴とする。第１内部ダミー金属層８００は、横方向と縦方向に直交する複数の第１内部ダミー金属層８００により網状に形成されるか、同心状の四角形に形成される。このような第１内部ダミー金属層８００の構成によりトレンチ停止シリコン窒化膜４１２は複数に分離される。網状は第１内部ダミー金属層８００の形態によって三角形、四角形または他の多角形になることができる。
第１内部ダミー金属層８００は従来の第１金属層を形成する工程を通して形成される。ただ、第１内部ダミー金属層８００はパッド領域ＰＲの内部に形成される。また、第１内部ダミー金属層８００は能動素子などが形成されていないフィールド酸化膜４０４上に形成される。第１内部ダミー金属層８００は、０．２μｍないし１．０μｍの幅に形成される。第１内部ダミー金属層８００の間隔は２．０μｍないし５．０μｍである。そして、第１内部ダミー金属層８００の網は横方向または縦方向に５ないし２０個の四角形または三角形に形成される。第１内部ダミー金属層８００の縁はパッド領域ＰＲの縁と平行に垂直方向で一列に整列されることができる。このような第１内部ダミー金属層８００の構成はトレンチ停止シリコン窒化膜４１２を複数に効果的に分離してパッド領域ＰＲに加えられる熱的ストレス及び機械的ストレスを防止し、和らげるためのものであって、パッドの幅、パッド構造の構成などにより適切に変更できる。
このように、本発明ではトレンチ停止シリコン窒化膜４１２のストレスを防止し緩衝するために、パッド領域ＰＲの内部に網状または同心状の四角形に第１内部ダミー金属層８００を形成する。第１内部ダミー金属層８００はパッド領域ＰＲの内部でトレンチ停止シリコン窒化膜４１２を複数に切断する。また、トレンチ停止シリコン窒化膜４１２はパッド領域ＰＲの内部と外部のシリコン窒化膜とに完全に隔離される。このようなトレンチ停止シリコン窒化膜４１２の構成により装置の他の領域に形成されたトレンチ停止シリコン窒化膜４１２にストレスが伝達されることを防止して緩衝する。
また、本発明の第１内部ダミー金属層８００は上述した第１の実施の形態の内部ダミーゲート５００と第２の実施の形態の外部ダミーゲート６００及び第１ダミー金属コンタクト６１０と共に形成されて半導体装置全体の自己整列コンタクト用シリコン窒化膜４０６及びトレンチ停止シリコン窒化膜４１２の熱的ストレス及び機械的ストレスを防止し、緩衝できる。
一方、第１内部ダミー金属層８００は内部ダミーゲート５００の上部側に形成されるが、第１内部ダミー金属層８００と内部ダミーゲート５００との間に寄生キャパシタンスが発生することを防止するために、第１内部ダミー金属層８００を同心状の四角形に形成する場合、内部ダミーゲート５００を同心状の四角形に形成し、第１内部ダミー金属層８００が内部ダミーゲート５００の間に位置するように、すなわち、上下に重ならないように形成することが好ましい。また、第１内部ダミー金属層８００を網状に形成する場合、内部ダミーゲート５００を複数の島状に形成し、それぞれの島状の内部ダミーゲート５００が網中に挿入されるようにして重ならないように形成することが好ましい。このとき、内部ダミーゲート５００と第１内部ダミー金属層８００との間の間隔は０．５μｍないし３．０μｍが適切である。また、第１内部ダミー金属層８００は、第２金属層４２０の縁から内側に０．５ないし２．０μｍの間隔をおいて形成される。
図９は本発明の第４の実施の形態に係る絶縁膜のストレスを防止及び緩衝するパッド構造を備えた半導体装置を示す部分断面図である。
図９を参照すると、本発明の第４の実施の形態に係る半導体装置のパッド構造は、第３の実施の形態の第１内部ダミー金属層８００と共にパッド領域ＰＲの外部に形成された第１外部ダミー金属層９００及び前記第１外部ダミー金属層９００上に形成された第２ダミー金属コンタクト９１０を備える。そして、本発明の第４の実施の形態に係る半導体装置のパッド構造は第２ダミー金属コンタクト９１０上に形成された第２ダミー金属層９２０をさらに備えることができる。第２ダミー金属層９２０はパッド領域ＰＲの外部でフィールド酸化膜４０４上に形成される。また、本発明の第４の実施の形態に係る半導体装置のパッド構造は、第１の実施の形態の同心状の四角形の内部ダミーゲート５００を備えることができる。また、本発明の第４の実施の形態に係る半導体装置のパッド構造は、第２の実施の形態における外部ダミーゲート６００及び前記外部ダミーゲート６００上に形成された第１ダミー金属コンタクト６１０を備えることができる。
第１外部ダミー金属層９００は、第１内部ダミー金属層８００と類似の半導体製造工程を通して第１内部ダミー金属層８００と同時に形成される。第１外部ダミー金属層９００はパッド領域ＰＲを覆って０．５μｍないし１．０μｍの幅に形成される。
第２ダミー金属コンタクト９１０は、第１外部ダミー金属層９００上にライン状に形成される。第２ダミー金属コンタクト９１０は０．２μｍないし０．５μｍの幅に形成される。また、第２ダミー金属コンタクト９１０は第２金属コンタクト停止シリコン窒化膜４１６を貫通して形成される。したがって、半導体装置内の第２金属コンタクト停止シリコン窒化膜４１６は、第２ダミー金属コンタクト９１０によりパッド領域ＰＲの内部と外部の窒化膜とに完全に隔離されて切断される。一方、本発明に係る第１ダミー金属コンタクト６１０が形成されている場合、第２ダミー金属コンタクト９１０は第１ダミー金属コンタクト６１０と１．０μｍないし５．０μｍの間隔をおいて形成される。
第２ダミー金属層９２０は、第２ダミー金属コンタクト９１０上にライン状に形成される。第２ダミー金属層９２０は、第２ダミー金属コンタクト９１０を支持するために形成される。第２ダミー金属層９２０は、０．５μｍないし１．０μｍの幅に形成される。また、第２ダミー金属層９２０と半導体装置内の隣接する第２金属層４２０と間の間隔は３．０μｍないし１０．０μｍである。
このように、本発明では第２金属コンタクト停止シリコン窒化膜４１６のストレスを防止し緩衝するために、パッド領域ＰＲの周囲を覆うライン状の第２ダミー金属コンタクト９１０を形成する。第２ダミー金属コンタクト９１０はパッド領域ＰＲの外部で第２金属コンタクト停止シリコン窒化膜４１６を切断する。したがって、半導体装置内の第２金属コンタクト停止シリコン窒化膜４１６は、パッド領域ＰＲの内部と外部のシリコン窒化膜とに完全に隔離されて切断される。前記過程により、パッド領域ＰＲを通して第２金属コンタクト停止シリコン窒化膜４１６に伝達された熱的、機械的ストレスは実質的に半導体装置内の第２金属コンタクト停止シリコン窒化膜４１６でストレスが発生しない。
尚、本発明は、上記した本実施の形態に限られるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更して実施することが可能である。
従来のＮＡＮＤフラッシュのバックエンド工程における半導体装置のパッド構造を示す断面図である。 図１のパッド構造を備えた半導体装置の部分レイアウトである。 従来の半導体装置のパッド構造において熱的ストレスの影響によるシリコン窒化膜の状態変化を示す図面である。 本発明の第１の実施の形態に係る絶縁膜ストレスを防止及び緩衝するパッド構造を備えた半導体装置を示す部分断面図である。 図４の半導体装置のパッド構造を示すレイアウトである。 本発明の第２の実施の形態に係る絶縁膜ストレスを防止及び緩衝するパッド構造を備えた半導体装置を示す部分断面図である。 図６の半導体装置のパッド構造を示すレイアウトである。 本発明の第３の実施の形態に係る絶縁膜ストレスを防止及び緩衝するパッド構造を備えた半導体装置を示す部分断面図である。 本発明の第４の実施の形態に係る絶縁膜ストレスを防止及び緩衝するパッド構造を備えた半導体装置を示す部分断面図である。
符号の説明
１０２、４０２ 半導体基板
１０４、４０４ フィールド酸化膜
１０６、４０６ 自己整列コンタクト用シリコン窒化膜
１０８、４０８ 第１層間絶縁膜
１１０ 第１金属層
１１２、４１２ トレンチ停止シリコン窒化膜
１１４、４１４ トレンチ用絶縁膜
１１６、４１６ 第２金属コンタクト停止シリコン窒化膜
１１８、４１８ 第２層間絶縁膜
１２０、４２０ 第２金属層
ＰＲ パッド領域
４２２ 保護層
５００ 内部ダミーゲート
６００ 外部ダミーゲート
６１０ 第１ダミー金属コンタクト
８００ 第１内部ダミー金属層
９００ 第１外部ダミー金属層
９１０ 第２ダミー金属コンタクト
９２０ 第２ダミー金属層

Claims (28)

  1. 半導体基板と、
    前記半導体基板上に形成される下部構造と、
    前記下部構造上に形成される第１絶縁膜と、
    前記第１絶縁膜内の第１金属コンタクトを介して前記下部構造に接続される第１金属層と、
    前記第１金属層上に形成される第２金属層と、
    前記第２金属層に形成されたパッド領域の内部に形成される複数の内部ダミーゲートと
    を備えることを特徴とする半導体装置。
  2. 前記内部ダミーゲートは複数の同心状の四角形または複数の島状に形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記内部ダミーゲートと前記パッド領域の縁との水平間隔が０．３ないし３．０μｍであることを特徴とする請求項１に記載の半導体装置。
  4. 前記内部ダミーゲートの幅が０．３ないし３．０μｍであることを特徴とする請求項１に記載の半導体装置
  5. 前記内部ダミーゲート同士の間隔が０．３ないし３．０μｍであることを特徴とする請求項１に記載の半導体装置。
  6. 前記パッド領域の外部に前記パッド領域と一定の間隔をおいて前記パッド領域を覆う外部ダミーゲートをさらに備えることを特徴とする請求項１に記載の半導体装置。
  7. 前記外部ダミーゲートの幅が０．３ないし１．０μｍであることを特徴とする請求項６に記載の半導体装置。
  8. 前記外部ダミーゲートと前記パッド領域との水平間隔が２．０ないし５．０μｍであることを特徴とする請求項６に記載の半導体装置。
  9. 前記パッド領域の外部において、前記外部ダミーゲート上にライン状にエッチングされる第１ダミー金属コンタクトをさらに備えることを特徴とする請求項６に記載の半導体装置。
  10. 前記第１ダミー金属コンタクトの幅が０．２ないし０．４μｍであることを特徴とする請求項９に記載の半導体装置。
  11. 前記第１ダミー金属コンタクトが前記外部ダミーゲート上に形成されることを特徴とする請求項９に記載の半導体装置。
  12. 半導体基板と、
    前記半導体基板上に形成される下部構造と、
    前記下部構造上に形成される第１絶縁膜と、
    前記第１絶縁膜内の第１金属コンタクトを介して前記下部構造に接続される第１金属層と、
    前記第１金属層上に形成される第２金属層と、
    前記第２金属層に形成されたパッド領域の内部に形成される第１内部ダミー金属層と
    を備えることを特徴とする半導体装置。
  13. 前記第１内部ダミー金属層は網状または複数の同心状の四角形に形成されることを特徴とする請求項１２に記載の半導体装置。
  14. 前記パッド領域の内部に複数の同心状の四角形または複数の島状に形成される複数の内部ダミーゲートをさらに備えることを特徴とする請求項１２に記載の半導体装置。
  15. 前記内部ダミーゲートは、前記第１内部ダミー金属層と重ならないことを特徴とする請求項１４に記載の半導体装置。
  16. 前記内部ダミーゲートは、前記第１内部ダミー金属層と０．５ないし３．０μｍの間隔で離れることを特徴とする請求項１５に記載の半導体装置。
  17. 前記パッド領域の外部に前記パッド領域と一定の間隔をおいて前記パッド領域を覆う外部ダミーゲートをさらに備えることを特徴とする請求項１２に記載の半導体装置。
  18. 前記パッド領域の外部において、前記外部ダミーゲート上にライン状に形成される第１ダミー金属コンタクトをさらに備えることを特徴とする請求項１７に記載の半導体装置。
  19. 前記第１内部ダミー金属層の幅が０．２ないし１．０μｍであることを特徴とする請求項１２に記載の半導体装置。
  20. 前記第１内部ダミー金属層同士の間隔が２．０ないし５．０μｍであることを特徴とする請求項１２に記載の半導体装置。
  21. 前記第１内部ダミー金属層の縁が前記パッド領域の縁と垂直方向に整列されることを特徴とする請求項１２に記載の半導体装置。
  22. 前記第１内部ダミー金属層は前記第２金属層の縁から内側に０．５ないし２．０μｍの間隔をおいて形成されることを特徴とする請求項１２に記載の半導体装置。
  23. 前記パッド領域の外部において、前記パッド領域をライン状に覆う第１外部ダミー金属層及び前記第１外部ダミー金属層上に形成される第２ダミー金属コンタクトをさらに備えることを特徴とする請求項１８に記載の半導体装置。
  24. 前記第１外部ダミー金属層の幅が０．５ないし１．０μｍであることを特徴とする請求項２３に記載の半導体装置。
  25. 前記第２ダミー金属コンタクトの幅が０．２０ないし０．５０μｍであることを特徴とする請求項２３に記載の半導体装置。
  26. 前記第２ダミー金属コンタクト上に形成される第２ダミー金属層をさらに備え、前記第２ダミー金属層と前記第２金属層との間隔が３．０ないし１０．０μｍであることを特徴とする請求項２３に記載の半導体装置。
  27. 前記第２ダミー金属層の幅が０．５ないし１．０μｍであることを特徴とする請求項２６に記載の半導体装置。
  28. 前記第１ダミー金属コンタクト及び前記第２ダミー金属コンタクトの水平間隔が１．０ないし５．０μｍであることを特徴とする請求項２３に記載の半導体装置。
JP2004191125A 2003-12-19 2004-06-29 シリコン窒化膜のストレスを防止及び緩衝できるパッド構造を備えた半導体装置 Expired - Fee Related JP5131797B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-93726 2003-12-19
KR1020030093726A KR100705937B1 (ko) 2003-12-19 2003-12-19 실리콘 질화막의 스트레스를 방지 및 완충하는 패드구조를 구비한 반도체 장치

Publications (2)

Publication Number Publication Date
JP2005183917A true JP2005183917A (ja) 2005-07-07
JP5131797B2 JP5131797B2 (ja) 2013-01-30

Family

ID=34675853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004191125A Expired - Fee Related JP5131797B2 (ja) 2003-12-19 2004-06-29 シリコン窒化膜のストレスを防止及び緩衝できるパッド構造を備えた半導体装置

Country Status (4)

Country Link
US (2) US7271439B2 (ja)
JP (1) JP5131797B2 (ja)
KR (1) KR100705937B1 (ja)
TW (1) TWI251338B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222057B2 (en) 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
US8268646B2 (en) 2005-08-31 2012-09-18 University Of Florida Research Foundation, Inc. Group III-nitrides on SI substrates using a nanostructured interlayer
JP2020145279A (ja) * 2019-03-05 2020-09-10 キオクシア株式会社 半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723490B1 (ko) * 2005-07-12 2007-06-04 삼성전자주식회사 전자파 방해가 개선된 패턴을 구비한 테이프 배선기판
JP2007059581A (ja) * 2005-08-24 2007-03-08 Konica Minolta Opto Inc 固体撮像装置及びカメラモジュール
US7880278B2 (en) 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
CN101296559A (zh) * 2007-04-29 2008-10-29 佛山普立华科技有限公司 焊盘、具有该焊盘的电路板及电子装置
CN101336042B (zh) * 2007-06-29 2012-05-16 鸿富锦精密工业（深圳）有限公司 焊盘、具有该焊盘的电路板和电子装置
CN101568224B (zh) * 2008-04-22 2012-01-25 鸿富锦精密工业（深圳）有限公司 电路板及具有该电路板的电子装置
US8963223B2 (en) * 2010-03-01 2015-02-24 Broadcom Corporation Scalable integrated MIM capacitor using gate metal
US8373239B2 (en) 2010-06-08 2013-02-12 International Business Machines Corporation Structure and method for replacement gate MOSFET with self-aligned contact using sacrificial mandrel dielectric
KR102633112B1 (ko) * 2016-08-05 2024-02-06 삼성전자주식회사 반도체 소자
KR102240021B1 (ko) 2017-03-03 2021-04-14 삼성전자주식회사 저항을 포함하는 반도체 소자
US10163831B2 (en) * 2017-04-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with post passivation structure and fabrication method therefor
US11728284B2 (en) * 2021-07-16 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure and method for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247664A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10335333A (ja) * 1997-03-31 1998-12-18 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびに設計方法
JP2002319587A (ja) * 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置
JP2003086589A (ja) * 2001-09-07 2003-03-20 Fujitsu Ltd 半導体装置及びその製造方法
JP2003332423A (ja) * 2002-05-14 2003-11-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
JPH04196552A (ja) * 1990-11-28 1992-07-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2990870B2 (ja) * 1991-07-18 1999-12-13 松下電器産業株式会社 半導体集積回路装置及びその製造方法
JPH07235537A (ja) * 1994-02-23 1995-09-05 Mitsubishi Electric Corp 表面が平坦化された半導体装置およびその製造方法
JPH0845936A (ja) * 1994-05-31 1996-02-16 Texas Instr Inc <Ti> ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法
JPH08191104A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
SG54456A1 (en) * 1996-01-12 1998-11-16 Hitachi Ltd Semconductor integrated circuit device and method for manufacturing the same
US5798298A (en) * 1996-02-09 1998-08-25 United Microelectronics Corporation Method of automatically generating dummy metals for multilevel interconnection
US6731007B1 (en) * 1997-08-29 2004-05-04 Hitachi, Ltd. Semiconductor integrated circuit device with vertically stacked conductor interconnections
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
US5998249A (en) * 1998-05-29 1999-12-07 Taiwan Semiconductor Manufacturing Company Ltd. Static random access memory design and fabrication process featuring dual self-aligned contact structures
KR200258235Y1 (ko) * 1999-02-10 2001-12-28 김영환 메탈배선의 테스트 소자의 구조
KR100319883B1 (ko) * 1999-03-16 2002-01-10 윤종용 패드 주위에 더미 패턴을 구비한 반도체소자
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002110908A (ja) * 2000-09-28 2002-04-12 Toshiba Corp スパイラルインダクタおよびこれを備える半導体集積回路装置の製造方法
KR20020058235A (ko) 2000-12-29 2002-07-12 윤종용 반도체 소자의 본딩 패드 구조 및 그 제조 방법
KR20030025061A (ko) 2001-09-19 2003-03-28 삼성전자주식회사 반도체 소자의 본드패드 및 그의 형성방법
TWI256688B (en) * 2002-02-01 2006-06-11 Grand Plastic Technology Corp Method for wet etching of high k thin film at low temperature
JP4340416B2 (ja) * 2002-02-26 2009-10-07 Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 半導体記憶装置の製造方法
US7023090B2 (en) * 2003-01-29 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad and via structure design
KR200325061Y1 (ko) * 2003-05-28 2003-08-29 에스케이 텔레콤주식회사 안테나 고정장치
JP4651920B2 (ja) * 2003-07-15 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
US7049701B2 (en) * 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
JP2006059841A (ja) * 2004-08-17 2006-03-02 Nec Electronics Corp 半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247664A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10335333A (ja) * 1997-03-31 1998-12-18 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびに設計方法
JP2002319587A (ja) * 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置
JP2003086589A (ja) * 2001-09-07 2003-03-20 Fujitsu Ltd 半導体装置及びその製造方法
JP2003332423A (ja) * 2002-05-14 2003-11-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8268646B2 (en) 2005-08-31 2012-09-18 University Of Florida Research Foundation, Inc. Group III-nitrides on SI substrates using a nanostructured interlayer
US8946674B2 (en) 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
US8222057B2 (en) 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
JP2020145279A (ja) * 2019-03-05 2020-09-10 キオクシア株式会社 半導体装置
JP7134902B2 (ja) 2019-03-05 2022-09-12 キオクシア株式会社 半導体装置

Also Published As

Publication number Publication date
TWI251338B (en) 2006-03-11
KR20050062058A (ko) 2005-06-23
KR100705937B1 (ko) 2007-04-11
US20050133854A1 (en) 2005-06-23
US8067838B2 (en) 2011-11-29
JP5131797B2 (ja) 2013-01-30
US20070267752A1 (en) 2007-11-22
TW200522340A (en) 2005-07-01
US7271439B2 (en) 2007-09-18

Similar Documents

Publication Publication Date Title
US8067838B2 (en) Semiconductor device having pad structure for preventing and buffering stress of silicon nitride film
US10490446B2 (en) Semiconductor device with air gap and method for fabricating the same
US6495918B1 (en) Chip crack stop design for semiconductor chips
KR101225641B1 (ko) 반도체 소자 및 그 제조 방법
US10763262B2 (en) Method of preparing semiconductor structure
CN104009024A (zh) 半导体器件及半导体晶片
CN105742288B (zh) 与闪速存储器集成的梳形电容器
US10643958B2 (en) Semiconductor device, semiconductor chip and method of manufacturing the semiconductor device
JP2002033402A (ja) フローティングボディ効果を除去した半導体メモリ素子及びその製造方法
JP2009135223A (ja) 半導体装置およびその製造方法
JPH09213911A (ja) 半導体装置及びその製造方法
US10665544B2 (en) Semiconductor device including conductive patterns
US11812604B2 (en) Semiconductor memory device and method for fabricating the same
JP2014017437A (ja) 半導体装置およびその製造方法
KR101887200B1 (ko) 반도체 소자
US7812379B2 (en) SOI devices
US20090050885A1 (en) Semiconductor wafers and methods of fabricating semiconductor devices
TWI851586B (zh) 半導體裝置
US20240324185A1 (en) Semiconductor device and method of manufacturing the same
JP2010165849A (ja) 半導体装置
JP2006216779A (ja) 半導体記憶装置
TW200426986A (en) Semiconductor device
CN117276183A (zh) 半导体器件及其制作方法
KR20060068850A (ko) 반도체 디바이스의 본딩 패드 구조 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees