JP2005091362A - ドメインクロスを有するチャネル - Google Patents

ドメインクロスを有するチャネル Download PDF

Info

Publication number
JP2005091362A
JP2005091362A JP2004267149A JP2004267149A JP2005091362A JP 2005091362 A JP2005091362 A JP 2005091362A JP 2004267149 A JP2004267149 A JP 2004267149A JP 2004267149 A JP2004267149 A JP 2004267149A JP 2005091362 A JP2005091362 A JP 2005091362A
Authority
JP
Japan
Prior art keywords
channel
clock
domain
data
service
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004267149A
Other languages
English (en)
Other versions
JP2005091362A5 (ja
Inventor
Thomas Henkel
トーマス・ヘンケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2005091362A publication Critical patent/JP2005091362A/ja
Publication of JP2005091362A5 publication Critical patent/JP2005091362A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31727Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】 動作性を改善したチャネルを提供すること。
【解決手段】 信号の供給または受信の少なくとも一つを行う、チャネル・クロック・ドメインを備えるチャネルを提供する。チャネル・クロック・ドメインは、チャネルクロックのクロック制御下にある。チャネル・クロック・ドメインは、信号を供給するための駆動経路と信号を受信する受信経路の少なくとも一つを備える。チャネルは、チャネル・クロック・ドメインへのデータの供給とデータの受信の少なくとも一つを行うサービス・クロック・ドメインをさらに備える。サービス・クロック・ドメインはサービスクロックのクロック制御下にある。
【選択図】図1

Description

本発明は信号の供給および受信のうち少なくとも1つを行うように構成されたチャネルに関する。さらに、本発明は、少なくとも1つの被測定物(DUT)を試験するように構成された自動試験装置(ATE)、およびチャネルにクロック信号を供給する方法に関する。
集積レベルが増大し続けるにつれて、被測定物(DUT)は多数の異なる機能ユニットを備えるようになっている。この種のDUTを試験するためには、多数の異なるクロック周波数が必要となる場合がある。したがって、ATEのチャネルは、DUTの試験に必要なそれぞれのチャネルクロック周波数を生成できなければならない。この点で、このチャネルクロックをオフに切り替え、再プログラミングすることが必要な場合がある。しかし、本発明は試験の分野に限定されるものではない。本発明は信号の供給と受信のうち少なくとも1つを行うように構成された任意の種類のチャネルに適用できる。
本発明の目的はチャネルの動作性を改善することである。この目的は独立項によって達成される。好ましい実施形態については従属項に示す。
本発明の一実施形態によるチャネルは、信号の供給および受信のうち少なくとも1つを行うように構成される。チャネルはチャネルクロックのクロック制御を受けるチャネル・クロック・ドメインを備える。チャネル・クロック・ドメインは、信号供給用に構成された駆動経路と、信号受信用に構成された受信経路のうち少なくとも1つを備える。チャネルはさらに、サービス・クロック・ドメインを備え、このサービス・クロック・ドメインはサービスクロックのクロック制御を受ける。サービス・クロック・ドメインは、チャネル・クロック・ドメインへのデータの供給およびチャネル・クロック・ドメインからのデータの受信のうち少なくとも1つを行うように構成される。
チャネル動作の間、チャネルクロックを所定の期間の間使用不可にするか、または、チャネルクロックを再プログラミングする必要が生じる場合がある。チャネルクロックの周波数は、たとえば数kHzから数百MHz、GHzの間の周波数範囲で変化できなくてはならない。
関連技術の解決法では、全チャネルはチャネルクロックのクロック制御を受けていた。この場合、チャネルが任意の種類のメモリを備えている場合、チャネルクロックをオフに切り替える前に、このメモリをパワーダウンモードにセットする必要がある。パワーダウンモードにしないとメモリの内容が失われてしまうからである。
本発明の実施形態によれば、チャネルの機能ユニットのうち1つまたは複数を備えるサービス・クロック・ドメインを、このチャネルに追加して実装する。サービス・クロック・ドメインはサービスクロックのクロック制御を受ける。サービス・クロック・ドメインを使用することにより、チャネルの機能ユニットの動作が安定する。サービスクロックは、サービス・クロック・ドメイン内で機能ユニットのスムーズで連続的な動作を提供するように構成される。
幅広い周波数範囲内で変化しうるチャネルクロックとは対照的に、サービスクロックは、たとえば、機能ユニットのそれぞれの必要性にしたがって選択された一定の周波数に設定することができる。チャネルクロックが種々の異なるクロック周波数に連続的に設定される場合でも、サービスクロックは、サービス・クロック・ドメインの機能ユニットの継続的な信頼できる動作を提供する。チャネルの機能ユニットが幅広く異なるクロック周波数にさらされるのを避けることができる。
たとえば、チャネルクロックをオフにしているかまたは使用不可にしている間でも、サービスクロックは使用可能にしておくことができる。サービス・クロック・ドメインがメモリを備える場合、このメモリをパワーダウンモードに設定する必要はなくなる。
チャネルが、信号を供給するように構成された駆動経路を備える場合、この駆動経路は、関連技術の解決法と同様に、チャネルクロックの制御を受ける。チャネルの出力において、チャネルの出力信号はチャネルクロックに従って得られる。チャネルが受信経路を備える場合、この受信経路は、関連技術の解決法と同様に、チャネルクロックの制御を受ける。この結果、チャネルはチャネルクロックにしたがって信号を受信する。
本発明の好ましい実施形態では、サービスクロックは、チャネルクロックの周波数が異なる値に設定されるときもいつでも使用可能のままである。サービス・クロック・ドメイン内の機能ユニットは動作を継続する。サービス・クロック・ドメインが任意の種類のメモリを備える場合、このメモリの動作は中断されない。チャネルのより安定した動作が可能になる。さらに、チャネルクロックの周波数をより早く再プログラミングすることができる。
本発明の別の実施形態によれば、チャネルクロックをオフにしたときでもサービスクロックは使用可能のままにしておくことができる。したがってサービス・クロック・ドメイン内の機能ユニットの動作は維持できる。特に、サービス・クロック・ドメイン内のメモリユニットをパワーダウンモードに設定する必要はない。
本発明の別の実施形態によれば、駆動経路と受信経路のうち少なくとも1つの時間設定を再プログラミングするときも、サービスクロックはアクティブのままである。たとえば、所定の時間間隔の間、チャネルクロックを使用不可にし、新しい時間設定を、駆動経路と受信経路のうち少なくとも1つのそれぞれのレジスタに書き込むことができる。ついで、チャネルクロックを再び使用可能にすると、その後は新しい時間設定が使用される。この全手順の間、サービスクロックは使用可能のままであり、このため、サービス・クロック・ドメイン内の機能ユニットの動作を中断する必要はない。
本発明の好ましい実施形態によれば、チャネルは、チャネルクロックを使用可能/使用不可にするチャネルクロックゲートを備える。たとえば、このようなチャネルクロックゲートは、時間設定の再プログラミングができるように、所定の期間の間チャネルクロックを使用不可にすることができる。新しい時間設定をそれぞれのレジスタに書き込んだ後には、チャネルクロックゲートはチャネルクロックを再び使用可能にすることができる。チャネルクロックゲートはチャネルクロックの正確な制御を可能にする。さらに、チャネルのクロックゲートを使用して、多数のチャネルの動作を同期化することができる。
好ましい実施形態では、サービス・クロック・ドメインは、チャネル・クロック・ドメインのデータ速度を超えるデータ速度で、チャネル・クロック・ドメインにデータを供給することができる。したがって、チャネル・クロック・ドメインは連続的にデータを供給され、このため、チャネルの出力データストリームの分断は起きない。反対の方向では、チャネルの受信経路が受信したデータを、たとえば、サービス・クロック・ドメインに転送し、このデータを解析することができる。サービス・クロック・ドメインのデータ速度がチャネル・クロック・ドメインのデータ速度を超える場合、受信されたデータはすぐに処理され、データロスが避けられる。
本発明の別の好ましい実施形態では、データは少なくとも1つの第1のドメイン・クロス・バッファを介して、サービス・クロック・ドメインからチャネル・クロック・ドメインに転送される。サービス・クロック・ドメインが供給するデータは、チャネル・クロック・ドメインによって読み出されるまで、第1のドメイン・クロス・バッファにバッファすることができる。
好ましくは、サービス・クロック・ドメインからのデータはサービスクロックにしたがって第1のドメイン・クロス・バッファに書き込まれる。さらに、好ましくは、データは、チャネルクロックにしたがって第1のドメイン・クロス・バッファから読み出される。サービス・クロック・ドメインのデータ速度はチャネル・クロック・ドメインのデータ速度と等しくない場合もあるが、サービス・クロック・ドメインからチャネル・クロック・ドメインへ信頼性の高いデータ転送が行われる。したがって、第1のドメイン・クロス・バッファは速度一致バッファ(speed matching buffer)として機能する。好ましくは、第1のドメイン・クロス・バッファはFIFO(先入れ先出し)バッファとして実現され、チャネル・クロック・ドメインに転送されるデータの順序を保存する。
他の好ましい実施形態では、第1のドメイン・クロス・バッファが空になるといつでも、中断が開始される。第1のドメイン・クロス・バッファが空になると、チャネルの駆動経路は入力データストリームの供給を受けなくなり、この結果、チャネルの出力データストリームが中断する。このため、第1のドメイン・クロス・バッファが空になった場合、中断によってこの状況を示す。
本発明の別の実施形態によれば、チャネルは、チャネル・クロック・ドメインから受信した結果データをバッファするように構成された第2のドメイン・クロス・バッファを備える。たとえば、チャネルの受信経路は結果データを第2のドメイン・クロス・バッファに提供することができる。チャネル・クロック・ドメインが提供した結果データをすぐに処理できない場合、この結果データは第2のドメイン・クロス・バッファにバッファリングする。したがって、結果データは失われない。チャネル・クロック・ドメインの帯域幅がサービス・クロック・ドメインの帯域幅とは異なっている場合でも、第2のドメイン・クロス・バッファは、チャネル・クロック・ドメインからサービス・クロック・ドメインに結果データを安全に転送することができる。好ましくは、結果データはチャネルクロックにしたがって第2のドメイン・クロス・バッファに書き込まれ、結果データはサービスクロックにしたがって第2のドメイン・クロス・バッファから読み出される。したがって、第2のドメイン・クロス・バッファはクロック一致バッファ(clock matching buffer)と考えることができる。好ましくは、第2のドメイン・クロス・バッファはFIFOバッファとして実現する。すると、サービス・クロック・ドメインに転送されるデータの順序が保存される。
好ましい実施形態によれば、第2のドメイン・クロス・バッファが一杯になるといつでも中断が開始される。第2のドメイン・クロス・バッファが一杯になると、サービス・クロック・ドメインは正しい時間に結果データを読み出すことができなかった。この結果、チャネルの受信経路が供給する新しい結果データは第2のドメイン・クロス・バッファに書き込むことができなくなり、この結果データは失われる場合がある。このため、第2のドメイン・クロス・バッファが完全に一杯になったときにはいつでも中断を開始させると有利である。
好ましい実施形態では、サービス・クロック・ドメインは、シーケンサユニット、メモリユニット、マイクロプロセッサコア、結果処理ユニット、インタフェースモジュールのうち少なくとも1つを備えることができる。たとえば、出力データストリームを生成するために、メモリユニットから命令とデータのうち少なくとも1つをシーケンサユニットに供給してもよい。この出力データストリーム、または、ここから導出されたデータストリームを、チャネル・クロック・ドメインに供給してもよい。サービス・クロック・ドメインはさらに、結果処理ユニットを備え、結果処理ユニットは、たとえばサービス・クロック・ドメインから得られた結果データを評価するように構成することができる。サービス・クロック・ドメインはさらにインタフェースモジュールを備えていてもよく、このインタフェースモジュールはたとえば、チャネルと中央装置の間でデータリンクを確立するように構成してもよい。このインタフェースモジュールを介して、たとえば、チャネルのメモリユニットと中央装置の間でデータを交換することができる。さらに、チャネルはたとえば、マイクロプロセッサコアを備えていてもよい。
上記の機能ユニットがサービス・クロック・ドメインの一部である場合、サービスクロックは再プログラミングや周波数の切り替えを受けないので、機能ユニットの動作はより安定し信頼性が高まる。サービスクロックは常に使用可能であるので、チャネルクロックを使用不可にするたびにメモリユニットをパワーダウンモードに設定する必要はなくなる。
好ましい実施形態では、シーケンサユニットはデータストリームを生成し、このデータストリームまたはここから導出されたデータストリームを、少なくとも1つの第1のドメイン・クロス・バッファに書き込む。それぞれのデータストリームは第1のドメイン・クロス・バッファを介して、駆動経路と受信経路のうち少なくとも1つに供給される。シーケンサユニットはサービス・クロック・ドメインの一部であり、駆動経路と受信経路はチャネル・クロック・ドメインの一部であるが、信頼性の高いデータ交換が可能である。
駆動経路はたとえば、このデータストリームをチャネルの出力データストリームに変換することができる。受信経路はたとえば、受信したデータストリームを、第1のドメイン・クロス・バッファから得ることを期待されるデータと比較することができる。この比較によって、チャネルが受信したデータストリームを評価することができる。
好ましい実施形態によれば、シーケンサユニットは第1のドメイン・クロス・バッファが一杯になるとすぐにこのバッファへのデータの書き込みを停止する。この種類のフロー制御により、第1のドメイン・クロス・バッファのオーバーフローを防ぐ。
さらに別の好ましい実施形態では、受信経路はデータを第2のドメイン・クロス・バッファに書き込み、第2のドメイン・クロス・バッファは結果処理ユニットがアクセスする。データは、第2のドメイン・クロス・バッファによってチャネルの受信経路から結果処理ユニットに転送することができる。
好ましい実施形態では、チャネルは少なくとも1つのDUTを試験するように構成された自動試験装置のチャネルである。このチャネルは、少なくとも1つのDUTに刺激データを供給すること、および、この少なくとも1つのDUTから応答データを受信することのうち少なくとも1つを行う。関連技術の解決法では、全チャネルがチャネルクロックのクロック制御を受けていた。このチャネルクロックは、再プログラミングと周波数の切り替えを受けていた。たとえばメモリユニット、シーケンサユニット、結果処理ユニットなどの機能ユニットを備えた追加のサービス・クロック・ドメインを実装することにより、チャネルの動作がより安定し信頼性が高くなる。サービスクロックは常に使用可能であり、再プログラミングや周波数切り替えを受けない。
複雑なDUTは、種々の内部クロックドメインを備える。ATEのチャネルをこの種の複雑なDUTに調節するには、チャネルクロックを切り替えるかまたは再プログラミングすることが必要になる場合があり、ときには試験中に行わなければならない場合もある。さらに、いわゆる速度ビンニング試験(speed-binning test)を行う場合、チャネルクロック周波数は非常に頻繁に再プログラミングしなければならないので、サービスクロックを使用すると有利である。速度ビンニング試験により、DUTが処理できる最大クロック周波数を決定できる。DUTの最大クロック周波数を決定するために、DUTの反応信号を解析しながら、チャネルクロック周波数をインクリメントで増加することができる。第1のエラーが初めて発生した時点で、DUTの最大クロック周波数が超えたことになる。
好ましい実施形態では、チャネルの駆動経路は、チャネルクロックにしたがって少なくとも1つのDUTに刺激データを供給する。さらに別の実施形態では、チャネルの受信経路はチャネルクロックにしたがって少なくとも1つのDUTから応答データを受信する。したがって、追加のサービス・クロック・ドメインを実装しても、DUTに対するチャネルのインタフェースには影響はなく、チャネルクロックの制御の下にとどまる。チャネルクロックは、DUTへのデータの書き込みとDUTからのデータの受信を制御する。
1つまたは複数のDUTを試験する自動試験装置(ATE)は、上記の1つまたは複数のチャネルを備えることができる。さらに、この自動試験装置は、チャネル間の調節を行う中央装置を備えていてもよい。
好ましい実施形態によれば、自動試験装置は集中テスタアーキテクチャとして実装される。チャネルは中央装置によって大幅に制御される。たとえば、集中テスタアーキテクチャは中央装置のクロック制御を受けてもよい。
本発明の代替の実施形態によれば、自動試験装置はピンごとのテスタアーキテクチャで実装される。この実施形態では、中央装置が負うタスクはわずかである。チャネルはほとんどの場合、独立機能ユニットとしての機能を果たす。
本発明は、1つまたは複数の適切なソフトウェアプログラムによって部分的または完全に具体化またはサポートされ、このプログラムは任意の種類のデータキャリアに記憶するかまたは他の方法で供給され、任意の適切なデータ処理装置内またはデータ処理装置によって実行できる。好ましくは、ソフトウェアプログラムまたはルーチンは、サービス・クロック・ドメインとチャネル・クロック・ドメインのうち少なくとも1つのクロックを制御するように適用される。
本発明の他の目的および本発明に付随する多くの利点は、次の詳細な説明と付随する図面を共に参照することによって、容易かつよりよく理解されよう。実質上または機能上等しいかまたは同等な機能は、同じ参照符号(複数可)で示す。
図1は、自動試験装置(ATE)のチャネル1を示す。ここでチャネル1は、刺激データをDUTに提供することと、DUTから得た応答データを解析することのうち少なくとも1つを行う。チャネル1は自動試験装置のチャネルである必要はない。これは任意の種類のマルチチャネルアーキテクチャ内のチャネルであってよい。チャネル1は、共用メモリ5からシーケンサ命令3とシーケンサデータ4を受信するシーケンサユニット2を備える。共用メモリ5はアービトレーションユニット7がアクセスする(6)。好ましくは、共用メモリ5はRDRAMとして実装される。共用メモリ5の代わりに、チャネル1は異なる種類のデータを記憶するように構成された2つまたは2つ以上の別々のメモリユニットを備えることができる。たとえば、チャネル1は待ち時間の少ない読み出しアクセスを可能にするために、シーケンサ命令を記憶するように構成される専用メモリを備えていてもよい。
シーケンサユニット2はシーケンサ命令3にしたがってデータストリーム8を生成する。データストリーム8は第1のドメイン・クロス・バッファ10に書き込まれる。シーケンサユニット2、メモリユニット5、アービトレーションユニット7は、サービス・クロック・ドメイン9の一部であり、このため、データストリーム8はサービスクロックにしたがって第1のドメイン・クロス・バッファ10に書き込まれる。
第1のドメイン・クロス・バッファ10が空になると、チャネルの出力データストリームが中断するので、第1のドメイン・クロス・バッファ10が空になることはできない。第1のドメイン・クロス・バッファ10が空になると、ユーザに知らせるために中断が開始する。第1のドメイン・クロス・バッファ10が完全に一杯になると、シーケンサユニット2は第1のドメイン・クロス・バッファ10へのデータの書き込みを停止する。好ましくは、第1のドメイン・クロス・バッファ10はFIFO(先入れ先出し)バッファとして実装される。
チャネル・クロック・ドメイン11の機能ユニットは第1のドメイン・クロス・バッファ10にアクセスする。チャネルクロックのクロック制御の下で第1のドメイン・クロス・バッファ10からデータストリーム12が得られる。データストリーム12は駆動データと期待されるデータの両方を含むことができるので、データストリーム12は駆動経路13と、受信経路15の比較ユニット14の両方に供給される。駆動経路13と受信経路15は、チャネル・クロック・ドメイン11の一部である。駆動経路13は、データストリーム12のベクトルを対応する波形のシーケンスに変換するように構成されたルックアップテーブルである波形テーブルを備えていてもよい。各波形は1組のエッジと、このエッジのタイミング情報を含む。刺激データのストリーム16が駆動経路13の出力において得られ、この刺激データのストリーム16はDUTのピン17に供給される。
代替または追加として、応答データのストリーム18を、DUTのピン17から得ることもできる。応答データ18は比較ユニット14の中で、データストリーム12の一部として送信された期待されるデータと比較される。比較ユニット14は比較の結果を示す結果データのストリーム19を生成する。この結果データのストリーム19は、チャネルクロックにしたがって第2のドメイン・クロス・バッファ20に書き込まれる。第2のドメイン・クロス・バッファ20は好ましくはFIFOバッファとして実現される。第2のドメイン・クロス・バッファ20に記憶された結果データは、結果処理ユニット21が読み出す。結果処理ユニット21はサービス・クロック・ドメイン9の一部であり、このため、結果データストリーム22はサービスクロックにしたがって得られる。結果処理ユニット21が正しい時間に結果データを処理しない場合、結果処理ユニット21のオーバーフローが発生する。この場合、中断が開始する。
結果処理ユニット21は、エラーカウントを追跡するカウンタ23を備える。さらに、結果処理ユニット21は結果をそれぞれのサイクルの関数として記録してエラーマップ24を生成する。エラーマップデータ25はアービトレーションユニット7を介して、共用メモリ5に書き込まれる。さらに、結果処理ユニット21は概要マップ26を生成し、この概要マップの1つのビットは結果データの4kバイトを表す。
DUTを試験しているとき、異なる種類のエラーが同時に起こりうる。このエラーの一部だけを追跡、解析する場合、他のエラーをすべて隠す必要がある。このため、共用メモリ5から読み出されたサイクルマスクデータ27を結果処理ユニット21に供給する。サイクルマスクデータ27は、結果データストリーム22のうち隠す必要のある部分を定義する。
共用メモリ5は、たとえば、シーケンサ命令、シーケンサデータ、サイクルマスクデータ、結果処理ユニット21から受信した結果データなどを含んでいてもよい。共用メモリの内容をワークステーションと交換するために、チャネル1はワークステーションとデータリンク29を確立するように構成されたワークステーションインタフェース28を備える。このワークステーションインタフェース28はサービス・クロック・ドメイン9の一部である。データ30はワークステーションインタフェース28を介して、ワークステーションと共用メモリ5の間で交換することができる。このデータ30はアービトレーションユニット7を介してルーティングされる。さらに、チャネル1は、埋め込まれたマイクロプロセッサコア31を備え、マイクロプロセッサコア31もサービス・クロック・ドメイン9の一部である。データ32はマイクロプロセッサコア31と共用メモリ5の間で交換することができる。
チャネル・クロック・ドメイン11はチャネルクロック信号のクロック制御を受け、チャネルクロック信号はたとえば、ATEのマスタークロック信号のうち1つから導出してもよい。マスタークロック信号はATEのクロックボードのうち1つの上で生成される。チャネルは、クロックボードのうち1つから受信したマスタークロック信号をチャネルクロック信号に変換する周波数分割器を備えていてもよい。チャネルクロック信号の周波数は幅広い周波数の中で変化しうる。たとえば、アナログ/ディジタルコンバータ(ADC)の出力信号を解析するために、数kHzのチャネルクロック周波数が必要になる場合がある。対照的に、高速インタフェースを試験するために、数百MHzのチャネルクロック周波数が適切である場合がある。したがって、チャネル・クロック・ドメイン11のクロック周波数は、DUTのそれぞれの要件に適応させることができる。
チャネルクロック周波数を再プログラムする前に、チャネルをアイドル状態に設定する必要がある。ついでたとえばチャネルクロックゲートを使用して、チャネルクロックを使用不可にすることができる。次に、クロックボード上のそれぞれのPLLを新しい周波数に設定し、所定の遷移期間後にチャネルクロックを再使用可能にすることができる。
チャネル・クロック・ドメイン11のクロック周波数を調整した場合、駆動経路13および/または受信経路15の時間設定を新しいクロック周波数に調節することが必要になる場合がある。たとえば、エッジ遷移のタイミングは新しいクロック期間に適応させなければならない場合がある。時間設定の新しい値がチャネルの部分で使用可能になるとすぐに、チャネルクロックは少なくとも1サイクルのチャネルクロックの間使用不可になる。この期間の間、新しい設定はチャネルの駆動経路および/または受信経路のそれぞれのレジスタに書き込まれる。ついで、チャネルクロック信号を再使用可能にする。ATEでは、この手順は中央装置の制御の下で行うことができる。この中央装置が所定のチャネルから「エッジ生成準備完了(Edge Generate Ready)」(EGR)メッセージを受信した場合、新しい設定が対応するレジスタに書き込まれるまで、「マスタークロックイネーブル(Master Clock Enable)」(MCEN)信号を無効にすることによって、それぞれのチャネルクロック信号を使用不可にする。ついで、「マスタークロックイネーブル」信号を再び有効にし、チャネルクロックを再び使用可能にする。
サービス・クロック・ドメイン9はサービスクロックのクロック制御を受ける。このサービスクロック信号を生成するために、ATEの制御ボードがチャネルに基準クロック信号を供給する。この基準クロック信号の周波数はたとえば20MHzのオーダであってよい。チャネルは、基準クロック信号からサービスクロック信号を導出するように構成された内部PLLを備え、サービスクロック信号の周波数はたとえば、100MHzから500MHzの範囲の間であってよい。したがって、サービスクロック信号は、チャネルクロック信号とはまったく異なる方法で生成される。このため、サービスクロックとチャネルクロックは互いにまったく独立している。
チャネルの構成を示す図。

Claims (26)

  1. 信号の供給および受信の片方または両方を行うように構成されたチャネルであって、
    被測定物に信号を供給するように構成された駆動経路と、前記被測定物から信号を受信するように構成された受信経路とのうち少なくとも1つを備え、チャネルクロックのクロック制御を受けるチャネル・クロック・ドメインと、
    前記チャネル・クロック・ドメインに供給するデータを生成することと、前記チャネル・クロック・ドメインから受信したデータを解析することとの片方または両方を行うように構成され、サービスクロックのクロック制御を受けるサービス・クロック・ドメインと、
    を備えるチャネル。
  2. 前記チャネルクロックが異なるクロック周波数に設定されている間も、前記サービスクロックが使用可能のままであるように構成される請求項1に記載のチャネル。
  3. 前記チャネルクロックがオフにされている間も、前記サービスクロックが使用可能のままであるように構成される請求項1または2に記載のチャネル。
  4. 前記駆動経路と前記受信経路のうち少なくとも1つの時間設定を再プログラミングしている間で前記チャネルクロックが使用不可の間も、前記サービスクロックは使用可能のままであるように構成される請求項1から3のいずれかに記載のチャネル。
  5. 前記チャネルクロックを使用不可にするように構成されたチャネルクロックゲートをさらに備える請求項1から4のいずれかに記載のチャネル。
  6. 前記サービス・クロック・ドメインは、前記チャネル・クロック・ドメインのデータ速度を超えるデータ速度で、前記チャネル・クロック・ドメインにデータを供給することと、前記チャネル・クロック・ドメインからデータを受信することとのうち少なくとも1つを行うように構成される請求項1から5のいずれかに記載のチャネル。
  7. 前記サービス・クロック・ドメインは、少なくとも1つの第1のドメイン・クロス・バッファを介して、前記駆動経路と前記受信経路のうち少なくとも1つにデータを供給するように構成され、前記少なくとも1つの第1のドメイン・クロス・バッファはFIFOバッファとして実現される請求項1から6のいずれかに記載のチャネル。
  8. 前記第1のドメイン・クロス・バッファへデータを書き込むことは、前記サービスクロックのクロック制御の下に行われ、前記第1のドメイン・クロス・バッファからデータを読み出すことは、前記チャネルクロックのクロック制御の下に行われる請求項1から7のいずれかに記載のチャネル。
  9. 前記チャネルは前記第1のドメイン・クロス・バッファが空になったとき、中断を開始するように構成される請求項1から8のいずれかに記載のチャネル。
  10. 前記受信経路は、少なくとも第2のドメイン・クロス・バッファを介して結果データを前記サービス・クロック・ドメインに供給するように構成され、前記少なくとも1つの第2のドメイン・クロス・バッファはFIFOバッファとして実現される請求項1から9のいずれかに記載のチャネル。
  11. 前記第2のドメイン・クロス・バッファに結果データを書き込むことは、前記チャネルクロックのクロック制御の下に行われ、前記第2のドメイン・クロス・バッファから結果データを読み出すことは、前記サービスクロックのクロック制御の下に行われる請求項1から10のいずれかに記載のチャネル。
  12. 前記チャネルは、前記第2のドメイン・クロス・バッファが完全に埋め尽くされたとき、中断を開始するように構成される請求項1から11のいずれかに記載のチャネル。
  13. 前記サービス・クロック・ドメインは、シーケンサユニット、メモリユニット、ダイナミックRAM、マイクロプロセッサコア、結果処理ユニット、前記チャネルと中央装置の間にデータリンクを確立するように構成されたインタフェースモジュールのうち少なくとも1つを備える請求項1から12のいずれかに記載のチャネル。
  14. 前記シーケンサユニットは、前記少なくとも1つの第1のドメイン・クロス・バッファを介して、前記駆動経路と前記受信経路のうち少なくとも1つに接続される請求項1から13のいずれかに記載のチャネル。
  15. 前記シーケンサユニットは、前記第1のドメイン・クロス・バッファが完全に埋め尽くされたとき、前記第1のドメイン・クロス・バッファへのデータの書き込みを停止するように構成される請求項1から14のいずれかに記載のチャネル。
  16. 前記受信経路は前記少なくとも1つの第2のドメイン・クロス・バッファを介して前記結果処理ユニットに接続される請求項1から15のいずれかに記載のチャネル。
  17. 前記チャネルは、少なくとも1つの被測定物を試験するように構成された自動試験装置のチャネルであり、前記チャネルは、刺激データを前記少なくとも1つの被測定物に供給することと、前記少なくとも1つの被測定物から応答データを受信することとのうち少なくとも1つを行う請求項1から16のいずれかに記載のチャネル。
  18. 前記チャネルの駆動経路は、前記チャネルクロックにしたがって、前記少なくとも1つの被測定物に刺激データを供給するように構成される請求項17に記載のチャネル。
  19. 前記チャネルの受信経路は、前記チャネルクロックにしたがって、前記少なくとも1つの被測定物から応答データを受信するように構成される請求項1から18のいずれかに記載のチャネル。
  20. 少なくとも1つの被測定物を試験するように構成された自動試験装置であって、前記自動試験装置は、
    刺激信号を前記少なくとも1つの被測定物に供給することと、前記少なくとも1つの被測定物から応答信号を受信することのうち少なくとも1つを行う、請求項1から19のいずれかに記載の少なくとも1つのチャネルと、
    前記少なくとも1つのチャネルを調節するように構成される中央装置と、
    を備える自動試験装置。
  21. 前記自動試験装置は、前記中央装置のクロック制御を受ける集中テスタアーキテクチャとして実装される請求項20に記載の自動試験装置。
  22. 前記自動試験装置は、ピンごとのテスタアーキテクチャで実装され、前記チャネルは独立機能ユニットを表す請求項20または21に記載の自動試験装置。
  23. チャネル上でクロック信号を供給する方法であって、
    駆動経路と受信経路のうち少なくとも1つを備えるチャネル・クロック・ドメインにチャネルクロック信号を供給するステップと、
    サービスクロック信号を前記チャネルのサービス・クロック・ドメインに供給するステップと、
    を有する方法。
  24. 前記サービスクロック信号を使用可能にしたまま、前記チャネルクロック信号のオンとオフを切り替えることができる請求項23に記載の方法。
  25. 前記サービスクロック信号を使用可能にしたまま、前記チャネルクロック信号のクロック周波数を再プログラミングできる請求項23または24に記載の方法。
  26. データ処理システムで実行したときに、請求項23から25のいずれかに記載の方法を実行する、データキャリア上に記憶されたソフトウェアプログラムまたは製品。
JP2004267149A 2003-09-17 2004-09-14 ドメインクロスを有するチャネル Pending JP2005091362A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP03020983A EP1517152B1 (en) 2003-09-17 2003-09-17 Channel with clock domain crossing

Publications (2)

Publication Number Publication Date
JP2005091362A true JP2005091362A (ja) 2005-04-07
JP2005091362A5 JP2005091362A5 (ja) 2007-05-24

Family

ID=34178418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004267149A Pending JP2005091362A (ja) 2003-09-17 2004-09-14 ドメインクロスを有するチャネル

Country Status (4)

Country Link
US (1) US7346102B2 (ja)
EP (1) EP1517152B1 (ja)
JP (1) JP2005091362A (ja)
DE (1) DE60324429D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010021131A1 (ja) * 2008-08-19 2012-01-26 株式会社アドバンテスト 試験装置および試験方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2513529A (en) * 2012-11-15 2014-11-05 Ibm System and method of low latency data tranfer between clock domains operated in various synchronization modes

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269685A (ja) * 1988-09-06 1990-03-08 Hitachi Ltd Ic試験装置
JPH095407A (ja) * 1995-06-22 1997-01-10 Advantest Corp 高精度信号発生回路
JPH1048297A (ja) * 1996-04-30 1998-02-20 Hewlett Packard Co <Hp> 回路テスター
JPH1073638A (ja) * 1996-08-29 1998-03-17 Asia Electron Inc 半導体試験装置
JPH10149335A (ja) * 1996-10-18 1998-06-02 Samsung Electron Co Ltd Pciインタフェース同期化回路
JPH10160808A (ja) * 1996-11-28 1998-06-19 Advantest Corp Ic試験装置
JPH10240560A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 波形信号処理装置
JPH1123675A (ja) * 1997-05-30 1999-01-29 Hewlett Packard Co <Hp> チャネルに依存しないクロック信号を有するマルチチャネルアーキテクチャ
JP2001133525A (ja) * 1999-11-05 2001-05-18 Hitachi Electronics Eng Co Ltd Icテスタのタイミングパルス発生回路およびicテスタ
JP2001349930A (ja) * 2000-04-24 2001-12-21 Advantest Corp イベント型半導体テストシステム
JP2003008555A (ja) * 2001-06-22 2003-01-10 Fujitsu Ltd タイミング信号発生システムおよび受信回路
JP2003057318A (ja) * 2001-08-10 2003-02-26 Advantest Corp 半導体試験装置
JP2003203495A (ja) * 2002-01-07 2003-07-18 Mitsubishi Electric Corp 半導体記憶装置の試験装置及び試験方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1251575A (en) * 1985-12-18 1989-03-21 A. Keith Jeffrey Automatic test system having a "true tester-per-pin" architecture
US5448715A (en) * 1992-07-29 1995-09-05 Hewlett-Packard Company Dual clock domain interface between CPU and memory bus
US5311486A (en) * 1992-09-11 1994-05-10 Ltx Corporation Timing generation in an automatic electrical test system
JP2910694B2 (ja) * 1996-09-12 1999-06-23 日本電気株式会社 I/oコントローラ
JP3228708B2 (ja) * 1998-04-03 2001-11-12 パイオニア株式会社 伝送システムにおける受信インターフェース装置
US6553529B1 (en) * 1999-07-23 2003-04-22 Teradyne, Inc. Low cost timing system for highly accurate multi-modal semiconductor testing
WO2001063311A2 (en) * 2000-02-22 2001-08-30 Don Mccord Method and system for wafer and device-level testing of an integrated circuit
US6590826B1 (en) * 2002-01-22 2003-07-08 Xilinx, Inc. Self-addressing FIFO

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269685A (ja) * 1988-09-06 1990-03-08 Hitachi Ltd Ic試験装置
JPH095407A (ja) * 1995-06-22 1997-01-10 Advantest Corp 高精度信号発生回路
JPH1048297A (ja) * 1996-04-30 1998-02-20 Hewlett Packard Co <Hp> 回路テスター
JPH1073638A (ja) * 1996-08-29 1998-03-17 Asia Electron Inc 半導体試験装置
JPH10149335A (ja) * 1996-10-18 1998-06-02 Samsung Electron Co Ltd Pciインタフェース同期化回路
JPH10160808A (ja) * 1996-11-28 1998-06-19 Advantest Corp Ic試験装置
JPH10240560A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 波形信号処理装置
JPH1123675A (ja) * 1997-05-30 1999-01-29 Hewlett Packard Co <Hp> チャネルに依存しないクロック信号を有するマルチチャネルアーキテクチャ
JP2001133525A (ja) * 1999-11-05 2001-05-18 Hitachi Electronics Eng Co Ltd Icテスタのタイミングパルス発生回路およびicテスタ
JP2001349930A (ja) * 2000-04-24 2001-12-21 Advantest Corp イベント型半導体テストシステム
JP2003008555A (ja) * 2001-06-22 2003-01-10 Fujitsu Ltd タイミング信号発生システムおよび受信回路
JP2003057318A (ja) * 2001-08-10 2003-02-26 Advantest Corp 半導体試験装置
JP2003203495A (ja) * 2002-01-07 2003-07-18 Mitsubishi Electric Corp 半導体記憶装置の試験装置及び試験方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010021131A1 (ja) * 2008-08-19 2012-01-26 株式会社アドバンテスト 試験装置および試験方法

Also Published As

Publication number Publication date
US20050069030A1 (en) 2005-03-31
EP1517152B1 (en) 2008-10-29
US7346102B2 (en) 2008-03-18
EP1517152A1 (en) 2005-03-23
DE60324429D1 (de) 2008-12-11

Similar Documents

Publication Publication Date Title
CN109346119B (zh) 一种半导体存储器老化测试核心板
US7043390B2 (en) Circuit testing with ring-connected test instruments modules
US6202186B1 (en) Integrated circuit tester having pattern generator controlled data bus
US6737881B2 (en) Apparatus for testing integrated circuits having an integrated unit for testing digital and analog signals
US20080221824A1 (en) Test apparatus, test method and recording medium
JP2007212453A (ja) トリガ分配装置
US6883102B2 (en) Apparatus and method for performing power management functions
JPS5814547A (ja) 集積回路テスト・システム
JP4072322B2 (ja) イベント型半導体テストシステム
US11169205B2 (en) Test apparatus
US7269756B2 (en) Customizable event creation logic for hardware monitoring
JP2005091362A (ja) ドメインクロスを有するチャネル
US6816983B2 (en) Microprocessor internally provided with test circuit
US8692566B2 (en) Test apparatus and test method
CN112630625A (zh) 一种电源芯片的测试系统及方法
US8170164B2 (en) Transfer clocks for a multi-channel architecture
JP4215376B2 (ja) 半導体試験装置
JP2000155701A (ja) デバッグ回路
Cai et al. A test case for 3Gbps serial attached SCSI (SAS)
Ramakrishna et al. Verification of advanced high speed bus in UVM methodology
KR102667610B1 (ko) 자동 테스트 장비
JPH1073638A (ja) 半導体試験装置
JPH11353265A (ja) 情報伝達装置
KR19990030598A (ko) 디엠에이 제어장치
JP3540247B2 (ja) 半導体装置のテスト回路および同テスト回路を用いたテスト方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710