JP2005091362A - ドメインクロスを有するチャネル - Google Patents
ドメインクロスを有するチャネル Download PDFInfo
- Publication number
- JP2005091362A JP2005091362A JP2004267149A JP2004267149A JP2005091362A JP 2005091362 A JP2005091362 A JP 2005091362A JP 2004267149 A JP2004267149 A JP 2004267149A JP 2004267149 A JP2004267149 A JP 2004267149A JP 2005091362 A JP2005091362 A JP 2005091362A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- clock
- domain
- data
- service
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】 信号の供給または受信の少なくとも一つを行う、チャネル・クロック・ドメインを備えるチャネルを提供する。チャネル・クロック・ドメインは、チャネルクロックのクロック制御下にある。チャネル・クロック・ドメインは、信号を供給するための駆動経路と信号を受信する受信経路の少なくとも一つを備える。チャネルは、チャネル・クロック・ドメインへのデータの供給とデータの受信の少なくとも一つを行うサービス・クロック・ドメインをさらに備える。サービス・クロック・ドメインはサービスクロックのクロック制御下にある。
【選択図】図1
Description
Claims (26)
- 信号の供給および受信の片方または両方を行うように構成されたチャネルであって、
被測定物に信号を供給するように構成された駆動経路と、前記被測定物から信号を受信するように構成された受信経路とのうち少なくとも1つを備え、チャネルクロックのクロック制御を受けるチャネル・クロック・ドメインと、
前記チャネル・クロック・ドメインに供給するデータを生成することと、前記チャネル・クロック・ドメインから受信したデータを解析することとの片方または両方を行うように構成され、サービスクロックのクロック制御を受けるサービス・クロック・ドメインと、
を備えるチャネル。 - 前記チャネルクロックが異なるクロック周波数に設定されている間も、前記サービスクロックが使用可能のままであるように構成される請求項1に記載のチャネル。
- 前記チャネルクロックがオフにされている間も、前記サービスクロックが使用可能のままであるように構成される請求項1または2に記載のチャネル。
- 前記駆動経路と前記受信経路のうち少なくとも1つの時間設定を再プログラミングしている間で前記チャネルクロックが使用不可の間も、前記サービスクロックは使用可能のままであるように構成される請求項1から3のいずれかに記載のチャネル。
- 前記チャネルクロックを使用不可にするように構成されたチャネルクロックゲートをさらに備える請求項1から4のいずれかに記載のチャネル。
- 前記サービス・クロック・ドメインは、前記チャネル・クロック・ドメインのデータ速度を超えるデータ速度で、前記チャネル・クロック・ドメインにデータを供給することと、前記チャネル・クロック・ドメインからデータを受信することとのうち少なくとも1つを行うように構成される請求項1から5のいずれかに記載のチャネル。
- 前記サービス・クロック・ドメインは、少なくとも1つの第1のドメイン・クロス・バッファを介して、前記駆動経路と前記受信経路のうち少なくとも1つにデータを供給するように構成され、前記少なくとも1つの第1のドメイン・クロス・バッファはFIFOバッファとして実現される請求項1から6のいずれかに記載のチャネル。
- 前記第1のドメイン・クロス・バッファへデータを書き込むことは、前記サービスクロックのクロック制御の下に行われ、前記第1のドメイン・クロス・バッファからデータを読み出すことは、前記チャネルクロックのクロック制御の下に行われる請求項1から7のいずれかに記載のチャネル。
- 前記チャネルは前記第1のドメイン・クロス・バッファが空になったとき、中断を開始するように構成される請求項1から8のいずれかに記載のチャネル。
- 前記受信経路は、少なくとも第2のドメイン・クロス・バッファを介して結果データを前記サービス・クロック・ドメインに供給するように構成され、前記少なくとも1つの第2のドメイン・クロス・バッファはFIFOバッファとして実現される請求項1から9のいずれかに記載のチャネル。
- 前記第2のドメイン・クロス・バッファに結果データを書き込むことは、前記チャネルクロックのクロック制御の下に行われ、前記第2のドメイン・クロス・バッファから結果データを読み出すことは、前記サービスクロックのクロック制御の下に行われる請求項1から10のいずれかに記載のチャネル。
- 前記チャネルは、前記第2のドメイン・クロス・バッファが完全に埋め尽くされたとき、中断を開始するように構成される請求項1から11のいずれかに記載のチャネル。
- 前記サービス・クロック・ドメインは、シーケンサユニット、メモリユニット、ダイナミックRAM、マイクロプロセッサコア、結果処理ユニット、前記チャネルと中央装置の間にデータリンクを確立するように構成されたインタフェースモジュールのうち少なくとも1つを備える請求項1から12のいずれかに記載のチャネル。
- 前記シーケンサユニットは、前記少なくとも1つの第1のドメイン・クロス・バッファを介して、前記駆動経路と前記受信経路のうち少なくとも1つに接続される請求項1から13のいずれかに記載のチャネル。
- 前記シーケンサユニットは、前記第1のドメイン・クロス・バッファが完全に埋め尽くされたとき、前記第1のドメイン・クロス・バッファへのデータの書き込みを停止するように構成される請求項1から14のいずれかに記載のチャネル。
- 前記受信経路は前記少なくとも1つの第2のドメイン・クロス・バッファを介して前記結果処理ユニットに接続される請求項1から15のいずれかに記載のチャネル。
- 前記チャネルは、少なくとも1つの被測定物を試験するように構成された自動試験装置のチャネルであり、前記チャネルは、刺激データを前記少なくとも1つの被測定物に供給することと、前記少なくとも1つの被測定物から応答データを受信することとのうち少なくとも1つを行う請求項1から16のいずれかに記載のチャネル。
- 前記チャネルの駆動経路は、前記チャネルクロックにしたがって、前記少なくとも1つの被測定物に刺激データを供給するように構成される請求項17に記載のチャネル。
- 前記チャネルの受信経路は、前記チャネルクロックにしたがって、前記少なくとも1つの被測定物から応答データを受信するように構成される請求項1から18のいずれかに記載のチャネル。
- 少なくとも1つの被測定物を試験するように構成された自動試験装置であって、前記自動試験装置は、
刺激信号を前記少なくとも1つの被測定物に供給することと、前記少なくとも1つの被測定物から応答信号を受信することのうち少なくとも1つを行う、請求項1から19のいずれかに記載の少なくとも1つのチャネルと、
前記少なくとも1つのチャネルを調節するように構成される中央装置と、
を備える自動試験装置。 - 前記自動試験装置は、前記中央装置のクロック制御を受ける集中テスタアーキテクチャとして実装される請求項20に記載の自動試験装置。
- 前記自動試験装置は、ピンごとのテスタアーキテクチャで実装され、前記チャネルは独立機能ユニットを表す請求項20または21に記載の自動試験装置。
- チャネル上でクロック信号を供給する方法であって、
駆動経路と受信経路のうち少なくとも1つを備えるチャネル・クロック・ドメインにチャネルクロック信号を供給するステップと、
サービスクロック信号を前記チャネルのサービス・クロック・ドメインに供給するステップと、
を有する方法。 - 前記サービスクロック信号を使用可能にしたまま、前記チャネルクロック信号のオンとオフを切り替えることができる請求項23に記載の方法。
- 前記サービスクロック信号を使用可能にしたまま、前記チャネルクロック信号のクロック周波数を再プログラミングできる請求項23または24に記載の方法。
- データ処理システムで実行したときに、請求項23から25のいずれかに記載の方法を実行する、データキャリア上に記憶されたソフトウェアプログラムまたは製品。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03020983A EP1517152B1 (en) | 2003-09-17 | 2003-09-17 | Channel with clock domain crossing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005091362A true JP2005091362A (ja) | 2005-04-07 |
JP2005091362A5 JP2005091362A5 (ja) | 2007-05-24 |
Family
ID=34178418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004267149A Pending JP2005091362A (ja) | 2003-09-17 | 2004-09-14 | ドメインクロスを有するチャネル |
Country Status (4)
Country | Link |
---|---|
US (1) | US7346102B2 (ja) |
EP (1) | EP1517152B1 (ja) |
JP (1) | JP2005091362A (ja) |
DE (1) | DE60324429D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010021131A1 (ja) * | 2008-08-19 | 2012-01-26 | 株式会社アドバンテスト | 試験装置および試験方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2513529A (en) * | 2012-11-15 | 2014-11-05 | Ibm | System and method of low latency data tranfer between clock domains operated in various synchronization modes |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0269685A (ja) * | 1988-09-06 | 1990-03-08 | Hitachi Ltd | Ic試験装置 |
JPH095407A (ja) * | 1995-06-22 | 1997-01-10 | Advantest Corp | 高精度信号発生回路 |
JPH1048297A (ja) * | 1996-04-30 | 1998-02-20 | Hewlett Packard Co <Hp> | 回路テスター |
JPH1073638A (ja) * | 1996-08-29 | 1998-03-17 | Asia Electron Inc | 半導体試験装置 |
JPH10149335A (ja) * | 1996-10-18 | 1998-06-02 | Samsung Electron Co Ltd | Pciインタフェース同期化回路 |
JPH10160808A (ja) * | 1996-11-28 | 1998-06-19 | Advantest Corp | Ic試験装置 |
JPH10240560A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 波形信号処理装置 |
JPH1123675A (ja) * | 1997-05-30 | 1999-01-29 | Hewlett Packard Co <Hp> | チャネルに依存しないクロック信号を有するマルチチャネルアーキテクチャ |
JP2001133525A (ja) * | 1999-11-05 | 2001-05-18 | Hitachi Electronics Eng Co Ltd | Icテスタのタイミングパルス発生回路およびicテスタ |
JP2001349930A (ja) * | 2000-04-24 | 2001-12-21 | Advantest Corp | イベント型半導体テストシステム |
JP2003008555A (ja) * | 2001-06-22 | 2003-01-10 | Fujitsu Ltd | タイミング信号発生システムおよび受信回路 |
JP2003057318A (ja) * | 2001-08-10 | 2003-02-26 | Advantest Corp | 半導体試験装置 |
JP2003203495A (ja) * | 2002-01-07 | 2003-07-18 | Mitsubishi Electric Corp | 半導体記憶装置の試験装置及び試験方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1251575A (en) * | 1985-12-18 | 1989-03-21 | A. Keith Jeffrey | Automatic test system having a "true tester-per-pin" architecture |
US5448715A (en) * | 1992-07-29 | 1995-09-05 | Hewlett-Packard Company | Dual clock domain interface between CPU and memory bus |
US5311486A (en) * | 1992-09-11 | 1994-05-10 | Ltx Corporation | Timing generation in an automatic electrical test system |
JP2910694B2 (ja) * | 1996-09-12 | 1999-06-23 | 日本電気株式会社 | I/oコントローラ |
JP3228708B2 (ja) * | 1998-04-03 | 2001-11-12 | パイオニア株式会社 | 伝送システムにおける受信インターフェース装置 |
US6553529B1 (en) * | 1999-07-23 | 2003-04-22 | Teradyne, Inc. | Low cost timing system for highly accurate multi-modal semiconductor testing |
WO2001063311A2 (en) * | 2000-02-22 | 2001-08-30 | Don Mccord | Method and system for wafer and device-level testing of an integrated circuit |
US6590826B1 (en) * | 2002-01-22 | 2003-07-08 | Xilinx, Inc. | Self-addressing FIFO |
-
2003
- 2003-09-17 DE DE60324429T patent/DE60324429D1/de not_active Expired - Lifetime
- 2003-09-17 EP EP03020983A patent/EP1517152B1/en not_active Expired - Fee Related
-
2004
- 2004-08-13 US US10/917,966 patent/US7346102B2/en active Active
- 2004-09-14 JP JP2004267149A patent/JP2005091362A/ja active Pending
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0269685A (ja) * | 1988-09-06 | 1990-03-08 | Hitachi Ltd | Ic試験装置 |
JPH095407A (ja) * | 1995-06-22 | 1997-01-10 | Advantest Corp | 高精度信号発生回路 |
JPH1048297A (ja) * | 1996-04-30 | 1998-02-20 | Hewlett Packard Co <Hp> | 回路テスター |
JPH1073638A (ja) * | 1996-08-29 | 1998-03-17 | Asia Electron Inc | 半導体試験装置 |
JPH10149335A (ja) * | 1996-10-18 | 1998-06-02 | Samsung Electron Co Ltd | Pciインタフェース同期化回路 |
JPH10160808A (ja) * | 1996-11-28 | 1998-06-19 | Advantest Corp | Ic試験装置 |
JPH10240560A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 波形信号処理装置 |
JPH1123675A (ja) * | 1997-05-30 | 1999-01-29 | Hewlett Packard Co <Hp> | チャネルに依存しないクロック信号を有するマルチチャネルアーキテクチャ |
JP2001133525A (ja) * | 1999-11-05 | 2001-05-18 | Hitachi Electronics Eng Co Ltd | Icテスタのタイミングパルス発生回路およびicテスタ |
JP2001349930A (ja) * | 2000-04-24 | 2001-12-21 | Advantest Corp | イベント型半導体テストシステム |
JP2003008555A (ja) * | 2001-06-22 | 2003-01-10 | Fujitsu Ltd | タイミング信号発生システムおよび受信回路 |
JP2003057318A (ja) * | 2001-08-10 | 2003-02-26 | Advantest Corp | 半導体試験装置 |
JP2003203495A (ja) * | 2002-01-07 | 2003-07-18 | Mitsubishi Electric Corp | 半導体記憶装置の試験装置及び試験方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010021131A1 (ja) * | 2008-08-19 | 2012-01-26 | 株式会社アドバンテスト | 試験装置および試験方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050069030A1 (en) | 2005-03-31 |
EP1517152B1 (en) | 2008-10-29 |
US7346102B2 (en) | 2008-03-18 |
EP1517152A1 (en) | 2005-03-23 |
DE60324429D1 (de) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109346119B (zh) | 一种半导体存储器老化测试核心板 | |
US7043390B2 (en) | Circuit testing with ring-connected test instruments modules | |
US6202186B1 (en) | Integrated circuit tester having pattern generator controlled data bus | |
US6737881B2 (en) | Apparatus for testing integrated circuits having an integrated unit for testing digital and analog signals | |
US20080221824A1 (en) | Test apparatus, test method and recording medium | |
JP2007212453A (ja) | トリガ分配装置 | |
US6883102B2 (en) | Apparatus and method for performing power management functions | |
JPS5814547A (ja) | 集積回路テスト・システム | |
JP4072322B2 (ja) | イベント型半導体テストシステム | |
US11169205B2 (en) | Test apparatus | |
US7269756B2 (en) | Customizable event creation logic for hardware monitoring | |
JP2005091362A (ja) | ドメインクロスを有するチャネル | |
US6816983B2 (en) | Microprocessor internally provided with test circuit | |
US8692566B2 (en) | Test apparatus and test method | |
CN112630625A (zh) | 一种电源芯片的测试系统及方法 | |
US8170164B2 (en) | Transfer clocks for a multi-channel architecture | |
JP4215376B2 (ja) | 半導体試験装置 | |
JP2000155701A (ja) | デバッグ回路 | |
Cai et al. | A test case for 3Gbps serial attached SCSI (SAS) | |
Ramakrishna et al. | Verification of advanced high speed bus in UVM methodology | |
KR102667610B1 (ko) | 자동 테스트 장비 | |
JPH1073638A (ja) | 半導体試験装置 | |
JPH11353265A (ja) | 情報伝達装置 | |
KR19990030598A (ko) | 디엠에이 제어장치 | |
JP3540247B2 (ja) | 半導体装置のテスト回路および同テスト回路を用いたテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |