KR20050113271A - 시험 장치 및 시험 방법 - Google Patents

시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR20050113271A
KR20050113271A KR1020057018515A KR20057018515A KR20050113271A KR 20050113271 A KR20050113271 A KR 20050113271A KR 1020057018515 A KR1020057018515 A KR 1020057018515A KR 20057018515 A KR20057018515 A KR 20057018515A KR 20050113271 A KR20050113271 A KR 20050113271A
Authority
KR
South Korea
Prior art keywords
test
under test
device under
operation specification
devices
Prior art date
Application number
KR1020057018515A
Other languages
English (en)
Inventor
세이지 이치요시
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20050113271A publication Critical patent/KR20050113271A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명의 시험 장치 10은, 복수의 피시험 디바이스 100의 어느 것인가에 접속되고, 접속된 피시험 디바이스 100에 시험 신호를 공급하는 복수의 테스트 모듈 150과, 복수의 테스트 모듈 150을 제어하고, 복수의 피시험 디바이스 100의 각각을 병행하여 시험하는 복수의 제어 장치 130과, 복수의 제어 장치 130의 각각이 복수의 피시험 디바이스 100의 각각에 접속되어야 할, 복수의 제어 장치 130과 복수의 테스트 모듈 150과의 접속 형태를 설정하는 접속 설정 장치 140을 포함한다.

Description

시험 장치 및 시험 방법{TEST DEVICE AND TEST METHOD}
본 발명은 시험 장치 및 시험 방법에 관한 것이다. 특히 본 발명은, 복수의 피시험 디바이스의 각각을 시험 하는 복수의 제어 장치를 포함하며, 복수의 피시험 디바이스를 병행하여 시험하는 시험 장치 및 시험 방법에 관한 것이다. 또한, 본 출원은, 다음의 미국 특허 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 관하여는, 다음의 출원에 기재된 내용을 참조에 의하여 본 출원에 편입하고, 본 출원의 기재의 일부로 한다.
미국특허출원 10/403,817 출원일 2003년 3월 31일
종래의 시험 장치에서는, 하나의 제어 장치가 제어 버스를 거쳐 복수의 테스트 모듈에 제어 데이터를 제공함으로써, 복수의 테스트 모듈을 제어하고, 테스트 모듈에 접속된 하나 또는 복수의 피시험 디바이스의 시험을 병행하여 수행하고 있다. 이러한 시험 장치는, 예를 들면, 미국 특허 제2583055호 명세서, 미국 특허 제2583056호 명세서, 미국 특허 제2583057호 명세서, 미국 특허 제2587940호 명세서, 미국 특허 제2587941호 명세서, 미국 특허 제2627751호 명세서에 개시되어 있다.
CPU 등의 복잡한 논리 회로를 시험하는 경우, 시험 항목이 많고, 또 시험 결과에 따라 피시험 디바이스마다 서로 다른 시험 시퀀스로 시험할 필요가 있다. 그 때문에, 복수의 피시험 디바이스를 병행하여 또한 독립시켜 시험하는 것이 바람직하다. 그러나, 종래의 시험 장치에서는, 하나의 제어 장치로 복수의 피시험 디바이스의 시험을 병행하여 수행하므로써, 피시험 디바이스마다 서로 다른 시험 시퀀스로 시험을 수행하는 경우에는, 각 시험 시퀀스를 순차적으로 처리할 필요가 있어, 효율 좋게 시험할 수 없었다.
또한, 복수의 제어 장치에서 복수의 피시험 디바이스를 시험하도록 시험 장치를 구성한 경우에 있어서도, 복수의 테스트 모듈과 복수의 피시험 장치와의 접속이 고정적이라면, 핀수 등이 서로 다른 종류의 피시험 디바이스와 제어 장치를 항상 대응시켜 시험하는 것은 곤란하다.
여기서, 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치 및 시험 방법을 제공하는 것을 그 목적으로 한다. 이 목적은 청구의 범위에 있어서의 독립항에 기재된 특징의 조합에 의하여 달성된다. 또한, 종속항은, 본 발명의 또 다른 유리한 구체예를 규정한다.
도 1은, 시험 장치 10의 구성의 일예를 도시한다.
도 2는, 시험 장치 10의 구성의 일예를 도시한다.
도 3은, 사이트 제어 장치 130a의 기능 구성의 일예를 도시한다.
도 4는, 접속 설정 장치 140의 하드웨어 구성의 일예를 도시한다.
도 5는, 접속 설정 장치 150의 하드웨어 구성의 일예를 도시한다.
도 6은, Config 레지스터 250의 데이터 구성의 일예를 도시한다.
도 7은, 접속 변경 설정 데이터의 일예를 도시한다.
이러한 목적을 달성하기 위하여, 본 발명의 제1의 형태에 의하면, 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서, 복수의 피시험 디바이스의 어느 것인가에 접속되며, 접속된 피시험 디바이스에 시험 신호를 공급하는 복수의 테스트 모듈과, 복수의 테스트 모듈을 제어하고, 복수의 피시험 디바이스의 각각을 병행하여 시험하는 복수의 제어 장치와, 복수의 제어 장치의 각각이 복수의 피시험 디바이스의 각각에 접속되어야 할, 복수의 제어 장치와 복수의 테스트 모듈과의 접속 형태를 설정하는 접속 설정 장치를 포함한다.
복수의 제어 장치의 각각은, 복수의 피시험 디바이스의 각각의 시험 결과에 따라 복수의 테스트 모듈을 제어하고, 복수의 피시험 디바이스에 대하여 서로 다른 시험 시퀀스를 병렬로 실행하여도 좋다.
접속 설정 장치는, 복수의 제어 장치에 의한 복수의 피시험 디바이스의 시험 전에, 복수의 제어 장치 중의 하나의 제어 장치의 지시에 기초하여, 복수의 제어 장치에 의한 복수의 피시험 디바이스의 시험 중의 접속 형태로 설정하여도 좋다.
접속 설정 장치는, 테스트 모듈로부터 수신한 데이터 패킷을 상기 제어 장치에 송신하는 시리얼 인터페이스와, 시리얼 인터페이스가 테스트 모듈로부터 데이터 패킷을 수신하지 않은 경우에, 시리얼 인터페이스가 송신하는 시리얼 데이터에 공백이 발생하지 않도록 IDLE 패킷을 제공하는 IDLE 패킷 생성부를 포함하여도 좋다.
복수의 제어 장치의 각각은, 피시험 디바이스의 성능을 판정하는 성능 판정 시험을 피시험 디바이스에 대하여 실행시키는 성능 판정 실행부와, 성능 판정 시험의 결과에 기초하여, 피시험 디바이스의 동작 사양을 결정하는 동작 사양 결정부와, 동작 사양 결정부가 결정한 동작 사양에 따른 양부 판정 시험을 피시험 디바이스에 대하여 실행시키는 양부 판정 시험 실행부와, 양부 판정 시험의 결과에 기초하여, 동작 사양 결정부가 결정한 동작 사양에 있어서의 피시험 디바이스의 양부를 판단하는 양부 판단부를 포함하여도 좋다.
또한, 본 발명의 제2의 형태에 의하면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스를 시험하는 제어 장치를 포함하되, 제어 장치는, 피시험 디바이스의 성능을 판정하는 성능 판정 시험을 상기 피시험 디바이스에 대하여 실행시키는 성능 판정 시험 실행부와, 성능 판정 시험의 결과에 기초하여, 피시험 디바이스의 동작 사양을 결정하는 동작 사양 결정부와, 동작 사양 결정부가 결정한 동작 사양에 따른 양부 판정 시험을 피시험 디바이스에 대하여 실행시키는 양부 판정 시험 실행부와, 양부 판정 시험의 결과에 기초하여, 동작 사양 결정부가 결정한 동작 사양에 있어서의 피시험 디바이스의 양부를 판정하는 양부 판정부를 포함한다.
성능 판정 시험 실행부는, 피시험 디바이스가 포함하는 메모리의 성능을 판정하는 성능 판정 시험을 피시험 디바이스에 대하여 실행시키고, 동작 사양 결정부는, 메모리의 일부가 동작하지 않는 경우에, 피시험 디바이스의 동작 사양의 하나인 메모리 용량을, 메모리의 동작하고 있는 부분의 메모리 용량 이하의 메모리 용량으로 결정하고, 양부 판정 시험 실행부는, 피시험 디바이스를 동작 사양 결정부가 결정한 메모리 용량을 갖는 디바이스로서, 피시험 디바이스에 대하여 상기 양부 판정 시험부를 실행시키고, 양부 판정부는, 피시험 디바이스를 상기 동작 사양 결정부가 결정한 메모리 용량의 디바이스로서, 피시험 디바이스의 양부를 판정하여도 좋다.
또한, 본 발명의 제3의 형태에 의하면, 복수의 제어 장치에 의하여 복수의 피시험 디바이스의 각각을 병행하여 시험하는 시험 방법에 있어서, 복수의 제어 장치의 각각이, 피시험 디바이스의 성능을 판정하는 성능 판정 시험을 피시험 디바이스에 대하여 실행시키는 성능 판정 시험 실행 단계와, 성능 판정 시험의 결과에 기초하여, 피시험 디바이스의 동작 사양을 결정하는 동작 사양 결정 단계와, 결정한 동작 사양에 따른 양부 판정 시험을 피시험 디바이스에 대하여 실행시키는 양부 판정 시험 실행 단계와, 양부 판정 시험의 결과에 기초하여, 결정한 동작 사양에 있어서의 피시험 디바이스의 양부를 판정하는 양부 판정 단계를 포함한다.
또한, 본 발명의 제4의 형태에 의하면, 복수의 피시험 디바이스의 어느 것인가에 접속되며, 접속된 피시험 디바이스에 시험 신호를 공급하는 복수의 테스트 모듈과, 복수의 테스트 모듈을 제어하고, 복수의 피시험 디바이스를 시험하는 복수의 제어 장치를 포함하는 시험 장치에 의한 시험 방법에 있어서, 복수의 제어 장치와 복수의 테스트 모듈의 접속 형태를 지시하는 접속 변경 설정 데이터를 취득하는 단계와, 접속 변경 설정 데이터에 기초하여, 복수의 제어 장치의 각각이 복수의 피시험 디바이스의 각각에 접속되어야 할, 복수의 제어 장치와 복수의 테스 모듈의 접속 형태를 설정하는 단계와, 복수의 제어 장치가 복수의 테스트 모듈을 제어하고, 복수의 피시험 디바이스의 각각을 병행하여 시험하는 단계를 포함한다.
또한, 상기의 발명의 개요는 본 발명의 필요한 특징의 전부를 열거한 것은 아니며, 이들의 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
이하, 발명의 실시 형태를 통하여 본 발명을 설명하는 바, 이하의 실시 형태는 특허청구범위에 관련된 발명을 한정하는 것이 아니며, 또한 실시 형태 중에서 설명되어 있는 특징의 조합의 전부가 발명의 해결 수단에 필수적인 것으로 한정되지는 않는다.
도 1 및 도 2는, 본 발명의 일 실시 형태에 관한 시험 장치 10의 구성의 일예를 도시한다. 시험 장치 10은, 시험 신호를 생성하여 DUT 100(Device Under Test: 피시험 디바이스)에 공급하고, DUT 100이시험 신호에 기초하여 동작한 결과 출력하는 결과 신호가 기대치와 일치하는가 아닌가에 기초하여 DUT 100의 양부를 판단한다. 본 실시 형태에 관한 시험 장치 10은, 개방형 아키텍쳐에 의하여 실현되며, DUT 100에 시험 신호를 공급하는 테스트 모듈 150으로서 개방형 아키텍쳐에 기초한 모듈을 사용할 수 있다. 그리고, 접속 설정 장치 140은, DUT 100의 핀의 개수, 로드 모듈 160의 배선의 형태, 테스트 모듈 150의 종류 등에 따라, 사이트 제어 장치 130과 테스트 모듈 150의 접속 형태를 설정한다. 이에 의하여, 시험 장치 10은, 사이트 제어 장치 130과 DUT 100이 일대일로 대응하도록 접속하고, 하나의 사이트 제어 장치 130이 하나의 DUT 100을 시험한다. 이 때문에 복수의 사이트 제어 장치 130a~h는, 복수의 DUT 100을 병행하여 시험하고, 나아가 복수의 사이트 제어 장치 130a~h는, 각각의 DUT 100의 성능에 따라 서로 다른 시험 시퀀스를 실행할 수 있다.
시험 장치 10은, 시스템 제어 장치 110, 통신 네트워크 120, 사이트 제어 장치 130a~h, 접속 설정 장치 140, 테스트 모듈 150a~f, 및 로드 보드 160a~d를 포함하며, DUT 100a~d에 접속된다.
시스템 제어 장치 110은, 시험 장치 10이 DUT 100a~d의 시험에 사용하는 시험 제어 프로그램, 시험 프로그램, 및 시험 데이터 등을 외부의 네트워크를 거쳐 수신하고, 격납한다. 통신 네트워크 120은, 시스템 제어 장치 110과 사이트 제어 장치 130a~h를 접속하고, 이들의 사이의 통신을 중계한다.
사이트 제어 장치 130a~h는, 본 발명에 관한 제어 장치의 일예이며, 복수의 테스트 모듈을 제어하고, 복수의 DUT 100의 각각을 병행하여 시험한다. 여기서, 복수의 사이트 제어 장치 130a~h는, 각각 하나의 DUT 100의 시험을 제어한다. 예를 들어, 도 1에 있어서, 사이트 제어 장치 130a는, DUT 100a에 접속된 테스트 모듈 150a~f에 접속되며, DUT 100a의 시험을 제어한다. 또한, 도 2에 있어서, 사이트 제어 장치 130a는, DUT 100b에 접속된 테스트 모듈 150a~b에 접속되고, DUT 100b의 시험을 제어하고, 사이트 제어 장치 130b는, DUT 100c에 접속된 테스트 모듈 150c~d에 접속되고, DUT 100c의 시험을 제어한다.
보다 구체적으로는, 사이트 제어 장치 130a~h는, 통신 네트워크 120을 거쳐 시스템 제어 장치 110으로부터 시험 제어 프로그램을 취득하여 실행한다. 다음으로, 사이트 제어 장치 130a~h는 시험 제어 프로그램에 기초하여, 당해 DUT 100a~d의 시험에 사용되는 시험 프로그램 및 시험 데이터를 시스템 제어 장치 110으로부터 취득하고, 접속 설정 장치 140을 거쳐 당해 DUT 100의 시험에 사용하는 테스트 모듈 150a~f에 격납한다. 다음으로, 사이트 제어 장치 130a~h는, 접속 설정 장치 140을 거쳐, 시험 프로그램 및 시험 데이터에 기초하여 시험의 개시를 테스트 모듈 150a~f에 지시한다. 그리고, 사이트 제어 장치 130a~h는, 시험이 종료된 것을 지시하는 인터럽트 등을 예를 들어 테스트 모듈 150a~f로부터 수신하고, 시험 결과에 기초하여 다음의 시험을 각 모듈에게 수행시킨다. 즉, 복수의 사이트 제어 장치 130a~h의 각각은, 복수의 DUT 100의 각각의 시험 결과에 따라 복수의 테스트 모듈 150a~f를 제어하고, 복수의 DUT 100에 대하여 서로 다른 시험 시퀀스를 병행하여 실행한다.
접속 설정 장치 140은, 복수의 사이트 제어 장치 130a~h의 각각이 복수의 DUT 100의 각각에 접속되도록 하는, 복수의 사이트 제어 장치 130a~h와 복수의 테스트 모듈 150a~f의 접속 형태를 설정한다. 즉, 복수의 사이트 제어 장치 130a~h의 각각을, 사이트 제어 장치 130a~h가 각각 제어하는 테스트 모듈 150a~f의 어느 것인가에 접속하고, 이들 사이의 통신을 중계한다.
접속 설정 장치 140은, 복수의 사이트 제어 장치 130a~h에 의한 복수의 DUT 100의 시험 전에, 복수의 사이트 제어 장치 130a~h 중의 하나의 사이트 제어 장치 130의 지시에 기초하여, 복수의 사이트 제어 장치 130a~h에 의한 복수의 DUT 100의 시험 중의, 복수의 사이트 제어 장치 130a~h와 복수의 테스트 모듈 150a~h의 접속 형태를 설정한다. 예를 들어, 도 2에 있어서는, 사이트 제어 장치 130a는, 복수의 테스트 모듈 150a~b에 접속하도록 설정되고, 이들을 사용하여 DUT 100b의 시험을 수행한다. 또한, 사이트 제어 장치 130b는, 복수의 테스트 모듈 150c~d에 접속하도록 설정되어, 이들을 사용하여 DUT 100c의 시험을 수행한다.
로드 보드 160a~d에는, 복수의 DUT 100이 탑재되고, 복수의 테스트 모듈 150a~f를 대응하는 DUT 100의 단자에 접속한다.
도 2에 도시된 사이트 제어 장치 130a~h가 복수의 테스트 모듈 150a~f를 사용하여 DUT 100b~d를 시험하기 위한 구성 및 동작은, 도 1에 도시된 사이트 제어 장치 130a가 복수의 테스트 모듈 150a~f를 사용하여 DUT 100a를 시험하기 위한 구성 및 동작과 대체로 동일하기 때문에, 이하 상위점을 제외하고는 도 1에 도시된 사이트 제어 장치 130a가 DUT 100a를 시험하기 위한 구성 및 동작을 중심으로 설명한다.
복수의 테스트 모듈 150a~f는, DUT 100a가 갖는 복수의 단자의 일부씩에 각각 접속되고, 사이트 제어 장치 130a에 의하여 격납된 시험 프로그램 및 시험 데이터에 기초하여 DUT 100a의 시험을 수행한다. DUT 100a의 시험에 있어서, 테스트 모듈 150a~f는, 시험 프로그램에 의하여 정해진 시퀀스에 기초하여 시험 데이터로부터 시험 신호를 생성하고, 테스트 모듈 150a~f의 각각에 접속된 DUT 100a의 단자에 시험 신호를 공급한다. 그리고, DUT 100a가 시험 신호에 기초하여 동작한 결과 출력하는 결과 신호를 취득하여 기대치와 비교하고, 비교 결과를 격납한다.
또한, 테스트 모듈 150a~f는, 시험 프로그램의 처리가 완료된 경우와, 시험 프로그램의 실행중에 이상이 발생한 경우 등에 있어서, 사이트 제어 장치 130a에 대한 인터럽트를 발생시킨다. 이 인터럽트는, 접속 설정 장치 140을 거쳐 테스트 모듈 150a~f에 대응하는 사이트 제어 장치 130a에 통지되고, 사이트 제어 장치 130a가 갖는 프로세서에 의하여 인터럽트 처리가 수행된다.
이상에 있어서, 시험 장치 10은, 개방형 아키텍쳐에 의하여 실현되고, 개방형 아키텍쳐 규격을 만족시키는 각종의 모듈을 사용할 수 있다. 그리고, 시험 장치 10은, 접속 설정 장치 140이 갖는 임의의 접속 슬롯에 테스트 모듈 150a~f를 삽입하여 사용할 수 있다. 이 때, 시험 장치 10의 사용자 등은, 예를 들어 사이트 제어 장치 130a를 거쳐 접속 설정 장치 140의 접속 형태를 변경하고, DUT 100의 시험에 사용되는 복수의 테스트 모듈 150a~f를, DUT 100의 시험을 제어하는 사이트 제어 장치 130a~h의 어느 것인가에 접속시킬 수 있다. 이에 의하여, 시험 장치 10의 사용자는, 복수의 DUT 100의 각각의 단자수, 단자의 배치, 단자의 종류, 또는 시험의 종류 등에 따라, 복수의 사이트 제어 장치 130a~h와 테스트 모듈 150a~f를 적절히 접속하고, 사이트 제어 장치 130과 DUT 100을 일대일로 대응시켜, 복수의 DUT 100을 독립적으로 병행하여 시험할 수 있다. 따라서, 복수의 DUT 100에 대하여 서로 다른 시험 시퀀스로 시험을 하는 경우에도, 복수의 DUT 100을 병행하여 시험함으로써, 시험 시간을 단축할 수 있다.
도 3은, 본 실시 형태에 관한 사이트 제어 장치 130의 기능 구성의 일예를 도시한다. 사이트 제어 장치 130a~h의 각각은, DUT 100의 성능을 판정하는 성능 판정 시험을 DUT 100에 대하여 실행시키는 성능 판정 시험 실행부 170과, DUT 100의 동작 사양을 결정하는 동작 사양 결정부 180과, DUT 100의 동작 사양에 대응시켜 양부 판정 시험의 시험 조건의 종류를 격납하는 시험 조건 격납부 190과, 양부 판정 시험을 DUT 100에 대하여 실행시키는 양부 판정 시험 실행부 200과, 동작 사양 결정부 180이 결정한 동작 사양에 있어서의 DUT 100의 양부를 판정하는 양부 판정부 205를 포함한다.
성능 판정 시험 실행부 170은, DUT 100의 성능으로서, DUT 100이 포함하는 메모리의 성능인 메모리 용량(예를 들어, 캐시 사이즈), 동작 주파수, 시스템 버스 주파수, 허용 전압, 소비 전력, 시스템 버스로의 드라이브 능력 등을 판정하는 성능 판정 시험을 테스트 모듈 150에게 실행시킨다. 그리고그에 의한 성능 판정 시험의 결과에 기초하여, DUT 100의 동작 사양으로서, 메모리 용량, 동작 주파수, 시스템 버스 주파수, 허용 전압, 소비 전력, 드라이브 능력 등의 결정한다. 예를 들어, DUT 100이 갖는 메모리의 일부가 동작하고 있지 않은 경우에, DUT 100의 동작 사양의 하나인 메모리 용량을, DUT 100이 갖는 메모리의 동작하고 있는 부분의 메모리 용량 이하의 메모리 용량으로 결정한다.
그리고, 양부 판정 시험 실행부 200은, 시험 조건 격납부 190으로부터 동작 사양 결정부 180이 결정한 동작 사양에 따라 양부 판정 시험의 시험 조건을 선택하고, 동작 사양 결정부 180이 결정한 동작 사양에 따라 양부 판정 시험을 테스트 모듈 150에게 실행시킨다. 구체적으로는, DUT 100을 동작 사양 결정부 180이 결정한 메모리 용량을 가지고, 동작 사양 결정부 180이 결정한 동작 주파수, 시스템 버스 주파수, 허용 전압, 소비 전력, 및/또는 드라이브 능력으로 동작하는 디바이스로서 DUT 100에 대하여 양부 판정 시험을 실행시킨다. 그리고, 양부 판정부 205는, 양부 판정 시험 실행부 200에 의한 양부 판정 시험의 결과에 기초하여, DUT 100을 동작 사양 결정부 180이 결정한 메모리 용량을 가지고, 동작 주파수, 시스템 버스 주파수, 허용 전압, 소비 전력, 및/또는 드라이브 능력 등으로 동작하는 디바이스로서 DUT 100의 양부를 판정한다.
본 실시 형태의 사이트 제어 장치 130에 의하면, DUT 100의 성능의 시험 결과에 기초하여 동작 사양을 결정하여 선별하고, 그후 선별된 동작 사양에 따른 시험 시퀀스로 시험이 수행되며, 선별된 동작 사양에 있어서의 조건을 만족시키는가 아닌가를 판정할 수 있다. 나아가, 복수의 사이트 제어 장치 130a~h와 복수의 DUT 100이 일대일로 대응하고 있으므로, 복수의 사이트 제어 장치 130a~h가 병행하여, 복수의 DUT 100에 대하여 각각이 서로 다른 시험 시퀀스로 동작할 수 있어, 효율 좋게 동작 사양의 선별 및 시험을 수행할 수 있다.
도 4는, 본 실시 형태에 관한 접속 설정 장치 140의 하드웨어 구성의 일예를 도시한다. 도 4에는, 접속 설정 장치 140의 하드웨어 구성 중에서, 사이트 제어 장치 130으로부터 테스트 모듈 150으로의 데이터 전송을 위하여 사용되는 부분을 도시한다.
접속 설정 장치 140은, 복수의 O/E 디코더 210a~h, 복수의 FIFO 레지스터 메모리 220a~h, 복수의 FFIO 컨트롤러 230a~h, Config 컨트롤러 240, Config 레지스터 250, 복수의 멀티플렉서 260a~g, 및 복수의 O/E 디코더 270a~g를 포함한다.
복수의 O/E 디코더 210a~h는, 복수의 사이트 제어 장치 130a~h의 각각으로부터 테스트 모듈 150a~f내의 기록 영역에 대한 기입 명령 및 기입 데이터 또는 독출 명령 등의 제어 데이터를 수신하여 광전 변환하고, 복수의 FIFO 레지스터 메모리 220a~h의 각각에 공급한다. 복수의 FIFO 레지스터 메모리 220a~h는, 복수의 O/E 디코더 210a~h의 각각이 광전 변환한 제어 데이터를 취득하여 일시적으로 보유한다. 복수의 FIFO 컨트롤러 230a~h는 복수의 FIFO 레지스터 메모리 220a~h의 각각으로부터 제어 데이터를 독출하고, 복수의 멀티플렉서 260a~h의 각각에 공급한다.
Config 컨트롤러 240은, FIFO 컨트롤러 230a가 독출한 제어 데이터 중, 접속 설정 장치 140의 접속 변경 설정 데이터를 포함하는 설정 데이터를 취득한다. 접속 변경 설정 데이터는, 사이트 제어 장치 130a~h와 테스트 모듈 150a~g와의 접속 형태를 지시하는 데이터이다. 그리고, Config 레지스터 250은, Config 컨트롤러 240이 취득한 접속 변경 설정 데이터를 보유하고, 복수의 멀티플렉서 260a~g를 설정한다. 복수의 멀티플렉서 260a~g는, Config 레지스터 250이 보유하는 접속 변경 설정 데이터에 기초하여, FIFO 컨트롤러 230a~h가 독출한 제어 데이터 중의 어느 것인가를 선택하고, 복수의 O/E 디코더 270a~g의 각각에 공급한다. 복수의 O/E 디코더 270a~g는 복수의 멀티플렉서 260a~g의 각각이 선택된 제어 데이터를 전광 변환하여 테스트 모듈 150a~g의 각각에 송신한다.
이상과 같이, 사이트 제어 장치 130a로부터 공급되는 접속 변경 설정 데이터를 Config 레지스터 250이 보유함으로써 멀티플렉서 260a~g가 설정되고, 복수의 사이트 제어 장치 130a~h와 복수의 DUT 100이 일대일로 대응하도록, 사이트 제어 장치 130a~h와 테스트 모듈 150a~g를 접속할 수 있다.
도 5는, 본 실시 형태에 관한 접속 설정 장치 150의 하드웨어 구성의 일예를 도시한다. 도 5에서는 접속 설정 장치 140의 하드웨어 구성 중, 테스트 모듈 150으로부터 사이트 제어 장치 130으로의, 기입 명령에 대한 응답 또는 독출 명령에 대한 독출 데이터 등의 데이터 전송을 위하여 사용되는 부분을 도시한다.
접속 설정 장치 140은, 복수의 FIFO 레지스터 메모리 280a~g, 복수의 FIFO 컨트롤러 290a~g, 복수의 멀티플렉서 300a~h, 복수의 아비터310a~h, 및 복수의 IDLE 패킷 생성부 320a~h를 더 포함한다. 또한, O/E 디코더 210a~h는, 본 발명의 시리얼 인터페이스의 일예이며, 테스트 모듈 150a~g로부터 수신한 데이터 패킷을 사이트 제어 장치 130a~h에 송신한다.
복수의 O/E 디코더 270a~g는, 복수의 사이트 제어 장치 130a~h의 요구에 기초하여 복수의 테스트 모듈 150a~g의 각각이 출력한 DUT 100의 시험 결과를 나타내는 데이터인 독출 데이터를 수신하여 광전 변환하고, 복수의 FIFO 레지스터 메모리 280a~g의 각각에 공급한다. 복수의 FIFO 레지스터 메모리 280a~g는, 복수의 O/E 디코더 270a~g의 각각이 광전 변환한 독출 데이터를 취득하여 일시적으로 보유한다. 복수의 FIFO 컨트롤러 290a~g는, 복수의 FIFO 레지스터 메모리 280a~g의 각각으로부터 독출 데이터를 독출한다. FIFO 컨트롤러 290a~g의 각각은, 복수의 멀티플렉서 300a~h의 각각에 대하여 데이터 전송을 요구하기 위한 복수의 REQ 출력 단자를 포함하며, 데이터 전송을 요구하는 아비터 310에 대하여 요구 명령(REQ)을 출력한다. 또한, FIFO 컨트롤러 290a~g의 각각은, REQ에 대한 복수의 아비터 310a~h로부터의 응답을 수취한 GNT 입력 단자를 포함하며, 데이터 전송을 요구한 멀티플렉서 300으로부터 허용 명령(GNT)을 수취한다.
복수의 FIFO 컨트롤러 290a~g는, 사이트 제어 장치 130a~h의 어느 것인가에 독출 데이터(R_DATA)를 공급하는 경우에, 먼저 당해 독출 데이터를 공급하는 사이트 제어 장치 130에 대한 아비터 310a~h의 어느 것인가에 REQ를 공급한다. 아비터 310a~h는, FIFO 컨트롤러 290a~g의 어느 것인가로부터 REQ를 수취하면, Config 레지스터 250이 보유한 접속 변경 설정 데이터에 기초하여, FIFO 컨트롤러 290a~g 중에서 독출 데이터의 출력을 허가하는 FIFO 컨트롤러 290에 허용 명령(GNT)을 공급한다. 그리고, GNT를 수취한 FIFO 컨트롤러 290은, R_DATA를 멀티플렉서 300a~h에공급한다.
복수의 멀티플렉서 300a~h는, 아비터 310a~h의 제어에 기초하여, 아비터 310a~h가 GNT를 공급한 FIFO 컨트롤러 290으로부터의 R_DATA를 각각 선택하고, 복수의 O/E 디코더 210a~h의 각각에 공급한다. 복수의 O/E 디코더 210a~h는, 복수의 멀티플렉서 300a~h의 각각이 선택된 R_DATA를 전광 변환하여 대응하는 사이트 제어 장치 130a~h의 각각에 송신한다.
IDLE 패킷 생성부 320a~h는, 복수의 O/E 디코더 210a~h가 테스트 모듈 150a~g로부터의 데이터 패킷을 수신하지 않은 경우, 즉, 아비터 310a~h가 FIFO 컨트롤러 290a~g의 어느 것도 선택하지 않은 경우에, 복수의 O/E 디코더 210a~h가 테스트 모듈150a~g에 송신하는 직렬 데이터에 공백이 생기지 않도록, 복수의 O/E 디코더 210a~h가 송신하는 직렬 데이터에 IDLE 패킷을 삽입한다. 또한, 멀티플렉서 300a는, Config 컨트롤러 240이 Config 레지스터 250으로부터 독출한 설정 데이터를 취득하여, 사이트 제어 장치 130a에 공급한다.
이상과 같이, 아비터 310a~h가 Config 레지스터 250이 보유하는 접속 변경 설정 데이터에 기초하여, 멀티플렉서 300a~h가 독출 데이터를 취득하여야 할 FIFO 컨트롤러 290a~g를 선택함으로써, 사이트 제어 장치 130은, 제어 데이터를 송신한 테스트 모듈 150으로부터 독출 데이터를 취득할 수 있다. 또한, IDLE 생성부 320a~h에 의하여 테스트 모듈 150a~g에 송신되는 직렬 데이터에 공백을 발생시키지 않도록 함으로써, 테스트 모듈 150a~g의 PLL 회로에 의한 내부 클럭의 위상 잠김(phase lock)을 항상 유지할 수 있어, 테스트 모듈 150a~g의 내부 클록에 어긋남이 발생하는 일 없이 고속 직렬 데이터 전송을 수행할 수 있다.
도 6은, 본 실시 형태에 관한 Config 레지스터 250의 데이터 구성의 일예를 도시한다. Config 레지스터 250은, 어드레스(17h~1Eh)에 대응시켜 접속 변경 설정 데이터(Switch Select 1 ~ Switch Select 8), 즉 복수의 멀티플렉서 260이 각각 선택한 사이트 제어 장치 130을 보유한다. 예를 들어, 어드레스 17h에 격납된 Switch Select 1은, 1~8번째의 멀티플렉서 260을 설정하는 접속 변경 설정 데이터이며, 어드레스 18h에 격납된 Switch Select 2는, 9~16번째의 멀티플렉서 260을 설정하는 접속 변경 설정 데이터이다. Config 레지스터 250은, 접속 설정 장치 140이 갖는 멀티 플렉서 260의 개수에 따른 개수의 접속 변경 설정 데이터를 보유한다.
도 7은, 본 실시 형태에 관한 접속 변경 설정 데이터의 일예를 도시한다. 또한, 도 7에서는, 도 6에 도시된 접속 변경 설정 데이터(Switch Select 1) 300의 구체적인 내용을 도시한다.
Config 레지스터 250은, 접속 변경 장치 140의 포트(Port1~Port8)에 대응시켜, 사이트 제어 장치 130의 번호(CPU NO.), 및 설정의 유효/무효(ON/OFF)를 격납한다. 접속 설정 장치 140의 포트(Port1~ Port8)은, 1~8번째의 멀티플렉서 260에 대응하며, 사이트 제어 장치 130의 번호(CPU NO.)는 1~8번째의 멀티플렉서 260이 선택한 사이트 제어 장치 130을 지시한다.
본 실시 형태에서는, Config 레지스터 250이 접속 설정 장치 140의 접속 변경 설정의 유효/무효를 격납하고 있지만, 사이트 제어 장치 130이 설정의 유효/무효를 제어하는 등의 다른 수단에 의하여 동일, 유사한 기능을 실현하여도 좋다.
이상과 같이 Config 레지스터 250의 데이터 구성에 의하여, 복수의 멀티플렉서 260이 선택한 사이트 제어 장치 130을 변경하고, 사이트 제어 장치 130과 DUT 100과 일대일로 대응하도록 접속하며, 복수의 사이트 제어 장치 130이 병행하여 복수의 DUT 100을 시험하는 것을 실현할 수 있다.
이상, 발명의 실시 형태를 설명하였으나, 본 출원에 관한 발명의 기술적 범위는 상기의 실시 형태에 한정되는 것은 아니다. 상기 실시 형태에 여러가지의 변경을 가하여 특허청구범위에 기재된 발명을 실시할 수 있다. 그러한 발명이 본 출원에 관한 발명의 기술적 범위에 속한다는 것도 또한 특허청구범위의 기재로부터 명백하다.
이상의 설명으로부터 명백한 바와 같이, 본 발명에 의하면, 복수의 피시험 디바이스의 각각을 병행하여 시험하는 시험 장치 및 시험 방법을 실현할 수 있다.

Claims (9)

  1. 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 복수의 피시험 디바이스의 어느 것인가에 접속되며, 접속된 상기 피시험 디바이스에 시험 신호를 공급하는 복수의 테스트 모듈과,
    상기 복수의 테스트 모듈을 제어하고, 상기 복수의 피시험 디바이스의 각각을 병행하여 시험하는 복수의 제어 장치와,
    상기 복수의 제어 장치의 각각이 상기 복수의 피시험 디바이스의 각각에 접속되어야 할, 상기 복수의 제어 장치와 상기 복수의 테스트 모듈과의 접속 형태를 설정하는 접속 설정 장치
    를 포함하는 시험 장치.
  2. 제1항에 있어서,
    상기 복수의 제어 장치의 각각은, 상기 복수의 피시험 디바이스의 각각의 시험 결과에 따라 상기 복수의 테스트 모듈을 제어하고, 상기 복수의 피시험 디바이스에 대하여 서로 다른 시험 시퀀스를 병렬로 실행하는 시험 장치.
  3. 제1항에 있어서,
    상기 접속 설정 장치는, 상기 복수의 제어 장치에 의한 상기 복수의 피시험 디바이스의 시험 전에, 상기 복수의 제어 장치 중의 하나의 제어 장치의 지시에 기초하여, 상기 복수의 제어 장치에 의한 상기 복수의 피시험 디바이스의 시험 중의 접속 형태로 설정하는 시험 장치.
  4. 제1항에 있어서,
    상기 접속 설정 장치는,
    상기 테스트 모듈로부터 수신한 데이터 패킷을 상기 제어 장치에 송신하는 시리얼 인터페이스와,
    상기 시리얼 인터페이스가 상기 테스트 모듈로부터 상기 데이터 패킷을 수신하지 않은 경우에, 상기 시리얼 인터페이스가 송신하는 시리얼 데이터에 공백이 발생하지 않도록 IDLE 패킷을 제공하는 IDLE 패킷 생성부
    를 포함하는 시험 장치.
  5. 제1항에 있어서,
    상기 복수의 제어 장치의 각각은,
    상기 피시험 디바이스의 성능을 판정하는 성능 판정 시험을 상기 피시험 디바이스에 대하여 실행시키는 성능 판정 실행부와,
    상기 성능 판정 시험의 결과에 기초하여, 상기 피시험 디바이스의 동작 사양을 결정하는 동작 사양 결정부와,
    상기 동작 사양 결정부가 결정한 상기 동작 사양에 따른 양부 판정 시험을 상기 피시험 디바이스에 대하여 실행시키는 양부 판정 시험 실행부와,
    상기 양부 판정 시험의 결과에 기초하여, 상기 동작 사양 결정부가 결정한 상기 동작 사양에 있어서의 상기 피시험 디바이스의 양부를 판단하는 양부 판단부
    를 포함하는 시험 장치.
  6. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스를 시험하는 제어 장치를 포함하되,
    상기 제어 장치는,
    상기 피시험 디바이스의 성능을 판정하는 성능 판정 시험을 상기 피시험 디바이스에 대하여 실행시키는 성능 판정 시험 실행부와,
    상기 성능 판정 시험의 결과에 기초하여, 상기 피시험 디바이스의 동작 사양을 결정하는 동작 사양 결정부와,
    상기 동작 사양 결정부가 결정한 상기 동작 사양에 따른 양부 판정 시험을 상기 피시험 디바이스에 대하여 실행시키는 양부 판정 시험 실행부와,
    상기 양부 판정 시험의 결과에 기초하여, 상기 동작 사양 결정부가 결정한 상기 동작 사양에 있어서의 상기 피시험 디바이스의 양부를 판정하는 양부 판정부
    를 포함하는 시험 장치.
  7. 제6항에 있어서,
    상기 성능 판정 시험 실행부는, 상기 피시험 디바이스가 포함하는 메모리의 성능을 판정하는 상기 성능 판정 시험을 상기 피시험 디바이스에 대하여 실행시키고,
    상기 동작 사양 결정부는, 상기 메모리의 일부가 동작하지 않는 경우에, 상기 피시험 디바이스의 상기 동작 사양의 하나인 메모리 용량을, 상기 메모리의 동작하고 있는 부분의 메모리 용량 이하의 메모리 용량으로 결정하고,
    상기 양부 판정 시험 실행부는, 상기 피시험 디바이스를 상기 동작 사양 결정부가 결정한 상기 메모리 용량을 갖는 디바이스로서, 상기 피시험 디바이스에 대하여 상기 양부 판정 시험부를 실행시키고,
    상기 양부 판정부는, 상기 피시험 디바이스를 상기 동작 사양 결정부가 결정한 상기 메모리 용량의 디바이스로서, 상기 피시험 디바이스의 양부를 판정하는 시험 장치.
  8. 복수의 제어 장치에 의하여 복수의 피시험 디바이스의 각각을 병행하여 시험하는 시험 방법에 있어서,
    상기 복수의 제어 장치의 각각이,
    상기 피시험 디바이스의 성능을 판정하는 성능 판정 시험을 상기 피시험 디바이스에 대하여 실행시키는 성능 판정 시험 실행 단계와,
    상기 성능 판정 시험의 결과에 기초하여, 상기 피시험 디바이스의 동작 사양을 결정하는 동작 사양 결정 단계와,
    결정한 상기 동작 사양에 따른 양부 판정 시험을 상기 피시험 디바이스에 대하여 실행시키는 양부 판정 시험 실행 단계와,
    상기 양부 판정 시험의 결과에 기초하여, 결정한 상기 동작 사양에 있어서의 상기 피시험 디바이스의 양부를 판정하는 양부 판정 단계
    를 포함하는 시험 방법.
  9. 복수의 피시험 디바이스의 어느 것인가에 접속되며, 접속된 상기 피시험 디바이스에 시험 신호를 공급하는 복수의 테스트 모듈과, 상기 복수의 테스트 모듈을 제어하고, 상기 복수의 피시험 디바이스를 시험하는 복수의 제어 장치를 포함하는 시험 장치에 의한 시험 방법에 있어서,
    상기 복수의 제어 장치와 상기 복수의 테스트 모듈의 접속 형태를 지시하는 접속 변경 설정 데이터를 취득하는 단계와,
    상기 접속 변경 설정 데이터에 기초하여, 상기 복수의 제어 장치의 각각이 상기 복수의 피시험 디바이스의 각각에 접속되어야 할, 상기 복수의 제어 장치와 상기 복수의 테스 모듈의 접속 형태를 설정하는 단계와,
    상기 복수의 제어 장치가 상기 복수의 테스트 모듈을 제어하고, 상기 복수의 피시험 디바이스의 각각을 병행하여 시험하는 단계
    를 포함하는 시험 방법.
KR1020057018515A 2003-03-31 2004-03-24 시험 장치 및 시험 방법 KR20050113271A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/403,817 US7290192B2 (en) 2003-03-31 2003-03-31 Test apparatus and test method for testing plurality of devices in parallel
US10/403,817 2003-03-31

Publications (1)

Publication Number Publication Date
KR20050113271A true KR20050113271A (ko) 2005-12-01

Family

ID=32990043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057018515A KR20050113271A (ko) 2003-03-31 2004-03-24 시험 장치 및 시험 방법

Country Status (9)

Country Link
US (2) US7290192B2 (ko)
EP (2) EP1610135B8 (ko)
JP (2) JP3748269B2 (ko)
KR (1) KR20050113271A (ko)
CN (3) CN100432689C (ko)
DE (2) DE602004022347D1 (ko)
MY (1) MY131932A (ko)
TW (1) TWI315406B (ko)
WO (1) WO2004088339A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140093817A (ko) * 2013-01-17 2014-07-29 삼성전자주식회사 반도체 소자의 테스트 설비 및 이를 이용한 반도체 소자의 테스트 방법
KR20150018674A (ko) * 2013-08-08 2015-02-24 미래산업 주식회사 인라인 테스트 핸들러

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
JP4332392B2 (ja) * 2003-09-12 2009-09-16 株式会社アドバンテスト 試験装置
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems
US7430486B2 (en) * 2004-05-22 2008-09-30 Advantest America R&D Center, Inc. Datalog support in a modular test system
CN100367040C (zh) * 2004-08-18 2008-02-06 华为技术有限公司 一种射频产品测试方法
US7913002B2 (en) * 2004-08-20 2011-03-22 Advantest Corporation Test apparatus, configuration method, and device interface
US7253651B2 (en) * 2004-12-21 2007-08-07 Formfactor, Inc. Remote test facility with wireless interface to local test facilities
JP2006266835A (ja) * 2005-03-23 2006-10-05 Advantest Corp 試験装置、試験方法、及び試験制御プログラム
JP2006275986A (ja) * 2005-03-30 2006-10-12 Advantest Corp 診断プログラム、切替プログラム、試験装置、および診断方法
CN100442070C (zh) * 2005-12-08 2008-12-10 上海华虹Nec电子有限公司 同步通讯芯片并行测试的方法
JP2008051581A (ja) * 2006-08-23 2008-03-06 Yokogawa Electric Corp デバイス試験装置およびデバイス試験方法
KR100858651B1 (ko) * 2006-11-01 2008-09-16 주식회사 유니테스트 순차적 반도체 테스트 장치
KR100829402B1 (ko) * 2006-11-01 2008-05-15 주식회사 유니테스트 순차적 반도체 테스트 장치
US7852094B2 (en) * 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
US7528623B2 (en) * 2007-02-02 2009-05-05 Teradyne, Inc. Distributing data among test boards to determine test parameters
WO2009011033A1 (ja) * 2007-07-17 2009-01-22 Advantest Corporation 試験装置、回路装置およびプログラム
JP5080580B2 (ja) * 2007-08-27 2012-11-21 株式会社アドバンテスト システム、中継装置、および試験装置
US8117004B2 (en) * 2008-03-30 2012-02-14 Advantest Corporation Testing module, testing apparatus and testing method
US8922957B2 (en) * 2008-04-30 2014-12-30 Keysight Technologies, Inc. Dynamic switch contact protection
KR101215388B1 (ko) * 2008-05-30 2012-12-26 가부시키가이샤 어드밴티스트 시험 장치 및 송신 장치
KR101452959B1 (ko) * 2008-06-02 2014-10-24 삼성전자주식회사 실장형 테스트 장비 및 그 방법
US8165027B2 (en) * 2008-12-08 2012-04-24 Advantest Corporation Test apparatus and test method
JP2010145271A (ja) * 2008-12-19 2010-07-01 Yokogawa Electric Corp 半導体試験装置
WO2011001462A1 (ja) * 2009-06-29 2011-01-06 株式会社アドバンテスト 試験装置
CN101719177B (zh) * 2009-11-02 2012-08-15 无锡中星微电子有限公司 片上系统建模和仿真的方法及装置
US8094566B2 (en) * 2009-12-24 2012-01-10 Advantest Corporation Test apparatus and test method
US20110184687A1 (en) * 2010-01-25 2011-07-28 Advantest Corporation Test apparatus and test method
US8258803B2 (en) * 2010-01-26 2012-09-04 Advantest Corporation Test apparatus and test method
US8547125B2 (en) * 2010-01-26 2013-10-01 Advantest Corporation Test apparatus and test module
US9435858B2 (en) * 2010-03-12 2016-09-06 Cascade Microtech, Inc. Focusing optical systems and methods for testing semiconductors
JP2011226854A (ja) * 2010-04-16 2011-11-10 Advantest Corp 電圧を供給する装置
CN102378232A (zh) * 2010-08-23 2012-03-14 财团法人资讯工业策进会 无线网络信号的测试系统及其测量方法
CN102419726A (zh) * 2010-09-28 2012-04-18 致茂电子(苏州)有限公司 测试程序分散配置的测试方法及其系统
US20120102462A1 (en) * 2010-10-26 2012-04-26 Microsoft Corporation Parallel test execution
JP2013542440A (ja) * 2010-10-29 2013-11-21 アドバンテスト （シンガポール） プライベート リミテッド 特定用途電子機器モジュールを有するテスタ、並びにかかるテスタを内蔵又は使用するシステム及び方法
WO2012070076A1 (en) * 2010-11-26 2012-05-31 Microtest S.R.L. An equipment for testing electronic devices in general
US8839057B2 (en) * 2011-02-03 2014-09-16 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
JP2013113665A (ja) * 2011-11-28 2013-06-10 Advantest Corp 試験パターン生成装置、試験プログラム生成装置、生成方法、プログラム、および試験装置
CN103176120A (zh) * 2011-12-22 2013-06-26 英业达股份有限公司 信号模拟装置、信号录制与模拟测试方法
US10296433B2 (en) * 2012-06-01 2019-05-21 Litepoint Corporation Method for transferring and confirming transfer of predefined data to a device under test (DUT) during a test sequence
JP5833500B2 (ja) * 2012-06-04 2015-12-16 株式会社アドバンテスト 試験システム
JP2013250250A (ja) 2012-06-04 2013-12-12 Advantest Corp テスターハードウェアおよびそれを用いた試験システム
JP5833502B2 (ja) * 2012-06-04 2015-12-16 株式会社アドバンテスト テストプログラム
JP5816144B2 (ja) * 2012-08-30 2015-11-18 株式会社アドバンテスト テストプログラムおよび試験システム
CN102967815B (zh) * 2012-11-07 2014-10-29 北京华大信安科技有限公司 芯片测试方法、自动化测试机和系统
JP2014235127A (ja) * 2013-06-04 2014-12-15 株式会社アドバンテスト 試験システム、制御プログラム、コンフィギュレーションデータの書込方法
TWI489114B (zh) * 2013-07-05 2015-06-21 Univ China Sci & Tech CAN-BUS communication method and system for embedded oscilloscope
US9544787B2 (en) 2013-09-03 2017-01-10 Litepoint Corporation Method for testing data packet signal transceivers using interleaved device setup and testing
US9015538B2 (en) 2013-09-03 2015-04-21 Litepoint Corporation Method for testing data packet signal transceivers with multiple radio access technologies using interleaved device setup and testing
US9152520B2 (en) * 2013-09-26 2015-10-06 Texas Instruments Incorporated Programmable interface-based validation and debug
US9628356B2 (en) * 2013-10-10 2017-04-18 Ixia Methods, systems, and computer readable media for providing user interfaces for specification of system under test (SUT) and network tap topology and for presenting topology specific test results
US9356855B2 (en) * 2013-10-10 2016-05-31 Ixia Methods, systems, and computer readable media for providing for specification or autodiscovery of device under test (DUT) topology information
CN104678278A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 由连接配置提供信号的集成电路测试结构及其测试方法
JP2015169524A (ja) * 2014-03-06 2015-09-28 株式会社アドバンテスト 試験装置、キャリブレーションデバイス、キャリブレーション方法、および試験方法
CN104931086A (zh) * 2014-03-18 2015-09-23 光宝电子(广州)有限公司 平行多工测试系统及测试方法
WO2015147861A1 (en) * 2014-03-28 2015-10-01 Hewlett-Packard Development Company, L.P. Testing electronic devices
US9898438B2 (en) 2014-10-13 2018-02-20 Samsung Electronics Co., Ltd. Symbol lock method and a memory system using the same
CN108347356B (zh) * 2017-01-24 2020-12-22 北京京东尚科信息技术有限公司 一种多协议单元测试方法、装置、电子设备和存储介质
TWI653519B (zh) * 2017-05-03 2019-03-11 和碩聯合科技股份有限公司 配置單元、檢測系統及檢測方法
US10393802B2 (en) * 2017-06-14 2019-08-27 Nuvoton Technology Corporation System and method for adaptive testing of semiconductor product
CN110161977B (zh) * 2018-02-13 2022-04-12 京元电子股份有限公司 测量系统及其测量方法
KR102583174B1 (ko) 2018-06-12 2023-09-26 삼성전자주식회사 테스트 인터페이스 보드, 이를 포함하는 테스트 시스템 및 이의 동작 방법
CN108627195A (zh) * 2018-08-17 2018-10-09 深圳市金邦科技发展有限公司 一种对记忆体模组进行检测的智能检测方法及智能检测系统
US11159303B1 (en) 2018-11-20 2021-10-26 Mitsubishi Electric Corporation Communication system, list distribution station, communication method, and computer readable medium
CN109753004B (zh) * 2019-02-26 2024-02-23 美登思电气（上海）有限公司 自动转换开关模拟器及其应用
US11067623B2 (en) * 2019-05-19 2021-07-20 Test Research, Inc. Test system and method of operating the same
TWI704361B (zh) * 2019-08-01 2020-09-11 正崴精密工業股份有限公司 自動化電路板測試系統及其方法
US10917326B1 (en) 2019-08-23 2021-02-09 Keysight Technologies, Inc. Methods, systems, and computer readable media for debugging test traffic generation
CN113014442B (zh) * 2019-12-19 2023-04-18 西安诺瓦星云科技股份有限公司 网口环路检测方法和网口环路检测系统
CN112181744A (zh) * 2020-09-25 2021-01-05 北京博睿维讯科技有限公司 一种转换器接口的故障检测方法、系统、终端以及存储介质
TWI760157B (zh) * 2021-03-24 2022-04-01 德律科技股份有限公司 多核並行測試單一待測物的系統及方法
CN113961405B (zh) * 2021-09-30 2022-10-28 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569520B2 (ja) * 1987-01-19 1997-01-08 トヨタ自動車株式会社 電子制御装置及びその検査装置
JP2583055B2 (ja) 1987-05-29 1997-02-19 株式会社 アドバンテスト Ｉｃテストシステム
JP2587941B2 (ja) 1987-05-29 1997-03-05 株式会社 アドバンテスト Ｉｃテストシステム
JP2583056B2 (ja) 1987-05-29 1997-02-19 株式会社 アドバンテスト Ｉｃテストシステム
JP2583057B2 (ja) 1987-05-29 1997-02-19 株式会社 アドバンテスト Ｉｃテストシステム
JP2587940B2 (ja) 1987-05-29 1997-03-05 株式会社 アドバンテスト Ｉｃテストシステム
JPH0731537B2 (ja) * 1987-09-11 1995-04-10 株式会社日立製作所 多重化制御装置
JP2627751B2 (ja) 1987-09-28 1997-07-09 株式会社アドバンテスト Ｉｃテストシステム
US5025205A (en) * 1989-06-22 1991-06-18 Texas Instruments Incorporated Reconfigurable architecture for logic test system
US5675544A (en) * 1990-06-25 1997-10-07 Texas Instruments Incorporated Method and apparatus for parallel testing of memory circuits
US5425036A (en) * 1992-09-18 1995-06-13 Quickturn Design Systems, Inc. Method and apparatus for debugging reconfigurable emulation systems
US5742840A (en) * 1995-08-16 1998-04-21 Microunity Systems Engineering, Inc. General purpose, multiple precision parallel operation, programmable media processor
US5748642A (en) * 1995-09-25 1998-05-05 Credence Systems Corporation Parallel processing integrated circuit tester
US5991907A (en) * 1996-02-02 1999-11-23 Lucent Technologies Inc. Method for testing field programmable gate arrays
US5905883A (en) * 1996-04-15 1999-05-18 Sun Microsystems, Inc. Verification system for circuit simulator
CN1206467A (zh) * 1996-11-15 1999-01-27 株式会社爱德万测试 集成电路设备测试器
US5978942A (en) 1996-12-19 1999-11-02 Simd Solutions, Inc. STAR-I: scalable tester architecture with I-cached SIMD technology
JP3063676B2 (ja) * 1997-05-09 2000-07-12 日本電気株式会社 半導体装置の回路検証方法
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
US6202182B1 (en) * 1998-06-30 2001-03-13 Lucent Technologies Inc. Method and apparatus for testing field programmable gate arrays
JP2000163456A (ja) 1998-11-25 2000-06-16 Hitachi Ltd 論理検証方法
JP3942765B2 (ja) 1999-03-15 2007-07-11 株式会社アドバンテスト 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置
US6631487B1 (en) * 1999-09-27 2003-10-07 Lattice Semiconductor Corp. On-line testing of field programmable gate array resources
JP2001184225A (ja) * 1999-12-27 2001-07-06 Toshiba Microelectronics Corp エミュレータ及びエミュレート方法
US6694488B1 (en) 2000-03-03 2004-02-17 Nec Corporation System for the design of high-performance communication architecture for system-on-chips using communication architecture tuners
DE10039004A1 (de) 2000-08-10 2002-02-21 Philips Corp Intellectual Pty Anordnung zum Testen eines integrierten Schaltkreises
JP3822044B2 (ja) * 2000-09-25 2006-09-13 株式会社東芝 設計検証システム、設計検証方法および設計検証プログラムを格納したコンピュータ読取り可能な記録媒体
JP2002296329A (ja) * 2001-03-30 2002-10-09 Agilent Technologies Japan Ltd 集積回路の試験装置
US6754868B2 (en) * 2001-06-29 2004-06-22 Nextest Systems Corporation Semiconductor test system having double data rate pin scrambling
US6779140B2 (en) * 2001-06-29 2004-08-17 Agilent Technologies, Inc. Algorithmically programmable memory tester with test sites operating in a slave mode
KR100442696B1 (ko) * 2001-12-19 2004-08-02 삼성전자주식회사 반도체 메모리 소자의 병렬 테스트 시스템
US7810067B2 (en) * 2002-08-30 2010-10-05 Sap Aktiengesellschaft Development processes representation and management

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140093817A (ko) * 2013-01-17 2014-07-29 삼성전자주식회사 반도체 소자의 테스트 설비 및 이를 이용한 반도체 소자의 테스트 방법
KR20150018674A (ko) * 2013-08-08 2015-02-24 미래산업 주식회사 인라인 테스트 핸들러

Also Published As

Publication number Publication date
CN101231325A (zh) 2008-07-30
EP1884789B1 (en) 2009-07-29
EP1884789A2 (en) 2008-02-06
WO2004088339A1 (ja) 2004-10-14
CN100489554C (zh) 2009-05-20
EP1610135A1 (en) 2005-12-28
CN1756960A (zh) 2006-04-05
JP2006053160A (ja) 2006-02-23
JP4704178B2 (ja) 2011-06-15
MY131932A (en) 2007-09-28
DE602004022347D1 (de) 2009-09-10
US20040255216A1 (en) 2004-12-16
EP1610135B1 (en) 2008-10-08
TWI315406B (en) 2009-10-01
EP1884789A3 (en) 2008-02-13
TW200506397A (en) 2005-02-16
EP1610135B8 (en) 2009-03-04
CN100432689C (zh) 2008-11-12
EP1610135A4 (en) 2006-12-20
JP3748269B2 (ja) 2006-02-22
CN101231325B (zh) 2011-08-31
US20040193990A1 (en) 2004-09-30
DE602004016973D1 (de) 2008-11-20
US7290192B2 (en) 2007-10-30
US7272765B2 (en) 2007-09-18
CN1768275A (zh) 2006-05-03
JPWO2004088339A1 (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
KR20050113271A (ko) 시험 장치 및 시험 방법
KR102604010B1 (ko) 온-칩-시스템 테스트 제어기를 사용하는 자동 테스트 장비
KR100623310B1 (ko) 전자 회로의 최적화된 병렬 테스팅 및 액세스 방법 및 장치
US8362791B2 (en) Test apparatus additional module and test method
JP2004354357A (ja) 試験装置及び試験方法
US20080221824A1 (en) Test apparatus, test method and recording medium
US8032807B2 (en) Scan control method, scan control circuit and apparatus
JP4843102B2 (ja) 試験装置および試験方法
JPH11258304A (ja) システムロジックのテスト回路およびテスト方法
JP2009300248A (ja) 並列試験装置
US6738853B1 (en) Integrated circuit with built-in processor and internal bus observing method
CN221007786U (zh) 芯片测试装置
TWI774116B (zh) 用於積體電路的自動檢測電路及方法
CN114487763A (zh) 用于集成电路的自动检测电路及方法
KR101016733B1 (ko) 스캔 제어 방법, 스캔 제어 회로 및 장치
JPH0815387A (ja) マイクロコンピュータテスト回路
CN118035145A (zh) 一种信号转换电路
JP2003302448A (ja) テスト回路
JP2004078739A (ja) データ処理装置およびそのテスト方法
JPH11353265A (ja) 情報伝達装置
JP2012018561A (ja) 検査装置
JP2006120014A (ja) 通信装置及びデバッグ方法
JPH1078886A (ja) テスト装置
JP2009257959A (ja) 半導体試験装置
JPH05151015A (ja) マイクロプロセツサユニツト

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application