JP2010145271A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2010145271A JP2010145271A JP2008323630A JP2008323630A JP2010145271A JP 2010145271 A JP2010145271 A JP 2010145271A JP 2008323630 A JP2008323630 A JP 2008323630A JP 2008323630 A JP2008323630 A JP 2008323630A JP 2010145271 A JP2010145271 A JP 2010145271A
- Authority
- JP
- Japan
- Prior art keywords
- measurement data
- pin electronics
- control unit
- test apparatus
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】ピンエレクトロニクスカードの測定データを格納するメモリ領域を増大させることなく制御ユニットに全ピンエレクトロニクスカードの測定データを収集するための処理時間を短縮できる半導体試験装置を提供する。
【解決手段】制御ユニット１２により制御される多数のピンエレクトロニクスカード１１を介して、多数の被測定対象の測定データを前記制御ユニット１２に取り込むように構成された半導体試験装置において、前記各ピンエレクトロニクスカード１１は、それぞれの測定データを前記制御ユニット１２に直接書き込む。
【選択図】図１
【解決手段】制御ユニット１２により制御される多数のピンエレクトロニクスカード１１を介して、多数の被測定対象の測定データを前記制御ユニット１２に取り込むように構成された半導体試験装置において、前記各ピンエレクトロニクスカード１１は、それぞれの測定データを前記制御ユニット１２に直接書き込む。
【選択図】図１
Description
本発明は、半導体試験装置に関し、詳しくは、測定データの格納に関するものである。
図２は、半導体メモリの試験を行う半導体試験装置の概念構成例を示すブロック図である。図２において、半導体試験装置１０は、多数のピンエレクトロニクスカード１１１〜１１ｎと、これらピンエレクトロニクスカード１１１〜１１ｎを制御する制御ユニット１２とで構成されている。
各ピンエレクトロニクスカード１１１〜１１ｎは、被測定対象（以下ＤＵＴという）である半導体メモリ２０１〜２０ｍの各ピンとの間で測定に関連した直流信号や交流信号や高周波信号やデジタル信号などの各種入出力信号の授受を行う測定部１１ａと、測定データを含む各種データを格納するメモリ１１ｂと、ピンエレクトロニクスカード１１１〜１１ｎ相互間および制御ユニット１２との間で測定制御に関連した各種の制御信号や測定データの授受を行うインタフェース１１ｃと、これらピンエレクトロニクスカード１１１〜１１ｎを構成する各部を総括的に制御するＣＰＵ１１ｄなどで構成されている。
制御ユニット１２は、ピンエレクトロニクスカード１１１〜１１ｎとの間で測定制御に関連した各種の制御信号や測定データの授受を行うインタフェース１２ａと、ピンエレクトロニクスカード１１１〜１１ｎの測定データを含む各種データを格納するメモリ１２ｂと、ピンエレクトロニクスカード１１１〜１１ｎを介してＤＵＴ２０１〜２０ｍに対する各種の測定を実行するための各種のテストプログラムが格納された測定制御部１２ｃと、制御ユニット１２を構成する各部を総括的に制御するＣＰＵ１２ｄなどで構成されている。
図２の動作を説明する。
制御ユニット１２のＣＰＵ１２ｄは、測定制御部１２ｃに格納されているテストプログラム内のたとえば直流測定命令を、各ピンエレクトロニクスカード１１１〜１１ｎのＣＰＵ１１ｄに送信する。
制御ユニット１２のＣＰＵ１２ｄは、測定制御部１２ｃに格納されているテストプログラム内のたとえば直流測定命令を、各ピンエレクトロニクスカード１１１〜１１ｎのＣＰＵ１１ｄに送信する。
各ピンエレクトロニクスカード１１１〜１１ｎのＣＰＵ１１ｄは、それぞれに割り当てられているＤＵＴ２０１〜２０ｍに対する直流測定を実行して測定データをそれぞれのメモリ１１ｂに格納するように、それぞれの測定部１１ａおよびメモリ１１ｂを制御する。
各ピンエレクトロニクスカード１１１〜１１ｎのメモリ１１ｂに格納された測定データは、最終的には制御ユニット１２のメモリ１２ｂに転送格納されるが、従来はたとえば図３のような流れで行われていた。
図３は、図２のように構成された半導体試験装置における従来の測定データの流れを示す説明図である。各ピンエレクトロニクスカード１１１〜１１ｎのメモリ１１ｂに格納された測定データは、各ＣＰＵ１１ｄの制御に基づき、一旦、特定のピンエレクトロニクスカードたとえば１１１のメモリ１１ｂに転送収集される。
そして、ピンエレクトロニクスカード１１１のメモリ１１ｂに収集された測定データは、ＣＰＵ１２ｄの制御に基づき、制御ユニット１２のメモリ１２ｂに転送格納される。
このような測定データの転送を行うことにより、制御ユニット１２のＣＰＵ１２ｄは特定のピンエレクトロニクスカード１１１だけから測定データを取り込めばよく、測定データの取り込みにあたって他のピンエレクトロニクスカード１１2〜１１ｎを意識することはなく、制御が簡単になる。
特許文献１には、ピンエレクトロニクスカードを用いたＩＣ試験装置の構成が記載されている。
しかし、図３のような測定データの転送を行うためには、特定のピンエレクトロニクスカード１１１のメモリ１１ｂとして全ピンエレクトロニクスカード１１１〜１１ｎの測定データを格納するための領域を確保しなければならず、メモリの実装面積を確保しなければならないことからカードの小型化が困難であり、部品コストも嵩むことになる。
また、特定のピンエレクトロニクスカード１１１のメモリ１１ｂに全ピンエレクトロニクスカード１１１〜１１ｎの測定データを収集するための処理時間を確保しなければならず、半導体試験装置としての処理時間が増大することから、試験コストを高めてしまうことになる。
本発明は、これらの問題点に鑑みてなされたものであり、その目的は、ピンエレクトロニクスカードの測定データを格納するメモリ領域を増大させることなく制御ユニットに全ピンエレクトロニクスカードの測定データを収集するための処理時間を短縮できる半導体試験装置を実現することにある。
このような問題を解決するため、請求項１記載の発明は、
制御ユニットにより制御される多数のピンエレクトロニクスカードを介して、多数の被測定対象の測定データを前記制御ユニットに取り込むように構成された半導体試験装置において、
前記各ピンエレクトロニクスカードは、それぞれの測定データを前記制御ユニットに直接書き込むことを特徴とする。
制御ユニットにより制御される多数のピンエレクトロニクスカードを介して、多数の被測定対象の測定データを前記制御ユニットに取り込むように構成された半導体試験装置において、
前記各ピンエレクトロニクスカードは、それぞれの測定データを前記制御ユニットに直接書き込むことを特徴とする。
請求項２記載の発明は、請求項１に記載の半導体試験装置において、
前記各ピンエレクトロニクスカードから前記制御ユニットに測定データを書き込むのにあたり、ピンエレクトロニクスカード単位の測定データのシリアル転送を並列に行うことを特徴とする
前記各ピンエレクトロニクスカードから前記制御ユニットに測定データを書き込むのにあたり、ピンエレクトロニクスカード単位の測定データのシリアル転送を並列に行うことを特徴とする
請求項３記載の発明は、請求項１または２記載の半導体試験装置において、
被測定対象が半導体メモリであることを特徴とする。
被測定対象が半導体メモリであることを特徴とする。
本発明の半導体試験装置によれば、制御ユニットにピンエレクトロニクスカードの測定データを収集するのに要する時間を短縮でき、半導体試験装置の高速化が図れる。
以下、本発明について図面を参照して説明する。図１は、図２のように構成された半導体試験装置における本発明に基づく測定データの流れを示す説明図である。なお、各ピンエレクトロニクスカード１１１〜１１ｎのメモリ１１ｂに測定データが格納されるまでの動作は、前述の従来の動作と同様である。
本発明において、各ピンエレクトロニクスカード１１１〜１１ｎのメモリ１１ｂに格納された測定データは、図１に示すように、各ＣＰＵ１１ｄの制御に基づき、制御ユニット１２のメモリ１１ｂに転送格納される。
測定データを図１のように転送することにより、制御ユニット１２が全ピンエレクトロニクスカード１１１〜１１ｎの測定データを収集するのに必要な処理時間を大幅に短縮できる。
たとえば１枚あたりの全ピンが３２０ピンのピンエレクトロニクスカードを２４枚用いた半導体試験装置で測定した場合における測定データの転送処理時間は、１測定データあたりのＲｅａｄ／Ｗｒｉｔｅ処理に要する時間を１．６μｓとすると、図３に示した従来の場合には２４枚分の測定データをシリアル転送することから、測定データ全体の転送処理時間は、
３２０(ピン)×２４(枚数)×１．６(μｓ)＝１２，２８８μｓ
になる。
３２０(ピン)×２４(枚数)×１．６(μｓ)＝１２，２８８μｓ
になる。
これに対し、図１に示す本発明の場合には、各ピンエレクトロニクスカード１１１〜１１ｎの測定データのシリアル転送が並列に行われることから、測定データ全体の転送処理時間は、ピンエレクトロニクスカード１枚分だけ考慮すればよく、
３２０(ピン)×１．６(μｓ)＝５１２μｓ
になる。
３２０(ピン)×１．６(μｓ)＝５１２μｓ
になる。
これらから、本発明により短縮できる転送処理時間は、
１２，２８８−５１２＝１１，７７６μｓ
になり、全ピンによる直流測定１回あたり約２４ｍｓの短縮が見込まれ、半導体試験装置の高速化が図れる。
１２，２８８−５１２＝１１，７７６μｓ
になり、全ピンによる直流測定１回あたり約２４ｍｓの短縮が見込まれ、半導体試験装置の高速化が図れる。
なお、上記実施例では、直流測定の例について説明したが、ＣＰＵが実装されているピンエレクトロニクスカードであれば直流測定以外のテストシーケンスについても同様な効果が得られる。
以上説明したように、本発明によれば、ピンエレクトロニクスカードの測定データを格納するメモリ領域を増大させることなく制御ユニットに全ピンエレクトロニクスカードの測定データを収集するための処理時間を短縮でき、半導体試験装置の高速化が実現できる。
１０ 半導体試験装置
１１１〜１１ｎ ピンエレクトロニクスカード
１１ａ 測定部
１１ｂ メモリ
１１ｃ インタフェース
１１ｄ ＣＰＵ
１２ 制御ユニット
１２ａ インタフェース
１２ｂ メモリ
１２ｃ 測定制御部
１２ｄ ＣＰＵ
２０ 被測定対象（ＤＵＴ）
１１１〜１１ｎ ピンエレクトロニクスカード
１１ａ 測定部
１１ｂ メモリ
１１ｃ インタフェース
１１ｄ ＣＰＵ
１２ 制御ユニット
１２ａ インタフェース
１２ｂ メモリ
１２ｃ 測定制御部
１２ｄ ＣＰＵ
２０ 被測定対象（ＤＵＴ）
Claims (3)
- 制御ユニットにより制御される多数のピンエレクトロニクスカードを介して、多数の被測定対象の測定データを前記制御ユニットに取り込むように構成された半導体試験装置において、
前記各ピンエレクトロニクスカードは、それぞれの測定データを前記制御ユニットに直接書き込むことを特徴とする半導体試験装置。 - 前記各ピンエレクトロニクスカードから前記制御ユニットに測定データを書き込むのにあたり、ピンエレクトロニクスカード単位の測定データのシリアル転送を並列に行うことを特徴とする請求項１記載の半導体試験装置。
- 被測定対象が半導体メモリであることを特徴とする請求項１または２記載の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008323630A JP2010145271A (ja) | 2008-12-19 | 2008-12-19 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008323630A JP2010145271A (ja) | 2008-12-19 | 2008-12-19 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010145271A true JP2010145271A (ja) | 2010-07-01 |
Family
ID=42565863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008323630A Withdrawn JP2010145271A (ja) | 2008-12-19 | 2008-12-19 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010145271A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10232265A (ja) * | 1997-02-20 | 1998-09-02 | Advantest Corp | 半導体試験装置 |
| WO2004088339A1 (ja) * | 2003-03-31 | 2004-10-14 | Advantest Corporation | 試験装置及び試験方法 |
| JP2005265630A (ja) * | 2004-03-18 | 2005-09-29 | Agilent Technol Inc | 測定器 |
-
2008
- 2008-12-19 JP JP2008323630A patent/JP2010145271A/ja not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10232265A (ja) * | 1997-02-20 | 1998-09-02 | Advantest Corp | 半導体試験装置 |
| WO2004088339A1 (ja) * | 2003-03-31 | 2004-10-14 | Advantest Corporation | 試験装置及び試験方法 |
| JP2005265630A (ja) * | 2004-03-18 | 2005-09-29 | Agilent Technol Inc | 測定器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103744009B (zh) | 一种串行传输芯片测试方法、系统及集成芯片 | |
| TW451379B (en) | Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses | |
| US9159451B2 (en) | Testing system and testing method thereof | |
| WO2010001468A1 (ja) | 試験装置、プログラム、および、記録媒体 | |
| TW201216048A (en) | Test system | |
| US20130305088A1 (en) | Electronic device and test card thereof | |
| US11428734B2 (en) | Test board and test system including the same | |
| CN112347650A (zh) | 自动驾驶的硬件在环仿真测试方法及系统 | |
| CN113702798A (zh) | 一种边界扫描测试方法、装置、设备、芯片及存储介质 | |
| CN102929754A (zh) | 针对移动设备扩展存储卡进行性能分析的系统及方法 | |
| JP4520942B2 (ja) | 試験装置及び設定方法 | |
| TWI408375B (zh) | 電流測量裝置以及電腦系統 | |
| JP2010145271A (ja) | 半導体試験装置 | |
| US8521463B2 (en) | System for performing electrical characterization of asynchronous integrated circuit interfaces | |
| CN105788639B (zh) | 基于eMMC的雷达数据记录仪断电续存装置及续存方法 | |
| JP2008298458A (ja) | 半導体試験装置 | |
| JP2008225694A (ja) | 半導体集積回路及びエラー解析方法 | |
| CN103137211A (zh) | 一种nvm内建自测电路的仿真测试系统 | |
| JP2008117500A (ja) | デバイス試験装置 | |
| JP2009037574A (ja) | 半導体集積回路 | |
| JP2008164563A (ja) | データ転送回路および半導体試験装置 | |
| TWI335441B (en) | Test system and method of core logic circuit | |
| KR100830959B1 (ko) | 낸드 플래쉬 메모리 소자의 테스트 장치 | |
| JP4749812B2 (ja) | 試験装置 | |
| JP2013108836A (ja) | 半導体装置およびその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121107 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121114 |