CN105788639B - 基于eMMC的雷达数据记录仪断电续存装置及续存方法 - Google Patents

基于eMMC的雷达数据记录仪断电续存装置及续存方法 Download PDF

Info

Publication number
CN105788639B
CN105788639B CN201610156857.1A CN201610156857A CN105788639B CN 105788639 B CN105788639 B CN 105788639B CN 201610156857 A CN201610156857 A CN 201610156857A CN 105788639 B CN105788639 B CN 105788639B
Authority
CN
China
Prior art keywords
module
address
self
emmc
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610156857.1A
Other languages
English (en)
Other versions
CN105788639A (zh
Inventor
全英汇
高晓明
李亚超
王旭
陈烨翀
吴耀君
周建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201610156857.1A priority Critical patent/CN105788639B/zh
Publication of CN105788639A publication Critical patent/CN105788639A/zh
Application granted granted Critical
Publication of CN105788639B publication Critical patent/CN105788639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明公开了一种基于eMMC的雷达数据记录仪断电续存方法，其思路为：初始化模块对雷达数据记录仪的控制的eMMC芯片进行初始化，输出初始化完成信号；上电自检模块接收初始化完成信号，并设定地址递增单元的检测步长，然后进行所述eMMC芯片上电自检操作，并设置指令参数并发送至指令生成器，获得自检操作指令后发送至所述eMMC芯片指令总线，读取特定地址数据块并进行检测，获取所述非法位数寄存器的最终值；当检测到的地址有效时进行地址计数器输出值、所述检测步长和检测地址计数器输出值的更新，再进行上电自检模块的判决，获得最终的存储断点地址信号并发送至数据传输模块，并向数据传输模块发送自检结束信号，所述eMMC芯片即转为正常数据传输工作模式。

Description

基于eMMC的雷达数据记录仪断电续存装置及续存方法
技术领域
本发明属于数字信号处理技术领域，特别涉及一种基于eMMC的雷达数据记录仪断电存续装置及存续方法，适用于雷达成像、测距和目标跟踪。
背景技术
eMMC(embedded Multi-Media Card)即嵌入式多媒体卡，是由MMC协会(Multi-Media Card Association)所制订的嵌入式内存标准规格，它通过使用多芯片封装(MCP)技术，将NAND Flash芯片和其控制芯片(Control chip)封装在一起成为一颗芯片简化了内存的设计，同时可以达到减少零部件数量从而相对增加电路板有效使用面积的目的。eMMC架构是一个嵌入式存储架构，内部结构是由MMC接口、NAND Flash以及Control chip构成的，它们经由BGA封装在一颗集成芯片上。简而言之，主机(HOST)只需要通过设备总线下达命令即可，不需要附加任何存储管理的算法(如错误检查和纠正ECC、耗损均衡Wear-Leveling、坏块管理BBM)的辅助，这些工作都已经交给了与NAND Flash封装在一起的高性能控制芯片，这对使用者来说无疑是加快开发速度降低研发成本的好方法。
由于eMMC较传统的存储介质Flash有极大的操作便利性，它已然成为了业内便携式数据存储、记录设备的首选。虽然目前已有的由FPGA控制的eMMC存储设计中，都可以基本完成数据的正确写入、读出及清除，例如周杰、郝丽燕等人在2013年6月申请的专利号为CN201310264666.3的发明《基于FPGA的eMMC控制器及其工作方法》，其中详细介绍了基于eMMC的FPGA存储控制器的工作原理及具体的实现方法与技术，达到了较好的使用效果，但是该类控制器无法实现执行数据记录仪的一些特定功能，其中最重要的是无法实现在系统断电后从上次的操作结束地址继续进行写入操作的断电续存能力，而这一点正是数据记录仪尤其是雷达数据记录仪所急需的必备功能。
发明内容
针对上述已有技术存在的不足，本发明的目的在于提出一种基于eMMC的雷达数据记录仪断电存续装置及存续方法，基于上电自检机制的以FPGA为核心控制器、eMMC为存储介质的雷达数据记录仪的断电续存方法，能够满足在雷达信号处理、航天等特殊情景工作的数据存储器应用要求。
为达到上述技术目的，本发明采用如下技术方案予以实现。
技术方案1：
一种基于eMMC的雷达数据记录仪断电续存装置，包括：包括：用户端、初始化模块、上电自检模块、数据传输模块、总线切换模块和雷达数据记录仪控制的eMMC芯片；所述用户端包含一个输入端和一个双向端口；所述eMMC芯片包含两个双向端口，分别通过双向传输指令线和双向数据总线电连接总线切换模块；数据传输模块包含两个双向端口和三个输入端；总线切换模块包含四个双向端口和一个输出端；上电自检模块包含一个双向端口、两个输入端和两个输出端；初始化模块包含一个输入端和一个输出端；
所述eMMC芯片的两个双向端口分别双向电连接总线切换模块；总线切换模块的四个双向端口分别双向电连接初始化模块的双向端口、上电自检模块的双向端口、数据传输模块的两个双向端口；总线切换模块输出端电连接上电自检模块输入端；上电自检模块的另外一个输入端电连接初始化模块输出端；上电自检模块的两个输出端，分别电连接数据传输模块的两个输入端；用户端输入端电连接数据传输模块输出端，用户端的另一个双向端口电连接数据传输模块的双向端口；
所述用户端，通过控制指令线向数据传输模块发送雷达数据传输模式控制指令，用于完成和数据传输模块之间的操作控制；同时通过双向数据传输线向数据传输模块发送或读取需要记录的雷达数据，用于完成和数据传输模块之间的数据交换；
所述初始化模块，用于确认雷达数据记录仪控制的eMMC芯片工作环境、相对地址的分配和eMMC芯片的数据传输模式设置，如果确认完毕，则输出初始化完成信号并发送至上电自检模块；
上电自检模块用于接收所述初始化完成信号，并进行所述eMMC芯片的上电自检操作，完成所述eMMC芯片由于掉电形成的写入断点地址的检测任务，然后上电自检模块产生自检完成信号和最终的存储断点地址信号，并分别将所述自检完成信号和所述存储断点地址信号分别发送至数据传输模块；
数据传输模块通过接收到所述自检完成信号和所述存储断点地址信号，并据此开始正常工作情况下所述eMMC芯片的数据写入或读出操作；
所述总线切换模块分别通过双向传输指令线直接向所述雷达数据记录仪控制的eMMC芯片发送所有数据传输指令、初始化设置指令和上电自检操作指令，同时所述雷达数据记录仪控制的eMMC芯片通过双向传输指令线直接回复对应指令的响应；
同时，雷达数据记录仪控制的eMMC芯片通过双向数据总线电连接总线切换模块，用于向总线切换模块发送存储在所述eMMC芯片内被要求读入的雷达数据，总线切换模块将读入的雷达数据根据雷达数据记录仪当前所属的工作流程发送至数据传输模块的数据总线端口或上电自检模块的数据总线端口；若雷达数据记录仪工作在数据传输模式，则总线切换模块通过数据传输模块的数据总线端口双向电连接数据传输模块，并将读入的存储数据发送至数据传输模块；若雷达数据记录仪工作状态为上电自检模式，总线切换模块输出端通过上电自检模块的数据总线端口双向电连接上电自检模块，用于向上电自检模块发送读入的存储数据；
所述雷达数据记录仪控制的eMMC芯片，通过双向传输指令线电连接总线切换模块，总线切换模块用于将所述双向传输指令线切换为第一双向传输指令线、第二双向传输指令线和第三双向传输指令线，所述第一双向传输指令线电连接数据传输模块，其被用于数据传输模块向雷达数据记录仪控制的eMMC芯片发送具体的数据传输指令，同时雷达数据记录仪控制的eMMC芯片向数据传输模块回复对应数据传输指令的响应；所述第二双向传输指令线电连接初始化模块，其被用于初始化模块向雷达数据记录仪控制的eMMC芯片发送具体的初始化设置指令，同时雷达数据记录仪控制的eMMC芯片也向初始化模块回复对应初始化设置指令的响应；所述第三双向传输指令线电连接上电自检模块，其被用于上电自检模块向雷达数据记录仪控制的eMMC芯片发送上电自检操作指令，同时雷达数据记录仪的控制eMMC芯片向上电自检模块回复对应上电自检指令的响应；
所述上电自检模块，还包括：地址递增单元的计数器、检测地址计数器和指令生成器；所述地址递增单元的计数器，其输出值用于检测步长，并通过所述输出值确定检测地址计数器为递增步长或递减步长，同时所述输出值是否为1也是判断上电自检模块是否完成上电自检的标志；所述检测地址计数器，其输出值用于设置读操作地址参数，并确定每次检测数据块的读取地址；所述指令生成器用于设置指令类型参数和操作地址参数，并获得上电自检模块所需的eMMC芯片控制指令。
技术方案2：
一种基于eMMC的雷达数据记录仪断电存续方法，其特征在于，在上电自检模块内完成，所述上电自检模块内包括地址递增单元的计数器cnt、检测地址计数器cnt_bk和指令生成器；所述地址递增单元的计数器cnt，其输出值用于检测步长，并通过所述输出值确定检测地址计数器为递增步长或递减步长，同时所述输出值是否为1也是判断上电自检模块是否完成的标志；所述检测地址计数器cnt_bk，其输出值用于设置读操作地址参数addr，确定每次检测数据块的读取地址；所述指令生成器用于设置指令类型参数way和操作地址参数addr，并据此获得上电自检模块所需的eMMC芯片控制指令；所述基于eMMC的雷达数据记录仪断电存续方法，包括以下步骤：
步骤1.初始化模块用于确认雷达数据记录仪控制的eMMC芯片工作环境、相对地址的分配和eMMC芯片的数据传输模式设置，如果确认完毕，则输出初始化完成信号并发送至上电自检模块；上电自检模块用于接收初始化模块发送过来的初始化完成信号，并设定地址递增单元的检测步长，然后开始进行雷达数据记录仪控制的eMMC芯片上电自检操作，完成所述eMMC芯片由于掉电形成的写入断点地址的检测任务；
步骤2，设置指令参数，所述指令参数包括指令类型参数和操作地址参数，所述指令类型参数为读入单块数据，所述操作地址参数对应检测地址计数器的输出值；
步骤3.将指令类型参数和读操作地址参数发送至指令生成器，获得自检操作指令；
步骤4.按照所述eMMC芯片的eMMC协议规定指令传输时序，将自检操作指令发送至雷达数据记录仪控制的eMMC芯片双向传输指令线；
步骤5，读取特定地址数据块并进行检测，统计所述地址数据块中‘0’的个数并暂存入上电自检模块的非法位数寄存器，获取所述非法位数寄存器的最终值；若所述非法位数寄存器的最终值大于等于预设值，将所述地址数据块作为检测到的有效地址，并转入步骤7，否则转入步骤6；
步骤6，进行检测地址计数器输出值的更新，获得检测地址计数器新的输出值，其中检测地址计数器新的输出值，为检测地址计数器的当前输出值和检测步长的当前值之和,然后将所述检测地址计数器新的输出值替代检测地址计数器的当前输出值，并暂存入上电自检模块，然后转入步骤2；
步骤7，进行所述检测步长的更新，获得检测步长新的输出值，其中所述检测步长的新的输出值，为检测步长当前值的二分之一；
步骤8，进行检测地址计数器输出值的更新，获得检测地址计数器新的输出值，其中所述检测地址计数器新的输出值，为检测地址计数器的当前输出值和检测步长的当前值之和，然后将所述检测地址计数器新的输出值替代当前检测地址，并被暂存至检测地址计数器中；
步骤9，进行上电自检模块的判决：当检测步长新的输出值逐次减小至值为1时，转入步骤10；若检测步长新的输出值还未减小至1时，转入步骤2；
步骤10，获得最终的存储断点地址信号并发送至数据传输模块，并向数据传输模块发送自检结束信号，此时雷达数据记录仪控制的eMMC芯片转为正常数据传输工作模式。
本发明的有益效果：
第一，本发明通过在原有设计的基础上新增功能模块的设计方法，不但实现了FPGA+eMMC存储设备急需的断电续存技术，同时也做到了最大限度的保持设备原有的性能指标，增强了基于FPGA控制的eMMC存储设备在特定工作情景的工作能力。
第二，本发明采用了特定地址数据查询法进行上电自检，不但能够在雷达数据记录仪完全掉电后的再次启动中实现断电续存，还能够有效提高雷达数据记录仪自检的正确率，并且通常将雷达数据记录仪存储断点的检测精确到一位二进制地址。
第三，本发明通过将顺序递增法与二分法相结合使得能够在任意芯片存储容量下实现高效空地址定位，以完成断电续存的功能要求。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是本发明的一种基于eMMC的雷达数据记录仪的断电续存装置示意图；
图2是本发明中自检模块的工作流程图。
具体实施方式
参照图1，为本发明的一种基于eMMC的雷达数据记录仪的断电续存装置示意图：本发明的一种基于eMMC的雷达数据记录仪的断电续存装置，包括：用户端、初始化模块、上电自检模块、数据传输模块、总线切换模块和雷达数据记录仪的控制的eMMC芯片；所述用户端包含一个输入端和一个双向端口；所述eMMC芯片包含两个双向端口，分别通过双向传输指令线cmd和双向数据总线emmc_data电连接总线切换模块；数据传输模块包含两个双向端口和三个输入端；总线切换模块包含四个双向端口和一个输出端；上电自检模块包含一个双向端口、两个输入端和两个输出端；初始化模块包含一个输入端和一个输出端。
所述eMMC芯片的两个双向端口分别双向电连接总线切换模块；总线切换模块的四个双向端口分别双向电连接初始化模块的双向端口、上电自检模块的双向端口、数据传输模块的两个双向端口；总线切换模块输出端电连接上电自检模块输入端；上电自检模块的另外一个输入端电连接初始化模块输出端；上电自检模块的两个输出端，分别电连接数据传输模块的两个输入端；用户端输入端电连接数据传输模块输出端，用户端的另一个双向端口电连接数据传输模块的双向端口。
所述用户端，通过控制指令线向数据传输模块发送雷达数据传输模式控制指令，用于完成和数据传输模块之间的操作控制；同时通过双向数据传输线app_data向数据传输模块发送或读取需要记录的雷达数据，用于完成和数据传输模块之间的数据交换。
所述初始化模块，用于确认雷达数据记录仪控制的eMMC芯片工作环境、相对地址的分配和eMMC芯片的数据传输模式设置，如果确认完毕，则输出初始化完成信号initial_ok并发送至上电自检模块。
上电自检模块是本装置核心，用于接收所述初始化完成信号initial_ok，并进行所述eMMC芯片的上电自检操作，完成所述eMMC芯片由于掉电形成的写入断点地址的检测任务，然后上电自检模块产生自检完成信号check_over和最终的存储断点地址信号addr_cnt，并分别将所述自检完成信号和所述存储断点地址信号分别发送至数据传输模块；
数据传输模块通过接收到所述自检完成信号check_over和所述存储断点地址信号addr_cnt，并据此开始正常工作情况下所述eMMC芯片的数据写入或读出操作。
所述总线切换模块分别通过双向传输指令线直接向所述雷达数据记录仪控制的eMMC芯片发送所有数据传输指令、初始化设置指令和上电自检操作指令，同时所述雷达数据记录仪控制的eMMC芯片通过双向传输指令线直接回复对应指令的响应。
同时，雷达数据记录仪控制的eMMC芯片通过双向数据总线emmc_data电连接总线切换模块，用于向总线切换模块发送存储在所述eMMC芯片内被要求读入的雷达数据，总线切换模块将读入的雷达数据根据雷达数据记录仪当前所属的工作流程发送至数据传输模块的数据总线端口tran_data或上电自检模块的数据总线端口data_in；若雷达数据记录仪工作在数据传输模式，则总线切换模块通过数据传输模块的数据总线端口tran_data双向电连接数据传输模块，并将读入的存储数据发送至数据传输模块；若雷达数据记录仪工作状态为上电自检模式，总线切换模块输出端通过上电自检模块的数据总线端口data_in双向电连接上电自检模块，用于向上电自检模块发送读入的存储数据。
所述雷达数据记录仪控制的eMMC芯片，通过双向传输指令线cmd电连接总线切换模块，总线切换模块用于将所述双向传输指令线cmd切换为第一双向传输指令线cmd0、第二双向传输指令线cmd1和第三双向传输指令线cmd2，所述第一双向传输指令线cmd0电连接数据传输模块，其被用于数据传输模块向雷达数据记录仪的控制的eMMC芯片发送具体的数据传输指令，同时雷达数据记录仪控制的eMMC芯片向数据传输模块回复对应数据传输指令的响应；所述第二双向传输指令线cmd1电连接初始化模块，其被用于初始化模块向雷达数据记录仪控制的eMMC芯片发送具体的初始化设置指令，同时雷达数据记录仪控制的eMMC芯片也向初始化模块回复对应初始化设置指令的响应；所述第三双向传输指令线cmd2电连接上电自检模块，其被用于上电自检模块向雷达数据记录仪控制的eMMC芯片发送上电自检操作指令，同时雷达数据记录仪控制的eMMC芯片向上电自检模块回复对应上电自检指令的响应。
具体地，初始化模块和数据传输模块共同完成雷达数据记录仪的断电续存规则，并能够通过上电自检模块独立高效的完成。
初始化模块、数据传输模块、上电自检模块根据本发明装置的工作流程需要分时切换使用双向传输指令线cmd，且分别包含上电自检模块内部的指令生成器；数据传输模块、上电自检模块根据本发明装置的工作流程需要分时切换使用存储系统的数据总线emmc_data；另外初始化模块到数据传输模块连有初始化完成信号initial_ok，数据传输模块到上电自检模块连有自检完成信号check_over及断点地址信号addr_cnt。
参照图2，为本发明中上电自检模块的工作流程图；一种基于eMMC的雷达数据记录仪断电存续方法，在上电自检模块内完成，所述上电自检模块内包括地址递增单元的计数器cnt、检测地址计数器cnt_bk和指令生成器；所述地址递增单元的计数器cnt，其输出值用于检测步长，并通过所述输出值确定检测地址计数器为递增步长或递减步长，同时所述输出值是否为1也是判断上电自检模块是否完成上电自检的标志；所述检测地址计数器cnt_bk，其输出值用于设置读操作地址参数addr，并确定每次检测数据块的读取地址；所述指令生成器用于设置指令类型参数way和操作地址参数addr，并获得上电自检模块所需的eMMC芯片控制指令；所述基于eMMC的雷达数据记录仪断电存续方法，包括以下步骤：
步骤1.初始化模块用于确认雷达数据记录仪控制的eMMC芯片工作环境、相对地址的分配和所述eMMC芯片的数据传输模式设置，如果确认完毕，则输出初始化完成信号initial_ok并发送至上电自检模块；上电自检模块用于接收初始化模块发送过来的初始化完成信号initial_ok，并设定地址递增单元的检测步长，然后开始进行雷达数据记录仪控制的eMMC芯片上电自检操作，完成所述eMMC芯片由于掉电形成的写入断点地址的检测任务。
步骤1的子步骤为：
1.1)上电自检模块完成等待操作：按照雷达数据记录仪控制的eMMC芯片工作流程，上电自检模式必须在雷达数据记录仪的初始化结束后进行，即确认雷达数据记录仪控制的eMMC芯片工作环境、相对地址的分配和所述eMMC芯片的数据传输模式设置，所以等待状态将持续检测直到初始化模块工作确认完毕并输出初始化完成信号initial_ok，且其总线使用权的标志信号值为1时进入准备状态操作。
1.2)上电自检模块完成准备操作：进行初始化完成信号initial_ok的初始化和地址递增单元的计数器cnt值的设置，具体为：将初始化完成信号initial_ok的数据方向信号op_flag置1，即将初始化完成信号initial_ok的数据总线流向设置为输入，因为上电自检模块的自检依靠雷达数据记录仪控制的eMMC芯片中的读取数据；然后将地址递增单元的检测步长cnt设为2N，cnt值为检测步长；根据雷达数据记录仪所采用eMMC芯片容量及数量不同，设置不同的地址递增单元的检测步长值以达到最快完成上次由于掉电形成的写入断点地址检测；其中，N表示自然数。
步骤2，设置指令参数，所述指令参数包括指令类型参数和操作地址参数，所述指令类型参数为读入单块数据，所述操作地址参数对应检测地址计数器的输出值。
具体地，设置指令参数，所述指令参数包括指令类型参数way和操作地址参数addr，由于自检工作基于自检模块对选中特定地址数据的检测，所以本发明中的自检模块使用了单块读取的操作方式，即设置指令类型参数way为读入单块数据，所述操作地址参数对应检测地址计数器的输出值；二是设置操作地址参数addr，使用每次检测地址计数器cnt_bk的值来对设置的操作地址参数addr完成更新。
步骤3，将指令类型参数way和读操作地址参数addr发送至指令生成器，获得自检操作指令。
具体地，将指令类型参数way和读操作地址参数addr发送至指令生成器，获得自检操作指令，指令生成器接收指令类型参数way和读操作地址参数addr后需在等待大约40个时钟周期，方可获得自检操作指令。
步骤4.按照所述eMMC芯片的eMMC协议规定指令传输时序，将所述自检操作指令发送至雷达数据记录仪控制的eMMC芯片双向传输指令线cmd。
具体地，按照所述eMMC芯片的eMMC协议规定指令传输时序，将所述自检操作指令发送至雷达数据记录仪控制的eMMC芯片双向传输指令线cmd，其对应发送过程大约耗费48个时钟周期。
步骤5，读取特定地址数据块并进行检测，统计所述地址数据块中‘0’的个数并暂存入上电自检模块的非法位数寄存器count，获取所述非法位数寄存器count的最终值；若所述非法位数寄存器count的最终值大于等于预设值，将所述地址数据块作为检测到的有效地址，并转入步骤7，否则转入步骤6。
具体地，所述预设值为500，步骤5是上电自检模块中核心环节；由于大多数eMMC用户都是使用eMMC芯片中的块数据进行操作，因此本发明中的数据检测也是针对块数据生效的，本发明中的eMMC芯片中每个块数据为512位二进制，而在实际使用时单个有效块数据中‘0’的个数大于等于500的概率忽略不计，所以本发明中以每一个地址所存的单块数据中‘0’的个数是否大于等于500作为判断当前地址有效的凭据，进而使得本发明在雷达数据记录仪完全掉电后并再次启动过程中实现断电续存。
在本步骤中，上电自检模块会从雷达数据记录仪控制的eMMC芯片当前检测地址中读出单个块数据，同时对所述数据块中‘0’的个数进行统计并暂存入上电自检模块的非法位数寄存器count，当所述数据块完全读取完毕后，通过对所述非法位数寄存器count的最终值进行判断来决定上电自检模块将选择性转入哪一步；若所述非法位数寄存器count的最终值大于等于500，则转入步骤7，否则转入步骤6。
步骤6，进行检测地址计数器输出值的更新，获得检测地址计数器新的输出值，其中检测地址计数器新的输出值，为检测地址计数器的当前输出值和检测步长的当前值之和,然后将所述检测地址计数器新的输出值替代检测地址计数器的当前输出值，并暂存入上电自检模块，然后转入步骤2。
具体地，进行检测地址计数器输出值的更新，获得检测地址计数器新的输出值，其中检测地址计数器新的输出值，为检测地址计数器的当前输出值和检测步长的当前值之和,然后将所述检测地址计数器新的输出值替代检测地址计数器的当前输出值，并暂存入上电自检模块，然后转入步骤2。
步骤7，进行所述检测步长的更新，获得检测步长新的输出值，其中所述检测步长的新的输出值，为检测步长当前值的二分之一。
具体地，本发明中提供了一种全新的FPGA寻址机制，即将顺序递增法与二分法相结合使得本发明可以在任意eMMC芯片的存储容量下实现高效空地址定位，进而最终完成断电续存的目的；并且上电自检模块在前六个步骤中一直使用顺序递增法进行断点地址的查询，而进入本步骤后则转为二分法的地址查询。
所以进入步骤7说明上电自检模块已经完成了顺序递增的地址查询模式并进入了二分法地址查询模式，本步骤分为两个子步骤：第一是检测地址计数器的退位，即将检测地址计数器的输出值恢复到上一个间距为检测步长cnt的有效数据地址，使得新的检测地址计数器的输出值cnt_bk为原来检测地址计数器的输出值cnt_bk减去当前的检测步长cnt；第二是完成检测步长的更新，根据二分法的地址查询模式的要求，此处所述检测步长新的输出值，为检测步长当前值的二分之一。
步骤8，进行检测地址计数器输出值的更新，获得检测地址计数器新的输出值，其中所述检测地址计数器新的输出值，为检测地址计数器的当前输出值和检测步长的当前值之和，然后将所述检测地址计数器新的输出值替代当前检测地址，并被暂存至检测地址计数器中。
步骤9，进行上电自检模块的判决：当检测步长新的输出值逐次减小至值为1时，转入步骤10；若检测步长新的输出值还未减小至1时，转入步骤2。
具体地，这一步上电自检模块进行自检工作是否结束的判断。由于本发明步骤8中已转入二分法地址查询模式，所以当检测步长新的输出值逐次减小至值为1时，说明上电自检模块已经定位到了具体的存储断点地址，此时雷达数据记录仪控制的eMMC芯片跳出自检模式，说明本发明能将雷达数据记录仪控制的eMMC芯片存储断点的检测精确到一位二进制地址，并转入步骤10；若检测步长新的输出值还未减小至1时，上电自检模块将继续以二分法地址查询模式继续自检工作，即再次转入步骤2。
步骤10，获得最终的存储断点地址信号并发送至数据传输模块，并向数据传输模块发送自检结束信号，此时雷达数据记录仪控制的eMMC芯片转为正常数据传输工作模式。
具体地，本步骤为上电自检模块的最后一步，包括两个子步骤：首先，获得最终的存储断点地址信号addr_cnt并发送至数据传输模块，并将所述最终的存储断点地址addr_cnt作为检测地址计数器cnt_bk的最终值；其次，向数据传输模块发送自检结束信号check_over并交出雷达数据记录仪的总线使用权；此后，雷达数据记录仪控制的eMMC芯片转为正常数据传输工作模式。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围；这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种基于eMMC的雷达数据记录仪断电续存装置，其特征在于，包括：用户端、初始化模块、上电自检模块、数据传输模块、总线切换模块和雷达数据记录仪控制的eMMC芯片；所述用户端包含一个输入端和一个双向端口；所述eMMC芯片包含两个双向端口，分别通过双向传输指令线和双向数据总线电连接总线切换模块；数据传输模块包含两个双向端口和三个输入端；总线切换模块包含四个双向端口和一个输出端；上电自检模块包含一个双向端口、两个输入端和两个输出端；初始化模块包含一个输入端和一个输出端；
所述eMMC芯片的两个双向端口分别双向电连接总线切换模块；总线切换模块的四个双向端口分别双向电连接初始化模块的双向端口、上电自检模块的双向端口、数据传输模块的两个双向端口；总线切换模块输出端电连接上电自检模块输入端；上电自检模块的另外一个输入端电连接初始化模块输出端；上电自检模块的两个输出端，分别电连接数据传输模块的两个输入端；用户端输入端电连接数据传输模块输出端，用户端的另一个双向端口电连接数据传输模块的双向端口；
所述上电自检模块内包括地址递增单元的计数器、检测地址计数器和指令生成器；所述地址递增单元的计数器，其输出值用于检测步长，并通过所述输出值确定检测地址计数器为递增步长或递减步长，同时所述输出值是否为1也是判断上电自检模块是否完成上电自检的标志；所述检测地址计数器，其输出值用于设置读操作地址参数，并确定每次检测数据块的读取地址；所述指令生成器用于设置指令类型参数和操作地址参数，并获得上电自检模块所需的eMMC芯片控制指令；
所述基于eMMC的雷达数据记录仪断电存续装置的断电存续过程，在上电自检模块内完成，具体步骤为：
步骤1，初始化模块用于确认雷达数据记录仪控制的eMMC芯片工作环境、相对地址的分配和所述eMMC芯片的数据传输模式设置，如果确认完毕，则输出初始化完成信号并发送至上电自检模块；上电自检模块用于接收初始化模块发送过来的初始化完成信号，并设定地址递增单元的检测步长，然后开始进行雷达数据记录仪控制的eMMC芯片上电自检操作，完成所述eMMC芯片由于掉电形成的写入断点地址的检测任务；
步骤2，设置指令参数，所述指令参数包括指令类型参数和操作地址参数，所述指令类型参数为读入单块数据，所述操作地址参数对应检测地址计数器的输出值；
步骤3，将指令类型参数和读操作地址参数发送至指令生成器，获得自检操作指令；
步骤4，按照所述eMMC芯片的eMMC协议规定指令传输时序，将所述自检操作指令发送至雷达数据记录仪控制的eMMC芯片双向传输指令线；
步骤5，读取特定地址数据块并进行检测，统计所述地址数据块中‘0’的个数并暂存入上电自检模块的非法位数寄存器，获取所述非法位数寄存器的最终值；若所述非法位数寄存器的最终值大于等于预设值，将所述地址数据块作为检测到的有效地址，并转入步骤7，否则转入步骤6；
步骤6，进行检测地址计数器输出值的更新，获得检测地址计数器新的输出值，其中检测地址计数器新的输出值，为检测地址计数器的当前输出值和检测步长的当前值之和，然后将所述检测地址计数器新的输出值替代检测地址计数器的当前输出值，并暂存入上电自检模块，然后转入步骤2；
步骤7，进行所述检测步长的更新，获得检测步长新的输出值，其中所述检测步长的新的输出值，为检测步长当前值的二分之一；
步骤8，进行检测地址计数器输出值的更新，获得检测地址计数器新的输出值，其中所述检测地址计数器新的输出值，为检测地址计数器的当前输出值和检测步长的当前值之和，然后将所述检测地址计数器新的输出值替代当前检测地址，并被暂存至检测地址计数器中；
步骤9，进行上电自检模块的判决：当检测步长新的输出值逐次减小至值为1时，转入步骤10；若检测步长新的输出值还未减小至1时，转入步骤2；
步骤10，获得最终的存储断点地址信号并发送至数据传输模块，并向数据传输模块发送自检结束信号，此时雷达数据记录仪控制的eMMC芯片转为正常数据传输工作模式。
2.如权利要求1所述的一种基于eMMC的雷达数据记录仪断电续存装置，其特征在于，所述用户端，通过控制指令线向数据传输模块发送雷达数据传输模式控制指令，用于完成和数据传输模块之间的操作控制；同时通过双向数据传输线向数据传输模块发送或读取需要记录的雷达数据，用于完成和数据传输模块之间的数据交换。
3.如权利要求1所述的一种基于eMMC的雷达数据记录仪断电续存装置，其特征在于，所述初始化模块，用于确认雷达数据记录仪控制的eMMC芯片工作环境、相对地址的分配和eMMC芯片的数据传输模式设置，如果确认完毕，则输出初始化完成信号并发送至上电自检模块。
4.如权利要求1所述的一种基于eMMC的雷达数据记录仪断电续存装置，其特征在于，上电自检模块用于接收所述初始化完成信号，并进行所述eMMC芯片的上电自检操作，完成所述eMMC芯片由于掉电形成的写入断点地址的检测任务，然后上电自检模块产生自检完成信号和最终的存储断点地址信号，并分别将所述自检完成信号和所述存储断点地址信号分别发送至数据传输模块；
数据传输模块通过接收到所述自检完成信号和所述存储断点地址信号，并据此开始正常工作情况下所述eMMC芯片的数据写入或读出操作。
5.如权利要求1所述的一种基于eMMC的雷达数据记录仪断电续存装置，其特征在于，所述总线切换模块分别通过双向传输指令线直接向所述雷达数据记录仪控制的eMMC芯片发送所有数据传输指令、初始化设置指令和上电自检操作指令，同时所述雷达数据记录仪控制的eMMC芯片通过双向传输指令线直接回复对应指令的响应；
同时，雷达数据记录仪控制的eMMC芯片通过双向数据总线电连接总线切换模块，用于向总线切换模块发送存储在所述eMMC芯片内被要求读入的雷达数据，总线切换模块将读入的雷达数据根据雷达数据记录仪当前所属的工作流程发送至数据传输模块的数据总线端口或上电自检模块的数据总线端口；若雷达数据记录仪工作在数据传输模式，则总线切换模块通过数据传输模块的数据总线端口双向电连接数据传输模块，并将读入的存储数据发送至数据传输模块；若雷达数据记录仪工作状态为上电自检模式，总线切换模块输出端通过上电自检模块的数据总线端口双向电连接上电自检模块，用于向上电自检模块发送读入的存储数据。
6.如权利要求1所述的一种基于eMMC的雷达数据记录仪断电续存装置，其特征在于，所述雷达数据记录仪控制的eMMC芯片，通过双向传输指令线电连接总线切换模块，总线切换模块用于将所述双向传输指令线切换为第一双向传输指令线、第二双向传输指令线和第三双向传输指令线，所述第一双向传输指令线电连接数据传输模块，其被用于数据传输模块向雷达数据记录仪控制的eMMC芯片发送具体的数据传输指令，同时雷达数据记录仪控制的eMMC芯片向数据传输模块回复对应数据传输指令的响应；所述第二双向传输指令线电连接初始化模块，其被用于初始化模块向雷达数据记录仪控制的eMMC芯片发送具体的初始化设置指令，同时雷达数据记录仪控制的eMMC芯片也向初始化模块回复对应初始化设置指令的响应；所述第三双向传输指令线电连接上电自检模块，其被用于上电自检模块向雷达数据记录仪控制的eMMC芯片发送上电自检操作指令，同时雷达数据记录仪控制的eMMC芯片向上电自检模块回复对应上电自检指令的响应。
7.如权利要求1所述的一种基于eMMC的雷达数据记录仪断电续存装置，其特征在于，所述上电自检模块，还包括：地址递增单元的计数器、检测地址计数器和指令生成器；所述地址递增单元的计数器，其输出值用于检测步长，并通过所述输出值确定检测地址计数器为递增步长或递减步长，同时所述输出值是否为1也是判断上电自检模块是否完成上电自检的标志；所述检测地址计数器，其输出值用于设置读操作地址参数，并确定每次检测数据块的读取地址；所述指令生成器用于设置指令类型参数和操作地址参数，并获得上电自检模块所需的eMMC芯片控制指令。
CN201610156857.1A 2016-03-18 2016-03-18 基于eMMC的雷达数据记录仪断电续存装置及续存方法 Active CN105788639B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610156857.1A CN105788639B (zh) 2016-03-18 2016-03-18 基于eMMC的雷达数据记录仪断电续存装置及续存方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610156857.1A CN105788639B (zh) 2016-03-18 2016-03-18 基于eMMC的雷达数据记录仪断电续存装置及续存方法

Publications (2)

Publication Number Publication Date
CN105788639A CN105788639A (zh) 2016-07-20
CN105788639B true CN105788639B (zh) 2019-08-06

Family

ID=56393008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610156857.1A Active CN105788639B (zh) 2016-03-18 2016-03-18 基于eMMC的雷达数据记录仪断电续存装置及续存方法

Country Status (1)

Country Link
CN (1) CN105788639B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106597383B (zh) * 2016-12-21 2020-04-28 中国航空工业集团公司雷华电子技术研究所 一种具有信息记录功能的雷达系统及其控制方法
CN115083504B (zh) * 2022-07-22 2022-11-01 中科声龙科技发展（北京）有限公司 芯片自检方法及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280238A (zh) * 2013-06-27 2013-09-04 山东量子科学技术研究院有限公司 基于FPGA的eMMC控制器及其工作方法
CN104217768A (zh) * 2014-09-04 2014-12-17 青岛海信电器股份有限公司 一种eMMC内嵌式存储器的检测方法和装置
CN105069381A (zh) * 2015-08-03 2015-11-18 惠州Tcl移动通信有限公司 一种基于智能终端的分区保护方法及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463123B1 (ko) * 2013-04-08 2014-11-20 주식회사 이에프텍 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법
US20150143024A1 (en) * 2013-11-20 2015-05-21 Sage Microelectronics Corp. Redundant array of independent modules

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280238A (zh) * 2013-06-27 2013-09-04 山东量子科学技术研究院有限公司 基于FPGA的eMMC控制器及其工作方法
CN104217768A (zh) * 2014-09-04 2014-12-17 青岛海信电器股份有限公司 一种eMMC内嵌式存储器的检测方法和装置
CN105069381A (zh) * 2015-08-03 2015-11-18 惠州Tcl移动通信有限公司 一种基于智能终端的分区保护方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
eMMC／eMCP将成为移动设备嵌入式存储主导技术;鲁慧荣等;《集成电路应用》;20131231;第10-11页
Understanding implications of trim, discard, and background command for eMMC storage device;Kim等;《Consumer Electronics》;20151231;第1-4页

Also Published As

Publication number Publication date
CN105788639A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
US20210055347A1 (en) Automated test equipment for testing one or more devices under test, method for automated testing of one or more devices under test, and computer program using a buffer memory
KR102043487B1 (ko) 독립적으로 다수의 dut를 시험하기 위한 다수의 fpga 기반 하드웨어 가속기 블록을 갖는 시험 아키텍처
KR101993504B1 (ko) Fpga 블록 내의 자동 패턴 생성을 위한 가속 및 메모리 상의 가속을 갖는 시험기
CN105573800B (zh) 一种基于zynq的单板或多板系统及在线更新方法
CN107423169A (zh) 用于测试高速外围设备互连设备的方法和系统
CN105008943A (zh) 对在fpga块内分组创建加速的测试仪
CN105144114A (zh) Fpga块具有混合协议引擎的测试器
CN103853639A (zh) 自测试芯片上功能逻辑块的芯片上集成的系统和方法
US20150067418A1 (en) Storage tester capable of individual control for a plurality of storage
CN106990921B (zh) 数据写入方法、存储器存储装置与存储器控制电路单元
CN105404596B (zh) 一种数据传输方法、装置及系统
CN105335548B (zh) 一种用于ice的mcu仿真方法
CN105739482B (zh) 基于Linux动态链接库的多车型模拟系统及其工作方法
CN111931442B (zh) Fpga内嵌flash控制器及电子装置
CN106598886B (zh) I/o总线共享存储器系统
CN105788639B (zh) 基于eMMC的雷达数据记录仪断电续存装置及续存方法
CN101923494B (zh) 一种存储器控制器验证系统、方法及记分板
CN113901754B (zh) 基于fpga的以太网macip的板级验证结构和方法
CN110058809A (zh) 存储装置及其调试系统
CN108122592A (zh) 半导体装置和半导体集成系统
Shaila et al. Functional Verification of SPI Protocol using UVM based on AMBA Architecture for Flash Memory Applications
US20020089883A1 (en) Control device for a vehicle engine
CN112466381B (zh) 一种适用于测试ddr3物理层电气功能的测试芯片
CN107817477A (zh) 一种雷达显控系统的信号源系统及实现方法
CN106611608A (zh) 存储器控制电路单元、存储器储存装置与数据传输方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant