CN107817477A - 一种雷达显控系统的信号源系统及实现方法 - Google Patents

一种雷达显控系统的信号源系统及实现方法 Download PDF

Info

Publication number
CN107817477A
CN107817477A CN201710980304.2A CN201710980304A CN107817477A CN 107817477 A CN107817477 A CN 107817477A CN 201710980304 A CN201710980304 A CN 201710980304A CN 107817477 A CN107817477 A CN 107817477A
Authority
CN
China
Prior art keywords
chip
interface
data
signal
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710980304.2A
Other languages
English (en)
Other versions
CN107817477B (zh
Inventor
张海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Radio Measurement
Original Assignee
Beijing Institute of Radio Measurement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Radio Measurement filed Critical Beijing Institute of Radio Measurement
Priority to CN201710980304.2A priority Critical patent/CN107817477B/zh
Publication of CN107817477A publication Critical patent/CN107817477A/zh
Application granted granted Critical
Publication of CN107817477B publication Critical patent/CN107817477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/04—Display arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明涉及一种雷达显控系统的信号源系统及实现方法。该系统包括现场可编程门阵列、时钟芯片、存储器芯片、控制线差分接口芯片、地址线差分接口芯片、标志/数据差分接口芯片和外部数据差分接口，所述现场可编程门阵列与所述时钟芯片和所述存储器芯片电连接，并分别通过所述控制线差分接口芯片、所述地址线差分接口芯片和所述标志/数据差分接口芯片与所述外部数据差分接口电连接。本发明提供的技术方案可以模拟雷达视频信息的信号源，并在保证可验证雷达显控系统性能的情况下，提高信号源设备的集成度，及节省成本。

Description

一种雷达显控系统的信号源系统及实现方法
技术领域
本发明涉及无线电技术领域，尤其涉及一种雷达显控系统的信号源系统及实现方法。
背景技术
在雷达显控系统的调试过程中，需要模拟雷达视频信息的信号源，用于验证系统的性能和正确性。目前主要采用专用接口板配合计算机实现信号源的方案，不同信号源需要更换不同专用接口板，这样设备成本很高，而且设备体积较大，不利于系统集成。
发明内容
为了能够模拟雷达视频信息的信号源，并在保证可验证雷达显控系统性能的情况下，提高信号源设备的集成度，及节省成本，本发明提供一种雷达显控系统的信号源系统及其实现方法。
一方面，本发明提供一种雷达显控系统的信号源系统，包括现场可编程门阵列、时钟芯片、存储器芯片、控制线差分接口芯片、地址线差分接口芯片、标志/数据差分接口芯片和外部数据差分接口，所述现场可编程门阵列与所述时钟芯片和所述存储器芯片电连接，并分别通过所述控制线差分接口芯片、所述地址线差分接口芯片和所述标志/数据差分接口芯片与所述外部数据差分接口电连接；
所述时钟芯片，用于生成基准时钟信号；
所述现场可编程门阵列，用于根据所述基准时钟信号控制向所述存储器芯片写入模拟数据，通过所述标志/数据差分接口芯片向所述外部数据差分接口发送开始标志，接收由所述外部数据差分接口响应生成的，并通过所述控制线差分接口芯片传输的读控制信号和通过所述地址线差分接口芯片传输的地址信号，从所述存储器芯片读出所述模拟数据，通过所述标志/数据差分接口芯片向所述外部数据差分接口发送所述模拟数据。
另一方面，本发明还提供一种雷达显控系统的信号源实现方法，应用于上述雷达显控系统的信号源系统，包括如下步骤：
S10，时钟芯片生成基准时钟信号；
S20，现场可编程门阵列根据所述基准时钟信号控制向存储器芯片写入模拟数据，通过标志/数据差分接口芯片向外部数据差分接口发送开始标志，接收由外部数据差分接口响应生成的，并通过控制线差分接口芯片传输的读控制信号和通过地址线差分接口芯片传输的地址信号，从存储器芯片读出所述模拟数据，通过标志/数据差分接口芯片向外部数据差分接口发送所述模拟数据。
本发明提供的雷达显控系统的信号源系统及其实现方法的有益效果是：由于雷达显控系统对信号源需求明确，所要求功能具体，采用现场可编程门阵列，即FPGA等器件实现可以有效减小现有信号源设备体积，提高其集成度，并相应降低成本。通过存储器芯片实现多种类型的雷达视频信号的模拟数据存储功能，采用FPGA作为核心控制和数据处理器件，通过地址、控制、标志/数据差分接口芯片和外部数据差分接口进行信息交互，显控系统可通过外部数据差分接口直接读取雷达模拟数据，简化了常规雷达视频信号源的设计。另外，不需要针对不同类型信号源更换不同专用接口板，FPGA可通过加载不同程序以模拟多种不同的雷达视频信息，增强了信号源的灵活性。
附图说明
图1为本发明第一实施例提供的一种雷达显控系统的信号源系统的框图；
图2为本发明第二实施例提供的一种雷达显控系统的信号源系统的框图；
图3为本发明第三实施例提供的一种雷达显控系统的信号源系统的框图；
图4为本发明实施例提供的一种雷达显控系统的信号源实现方法的流程示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，本发明第一实施例提供的一种雷达显控系统的信号源系统包括现场可编程门阵列、时钟芯片、存储器芯片、控制线差分接口芯片、地址线差分接口芯片、标志/数据差分接口芯片和外部数据差分接口，所述现场可编程门阵列与所述时钟芯片和所述存储器芯片电连接，并分别通过所述控制线差分接口芯片、所述地址线差分接口芯片和所述标志/数据差分接口芯片与所述外部数据差分接口电连接。
时钟芯片的输出端与FPGA的输入端连接；外部数据差分接口的输出端与地址线差分接口芯片的输入端连接；外部数据差分接口的输出端与控制线差分接口芯片的输入端连接；地址线差分接口芯片的输出端与FPGA的输入端连接；控制线差分接口芯片的输出端与FPGA的输入端连接；FPGA的写数据输出端与存储器芯片写数据输入端连接；存储器芯片读数据输出端与FPGA的读数据输入端连接；FPGA的标志信号输出端与数据差分接口芯片的输入端连接；数据差分接口芯片的输出端与外部数据差分接口的输入端连接。
所述时钟芯片，用于生成基准时钟信号。
所述现场可编程门阵列，用于根据所述基准时钟信号控制向所述存储器芯片写入模拟数据，通过所述标志/数据差分接口芯片向所述外部数据差分接口发送开始标志，接收由所述外部数据差分接口响应生成的，并通过所述控制线差分接口芯片传输的读控制信号和通过所述地址线差分接口芯片传输的地址信号，从所述存储器芯片读出所述模拟数据，通过所述标志/数据差分接口芯片向所述外部数据差分接口发送所述模拟数据。
在本实施例中，由于雷达显控系统对信号源需求明确，所要求功能具体，采用现场可编程门阵列，即FPGA等器件实现可以有效减小现有信号源设备体积，提高其集成度，并相应降低成本。通过存储器芯片实现多种类型的雷达视频信号的模拟数据存储功能，采用FPGA作为核心控制和数据处理器件，通过地址、控制、标志/数据差分接口芯片和外部数据差分接口进行信息交互，显控系统可通过外部数据差分接口直接读取雷达模拟数据，简化了常规雷达视频信号源的设计。另外，不需要针对不同类型信号源更换不同专用接口板，FPGA可通过加载不同程序以模拟多种不同的雷达视频信息，增强了信号源的灵活性。
在第一实施例的基础上，作为本发明优选的第二实施例，如图2所示，所述现场可编程门阵列包括时钟管理模块、数据交互模块、开始标志产生模块、存储器写接口模块和存储器读接口模块。
所述时钟管理模块，用于根据所述基准时钟信号生成开始标志产生模块时钟信号、存储器写接口同步时钟信号、存储器读接口同步时钟信号和数据交互基准时钟信号。
所述数据交换模块，用于根据所述数据交互基准时钟信号控制所述存储器写接口模块根据所述存储器写接口同步时钟信号向所述存储器芯片写入所述模拟数据。
所述开始标志产生模块，用于根据所述开始标志产生模块时钟信号生成开始标志，并通过所述标志/数据差分接口芯片将所述开始标志发送至所述外部数据差分接口。
所述存储器读接口模块，用于接收由所述外部数据差分接口响应所述开始标志生成的，通过所述控制线差分接口芯片传输的所述读控制信号和通过所述地址线差分接口芯片传输的所述地址信号，根据所述存储器读接口同步时钟信号、所述读控制信号和所述地址信号从所述存储器芯片读出所述模拟数据，并通过所述标志/数据差分接口芯片向所述外部数据差分接口发送所述模拟数据。
在FPGA中，时钟管理模块用于对时钟芯片输入信号进行整形和分配；存储器写接口模块用于存储器写数据通信管理；存储器读接口模块用于存储器读数据通信管理；开始标志产生模块用于产生开始标志信号，并发送给标志/数据差分接口芯片；数据交互模块是FPGA的核心模块，用于控制开始标志产生模块、存储器写接口模块、存储器读接口模块，实现对模拟数据的写入控制和存储器数据读出控制，并产生开始标志信号。
在本实施例中，FPGA首先将不同类型的雷达视频信号的模拟数据存储于存储器芯片中，连接雷达显控系统的外部数据差分接口在响应了FPGA发出的开始标志后，会生成读控制信号和地址信号，FPGA此时根据系统需求调用存储器芯片中的模拟数据，并发送至外部数据差分接口由显控系统使用，调用速度快，信号源体积小，集成度高，成本低。
在上述实施例的基础上，作为本发明优选的第三实施例，如图3所示，所述系统还包括单片机，所述单片机与所述现场可编程门阵列电连接；所述单片机，用于生成程序配置信号；所述现场可编程门阵列，用于根据所述程序配置信号启动。
优选地，所述单片机为加密单片机。采用可加密的单片机存储和加载FPGA配置程序，将有效增强系统保密性能。
优选地，所述存储器芯片为双口RAM存储器芯片。双口RAM是在一个SRAM存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问。其实时性较高，可有效提高存储器的吞吐率，以及系统的读写与响应速度。
优选地，所述系统还包括电源，所述电源用于向所述现场可编程门阵列、所述时钟芯片、所述存储器芯片、所述控制线差分接口芯片、所述地址线差分接口芯片、所述标志/数据差分接口芯片和所述单片机供电。
优选地，所述电源为交流220V-直流5V电压转换器。
如图4所示，本发明实施例提供的一种雷达显控系统的信号源实现方法，应用于上述雷达显控系统的信号源系统，包括如下步骤：
S10，时钟芯片生成基准时钟信号。
S20，现场可编程门阵列根据所述基准时钟信号控制向存储器芯片写入模拟数据，通过标志/数据差分接口芯片向外部数据差分接口发送开始标志，接收由外部数据差分接口响应生成的，并通过控制线差分接口芯片传输的读控制信号和通过地址线差分接口芯片传输的地址信号，从存储器芯片读出所述模拟数据，通过标志/数据差分接口芯片向外部数据差分接口发送所述模拟数据。
优选地，所述现场可编程门阵列包括时钟管理模块、数据交互模块、开始标志产生模块、存储器写接口模块和存储器读接口模块，步骤S20具体包括如下子步骤：
S21，时钟管理模块根据所述基准时钟信号生成开始标志产生模块时钟信号、存储器写接口同步时钟信号、存储器读接口同步时钟信号和数据交互基准时钟信号。
S22，数据交换模块根据所述数据交互基准时钟信号控制存储器写接口模块根据所述存储器写接口同步时钟信号向存储器芯片写入所述模拟数据。
S23，开始标志产生模块根据所述开始标志产生模块时钟信号生成开始标志，并通过标志/数据差分接口芯片将所述开始标志发送至外部数据差分接口。
S24，存储器读接口模块接收由外部数据差分接口响应所述开始标志生成的，通过控制线差分接口芯片传输的所述读控制信号和通过地址线差分接口芯片传输的所述地址信号，根据所述存储器读接口同步时钟信号、所述读控制信号和所述地址信号从存储器芯片读出所述模拟数据，并通过标志/数据差分接口芯片向外部数据差分接口发送所述模拟数据。
优选地，还包括如下步骤：
S30，单片机生成程序配置信号。
S40，现场可编程门阵列根据所述程序配置信号启动。
需要注意的是，步骤S30、S40在步骤S10之前执行。
读者应理解，在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种雷达显控系统的信号源系统，其特征在于，包括现场可编程门阵列、时钟芯片、存储器芯片、控制线差分接口芯片、地址线差分接口芯片、标志/数据差分接口芯片和外部数据差分接口，所述现场可编程门阵列与所述时钟芯片和所述存储器芯片电连接，并分别通过所述控制线差分接口芯片、所述地址线差分接口芯片和所述标志/数据差分接口芯片与所述外部数据差分接口电连接；
所述时钟芯片，用于生成基准时钟信号；
所述现场可编程门阵列，用于根据所述基准时钟信号控制向所述存储器芯片写入模拟数据，通过所述标志/数据差分接口芯片向所述外部数据差分接口发送开始标志，接收由所述外部数据差分接口响应生成的，并通过所述控制线差分接口芯片传输的读控制信号和通过所述地址线差分接口芯片传输的地址信号，从所述存储器芯片读出所述模拟数据，通过所述标志/数据差分接口芯片向所述外部数据差分接口发送所述模拟数据。
2.根据权利要求1所述的雷达显控系统的信号源系统，其特征在于，所述现场可编程门阵列包括时钟管理模块、数据交互模块、开始标志产生模块、存储器写接口模块和存储器读接口模块；
所述时钟管理模块，用于根据所述基准时钟信号生成开始标志产生模块时钟信号、存储器写接口同步时钟信号、存储器读接口同步时钟信号和数据交互基准时钟信号；
所述数据交换模块，用于根据所述数据交互基准时钟信号控制所述存储器写接口模块根据所述存储器写接口同步时钟信号向所述存储器芯片写入所述模拟数据；
所述开始标志产生模块，用于根据所述开始标志产生模块时钟信号生成开始标志，并通过所述标志/数据差分接口芯片将所述开始标志发送至所述外部数据差分接口；
所述存储器读接口模块，用于接收由所述外部数据差分接口响应所述开始标志生成的，通过所述控制线差分接口芯片传输的所述读控制信号和通过所述地址线差分接口芯片传输的所述地址信号，根据所述存储器读接口同步时钟信号、所述读控制信号和所述地址信号从所述存储器芯片读出所述模拟数据，并通过所述标志/数据差分接口芯片向所述外部数据差分接口发送所述模拟数据。
3.根据权利要求2所述的雷达显控系统的信号源系统，其特征在于，所述系统还包括单片机，所述单片机与所述现场可编程门阵列电连接；
所述单片机，用于生成程序配置信号；
所述现场可编程门阵列，用于根据所述程序配置信号启动。
4.根据权利要求3所述的雷达显控系统的信号源系统，其特征在于，所述单片机为加密单片机。
5.根据权利要求4所述的雷达显控系统的信号源系统，其特征在于，所述存储器芯片为双口RAM存储器芯片。
6.根据权利要求3至5任一项所述的雷达显控系统的信号源系统，其特征在于，所述系统还包括电源，所述电源用于向所述现场可编程门阵列、所述时钟芯片、所述存储器芯片、所述控制线差分接口芯片、所述地址线差分接口芯片、所述标志/数据差分接口芯片和所述单片机供电。
7.根据权利要求6所述的雷达显控系统的信号源系统，其特征在于，所述电源为交流220V-直流5V电压转换器。
8.一种雷达显控系统的信号源实现方法，应用于如权利要求1至7任一项所述的雷达显控系统的信号源系统，其特征在于，包括如下步骤：
S10，时钟芯片生成基准时钟信号；
S20，现场可编程门阵列根据所述基准时钟信号控制向存储器芯片写入模拟数据，通过标志/数据差分接口芯片向外部数据差分接口发送开始标志，接收由外部数据差分接口响应生成的，并通过控制线差分接口芯片传输的读控制信号和通过地址线差分接口芯片传输的地址信号，从存储器芯片读出所述模拟数据，通过标志/数据差分接口芯片向外部数据差分接口发送所述模拟数据。
9.根据权利要求8所述的雷达显控系统的信号源实现方法，其特征在于，所述现场可编程门阵列包括时钟管理模块、数据交互模块、开始标志产生模块、存储器写接口模块和存储器读接口模块，步骤S20具体包括如下子步骤：
S21，时钟管理模块根据所述基准时钟信号生成开始标志产生模块时钟信号、存储器写接口同步时钟信号、存储器读接口同步时钟信号和数据交互基准时钟信号；
S22，数据交换模块根据所述数据交互基准时钟信号控制存储器写接口模块根据所述存储器写接口同步时钟信号向存储器芯片写入所述模拟数据；
S23，开始标志产生模块根据所述开始标志产生模块时钟信号生成开始标志，并通过标志/数据差分接口芯片将所述开始标志发送至外部数据差分接口；
S24，存储器读接口模块接收由外部数据差分接口响应所述开始标志生成的，通过控制线差分接口芯片传输的所述读控制信号和通过地址线差分接口芯片传输的所述地址信号，根据所述存储器读接口同步时钟信号、所述读控制信号和所述地址信号从存储器芯片读出所述模拟数据，并通过标志/数据差分接口芯片向外部数据差分接口发送所述模拟数据。
10.根据权利要求9所述的雷达显控系统的信号源实现方法，其特征在于，还包括如下步骤：
S30，单片机生成程序配置信号；
S40，现场可编程门阵列根据所述程序配置信号启动。
CN201710980304.2A 2017-10-19 2017-10-19 一种雷达显控系统的信号源系统及实现方法 Active CN107817477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710980304.2A CN107817477B (zh) 2017-10-19 2017-10-19 一种雷达显控系统的信号源系统及实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710980304.2A CN107817477B (zh) 2017-10-19 2017-10-19 一种雷达显控系统的信号源系统及实现方法

Publications (2)

Publication Number Publication Date
CN107817477A true CN107817477A (zh) 2018-03-20
CN107817477B CN107817477B (zh) 2019-07-02

Family

ID=61608377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710980304.2A Active CN107817477B (zh) 2017-10-19 2017-10-19 一种雷达显控系统的信号源系统及实现方法

Country Status (1)

Country Link
CN (1) CN107817477B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108761363A (zh) * 2018-05-31 2018-11-06 上海东软医疗科技有限公司 扫频信号输出方法和装置
CN109061587A (zh) * 2018-09-10 2018-12-21 南京俊禄科技有限公司 一种雷达主机测试系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864827B1 (en) * 2003-10-15 2005-03-08 Sandia Corporation Digital intermediate frequency receiver module for use in airborne SAR applications
CN201226025Y (zh) * 2008-06-18 2009-04-22 成都远望科技有限责任公司 一种脉冲多普勒雷达信号处理器
CN203812236U (zh) * 2013-11-29 2014-09-03 力博特公司 一种基于处理器和现场可编程门阵列的数据交换系统
CN204613394U (zh) * 2015-05-25 2015-09-02 扬州宇安电子科技有限公司 基于dds的四通道宽带雷达信号源

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864827B1 (en) * 2003-10-15 2005-03-08 Sandia Corporation Digital intermediate frequency receiver module for use in airborne SAR applications
CN201226025Y (zh) * 2008-06-18 2009-04-22 成都远望科技有限责任公司 一种脉冲多普勒雷达信号处理器
CN203812236U (zh) * 2013-11-29 2014-09-03 力博特公司 一种基于处理器和现场可编程门阵列的数据交换系统
CN204613394U (zh) * 2015-05-25 2015-09-02 扬州宇安电子科技有限公司 基于dds的四通道宽带雷达信号源

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
丁斌 等: "基于FPGA的雷达信号源", 《电子科技》 *
吕艳: "基于AD9858的雷达信号源设计与实现", 《火控雷达技术》 *
张海陵 等: "基于FPGA的模拟信号源系统设计", 《电子科技大学学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108761363A (zh) * 2018-05-31 2018-11-06 上海东软医疗科技有限公司 扫频信号输出方法和装置
CN109061587A (zh) * 2018-09-10 2018-12-21 南京俊禄科技有限公司 一种雷达主机测试系统

Also Published As

Publication number Publication date
CN107817477B (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
CN106951388A (zh) 一种基于PCIe的DMA数据传输方法及系统
CN202362658U (zh) 基于光纤的高速现场总线控制系统
CN105681145A (zh) 一种基于FPGA的FlexRay通信模块
CN101571842A (zh) 一种用于arinc429通讯的pci板卡装置
CN105242768B (zh) 可分时钟控制的低功耗高速ahb总线访问多块sram的桥装置
CN107277390A (zh) 一种基于Zynq多路视频拼接系统
CN205692166U (zh) 基于PowerPC架构中央处理器的核心板
CN111931442A (zh) Fpga内嵌flash控制器及电子装置
CN104798010A (zh) 至少部分的串行存储协议兼容帧转换
CN208188815U (zh) Bmc模块化系统
CN107817477B (zh) 一种雷达显控系统的信号源系统及实现方法
CN107885517A (zh) 嵌入式系统处理器程序加载电路
CN104991880B (zh) 一种基于pci‑e接口的fc‑ae‑asm通讯板卡
CN205721746U (zh) Bios启动模块和系统主板
CN108228127A (zh) 用于产生spi接口图形信号的装置及图形信号发生器
CN102081586A (zh) 多i2c插槽电路系统及传送i2c信号的方法
CN203573621U (zh) Led灯板和led显示屏
CN104598404B (zh) 计算设备扩展方法和装置、以及可扩展的计算系统
CN110096291A (zh) 电源管理芯片升级电路、方法及网络设备
CN109561032A (zh) 一种交换机模块及包括其的交换机
CN105117353B (zh) 带有通用数据交互模块的fpga及采用该fpga的信息处理系统
CN105292187B (zh) 一种应答器逻辑控制装置
CN103731262B (zh) 一种数字证书认证装置及数字证书认证系统
CN108111380A (zh) 基于a5平台的n路can通信装置、实现方法及充电设备
CN110532829B (zh) 读卡装置及射频读写器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant