CN101571842A

CN101571842A - 一种用于arinc429通讯的pci板卡装置

Info

Publication number: CN101571842A
Application number: CNA2009100850999A
Authority: CN
Inventors: 赵剡; 张华强; 孙夏川; 谢辉滨
Original assignee: Beihang University
Current assignee: Beihang University
Priority date: 2009-05-31
Filing date: 2009-05-31
Publication date: 2009-11-04
Anticipated expiration: 2029-05-31
Also published as: CN101571842B

Abstract

本发明公开了一种用于ARINC429通讯的PCI板卡装置，主要包括FPGA模块、一片ARINC429接口芯片、两片ARINC429协议处理芯片、两片ARINC429信号输出线性驱动芯片以及电源转换电路。该装置通过FPGA芯片实现PCI接口协议，完成上位机与板卡的信息交互和控制，FPGA芯片执行上位机指令，对ARINC429接口芯片进行初始化及实现收发数据的控制和缓存，实现独立的四收两发、发送数据速率可调功能。本发明配置灵活，发送速率可调且可调范围大，电路结构简单，电路板加工成本低，在硬件不做改动的条件下仅通过对FPGA软件的修改即可完成ARINC429通讯的不同要求，具有很强的通用性和灵活性。

Description

一种用于ARINC429通讯的PCI板卡装置

技术领域

本发明涉及一种用于ARINC429通讯的PCI板卡装置，属于通信领域。

背景技术

ARINC429数字信息传输规范是机载设备之间常用数据信息传输标准之一，目前在我国航空工业部门应用十分广泛。在现代飞行器上，大量信息在系统与系统、系统与部件之间高速传递，目前，相当数量的飞行器的数据通信都采用机载ARINC429数据总线。而PCI总线是高速同步总线，具有32bit总线宽度，工作频率是33MHz，最大传输率为132Mbyte/s，因此，在测试系统中使用PCI接口实现ARINC429通讯具有很强的灵活性和广阔的应用前景。

现有的ARINC429通讯板卡多采用的方案是用专用PCI接口芯片(比如PLX9054)作为PCI接口，FPGA和PCI接口芯片相连，同时FPGA直接控制ARINC429协议处理芯片，进而实现ARINC429的数据收发，此方案虽能实现ARINC429数据的多路收发、数据存储和状态控制，但也存在以下缺点：

(1)采用了专用的PCI接口芯片实现PCI协议，硬件电路复杂；

(2)FPGA程序用来做ARINC429协议处理芯片的控制器，实现多路相互独立的收发，其对ARINC429收发数据、状态监测及通道间的相互协调等控制程序复杂；

(3)部分装置有速率可调功能，但可调范围一般比较小；

(4)电路板多采用4层结构，且电路板面积较大，加工成本相对高。

发明内容

本发明的目的是为了克服现有的基于专用PCI接口芯片和FPGA控制器方案的电路结构复杂、收发速率可调范围小、电路板加工成本高、控制软件相对复杂的问题，提供了一种用于ARINC429通讯的PCI板卡装置。

一种用于ARINC429通讯的PCI板卡装置，包括电源转换电路、线性驱动模块、ARINC429协议处理模块和PCI接口总线端口，FPGA模块和ARINC429接口芯片；

FPGA模块包括FPGA芯片和配置芯片，配置芯片储存FPGA程序，用于实现FPGA芯片的控制，FPGA芯片的通用输入、输出口管脚和PCI接口总线端口的信号线相连接，FPGA芯片为ARINC429接口芯片、ARINC429协议处理模块提供时钟信号；FPGA芯片执行上位机指令并进行数据传输；

ARINC429接口芯片由FPGA芯片直接对其进行配置、控制、读写和状态监测，ARINC429接口芯片内部自带存储器FIFO和RAM，存储器FIFO和RAM实现上位机传输数据的发送和外部设备数据接收的缓存；

ARINC429协议处理模块包括第一ARINC429协议处理芯片和第二ARINC429协议处理芯片，所述的两个协议处理芯片的时钟信号由FPGA芯片提供；两个协议处理芯片的16位并行数据总线、控制总线以及状态总线分别与ARINC429接口芯片相连接，所述两个协议处理芯片的接收数据管脚分别连接两路接收通道，用于接收外部设备的数据；

线性驱动模块包括第一线性驱动芯片和第二线性驱动芯片，所述的两个线性驱动芯片满足ARINC429规范的的双极性数据输入线性驱动器，每一个线性驱动芯片有一路发送，两个线性驱动芯片将两个ARINC429协议处理芯片发送过来的串行数据进行电平转换，在TTL电平格式下经过线性驱动模块后发送出去，使其符合ARINC429协议的电平要求；

电源转换电路实现+5V电源到±15V电源的转换，用于对线性驱动模块进行供电。

所述的FPGA芯片对ARINC429接口芯片、ARINC429协议处理模块输出时钟信号的发送速率的设置是通过上位机发送指令给FPGA芯片，FPGA芯片按照不同的速率要求对50MHz的时钟进行倍频和分频，实现对发送数据速率的调整。

本发明的优点在于：

(1)本发明利用高性能的FPGA芯片来实现PCI协议，灵活性高，用户根据实际需要实现PCI的部分功能而不必实现整个PCI协议；FPGA管脚可灵活分配，利于布线，电路结构简单；

(2)本发明采用ARINC429接口芯片实现FPGA和ARINC429协议处理芯片的连接，有别于传统的FPGA芯片直接对ARINC429协议处理芯片进行控制，使得FPGA实现ARINC429通讯协议的程序大大简化，控制简单、操作灵活，易于修改；同时ARINC429接口芯片支持环绕自测试模式，可实现内部自检功能；

(3)本发明ARINC429协议处理芯片的时钟信号直接由FPGA芯片提供，利用FPGA芯片内部PLL(锁相环)实现精确的占空比及相位控制，FPGA芯片按照上位机的指令进行倍频或者分频处理，实现测试不同发送速率的要求；

(4)利用FPGA芯片内部实现ARINC429数据接收和发送的FIFO(先入先出存储器)存储，保证了数据收发的可靠性；

(5)本发明的整个PCI电路板可以在5V的单一电源下进行工作，降低了对电源的要求，在机箱内使用时，5V电源可由PCI接口总线端口上的5V电源接口提供，无需外接电源模块；

(6)整个ARINC429通讯装置电路结构简单、功耗低，所使用的器件总数少，两层电路板即可完成加工，且电路板面积小，降低了加工成本。

附图说明

图1是本发明的一种用于ARINC429通讯的PCI板卡装置的结构示意图；

图2是本发明中FPGA芯片内部程序模块及管脚连线示意图。

图中：

1-电源转换电路 2-线性驱动模块 3-第一ARINC429协议处理芯片

4-ARINC429协议处理模块 5-配置芯片 6-FPGA模块

7-FPGA芯片 8-ARINC429接口芯片 9-第二ARINC429协议处理芯片

10-第一线性驱动芯片 11-第二线性驱动芯片

12-PCI接口总线端口

具体实施方式

下面将结合附图和实施例对本发明作进一步的详细说明。

本发明是一种用于ARINC429通讯的PCI板卡装置，如图1所示，包括电源转换电路1、线性驱动模块2、ARINC429协议处理模块4、FPGA模块6、ARINC429接口芯片8和PCI接口总线端口12。

FPGA模块6包括FPGA芯片7和配置芯片5，配置芯片5用于存储FPGA程序，程序主要用于完成PCI协议的实现和ARINC429通讯的控制。FPGA芯片7的通用输入、输出口管脚和PCI接口总线端口12的信号线相连接，实现上位机与通讯板卡之间的PCI通讯功能；同时FPGA芯片7也和ARINC429接口芯片8的控制总线、地址总线和数据总线进行连接，FPGA芯片7执行上位机指令，完成对ARINC429接口芯片8的控制、收发数据以及状态监测的工作，同时FPGA芯片7内部实现ARINC429数据接收和发送的FIFO(先入先出存储器)存储，保证了数据收发的可靠性；FPGA芯片7通过配置ARINC429接口芯片8的各种寄存器，完成对收发数据格式、有无校验、中断产生方式、数据存储方式及存储地址的配置。FPGA芯片7利用内部PLL(锁相环)实现精确的占空比及相位控制，FPGA芯片7直接对ARINC429接口芯片8、ARINC429协议处理模块4输出时钟信号，其中发送速率的设置是通过上位机发送指令给FPGA芯片7，FPGA芯片7按照不同的速率要求对外部时钟进行倍频和分频，达到所需的发送频率，从而实现发送数据的速率可调。

FPGA芯片7通过软件编程来实现与上位机PCI通讯功能，完成PCI板卡装置与上位机的状态检测、控制以及数据传输；

ARINC429接口芯片8由FPGA芯片7直接对其进行配置、控制、读写和状态监测，通过执行FPGA指令完成收发ARINC429的数据格式、发送接收使能、奇偶校验、中断方式以及软件复位等的配置和控制操作，其中发送速率可根据需要在FPGA程序中通过对外接输入时钟的倍频分频获得，然后用户可以在上位机软件中进行选择设置，以实现不同发送速率的要求；同时使用ARINC429接口芯片8内部自带存储器FIFO(先入先出存储器)和RAM，存储器FIFO和RAM实现上位机传输数据的发送和外部设备数据接收的缓存。

ARINC429协议处理模块4包括第一ARINC429协议处理芯片3和第二ARINC429协议处理芯片9，第一ARINC429协议处理芯片3和第二ARINC429协议处理芯片9的16位并行数据总线、控制总线以及状态总线与ARINC429接口芯片8相连接，所述的数据总线用于传输数据。控制总线用于传输ARINC429接口芯片8对第一ARINC429协议处理芯片3和第二ARINC429协议处理芯片9的控制信号或控制指令。第一ARINC429协议处理芯片3和第二ARINC429协议处理芯片9的时钟分别和FPGA芯片7的通用输入输出管脚相连接，第一ARINC429协议处理芯片3和第二ARINC429协议处理芯片9提供有标准航空串行数据和16bit宽数据总线接口。所述的总线接口包括一个单通道发送器、两个独立的接收通道和可选择操作方式的控制寄存器。所述的单通道发送器包括一个发送缓存器和一个控制逻辑器，发送缓存器是一个8×32bit的FIFO，而控制逻辑器则允许ARINC429接口芯片8通过16位并行总线往发送缓存器中写要发送的数据，ARINC429接口芯片8控制第一ARINC429协议处理芯片3和第二ARINC429协议处理芯片9，使第一ARINC429协议处理芯片3和第二ARINC429协议处理芯片9中各自的发送缓存器中的数据自动串行发送到线性驱动模块2，数据在TTL电平格式下经过线性驱动模块2后发送出去。第一ARINC429协议处理芯片3和第二ARINC429协议处理芯片9分别具有两个接收通道用于接收外部设备数据。此外，ARINC429接口芯片8还支持自发自收的自测试模式，通过配置ARINC429接口芯片8的控制寄存器，使其工作在自测模式，用户可以任意发送数据，在对应的接收通道即可收到用户发送的数据，以此来完成装置工作前的自检测试。

线性驱动模块2包括第一线性驱动芯片10和第二线性驱动芯片11，所述的第一线性驱动芯片10和第二线性驱动芯片11是满足ARINC429规范的、双极性数据输入线性驱动器。根据ARINC429规范，数字信息通过一对单向、差分耦合、双绞屏蔽线传输，本质属于串行通讯范畴。数据字以双极归零码的形式发送。数据脉冲有三种电平，即高电平，逻辑1(6.5V～13V)；中电平(-2.5V～2.5V)；低电平，逻辑0(-13V～-6.5V)。第一线性驱动芯片10和第二线性驱动芯片11分别将第一ARINC429协议处理芯片3和第二ARINC429协议处理芯片9发送过来的串行数据进行电平转换，使其符合ARINC429协议的电平要求，然后第一线性驱动芯片10和第二线性驱动芯片11通过各自的一路发送通道，将数据传送给外部设备。

电源转换电路1实现+5V电源到±15V电源的转换，用于对线性驱动模块2进行供电。

本发明的PCI板卡装置可以在5V的单一电源下进行工作，降低了对电源的要求，同时，如果PCI板卡在机箱内使用时，5V电源可由PCI接口总线端口12上的5V电源接口提供，无需外接电源模块。

ARINC429协议处理模块4中的第一ARINC429协议处理芯片3和第二ARINC429协议处理芯片9分别接收四路独立的ARINC429输入信号中的两路，并将其暂存在各自的FIFO中，产生相应的中断，并将其转换成16位的并行数据发送给ARINC429接口芯片8，ARINC429接口芯片8控制处理接收数据的先后顺序，并将每一路收到的信息和预设好的接收信息的配置进行校对，当校对成功后实现对其暂存并发给上位机相应的中断，等待上位机的操作，如果校对不成功，则对输入数据不做处理，FPGA芯片7根据ARINC429接口芯片8发来的中断及状态信息来判断当前ARINC429接口芯片8所处的工作状态，对其进行不同的操作。FPGA芯片7将根据上位机的指令要求，去读取所要采集通道的接收数据缓存器，然后发送给上位机，从而实现整个接收数据的过程。

发送数据的过程是上位机首先对发送数据的格式、有无校验、发送速率、发送模式等指令发送到FPGA芯片7，FPGA芯片7按照收到的指令对ARINC429接口芯片8进行配置，配置的寄存器包括：主控制寄存器、两个ARINC429控制寄存器、两个DMP寄存器、两个接收FIFO控制寄存器、两个中断寄存器，完成初始化配置工作后开始发送数据，上位机首先将要发送的数据发给FPGA芯片7并暂存到FPGA芯片内部生成的ARINC429数据发送的FIFO(先入先出存储器)存储器中，保证了数据收发的可靠性，FPGA芯片7在判断ARINC429接口芯片8的工作状态后再将数据发送到ARINC429接口芯片8内部相应通道的FIFO中，然后FPGA芯片7给ARINC429接口芯片8的发送通道发送使能信号，ARINC429接口芯片8将要发送的数据送给第一ARINC429协议处理芯片3或者第二ARINC429协议处理芯片9，第一ARINC429协议处理芯片3或者第二ARINC429协议处理芯片9根据初始配置完成发送数据规范的设定，然后把转变后的串行数据发给第一线性驱动芯片10和第二线性驱动芯片11，串行数据经过线性驱动芯片后直接将其发送到外部设备，从而实现了整个数据的发送过程。FPGA模块6完成整个装置的控制工作，包括和上位机的PCI通讯，对ARINC429接口芯片8的控制以及对第一ARINC429协议处理芯片3或者第二ARINC429协议处理芯片9发送速率的控制等，是整个通讯装置的核心处理器。

实施例：

FPGA芯片7采用EP1C12Q240C8芯片，FPGA芯片7作为ARINC429接口芯片8的处理器，同时FPGA芯片7的通用输入输出口管脚和PCI接口总线端口12的信号线相连接，实现与上位机的PCI通讯，完成数据传输、状态监测以及逻辑控制工作。

ARINC429接口芯片8采用DD00429VP-200芯片，第一ARINC429协议处理芯片3和第二ARINC429协议处理芯片9采用ARINC429协议处理芯片DEI1016A，DEI1016A由三个基本单元组成，第一部分为接收通道，第二部分为发送通道，第三部分为主机接口。DEI1016A提供有标准航空串行数据和16bit宽数据总线接口，接口电路包括一个单通道发送器、两个独立的接收通道和一个可选择操作方式的可编程控制器；支持环绕自测试模式；数据字长为25bit或32bit格式；接收数据时进行校验，发送数据时产生校验；具有8×32bit的发送FIFO。

ARINC429数据通过一对单向、差分耦合、双绞屏蔽线传输，本质属于串行通讯范畴。数据脉冲有三种电平：高电平即逻辑1(6.5V～13V)；中电平(-2.5V～2.5V)；低电平即逻辑O(-13V～-6.5V)。线性驱动芯片BD429A是满足ARINC 429规范的、双极数据输入线驱动器。

电源转换电路1采用MAX766芯片，实现+5V到-15V的转换，采用MAX773实现+5V到+15V的转换，为BD429A提供±15V电源。

如图2所示，PCI接口总线端口12的配置空间、仲裁器、地址数据、控制逻辑、奇偶校验、FIFO状态控制、Local侧控制接口与FPGA芯片7的通用输入、输出口管脚连接，FPGA芯片7内部通过软件编程将通用输入、输出口管脚实现配置空间、仲裁器、地址数据、控制逻辑、奇偶校验、FIFO状态控制、Local侧控制的功能，并与PCI接口总线端口12的接口一一对应，实现PCI通讯。FPGA芯片的时钟信号与第一ARINC429协议处理芯片3、第二ARINC429协议处理芯片9连接，FPGA芯片7的通过软件编程将其通用输入、输出口管脚实现中断信号、读写信号、地址数据、控制逻辑、数据总线、使能片选信号功能并与ARINC429接口芯片8对应引脚相连接。

PCI总线是一个地址与数据、命令与字节使能信号复用的总线。本设计中PCI总线接口核主要包括配置空间、仲裁器、地址数据模块、控制逻辑模块、奇偶校验模块、FIFO状态控制、Local侧总线控制等。

本发明为一种用于ARINC429通讯的PCI板卡装置，硬件电路简单，主要控制工作都由FPGA来实现，具有很强的灵活性，应用者可以根据其特殊的应用领域要求通过修改软件来灵活方便地实现其所需功能。

Claims

1、一种用于ARINC429通讯的PCI板卡装置，包括电源转换电路、线性驱动模块、ARINC429协议处理模块和PCI接口总线端口，其特征在于：该装置还包括FPGA模块和ARINC429接口芯片；

ARINC429接口芯片由FPGA芯片直接对其进行配置、控制、读写和监测，ARINC429接口芯片内部自带存储器FIFO和RAM，存储器FIFO和RAM实现上位机传输数据的发送和外部设备数据接收的缓存；

2、根据权利要求1所述的ARINC429通讯的PCI板卡装置，其特征在于：所述的FPGA芯片对ARINC429接口芯片、ARINC429协议处理模块输出时钟信号的发送速率的设置是通过上位机发送指令给FPGA芯片，FPGA芯片按照不同的速率要求对外部时钟进行倍频和分频，实现对发送数据速率的调整。