CN115828814A - 基于fpga的arinc429协议软核的电路设计方法 - Google Patents

基于fpga的arinc429协议软核的电路设计方法 Download PDF

Info

Publication number
CN115828814A
CN115828814A CN202310104951.2A CN202310104951A CN115828814A CN 115828814 A CN115828814 A CN 115828814A CN 202310104951 A CN202310104951 A CN 202310104951A CN 115828814 A CN115828814 A CN 115828814A
Authority
CN
China
Prior art keywords
data
arinc429
soft core
fpga
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310104951.2A
Other languages
English (en)
Other versions
CN115828814B (zh
Inventor
马付合
丁锋
张琪
付强
彭江波
郑惠娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China North Communication Technology Co ltd
Original Assignee
China North Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China North Communication Technology Co ltd filed Critical China North Communication Technology Co ltd
Priority to CN202310104951.2A priority Critical patent/CN115828814B/zh
Publication of CN115828814A publication Critical patent/CN115828814A/zh
Application granted granted Critical
Publication of CN115828814B publication Critical patent/CN115828814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种基于FPGA的ARINC429协议软核的电路设计方法，步骤1，控制组件通过总线接口完成对软核组件的控制和数据的读写，通过中断信号线得到软核组件的状态的变化；步骤2，软核组件完成数据的解析和发送；步骤3，电平组件将接收的ARINC429数据转化为TTL电平数据，并发送给软核组件；将软核组件发送的TTL电平数据转化为ARINC429数据。本发采用FPGA逻辑编程芯片，通过软件实现ARINC429协议芯片的功能电路，减少硬件的设计，降低设备的功耗，提高电路的集成度。

Description

基于FPGA的ARINC429协议软核的电路设计方法
技术领域
本发明涉及航空通信的接口通信领域，特别涉及一种基于FPGA的ARINC429协议软核的电路设计方法。
背景技术
随着通信设备的高集成、低功耗要求，考虑简化电路设计和降低设备成本，如何将原来ARINC429协议芯片的功能集成到现有的FPGA中，通过FPGA编程实现ARINC429协议数据的接收和发送，将硬件功能软件化，是当前接口通信需要解决的问题。
发明内容
有鉴于此，本发明的目的是提供一种基于FPGA的ARINC429协议软核的电路设计方法，采用FPGA逻辑编程芯片，通过软件实现ARINC429协议芯片的功能电路，减少硬件的设计，降低设备的功耗，提高电路的集成度。
为达到以上技术目的，本发明采用以下技术方案：
本发明提供一种基于FPGA的ARINC429协议软核的电路设计方法，包括如下步骤：
步骤1，控制组件通过总线接口完成对软核组件的控制和数据的读写，通过中断信号线得到软核组件的状态的变化；
步骤2，软核组件完成数据的解析和发送；
步骤3，电平组件将接收的ARINC429数据转化为TTL电平数据，并发送给软核组件；将软核组件发送的TTL电平数据转化为ARINC429数据。
优选的，所述步骤2包括如下步骤：
通过读写使能的上升沿或下降沿检测判断总线数据的读写；
总线数据的读写操作，包括：通过读写使能的上升沿或下降沿检测，判断总线数据的读写；在读写使能有效时，通过地址总线的数据确定寄存器地址，并根据相应的地址规划，完成数据读写、参数配置和状态读取；
写参数的配置操作，包括：通过寄存器的配置，根据寄存器规划完成相应配置；
时钟分频，包括：ARINC429数据的收发时钟将输入时钟分频到收发数据时钟的16倍，通过输入时钟的计数配置输出时钟的高低，从而使输出时钟达到收发数据时钟的16倍频；
对获取到的ARINC429数据进行接收及发送。
优选的，所述步骤2中对获取到的ARINC429数据进行接收及发送，包括：
ARINC429数据的接收，将输入的差分信号进行异或处理，得到有效的数据位，再根据有效的数据位进行读取数据，连续收到32位Bit数据为一个完整数据包数据，若在定时时间内收不到32位Bit数据则为异常数据丢弃；将收到的数据根据加密控制进行相应的位交换；将最终的数据写入接收FIFO区；根据中断的配置以及接收FIFO区状态给出中断信号；收到总线的数据读取将接收FIFO区的数据读出；
ARINC429数据的发送，通过总线将需发送的数据填写到发送FIFO区；若数据无发送时，则从发送FIFO区读取数据，并根据加密控制进行位交换；将数据根据从低到高的顺序进行数据位发送；发送完成若发送FIFO有数据则继续发送直至发送FIFO为空。
优选的，所述控制组件为ARM控制器。
优选的，所述软核组件为基于FPGA的ARINC429协议的软核。
本发明的有益效果为：
本发明采用ARM+FPGA架构，以ARINC429协议为基准，基于FPGA芯片通过VHDL编程语言完成ARINC429协议软核的实现，通过ARM芯片的控制完成ARINC429协议软核的控制和数据的收发。提高了硬件平台的集成度，降低了功耗，提高了性能。
本发明以FPGA为基础，以VHDL语言为实现途径，通过软件编程实现ARINC429数据的收发；配置ARINC429软核速率，可接收和发送数据的速率为100kb/s或12.5kb/s；配置ARINC429软核的加密状态，在加密状态满足ARINC429数据的位交换，不加密状态直接发送和解析数据；配置ARINC429软核的中断方式，可配置收发中断、定时中断和FIFO满中断，收中断为接收到数据即时中断，发中断为发空中断，定时中断为已接收到数据且多长时间未收到数据，FIFO满中断为接收数据数量达到FIFO的最大值；通过相应的寄存器可进行收发数据的读写，可进行中断的配置和中断状态的读取，可进行速率、加密等相关配置。本发明采用FPGA逻辑编程芯片，通过软件实现ARINC429协议芯片的功能电路，减少硬件的设计，降低设备的功耗，提高电路的集成度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1 为本发明的原理框图；
图2 为本发明的软核组件顶层布局图；
图3 为本发明的软核组件组成框图；
图4 为本发明的接收数据流向图；
图5 为本发明的发送数据流向图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明包括控制组件、软核组件和电平转换组件三个部分。具体包括如下步骤：
步骤1，控制组件通过总线接口完成对软核组件的控制和数据的读写，通过中断信号线得到软核组件的状态的变化；
步骤2，软核组件完成数据的解析和发送；
步骤3，电平组件将接收的ARINC429数据转化为TTL电平数据，并发送给软核组件；将软核组件发送的TTL电平数据转化为ARINC429数据。
控制组件以ARM处理器为核心，通过总线接口完成对软核组件的控制和数据的读写，通过中断信号线得到软核组件的状态的变化。如图2所示，软核组件根据控制组件的配置完成速率、加密和中断的设置，结合ARINC429完成数据的接收和发送；电平组件将接收的差分数据转化为TTL电平数据，将发送的TTL电平数据转化为差分数据。
如图3所示，ARINC429协议软核主要包括：读写使能的上升沿或下降沿检测，总线数据的读写操作，写参数的配置操作，时钟分频，ARINC429数据的接收和ARINC429数据的发送。
软核组件设计了读写使能的上升沿或下降沿检测，总线数据的读写操作，写参数的配置操作，时钟分频，ARINC429数据的接收和ARINC429数据的发送。控制组件通过总线的控制接口完成对ARINC429协议软核的控制和数据的收发，软核组件以读写使能的上升沿或下降沿检测，总线数据的读写操作完成控制组件的配置和数据收发；ARINC429数据的接收主要完成数据的接收，解密时数据的位交换，FIFO数据的存储和读取；ARINC429数据的发送主要完成数据的发送，加密时的数据的位交换，FIFO数据的存储和读取；写参数的配置操作主要包括配置收发数据的相应时钟、配置加密的位交换、配置不同的中断等；时钟分频使输出时钟达到收发数据频率时钟的16倍频。
步骤2软核组件完成数据的解析和发送，具体包括如下步骤：
通过读写使能的上升沿或下降沿检测判断总线数据的读写；
总线数据的读写操作，包括：总线数据的读写操作，通过读写使能的上升沿或下降沿检测，判断总线数据的读写；在读写使能有效时，通过地址总线的数据确定寄存器地址，并根据相应的地址规划，完成数据读写、参数配置和状态读取等；
写参数的配置操作，包括：通过寄存器的配置，根据寄存器规划完成相应配置；
时钟分频，包括：ARINC429数据的收发时钟将输入时钟分频到收发数据时钟的16倍，通过输入时钟的计数配置输出时钟的高低，从而使输出时钟达到收发数据时钟的16倍频；
对获取到的ARINC429数据进行接收及发送。
本实施例中，通过读写使能的上升沿或下降沿检测判断总线数据的读写，上升沿或下降沿检测实现通过输入时钟在上升沿进行数据检测，对检测数据进行判断，若数据由‘1’到‘0’则数据产生下降沿，若数据由‘0’到‘1’则数据产生上升沿。写参数的配置操作，通过寄存器的配置，根据寄存器规划完成相应配置，配置收发数据的相应时钟、配置加密的位交换、配置不同的中断等。
ARINC429数据的接收如附图4所示，将输入的差分信号进行异或处理，得到有效的数据位，再根据有效的数据位进行读取数据，连续收到32位Bit数据为一个完整数据包数据，若在定时时间内收不到32位Bit数据则为异常数据丢弃；将收到的数据根据加密控制进行相应的位交换；将最终的数据写入接收FIFO区；根据中断的配置以及接收FIFO区状态给出中断信号；收到总线的数据读取将接收FIFO区的数据读出。
ARINC429数据的发送如附图5所示，通过总线将需发送的数据填写到发送FIFO区；若数据无发送时，则从发送FIFO区读取数据，并根据加密控制进行位交换；将数据根据从低到高的顺序进行数据位发送；发送完成若发送FIFO有数据则继续发送直至发送FIFO为空。
以上给出了具体的实施方式,但本发明不局限于所描述的实施方式。本发明的基本思路在于上述基本方案,对本领域普通技术人员而言,根据本发明的教导，设计出各种变形的模型、公式、参数并不需要花费创造性劳动。在不脱离本发明的原理和精神的情况下对实施方式进行的变化、修改、替换和变型仍落入本发明的保护范围内。

Claims (4)

1.一种基于FPGA的ARINC429协议软核的电路设计方法，其特征在于：包括如下步骤：
步骤1，控制组件通过总线接口完成对软核组件的控制和数据的读写，通过中断信号线得到软核组件的状态的变化；
步骤2，软核组件完成数据的解析和发送；
步骤3，电平组件将接收的ARINC429数据转化为TTL电平数据，并发送给软核组件；将软核组件发送的TTL电平数据转化为ARINC429数据；
所述步骤2包括如下步骤：
通过读写使能的上升沿或下降沿检测判断总线数据的读写；
总线数据的读写操作，包括：通过读写使能的上升沿或下降沿检测，判断总线数据的读写；在读写使能有效时，通过地址总线的数据确定寄存器地址，并根据相应的地址规划，完成数据读写、参数配置和状态读取；
写参数的配置操作，包括：通过寄存器的配置，根据寄存器规划完成相应配置；
时钟分频，包括：ARINC429数据的收发时钟将输入时钟分频到收发数据时钟的16倍，通过输入时钟的计数配置输出时钟的高低，从而使输出时钟达到收发数据时钟的16倍频；
对获取到的ARINC429数据进行接收及发送。
2.根据权利要求1所述的一种基于FPGA的ARINC429协议软核的电路设计方法，其特征在于：所述步骤2中，对获取到的ARINC429数据进行接收及发送，包括：
ARINC429数据的接收，将输入的差分信号进行异或处理，得到有效的数据位，再根据有效的数据位进行读取数据，连续收到32位Bit数据为一个完整数据包数据，若在定时时间内收不到32位Bit数据则为异常数据丢弃；将收到的数据根据加密控制进行相应的位交换；将最终的数据写入接收FIFO区；根据中断的配置以及接收FIFO区状态给出中断信号；收到总线的数据读取将接收FIFO区的数据读出；
ARINC429数据的发送，通过总线将需发送的数据填写到发送FIFO区；若数据无发送时，则从发送FIFO区读取数据，并根据加密控制进行位交换；将数据根据从低到高的顺序进行数据位发送；发送完成若发送FIFO有数据则继续发送直至发送FIFO为空。
3.根据权利要求1所述的一种基于FPGA的ARINC429协议软核的电路设计方法，其特征在于：所述控制组件为ARM控制器。
4.根据权利要求1所述的一种基于FPGA的ARINC429协议软核的电路设计方法，其特征在于：所述软核组件为基于FPGA的ARINC429协议的软核。
CN202310104951.2A 2023-02-13 2023-02-13 基于fpga的arinc429协议软核的电路设计方法 Active CN115828814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310104951.2A CN115828814B (zh) 2023-02-13 2023-02-13 基于fpga的arinc429协议软核的电路设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310104951.2A CN115828814B (zh) 2023-02-13 2023-02-13 基于fpga的arinc429协议软核的电路设计方法

Publications (2)

Publication Number Publication Date
CN115828814A true CN115828814A (zh) 2023-03-21
CN115828814B CN115828814B (zh) 2023-05-12

Family

ID=85521081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310104951.2A Active CN115828814B (zh) 2023-02-13 2023-02-13 基于fpga的arinc429协议软核的电路设计方法

Country Status (1)

Country Link
CN (1) CN115828814B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7123051B1 (en) * 2004-06-21 2006-10-17 Altera Corporation Soft core control of dedicated memory interface hardware in a programmable logic device
CN101571842A (zh) * 2009-05-31 2009-11-04 北京航空航天大学 一种用于arinc429通讯的pci板卡装置
US8135881B1 (en) * 2010-09-27 2012-03-13 Skyworks Solutions, Inc. Dynamically configurable serial data communication interface
FR2970792A1 (fr) * 2011-01-26 2012-07-27 Eurocopter France Procede d'optimisation dynamiquee d'une architecture d'outils de tests systeme
CN102752180A (zh) * 2012-06-18 2012-10-24 中国电子科技集团公司第十研究所 Can总线网络节点的实现方法
CN103944898A (zh) * 2014-04-17 2014-07-23 哈尔滨工业大学 基于状态机的arinc429编解码逻辑的实现方法
US20170097915A1 (en) * 2015-10-05 2017-04-06 Airbus Operations (Sas) Avionics system of an aircraft comprising line replaceable units that can exchange messages between them and device for monitoring such an avionics system
CN108052018A (zh) * 2017-12-13 2018-05-18 中国兵器装备集团自动化研究所 一种制导与控制组件轻量化处理方法及制导与控制组件
CN109752999A (zh) * 2019-01-02 2019-05-14 中国船舶重工集团公司第七0七研究所 一种基于fpga的arinc429总线通信方法
CN110471880A (zh) * 2019-07-19 2019-11-19 哈尔滨工业大学 一种基于FPGA支持Label号筛选的ARINC429总线模块及其数据传输方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7123051B1 (en) * 2004-06-21 2006-10-17 Altera Corporation Soft core control of dedicated memory interface hardware in a programmable logic device
CN101571842A (zh) * 2009-05-31 2009-11-04 北京航空航天大学 一种用于arinc429通讯的pci板卡装置
US8135881B1 (en) * 2010-09-27 2012-03-13 Skyworks Solutions, Inc. Dynamically configurable serial data communication interface
FR2970792A1 (fr) * 2011-01-26 2012-07-27 Eurocopter France Procede d'optimisation dynamiquee d'une architecture d'outils de tests systeme
CN102752180A (zh) * 2012-06-18 2012-10-24 中国电子科技集团公司第十研究所 Can总线网络节点的实现方法
CN103944898A (zh) * 2014-04-17 2014-07-23 哈尔滨工业大学 基于状态机的arinc429编解码逻辑的实现方法
US20170097915A1 (en) * 2015-10-05 2017-04-06 Airbus Operations (Sas) Avionics system of an aircraft comprising line replaceable units that can exchange messages between them and device for monitoring such an avionics system
CN108052018A (zh) * 2017-12-13 2018-05-18 中国兵器装备集团自动化研究所 一种制导与控制组件轻量化处理方法及制导与控制组件
CN109752999A (zh) * 2019-01-02 2019-05-14 中国船舶重工集团公司第七0七研究所 一种基于fpga的arinc429总线通信方法
CN110471880A (zh) * 2019-07-19 2019-11-19 哈尔滨工业大学 一种基于FPGA支持Label号筛选的ARINC429总线模块及其数据传输方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
HARINI. SRIRAMAN等: "Customized FPGA Design and Analysis of Soft-Core Processor for DNN" *
关俊强;左丽丽;吴维林;祝周荣;: "基于FPGA和CAN控制器软核的CAN总线发送系统的设计与实现" *
彭虎;周勇军;郑永龙;: "基于FPGA的ARINC429总线通信模块的研制" *
许浩;宋跃;余炽业;汪振;: "一种基于FPGA/SOPC的逻辑分析仪设计" *

Also Published As

Publication number Publication date
CN115828814B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
US5604870A (en) UART emulator card
US11023409B2 (en) MIPI D-PHY receiver auto rate detection and high-speed settle time control
JP3998532B2 (ja) データ転送装置
CN103164314B (zh) 基于异步物理层接口的PCIe接口芯片硬件验证方法
US20060248391A1 (en) State machine-based command line debugger
CN112328523B (zh) 传输双倍速率信号的方法、装置及系统
CN108628784B (zh) 串行通信器及串行通信系统
CN103870421A (zh) 一种基于fpga的串行接口和pwm组合应用ip核
US5586123A (en) Interface and loopback circuit for character based computer peripheral devices
CN112540952A (zh) 具有片内并行接口的片上系统
CN110795382A (zh) 一种基于fpga的通用异步收发传输器以及片上系统
CN102880427A (zh) 一种基于fpga的sata主控制器
EP1563610A1 (en) Interface transceiver power management method and apparatus
CN109408426B (zh) 一种灵活通用的串行通信方法及系统
CN115828814B (zh) 基于fpga的arinc429协议软核的电路设计方法
CN110765066B (zh) 一种片上系统
CN116954192A (zh) 总线控制器的功能测试方法、系统、装置及可读存储介质
KR0174853B1 (ko) 상대방 메모리를 이용한 두 프로세서간 비동기 직렬 통신 송/수신 장치
CN115934614A (zh) 基于apb总线带有fifo缓存功能的uart通讯接口
CN104156336A (zh) 一种usb2.0接口芯片的控制方法
CN114528239A (zh) 一种NAND Flash读DQS采样方法
CN104635215B (zh) 一种基于sopc的干扰决策装置
Li et al. Research on Improvement of Configurable I2C controller IP Core
CN112416837A (zh) 将数据从spi模块转发至uart模块的方法、电路和电子装置
CN101145797A (zh) 无线数传电台数字信号处理模块中fpga与dsp通信结构与方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant