CN1756960A - 测试装置以及测试方法 - Google Patents

测试装置以及测试方法 Download PDF

Info

Publication number
CN1756960A
CN1756960A CNA2004800055526A CN200480005552A CN1756960A CN 1756960 A CN1756960 A CN 1756960A CN A2004800055526 A CNA2004800055526 A CN A2004800055526A CN 200480005552 A CN200480005552 A CN 200480005552A CN 1756960 A CN1756960 A CN 1756960A
Authority
CN
China
Prior art keywords
test
control device
under test
component under
those
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800055526A
Other languages
English (en)
Other versions
CN100432689C (zh
Inventor
市吉清司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1756960A publication Critical patent/CN1756960A/zh
Application granted granted Critical
Publication of CN100432689C publication Critical patent/CN100432689C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种测试装置(10)，具备有数个测试模组(150)、数个分站控制装置(130)以及连接设定装置(140)。其中数个测试模组(150)与数个受测元件(100)的任何一个连接，并供给测试信号给受测元件(100)。控制装置(130)控制数个测试模组(150)，且分别并行测试数个受测元件(100)。连接设定装置(140)以数个控制装置(130)分别连接于各个受测元件(100)的方式，设定数个控制装置(130)与数个测试模组(150)的连接形式。

Description

测试装置以及测试方法
技术领域
本发明是有关于一种测试装置以及测试方法，且特别是有关于一种具备可分别测试数个受测元件的控制装置，且可分别并行测试数个受测元件的测试装置以及测试方法。
本发明与美国专利申请号10/403,817(申请日西元2003年3月31日)相关。对于认可美国优先权的国家，该美国申请案的内容并入本发明而视为本发明一部分。
背景技术
习知的测试装置是由一个控制装置，通过控制总线(总线即为汇流排，以下皆称为总线)(bus)提供数个测试模组(test module)的控制数据(数据即为资料，以下皆称为数据)，以控制数个测试模组，并且并行(parallel)进行已连接上测试模组的一个或数个受测元件的测试。这样的测试装置，例如日本专利第2583055号说明书、日本专利第2583056号说明书、日本专利第2583057号说明书、日本专利第2587940号说明书、日本专利第2587941号说明书、日本专利第2627751号说明书中所揭露的。
当测试CPU等复杂的逻辑回路时，不但测试项目多，而且根据测试的结果，每一个受测元件必须测试不同的测试顺序(sequence)。因此，希望使数个受测元件并行且独立的进行测试。然而习知的装置中，是以一个控制装置并行进行数个受测元件，当每一个受测元件要进行不同测试顺序时，各测试顺序需循序(sequential)处理，因此无法有效率地进行测试。
再者，即使有以数个控制装置测试数个受测元件的测试装置，数个测试模组和数个受测元件的连接是固定的话，很难让接脚(pin)数等不同的各种受测元件和控制装置能一直对应而测试。
发明内容
本发明的目的是提供能解决上述问题的测试装置及测试方法。此目的利用组合申请范围中独立项所记载的特征而达成。而依附项是规定本发明的更佳具体范例。
为了达成上述目的，依照本发明的一观点，本发明提供一种测试装置，适用于测试数个受测元件，此测试装置具备有数个测试模组、数个控制装置以及连接设定装置。其中数个控制模组与数个受测元件的任何一个连接，并供给测试信号给受测元件。控制装置控制数个测试模组，且分别并行测试数个受测元件。连接设定装置以数个控制装置分别连接于各个受测元件的方式，设定数个控制装置与数个测试模组的连接形式。
每一个控制装置根据各个受测元件的测试结果以控制数个测试模组，并可对数个受测元件并行执行不同的试验顺序。
连接设定装置亦可在以数个控制装置进行数个受测元件的测试之前，根据数个控制装置中的一个控制装置的指示，在测试中，设定数个控制装置与数个受测元件的连接形式。
连接设定装置亦可具有串列介面(serial intersurface)以及闲置封包(IDLE pocket)产生部，其中串列介面将来自测试模组的数据封包(data pocket)传送给控制装置，而当串列介面未接受来自测试模组的数据封包时，为了不使串列介面传送空的串列数据，会由闲置封包产生部提供一闲置封包。
各个控制装置亦可具备有性能判定测试执行部、动作规格决定部、良劣判定测试执行部以及良劣判定部。其中性能判定测试执行部对受测元件执行判定其性能的性能判定测试。动作规格决定部根据该性能判定测试的结果，以决定受测元件的动作规格。良劣判定测试执行部根据动作规格决定部所决定的动作规格，对受测元件执行良劣判定测试。良劣判定部根据良劣判定测试的结果，依据动作规格决定部所决定的动作规格，判定受测元件的良劣。
而且，依照本发明的一观点，本发明更提供一种测试装置，适用于测试受测元件，该测试装置配备有控制装置，而控制装置具有性能判定测试执行部、动作规格决定部、良劣判定测试执行部以及良劣判定部。其中性能判定测试执行部对该受测元件执行判定其性能的性能判定测试。动作规格决定部根据该性能判定测试的结果，以决定该受测元件的动作规格。良劣判定测试执行部根据该动作规格决定部所决定的该动作规格，对该受测元件执行良劣判定测试。良劣判定部根据良劣判定测试的结果，依据动作规格决定部所决定的动作规格，判定受测元件的良劣。
性能判定测试执行部，对受测元件执行判定其记忆体性能的性能判定测试。当记忆体的一部分没有动作的情况，该动作规格决定部，亦可将受测元件的动作规格之一的记忆体容量，决定成小于记忆体中有动作的部分的记忆体容量。良劣判定测试执行部是把受测元件当作具有动作规格决定部所决定的记忆体容量的元件，对受测元件执行良劣判定测试亦佳。良劣判定部是把受测元件当作具有规格决定部所决定的记忆体容量的元件，判定受测元件的良劣亦佳。
再者，依照本发明的一观点，本发明再提供一种测试方法，适用于以数个控制装置分别并行测试数个受测元件，其中各个控制装置分别执行判定测试执行阶段、动作规格决定阶段、良劣判定测试执行阶段以及良劣判定阶段部。其中判定测试执行阶段对受测元件执行判定其性能的性能判定测试。动作规格决定阶段根据性能判定测试的结果，而决定该受测元件的动作规格。良劣判定测试执行阶段依据已经决定的动作规格，对受测元件执行良劣判定测试。良劣判定阶段根据良劣判定测试的结果，判定已决定动作规格的受测元件的良劣。
另外，依照本发明的一观点，本发明更再提供一种测试方法，由具备有数个测试模组与数个控制装置的测试装置所执行，数个测试模组连接任何一个受测元件并将测试信号供给连接的受测元件，而数个控制装置控制数个测试模组并测试数个受测元件。其中测试方法具有连接切换设定数据取得阶段、连接形式设定阶段以及测试阶段。连接切换设定数据取得阶段取得表示数个控制装置与数个测试模组的连接形式的连接切换设定数据。连接形式设定阶段根据连接切换设定数据，以将各个控制装置分别与各个受测元件连接的方式，而设定数个控制装置与数个测试模组的连接形式。测试阶段由数个控制装置控制数个测试模组且分别并行测试数个受测元件。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是测试装置10的一例的组成表示图。
图2是测试装置10的一例的组成表示图。
图3是分站控制装置130a的一例的机能组成表示图。
图4是连接设定装置140的硬体组成的一例表示图。
图5是连接设定装置140的硬体组成的一例表示图。
图6是组态暂存器250的数据组成的一例表示图。
图7是连接切换设定数据的一例表示图。
10：测试装置                   100a～d：受测元件
110：系统控制装置              120：通讯网路
130a～h：分站控制装置          140：连接设定装置
150a～g：测试模组              160a～d：载板
170：性能判定测试执行部        180：动作规格决定部
190：测试条件储存部            200：良劣判定测试执行部
205：良劣判定部                210a～h：O/E解码器
220a～h：FIFO暂存器记忆体      230a～h：FIFO控制器
240：组态控制器                250：组态暂存器
260a～g：多工器                270a～g：O/E解码器
280a～g：FIFO暂存器记忆体        290a～g：FIFO控制器
300a～h：多工器                  310a～h：仲裁器
320a～h：闲置封包产生部
具体实施方式
以下虽通过本发明的实施例说明本发明，但本发明的申请专利范围并非限定为本实施例。本发明对于解决课题所采用的手段，亦不限定须为实施例中所说明的所有特征的组合。
图1及图2表示关于本发明实施例测试装置10的组成图。测试装置10产生测试信号并将此信号供给DUT100(受测元件，Device UnderTest)，DUT100依测试信号作动的结果而输出结果信号，根据该结果信号是否与期待值一致，以判断DUT100的良劣。本实施例的测试装置10根据开放架构(open architecture)而实现，作为供给测试信号给DUT100的测试模组150，可以根据开放架构以使用模组。于是，连接设定装置140按照DUT100的接脚数、负载模组160的配线形式、测试模组150的种类等，以设定分站控制装置(site controller)130与测试模组150的连接形式。因此，测试装置10中，分站控制装置130与DUT100是以一对一的对应方式连接，一个分站控制装置测试一个DUT100。因此，数个分站控制装置130a～h可并行测试数个DUT100，而且，数个分站控制装置a～h可以按照个别DUT100的性能以执行不同的测试顺序。
测试装置10具备系统控制装置110、通讯网路120、分站控制装置130a～h、连接设定装置140、测试模组150a～f、以及载板160a～d，并且连接在DUT100a～d上。
测试装置10通过使用于DUT100的测试控制程式(program)、测试程式以及测试数据(data)等外部网路等接受信号，并由系统控制装置110储存这些信号。通讯网路120连接系统控制装置110与分站控制装置130a～h，以传递其间的通讯。
分站控制装置130a～h是关于本发明控制装置的一个例子，控制数个测试模组，且分别并行测试数个DUT100。以此方式，数个分站控制装置130a～h个别控制每一个DUT100的测试。例如，在图1中，分站控制装置130a与连接在DUT100a上的测试模组150a～f相连接，以控制DUT100a的测试。而在图2中，分站控制装置130a与连接在DUT100b上的测试模组150a～b相连接，以控制DUT100b的测试。分站控制装置130b与连接在DUT100c上的测试模组150c～d相连接，以控制DUT100c的测试。
更具体而言，分站控制装置130a～h通过通讯网路120从系统控制装置110取得并执行测试控制程式。然后，分站控制装置130a～h根据测试控制程式，从系统控制装置110取得使用于DUT100a～d的测试程式及测试数据，并通过连接设定装置140将应使用于DUT100的测试储存于测试模组150a～f。然后，分站控制装置130a～h通过连接设定装置140，根据测试程式及测试数据对测试模组150a～f下达测试开始的指令。然后，分站控制装置130a～h会产生测试结束的中断指令等，例如从测试模组150a～f接受信号，根据测试结果使各个模组进行下一个测试。也就是说，数个分站控制装置130a～h按照个别的测试结果以控制测试模组150a～f，并且对数个DUT100并行执行不同的测试顺序。
连接设定装置140是用以个别连接数个分站控制装置130a～h与数个DUT100，而设定数个分站控制装置130a～h与数个测试模组150a～f的连接形式。意即，数个分站控制装置130a～h，分别与分站控制装置130a～h所分别控制的测试模组150a～f的任何一个相连接，以传递其间的通讯。
连接设定装置140，在以数个分站控制装置130a～h测试数个DUT100之前，根据数个分站控制装置130a～h中的一个分站控制装置130的指示，设定以数个分站控制装置130a～h的DUT100测试中，数个分站控制装置130a～h与数个测试模组150a～f的连接形式。例如图2中，分站控制装置130a设定成连接数个测试模组150a～b，并以此执行DUT100b的测试。而且，分站控制装置130b设定成连接数个测试模组150c～d，并以此执行DUT100c的测试。
数个DUT100装载于载板160a～d上，且数个测试模组150a～f与所对应的DUT100端子连接。
图2中所示的分站控制装置130a～h使用数个测试模组150a～f以测试DUT100b～d的组成及动作，与图1中表示的，分站控制装置130a使用数个测试模组150a～f以测试DUT100a的组成及动作大致相同，因此，以下，除去图1与图2的相异点，在图1中说明分站控制装置130a用以测试DUT100a的中心组成及动作。
数个测试模组150a～f与DUT100a的数个端子的各部分别连接，并根据分站控制装置130a储存的测试程式及测试数据，进行DUT100a的测试。于DUT100a的测试中，测试模组150a～f是根据由测试程式所决定的顺序，从测试数据中产生测试信号，并将信号供给予分别与测试模组150a～f连接的DUT100a的端子。取得DUT100a根据测试信号作动的结果而输出的信号后与期待值做比较，并储存比较的结果。
而且，测试模组150a～f在测试程式处理终了的时候，或者是测试程式执行中发生异常的时候等等，会对分站控制装置130a发生中断讯息，这个中断讯息，通过连接设定装置140通知与测试模组150a～f对应的分站控制装置130a，由具有处理器(processor)的分站控制装置执行中断。
根据以上叙述，测试装置10以开放架构而实现并可使用满足开放架构规格的各种模组。因此，测试装置10可在连接设定装置140所具有的任意连接槽(slot)中插入并使用测试模组150a～f。此时，测试装置的使用者等，例如通过分站控制装置130a，变更连接设定装置140的连接形式，可将用于DUT100的数个测试模组150a～f连接上控制DUT100测试的分站控制装置130a～h中任何一个。以此方式，测试装置10的使用者按照数个DUT100的任一个端子数、端子的配置、端子的种类或测试的种类等，数个分站控制装置130a～h与测试模组150a～f适当地连接，并且使分站控制装置130与DUT100一对一的对应，可以独立的并行进行数个DUT100的测试。因此，对数个DUT100而言，不但以不同的测试顺序测试，且藉由数个DUT100并行进行测试的方式，可缩短测试进行的时间。
图3表示的是关于本实施例分站控制装置130的机能组成的一个例子。每一个分站控制装置130a～h皆具有性能判定测试执行部170、动作规格决定部180、测试条件储存部190、良劣判定测试执行部200以及良劣判定部205。其中，性能判定测试执行部170对DUT100执行性能判定测试并判定其性能。动作规格决定部180决定DUT100的动作规格。测试条件储存部190是对应于DUT100的动作规格储存良劣判定测试的测试条件的种类。良劣判定测试执行部200对DUT100执行良劣判定测试。良劣判定部205以动作规格决定部180决定的动作判定DUT100的良劣。
性能判定测试执行部170使测试模组150执行判定DUT100性能的性能判定测试，如DUT100的记忆体(memory)性能的记忆体容量(例如快取记忆体的大小(cache size))、动作频率、系统总线频率、容许电压、消耗电力、对系统总线的驱动(drive)能力等。而动作规格决定部180，根据由性能判定测试执行部170的性能判定测试的结果，决定作为DUT100动作规格的记忆体容量、动作频率、系统总线频率、容许电压、消耗电力，驱动(drive)能力等。例如，当DUT100一部分的记忆体没有动作时，属于DUT100动作规格其中之一的记忆体容量，会决定成小于DUT100的记忆体中有动作的部分的记忆体容量。
良劣判定测试执行部200从测试条件储存部190，按照动作规格决定部180所决定的动作规格，选择良劣判定测试的测试条件，并按照动作规格决定部180所决定的动作规格，使测试模组150执行良劣判定测试。具体而言，把DUT100当作具有动作规格决定部180所决定的记忆体容量，并且以动作规格决定部180所决定的动作频率、系统总线频率、容许电压、消耗电力以及/或驱动能力动作的元件，对DUT100执行良劣判定测试。然后，良劣判定部205，根据良劣判定测试执行部200良劣判定测试的结果，把DUT100当作具有动作规格决定部180所决定的记忆体容量，并且以动作规格决定部180所决定的动作频率、系统总线频率、容许电压、消耗电力以及/或驱动能力动作的元件，判定DUT100的良劣。
依照本实施例的分站控制装置130，根据DUT100性能的测试结果，选别决定的动作规格，之后，按照被选出的动作规格依测试顺序执行测试，可判定是否满足所选出动作规格的条件。再者，藉由数个分站控制装置130a～h与数个DUT100一对一的对应，可并行数个分站控制装置130a～h，并对数个DUT100个别不同的测试顺序做动作，可使动作规格的选别以及测试的进行更有效率。
图4表示关于本实施例中连接装置140的硬体(hardware)组成的一例。图4所示为连接设定装置140的硬体组成中，用以将数据由分站控制装置130传送到测试模组150的部分。
连接设定装置140具有数个O/E(output enable)解码器(decoder)210a～h、数个FIFO(fist in first out)暂存器记忆体(registermemory)220a～h、数个FIFO控制器(controller)230a～h、组态控制器(configuration controller)240、组态暂存器(configurationregister)250、数个多工器(multiplexer)260a～g及数个O/E解码器270a～g。
数个O/E解码器210a～h从数个分站控制装置130a～h各自将命令及数据写入对应的测试模组150a～f内的记录区，或接受读出命令等的控制数据以进行光电转换，并各自供给予数个FIFO暂存器记忆体220a～h。数个FIFO暂存器记忆体220a～h取得并暂时保存由各个O/E解码器210a～h经过光电转换的控制数据。数个FIFO控制器230a～h将来自各个FIFO暂存器记忆体220a～h的控制数据读出，并供给予各个多工器260a～g。
组态控制器240取得FIFO控制器230a读出的控制数据中，含有连接设定装置140的连接切换设定数据。而连接切换设定数据是表示出分站控制装置130a～h与测试模组150a～g连接形式的数据。组态暂存器250保存由组态控制器240取得的连接切换设定数据，并设定数个多工器260a～g。数个多工器260a～g，根据组态暂存器250保存的连接切换设定数据，从FIFO控制器230a～h所读出的控制数据中选出任一个控制数据，并个别供给予数个O/E解码器270a～g。数个O/E解码器270a～g将数个多工器各自选择的控制数据进行光电转换，并将讯号传送给各自的测试模组150a～g。
如上所述，由组态暂存器250保存从分站控制装置130a供给的连接切换设定数据，以设定多工器260a～g，以数个分站控制装置130a～h与数个DUT100一对一对应的方式，可使分站控制装置130a～h与测试模组150a～g连接。
图5表示关于本实施例的连接设定装置140的硬体组成的一例。图5所示为连接设定装置140的硬体组成中，用以将数据由测试模组150传送到分站控制装置130的部分，而该数据为对写入命令的应答(response)，或对读出命令的读出数据等。
连接设定装置140另外还具有数个FIFO暂存器记忆体280a～g、数个FIFO控制器290a～g、数个多工器300a～h、数个仲裁器(arbitor)310a～h及数个闲置封包(idle pocket)产生部320a～h。且，O/E解码器210a～h是本发明的串列介面(serial interface)的一个例子，把接受来自于测试模组150a～g的数据封包传送至分站控制装置130a～h。
数个O/E解码器270a～g接受读出数据以做光电转换，并各别供给予数个FIFO暂存器记忆体。而前述读出数据是各个测试模组根据数个分站控制装置130a～h的要求，而输出表示DUT100测试结果的读出数据。然后数个FIFO暂存器记忆体280a～g取得并暂存各个O/E解码器270a～g经光电转换后的读出数据。再由数个FIFO控制器290a～g读出来自各个FIFO暂存器记忆体280a～g的读出数据。
各个FIFO控制器290a～g具有用以对各个多工器300a～h要求传送数据的数个REQ输出端子，并对要求传送数据的仲裁器310输出要求命令(request command，REQ)。而且，各个FI FO控制器290a～g都有GNT输入端子，该端子用以接受来自与REQ对应的数个仲裁器(arbiter)310a～h的应答，以从要求数据传送的多工器300接受核可命令(grant command，GNT)。
数个FIFO控制器290a～g供给读出数据(R_DATA)给任何一个分站控制装置130a～h时，会先供给REQ给对应于供给该读出数据的分站控制装置130的任一仲裁器310a～h。仲裁器310a～h从任一个FIFO控制器290a～g接受REQ后，根据组态暂存器250保存的连接切换设定数据，供给核可命令(GNT)给FIFO控制器290a～g之中允许输出R_DATA者。然后，已接受GNT的FIFO控制器290再将R_DATA供给多工器300a～h。
数个多工器300a～h根据仲裁器310a～h的控制，分别选出来自FIFO控制器290的R_DATA，并供给予每一个O/E解码器210a～h。前述FIFO控制器290是已经由仲裁器310a～h供给GNT者。数个O/E解码器210a～h，对每一个多工器所选择的R_DATA进行电光转换，并将讯息传送给每一个对应的分站控制装置。
当数个解码器210a～h未接受来自测试模组150a～g的数据封包时，意即，当仲裁器310a～h未选择任何一个FIFO控制器290a～g时，为了不产生数个解码器210a～h传送空的串列数据给测试模组150a～g的状况，闲置封包产生部320a～h会在数个O/E解码器210a～h所传送的串列数据中插入闲置封包。而且，多工器300a会取得组态控制器240从组态暂存器250读出的设定数据，并供给分站控制装置130a。
利用上述方式，仲裁器310a～h根据组态暂存器250保存的连接切换设定数据，选择多工器300a～h要取得读出数据的FIFO控制器290a～g，藉此，分站控制装置130可从已送出控制数据的测试模组150取得读出数据。而且，利用IDLE产生部320a～h，防止传送空的串列数据给测试模组150a～g的方式，可一直维持测试模组150a～g的锁相回路(phase locked loop，PLL)内部时脉(clock)的相位锁定(phase lock)，且于测试模组150a～g的内部时脉(clock)中不产生偏移而能传送高速串列数据。
图6表示有关本实施例的组态暂存器250的数据组成的一例。组态暂存器250是对应于位址(address)(17h～1Eh)的连接切换设定数据(切换选择1～切换选择8)，意即，数个多工器260保有分别选择的分站控制装置130。例如，储存在位址17h的切换选择1是设定1～8接点(joint)的多工器260的连接切换设定数据。储存在位址18h的切换选择2是设定9～16接点(joint)的多工器260的连接切换设定数据。组态暂存器250保有对应于连接设定装置140的多工器260的数量的连接切换设定数据。
图7表示关于本实施例的连接切换设定数据260的一例。图7中并将图6所表示的连接切换设定数据(切换选择1)300的具体内容表示出来。
组态暂存器250对应连接设定装置140的埠(埠1～埠8)，以储存分站控制装置130的编号(CPU NO.)以及设定的有效/无效(ON/OFF)。连接设定装置140的埠(埠1～埠8)对应1～8接点的多工器260，分站控制装置130的编号(CPU NO.)表示1～8接点的多工器260所选择的分站控制装置130。
本实施例中，虽然是由组态暂存器250储存连接设定装置140的连接切换设定的有效/无效，但是以分站控制装置130控制设定的有效/无效等的手段亦可实现同样的机能。
利用上述组态暂存器250的数据组成，切换数个多工器260所选择的分站控制装置130，一对一地对应连接分站控制装置130与DUT100，可实现并行数个分站控制装置130以执行数个DUT100的测试。
【产业利用性】
由以上清楚的说明，利用本发明可实现数个受测元件个别并行进行测试的测试装置及测试方法。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (9)

1、一种测试装置，适用于测试数个受测元件，其特征在于该测试装置包括：
数个测试模组，与该些受测元件的任何一个连接，并供给测试信号给该些受测元件；
数个控制装置，用以控制该些测试模组，且分别并行测试该些受测元件；以及
连接设定装置，以该些控制装置分别连接于各个该些受测元件的方式，而设定该些控制装置与该些测试模组的连接形式。
2、根据权利要求1所述的测试装置，其特征在于其中各个该些控制装置根据各个该受测元件的测试结果，控制该些测试模组，并对该些受测元件并行执行不同的测试顺序。
3、根据权利要求1所述的测试装置，其特征在于其中所述的连接设定装置，在以该些控制装置进行该些受测元件的测试之前，根据该些控制装置中的一个控制装置的指示，在测试中，设定该些控制装置与该些受测元件的连接形式。
4、根据权利要求1所述的测试装置，其特征在于其中所述的连接设定装置包括：
串列介面，把从该测试模组接受的数据封包传送给该控制装置；以及
闲置封包产生部，当该串列介面未接受来自该测试模组的该数据封包时，为了不使该串列介面传送空的串列数据，而提供闲置封包。
5、根据权利要求1所述的测试装置，其特征在于其中每一个该控制装置包括：
性能判定测试执行部，用以对该受测元件执行判定其性能的性能判定测试；
动作规格决定部，根据该性能判定测试的结果，以决定该受测元件的动作规格；
良劣判定测试执行部，对该受测元件，根据该动作规格决定部所决定的该动作规格，执行良劣判定测试；以及
良劣判定部，根据该良劣判定测试的结果，依据该动作规格决定部所决定的该动作规格，判定该受测元件的良劣。
6、一种测试装置，其特征在于其适用于测试受测元件，且配备有测试该受测元件的控制装置，该控制装置包括：
性能判定测试执行部，用以对该受测元件执行判定其性能的性能判定测试；
动作规格决定部，根据该性能判定测试的结果，以决定该受测元件的动作规格；
良劣判定测试执行部，对该受测元件，根据该动作规格决定部所决定的该动作规格，以执行良劣判定测试；以及
良劣判定部，根据该良劣判定测试的结果，依据该动作规格决定部所决定的该动作规格，判定该受测元件的良劣。
7、根据权利要求6所述的测试装置，其特征在于其中所述的性能判定测试执行部，对该受测元件执行判定其记忆体性能的该性能判定测试，且
当该记忆体的一部分没有动作时，该动作规格决定部会将该受测元件的该动作规格之一的记忆体容量，决定成小于该记忆体中有动作的部分的记忆体容量，且
该良劣判定测试执行部是把该受测元件当作具有该动作规格决定部所决定的记忆体容量的元件，对该受测元件执行该良劣判定测试，且
该良劣判定部是把该受测元件当作具有规格决定部所决定的该记忆体容量的元件，判定该受测元件的良劣。
8、一种测试方法，适用于以数个控制装置分别并行测试数个受测元件，其特征在于每一该些控制装置分别执行下列阶段：
判定测试执行阶段，用以对该受测元件执行判定其性能的性能判定测试；
动作规格决定阶段，根据该性能判定测试的结果，而决定该受测元件的动作规格；
良劣判定测试执行阶段，依据已经决定的该动作规格，对该受测元件执行良劣判定测试；以及
良劣判定阶段部，根据该良劣判定测试的结果，判定已决定该动作规格的该受测元件的良劣。
9、一种测试方法，由具备有数个测试模组与数个控制装置的测试装置所执行，该测试模组连接任何一个受测元件并将测试信号供给连接的该受测元件，该控制装置控制该些测试模组并测试该些受测元件，其特征在于其中该测试方法包括：
连接切换设定数据取得阶段，取得表示该些控制装置与该些测试模组的连接形式的连接切换设定数据；
连接形式设定阶段，根据该连接切换设定数据，以将该些控制装置分别与该些受测元件连接的方式，而设定该些控制装置与该些测试模组的连接形式；以及
测试阶段，由该些控制装置控制该些测试模组且分别并行测试该些受测元件。
CNB2004800055526A 2003-03-31 2004-03-24 测试装置以及测试方法 Expired - Lifetime CN100432689C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/403,817 2003-03-31
US10/403,817 US7290192B2 (en) 2003-03-31 2003-03-31 Test apparatus and test method for testing plurality of devices in parallel

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008100068598A Division CN101231325B (zh) 2003-03-31 2004-03-24 测试装置以及测试方法

Publications (2)

Publication Number Publication Date
CN1756960A true CN1756960A (zh) 2006-04-05
CN100432689C CN100432689C (zh) 2008-11-12

Family

ID=32990043

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2008100068598A Expired - Fee Related CN101231325B (zh) 2003-03-31 2004-03-24 测试装置以及测试方法
CNB2004800055526A Expired - Lifetime CN100432689C (zh) 2003-03-31 2004-03-24 测试装置以及测试方法
CNB2004800084143A Expired - Lifetime CN100489554C (zh) 2003-03-31 2004-03-30 测试装置与测试模拟方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008100068598A Expired - Fee Related CN101231325B (zh) 2003-03-31 2004-03-24 测试装置以及测试方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004800084143A Expired - Lifetime CN100489554C (zh) 2003-03-31 2004-03-30 测试装置与测试模拟方法

Country Status (9)

Country Link
US (2) US7290192B2 (zh)
EP (2) EP1884789B1 (zh)
JP (2) JP3748269B2 (zh)
KR (1) KR20050113271A (zh)
CN (3) CN101231325B (zh)
DE (2) DE602004016973D1 (zh)
MY (1) MY131932A (zh)
TW (1) TWI315406B (zh)
WO (1) WO2004088339A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102967815A (zh) * 2012-11-07 2013-03-13 北京华大信安科技有限公司 芯片测试方法、自动化测试机和系统
CN103221833A (zh) * 2010-10-29 2013-07-24 爱德万测试(新加坡)私人有限公司 具有专用电子模块的测试器和并入或使用该测试器的系统和方法
CN104678278A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 由连接配置提供信号的集成电路测试结构及其测试方法
CN104898037A (zh) * 2014-03-06 2015-09-09 爱德万测试株式会社 测试装置、校正器件、校正方法及测试方法
CN108627195A (zh) * 2018-08-17 2018-10-09 深圳市金邦科技发展有限公司 一种对记忆体模组进行检测的智能检测方法及智能检测系统
CN111965392A (zh) * 2019-05-19 2020-11-20 德律科技股份有限公司 测试系统及其操作方法
CN113961405A (zh) * 2021-09-30 2022-01-21 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
JP4332392B2 (ja) * 2003-09-12 2009-09-16 株式会社アドバンテスト 試験装置
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems
US7430486B2 (en) * 2004-05-22 2008-09-30 Advantest America R&D Center, Inc. Datalog support in a modular test system
CN100367040C (zh) * 2004-08-18 2008-02-06 华为技术有限公司 一种射频产品测试方法
US7913002B2 (en) * 2004-08-20 2011-03-22 Advantest Corporation Test apparatus, configuration method, and device interface
US7253651B2 (en) * 2004-12-21 2007-08-07 Formfactor, Inc. Remote test facility with wireless interface to local test facilities
JP2006266835A (ja) * 2005-03-23 2006-10-05 Advantest Corp 試験装置、試験方法、及び試験制御プログラム
JP2006275986A (ja) * 2005-03-30 2006-10-12 Advantest Corp 診断プログラム、切替プログラム、試験装置、および診断方法
CN100442070C (zh) * 2005-12-08 2008-12-10 上海华虹Nec电子有限公司 同步通讯芯片并行测试的方法
JP2008051581A (ja) * 2006-08-23 2008-03-06 Yokogawa Electric Corp デバイス試験装置およびデバイス試験方法
KR100858651B1 (ko) * 2006-11-01 2008-09-16 주식회사 유니테스트 순차적 반도체 테스트 장치
KR100829402B1 (ko) * 2006-11-01 2008-05-15 주식회사 유니테스트 순차적 반도체 테스트 장치
US7852094B2 (en) * 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
US7528623B2 (en) * 2007-02-02 2009-05-05 Teradyne, Inc. Distributing data among test boards to determine test parameters
WO2009011033A1 (ja) * 2007-07-17 2009-01-22 Advantest Corporation 試験装置、回路装置およびプログラム
JP5080580B2 (ja) * 2007-08-27 2012-11-21 株式会社アドバンテスト システム、中継装置、および試験装置
US8117004B2 (en) * 2008-03-30 2012-02-14 Advantest Corporation Testing module, testing apparatus and testing method
US8922957B2 (en) * 2008-04-30 2014-12-30 Keysight Technologies, Inc. Dynamic switch contact protection
JP4772920B2 (ja) * 2008-05-30 2011-09-14 株式会社アドバンテスト 試験装置および送信装置
KR101452959B1 (ko) * 2008-06-02 2014-10-24 삼성전자주식회사 실장형 테스트 장비 및 그 방법
US8165027B2 (en) * 2008-12-08 2012-04-24 Advantest Corporation Test apparatus and test method
JP2010145271A (ja) * 2008-12-19 2010-07-01 Yokogawa Electric Corp 半導体試験装置
WO2011001462A1 (ja) * 2009-06-29 2011-01-06 株式会社アドバンテスト 試験装置
CN101719177B (zh) * 2009-11-02 2012-08-15 无锡中星微电子有限公司 片上系统建模和仿真的方法及装置
US8094566B2 (en) * 2009-12-24 2012-01-10 Advantest Corporation Test apparatus and test method
US20110184687A1 (en) * 2010-01-25 2011-07-28 Advantest Corporation Test apparatus and test method
US8547125B2 (en) * 2010-01-26 2013-10-01 Advantest Corporation Test apparatus and test module
US8258803B2 (en) * 2010-01-26 2012-09-04 Advantest Corporation Test apparatus and test method
JP5374651B2 (ja) * 2010-03-12 2013-12-25 カスケード マイクロテック インコーポレイテッド 半導体試験システム
JP2011226854A (ja) * 2010-04-16 2011-11-10 Advantest Corp 電圧を供給する装置
CN102378232A (zh) * 2010-08-23 2012-03-14 财团法人资讯工业策进会 无线网络信号的测试系统及其测量方法
CN102419726A (zh) * 2010-09-28 2012-04-18 致茂电子(苏州)有限公司 测试程序分散配置的测试方法及其系统
US20120102462A1 (en) * 2010-10-26 2012-04-26 Microsoft Corporation Parallel test execution
WO2012070076A1 (en) * 2010-11-26 2012-05-31 Microtest S.R.L. An equipment for testing electronic devices in general
US8839057B2 (en) * 2011-02-03 2014-09-16 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
JP2013113665A (ja) * 2011-11-28 2013-06-10 Advantest Corp 試験パターン生成装置、試験プログラム生成装置、生成方法、プログラム、および試験装置
CN103176120A (zh) * 2011-12-22 2013-06-26 英业达股份有限公司 信号模拟装置、信号录制与模拟测试方法
US10296433B2 (en) * 2012-06-01 2019-05-21 Litepoint Corporation Method for transferring and confirming transfer of predefined data to a device under test (DUT) during a test sequence
JP5833502B2 (ja) * 2012-06-04 2015-12-16 株式会社アドバンテスト テストプログラム
JP2013250250A (ja) 2012-06-04 2013-12-12 Advantest Corp テスターハードウェアおよびそれを用いた試験システム
JP5833500B2 (ja) * 2012-06-04 2015-12-16 株式会社アドバンテスト 試験システム
JP5816144B2 (ja) * 2012-08-30 2015-11-18 株式会社アドバンテスト テストプログラムおよび試験システム
KR102002982B1 (ko) * 2013-01-17 2019-07-24 삼성전자주식회사 반도체 소자의 테스트 설비 및 이를 이용한 반도체 소자의 테스트 방법
JP2014235127A (ja) 2013-06-04 2014-12-15 株式会社アドバンテスト 試験システム、制御プログラム、コンフィギュレーションデータの書込方法
TWI489114B (zh) * 2013-07-05 2015-06-21 Univ China Sci & Tech CAN-BUS communication method and system for embedded oscilloscope
KR102024946B1 (ko) * 2013-08-08 2019-09-25 미래산업 주식회사 인라인 테스트 핸들러
US9015538B2 (en) 2013-09-03 2015-04-21 Litepoint Corporation Method for testing data packet signal transceivers with multiple radio access technologies using interleaved device setup and testing
US9544787B2 (en) * 2013-09-03 2017-01-10 Litepoint Corporation Method for testing data packet signal transceivers using interleaved device setup and testing
US9152520B2 (en) * 2013-09-26 2015-10-06 Texas Instruments Incorporated Programmable interface-based validation and debug
US9628356B2 (en) * 2013-10-10 2017-04-18 Ixia Methods, systems, and computer readable media for providing user interfaces for specification of system under test (SUT) and network tap topology and for presenting topology specific test results
US9356855B2 (en) * 2013-10-10 2016-05-31 Ixia Methods, systems, and computer readable media for providing for specification or autodiscovery of device under test (DUT) topology information
CN104931086A (zh) * 2014-03-18 2015-09-23 光宝电子(广州)有限公司 平行多工测试系统及测试方法
US10145890B2 (en) 2014-03-28 2018-12-04 Hewlett Packard Enterprise Development Lp Testing electronic devices
US9898438B2 (en) 2014-10-13 2018-02-20 Samsung Electronics Co., Ltd. Symbol lock method and a memory system using the same
CN108347356B (zh) * 2017-01-24 2020-12-22 北京京东尚科信息技术有限公司 一种多协议单元测试方法、装置、电子设备和存储介质
TWI653519B (zh) * 2017-05-03 2019-03-11 和碩聯合科技股份有限公司 配置單元、檢測系統及檢測方法
US10393802B2 (en) * 2017-06-14 2019-08-27 Nuvoton Technology Corporation System and method for adaptive testing of semiconductor product
CN110161977B (zh) * 2018-02-13 2022-04-12 京元电子股份有限公司 测量系统及其测量方法
KR102583174B1 (ko) 2018-06-12 2023-09-26 삼성전자주식회사 테스트 인터페이스 보드, 이를 포함하는 테스트 시스템 및 이의 동작 방법
DE112018008085B4 (de) 2018-11-20 2022-09-15 Mitsubishi Electric Corporation Kommunikationssystem, Listenverbreitungsstation, Kommunikationsverfahren und Kommunikationsprogramm
CN109753004B (zh) * 2019-02-26 2024-02-23 美登思电气（上海）有限公司 自动转换开关模拟器及其应用
TWI704361B (zh) * 2019-08-01 2020-09-11 正崴精密工業股份有限公司 自動化電路板測試系統及其方法
US10917326B1 (en) 2019-08-23 2021-02-09 Keysight Technologies, Inc. Methods, systems, and computer readable media for debugging test traffic generation
CN113014442B (zh) * 2019-12-19 2023-04-18 西安诺瓦星云科技股份有限公司 网口环路检测方法和网口环路检测系统
CN112181744A (zh) * 2020-09-25 2021-01-05 北京博睿维讯科技有限公司 一种转换器接口的故障检测方法、系统、终端以及存储介质
TWI760157B (zh) * 2021-03-24 2022-04-01 德律科技股份有限公司 多核並行測試單一待測物的系統及方法
CN118033392B (zh) * 2024-04-15 2024-06-28 英诺达(成都)电子科技有限公司 电路检测方法及装置、电子设备、存储介质、程序产品

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569520B2 (ja) * 1987-01-19 1997-01-08 トヨタ自動車株式会社 電子制御装置及びその検査装置
JP2587941B2 (ja) 1987-05-29 1997-03-05 株式会社 アドバンテスト Ｉｃテストシステム
JP2583057B2 (ja) 1987-05-29 1997-02-19 株式会社 アドバンテスト Ｉｃテストシステム
JP2583056B2 (ja) 1987-05-29 1997-02-19 株式会社 アドバンテスト Ｉｃテストシステム
JP2587940B2 (ja) 1987-05-29 1997-03-05 株式会社 アドバンテスト Ｉｃテストシステム
JP2583055B2 (ja) 1987-05-29 1997-02-19 株式会社 アドバンテスト Ｉｃテストシステム
JPH0731537B2 (ja) * 1987-09-11 1995-04-10 株式会社日立製作所 多重化制御装置
JP2627751B2 (ja) 1987-09-28 1997-07-09 株式会社アドバンテスト Ｉｃテストシステム
US5025205A (en) 1989-06-22 1991-06-18 Texas Instruments Incorporated Reconfigurable architecture for logic test system
US5675544A (en) * 1990-06-25 1997-10-07 Texas Instruments Incorporated Method and apparatus for parallel testing of memory circuits
US5425036A (en) * 1992-09-18 1995-06-13 Quickturn Design Systems, Inc. Method and apparatus for debugging reconfigurable emulation systems
US5742840A (en) * 1995-08-16 1998-04-21 Microunity Systems Engineering, Inc. General purpose, multiple precision parallel operation, programmable media processor
US5748642A (en) * 1995-09-25 1998-05-05 Credence Systems Corporation Parallel processing integrated circuit tester
US5991907A (en) * 1996-02-02 1999-11-23 Lucent Technologies Inc. Method for testing field programmable gate arrays
US5905883A (en) * 1996-04-15 1999-05-18 Sun Microsystems, Inc. Verification system for circuit simulator
CN1206467A (zh) * 1996-11-15 1999-01-27 株式会社爱德万测试 集成电路设备测试器
US5978942A (en) 1996-12-19 1999-11-02 Simd Solutions, Inc. STAR-I: scalable tester architecture with I-cached SIMD technology
JP3063676B2 (ja) * 1997-05-09 2000-07-12 日本電気株式会社 半導体装置の回路検証方法
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
US6202182B1 (en) * 1998-06-30 2001-03-13 Lucent Technologies Inc. Method and apparatus for testing field programmable gate arrays
JP2000163456A (ja) 1998-11-25 2000-06-16 Hitachi Ltd 論理検証方法
JP3942765B2 (ja) 1999-03-15 2007-07-11 株式会社アドバンテスト 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置
US6631487B1 (en) * 1999-09-27 2003-10-07 Lattice Semiconductor Corp. On-line testing of field programmable gate array resources
JP2001184225A (ja) * 1999-12-27 2001-07-06 Toshiba Microelectronics Corp エミュレータ及びエミュレート方法
US6694488B1 (en) 2000-03-03 2004-02-17 Nec Corporation System for the design of high-performance communication architecture for system-on-chips using communication architecture tuners
DE10039004A1 (de) 2000-08-10 2002-02-21 Philips Corp Intellectual Pty Anordnung zum Testen eines integrierten Schaltkreises
JP3822044B2 (ja) * 2000-09-25 2006-09-13 株式会社東芝 設計検証システム、設計検証方法および設計検証プログラムを格納したコンピュータ読取り可能な記録媒体
JP2002296329A (ja) * 2001-03-30 2002-10-09 Agilent Technologies Japan Ltd 集積回路の試験装置
US6779140B2 (en) * 2001-06-29 2004-08-17 Agilent Technologies, Inc. Algorithmically programmable memory tester with test sites operating in a slave mode
US6754868B2 (en) * 2001-06-29 2004-06-22 Nextest Systems Corporation Semiconductor test system having double data rate pin scrambling
KR100442696B1 (ko) * 2001-12-19 2004-08-02 삼성전자주식회사 반도체 메모리 소자의 병렬 테스트 시스템
US7810067B2 (en) * 2002-08-30 2010-10-05 Sap Aktiengesellschaft Development processes representation and management

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103221833A (zh) * 2010-10-29 2013-07-24 爱德万测试(新加坡)私人有限公司 具有专用电子模块的测试器和并入或使用该测试器的系统和方法
CN103221833B (zh) * 2010-10-29 2016-06-08 爱德万测试公司 具有专用电子模块的测试器和并入或使用该测试器的系统和方法
CN102967815A (zh) * 2012-11-07 2013-03-13 北京华大信安科技有限公司 芯片测试方法、自动化测试机和系统
CN102967815B (zh) * 2012-11-07 2014-10-29 北京华大信安科技有限公司 芯片测试方法、自动化测试机和系统
CN104678278A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 由连接配置提供信号的集成电路测试结构及其测试方法
CN104898037A (zh) * 2014-03-06 2015-09-09 爱德万测试株式会社 测试装置、校正器件、校正方法及测试方法
CN108627195A (zh) * 2018-08-17 2018-10-09 深圳市金邦科技发展有限公司 一种对记忆体模组进行检测的智能检测方法及智能检测系统
CN111965392A (zh) * 2019-05-19 2020-11-20 德律科技股份有限公司 测试系统及其操作方法
CN111965392B (zh) * 2019-05-19 2023-04-28 德律科技股份有限公司 测试系统及其操作方法
CN113961405A (zh) * 2021-09-30 2022-01-21 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质
CN113961405B (zh) * 2021-09-30 2022-10-28 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
US20040193990A1 (en) 2004-09-30
EP1884789B1 (en) 2009-07-29
CN101231325A (zh) 2008-07-30
EP1610135B8 (en) 2009-03-04
JPWO2004088339A1 (ja) 2006-07-06
CN100432689C (zh) 2008-11-12
KR20050113271A (ko) 2005-12-01
EP1884789A3 (en) 2008-02-13
DE602004022347D1 (de) 2009-09-10
EP1610135A4 (en) 2006-12-20
TWI315406B (en) 2009-10-01
US7272765B2 (en) 2007-09-18
EP1884789A2 (en) 2008-02-06
CN101231325B (zh) 2011-08-31
EP1610135A1 (en) 2005-12-28
US20040255216A1 (en) 2004-12-16
MY131932A (en) 2007-09-28
JP4704178B2 (ja) 2011-06-15
DE602004016973D1 (de) 2008-11-20
JP2006053160A (ja) 2006-02-23
CN100489554C (zh) 2009-05-20
TW200506397A (en) 2005-02-16
JP3748269B2 (ja) 2006-02-22
WO2004088339A1 (ja) 2004-10-14
US7290192B2 (en) 2007-10-30
CN1768275A (zh) 2006-05-03
EP1610135B1 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
CN1756960A (zh) 测试装置以及测试方法
CN1282100C (zh) 通用串行总线单元控制方法和通用串行总线单元控制器
CN100347642C (zh) 具有进行本征时钟控制的硬件机构的半导体器件
CN101067794A (zh) 多核处理器及其串口复用方法
CN1162785A (zh) 存储器直接存取控制设备
WO2011154776A1 (en) Information processing device and method
CN1664744A (zh) 多层系统和时钟控制方法
CN101996265B (zh) 一种存储器控制器验证系统及方法
CN1478346A (zh) 相互通信的预处理器
CN1217798A (zh) 用于使互联网不同计算机中的程序同步的方法
CN1101961C (zh) 带有多个触发器的半导体集成电路
CN1501250A (zh) 多处理器系统
CN1485913A (zh) 多芯片模块及其测试方法
CN1664743A (zh) 多层系统和时钟控制方法
CN1103526C (zh) 短信元复用装置、短信元分路装置和短信元信头变换方法
CN1293387C (zh) 支持多虚拟逻辑测试仪的半导体测试系统
CN1249548C (zh) 主备电路倒换设备及其方法
CN1239974C (zh) 具有开始和停止供应时钟信号功能的半导体集成电路
CN1087851C (zh) 信息处理部件
CN1384431A (zh) 上下文保存
CN115103032B (zh) 通信协议控制电路和芯片
CN1181546A (zh) 半导体集成电路
CN1227599C (zh) 总线主控保留和仲裁电路及其使用方法
Phail Controller Area Network-An In-Vehicle Network Solution
CN1532701A (zh) 存储器不稳定仍维持系统稳定度的系统及存储器控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20081112

CX01 Expiry of patent term