CN115103032B - 通信协议控制电路和芯片 - Google Patents

Abstract

本申请实施例提供了一种通信协议控制电路和芯片，涉及半导体技术领域，该通信协议控制电路包括存储单元，用于存储通信协议的辅助信息数据；多个通信协议接口；控制单元，所述控制单元的输入端与所述存储单元信号连接，所述控制单元的输出端与所述通信协议接口信号连接，所述控制单元用于根据预先配置的驱动序列从所述辅助信息数据中选择得到与所述多个通信协议接口中的目标通信协议接口对应的目标辅助信息数据，并将所述目标辅助信息数据发送至所述目标通信协议接口，以驱动所述目标通信协议接口与其他通信协议接口进行通信，解决了传统方法中目前SoC芯片通信协议之间的交互灵活性较差的技术问题，达到了提高IP交互效率的技术效果。

Description

通信协议控制电路和芯片

技术领域

本申请涉及半导体技术领域，具体地，涉及一种通信协议控制电路和芯片。

背景技术

SoC芯片(System on Chip，系统级芯片)的集成度越来越高，芯片内部各IP(Internet Protocol，网际互连协议，以下简称通信协议)的协同工作及稳定性也随之变高。对于SoC芯片中的绝大部份IP从简单的低速IP如UART，I2C，SPI到高速IP，例如DDR，PCIE等，都是通过在该IP内部定义一定数量的寄存器，然后由软件来配置编程这类寄存器从而达到控制该IP进入不同工作模式或状态，最终生成预期的数字信号，从而来满足IP协议传输的要求。

但是一旦流片完成后其对应的IP种类也被固定，因此目前SoC芯片通信协议之间的交互灵活性较差。

发明内容

为解决上述技术问题，本申请实施例中提供了一种通信协议控制电路和芯片。

本申请实施例的第一个方面，提供了一种通信协议控制电路，包括：

存储单元，用于存储通信协议的辅助信息数据；

多个通信协议接口；

控制单元，控制单元的输入端与存储单元信号连接，控制单元的输出端与通信协议接口信号连接，控制单元用于根据预先配置的驱动序列从辅助信息数据中选择得到与多个通信协议接口中的目标通信协议接口对应的目标辅助信息数据，并将目标辅助信息数据发送至目标通信协议接口，以驱动目标通信协议接口与其他通信协议接口进行通信。

在本申请一个可选实施例中，该控制单元包括：

信号选通组件，信号选通组件的输入端与存储单元信号连接，信号选通组件的输出端与多个通信协议接口信号连接；

控制组件，与信号选通组件的控制端信号连接，控制组件用于控制信号选通组件打开目标辅助信息数据对应的数据通路，将目标辅助信息数据发送至目标通信协议接口，以驱动目标通信协议接口与其他通信协议接口进行通信。

在本申请一个可选实施例中，该信号选通组件中的数据通路与多个通信协议接口一一对应。

在本申请一个可选实施例中，该控制单元还包括：

第一信号转换组件，第一信号转换组件的输入端与信号选通组件的输出端，第一信号转换组件的输出端分别与多个通信协议接口信号连接，第一信号转换组件的控制端与控制组件信号连接，第一信号转换组件用于根据控制组件发送的信号转换控制信号将目标辅助信息数据转换为与目标通信协议接口对应的数据格式。

在本申请一个可选实施例中，该通信协议控制电路，还包括：

第二信号转换组件，第二信号转换组件的输入端与存储单元的输出端信号连接，第二信号转换组件的输出端分别与多个通信协议接口信号连接，第二信号转换组件的控制端与控制单元信号连接，第二信号转换组件用于将辅助信息数据转换为串行数据流。

在本申请一个可选实施例中，该第二信号转换组件包括：

寄存器本体；

基于直接存储器访问的信号发生器，设置于所示寄存器本体，信号发生器的输入端与存储单元的输出端信号连接，信号发生器的输出端分别与多个通信协议接口信号连接，信号发生器的控制端与控制单元信号连接，信号发生器用于将辅助信息数据转换为串行数据流。

在本申请一个可选实施例中，该存储单元中包括多个存储器件。

在本申请一个可选实施例中，该存储器件为随机存取存储器、双倍速率同步动态随机存储器、寄存器中的至少一种。

在本申请一个可选实施例中，该通信协议控制电路，还包括：

存储器选择器，存储器选择器的输入端分别与多个存储器件信号连接，存储器选择器的输出端分别与多个通信协议接口信号连接，存储器选择器的控制端与控制单元信号连接，存储器选择器用于从多个存储器件中选择产生目标辅助信息数据的目标存储器件。

在本申请一个可选实施例中，该存储器选择器为高速总线。

本申请实施例的第二个方面，提供了一种芯片，包括：

基板；

如上任一项的通信协议控制电路，通信协议控制电路设置于基板。

上述通信协议控制电路包括存储单元、通信协议接口和控制单元。存储单元存储有各通信协议接口进行通信协议的辅助信息数据，控制单元只需要根据预先配置的驱动序列从存储单元中存储的辅助信息数据中选择得到与多个通信协议接口中的目标通信协议接口对应的目标辅助信息数据，并将目标辅助信息数据发送至目标通信协议接口。第一方面，目标通信协议接口将该目标辅助信息数据作为驱动信号便可实现与其他通信协议接口进行通信，无需必须等待其他通信协议接口产生该驱动信号后才能进行正常的交互，从而解决了传统方法中目前SoC芯片通信协议之间的交互灵活性较差的技术问题，达到了提高IP交互效率的技术效果；

第二方面，存储单元具有可编辑性，因此其存储的各辅助信息数据也可以随时进行编辑或者更新，灵活性更高，可以进一步提高IP交互的灵活性与适配性。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有SoC芯片内部IP交互示意图；

图2为本申请一个实施例提供的通信协议控制电路结构示意图；

图3为本申请一个实施例提供的通信协议控制电路结构示意图；

图4为本申请一个实施例提供的通信协议控制电路结构示意图；

图5为本申请一个实施例提供的通信协议控制电路结构示意图；

图6为本申请一个实施例提供的通信协议控制电路结构示意图；

图7为本申请一个实施例提供的芯片电路结构示意图；

图中：

10、通信协议控制电路；100、存储单元；200、通信协议接口；300、控制单元；310、信号选通组件；320、控制组件；330、第一信号转换组件；340、第二信号转换组件；341、寄存器本体；342、信号发生器；400、存储器选择器；20、芯片。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请的芯片控制电路、系统和芯片进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

以下对本申请实施例提供的通信协议控制电路所涉及的相关应用场景及应用对象作简要阐述：

对于SoC芯片中的绝大部份IP(从简单低速IP如UART，I2C，SPI到高速DDR，PCIE等)，都是通过在该IP内部定义一定数量的寄存器，然后通过对寄存器的读写来实现数据的传输。1个IP(Internet Protocol，网际互连协议，以下简称通信协议)至少对应一个寄存器，1个寄存器一般由32个比特位构成，将单个寄存器拆分之后，又可以分为多个域(field)，不同的域往往代表着某一项独立的功能，单个的域可能有多个比特位构成，也可能由单一比特位构成，这取决于该域的功能模式可配置的数量。例如一个域包含8个比特位，那么该寄存器对应包含4个域，分别用于执行4种不同的功能。

SoC芯片内部各个IP之间也会存在大量相互作用，例如请参见图1，IPa的输出用于控制IPb、IPc、IPd与IPe，而这些IP的先后顺序或者驱动关系在开发期间有可能无法准确确定，一般只能通过芯片测试出最优的一种或几种。但是一旦芯片经过流片，该寄存器内部的IP范围也就固定了，后期无法再进行更新。同时一旦流片后，其SoC芯片内部的IP种类被固定，SoC芯片只能通过IPa的输出信号或者协议作为IPb的驱动信号，即只有IPa对应的寄存器正常工作时其他IP才有可能正常工作。因此，目前SoC芯片内部的通信协议灵活性较差。

请参见图2，本申请实施例提供了一种通信协议控制电路10，包括存储单元100、通信协议接口200和控制单元300。

该存储单元100用于存储通信协议的辅助信息数据，该辅助信息数据可以为通信协议接口200的IP信息数据，也可以为通信协议接口200的驱动信号的信息数据，本申请实施例不作具体限定，只要是用于辅助通信协议接口200进行相互通信的信息数据均可，在此不再穷举，可根据实际情况由开发人员等实时配置。该存储单元100可以为各种类型的存储器、寄存器等，该存储单元100可以为SoC芯片内部现有的存储器件，也可以为在SoC芯片现有基础上额外配置的新的存储器件等均可，本申请实施例不作具体限定。

该通信协议接口200的数量为多个，分别用于进行不同IP数据交互。与传统的IP交互不同的是，本申请实施例中的各通信协议接口200可以相互连接也可以不连接。本申请实施例中的各通信协议接口200的输入端与控制单元300信号连接，通过控制单元300发送的辅助信息数据来辅助各通信协议接口200完成之间的IP交互，而无需传统方法中必须一个通信协议接口200正常工作并输出对应的信号后，才能基于该输出信号来驱动第二个通信协议接口200进行工作。当然，本申请实施例中的通信协议接口200不限于只与内部的其他通信协议接口200进行IP交互，还可以与其他外接通信设备进行IP交互，以提高芯片之间交互的灵活性。

该控制单元300的输入端与存储单元100信号连接，控制单元300的输出端与通信协议接口200信号连接，控制单元300用于根据预先配置的驱动序列从辅助信息数据中选择得到与多个通信协议接口200中的目标通信协议接口200对应的目标辅助信息数据，并将目标辅助信息数据发送至目标通信协议接口200，以驱动目标通信协议接口200与其他通信协议接口200进行通信。驱动序列是指各通信协议接口200之间的交互顺序，可以通过交互次序进行表征，例如IPa的输出信号驱动IPb，也可以使用交互时间进行表征，例如2点20分30秒驱动IPa进行工作，例如2点20分50秒驱动IPb进行工作。若目标通信协议接口200为IPb接口，那么对应的目标辅助信息数据即为IPa的输出信号，工作人员将各通信协议接口200的输出信号作为辅助信息数据存储于存储单元100中，并根据各通信协议接口200之间的交互关系对其进行配置，例如将IPa的输出信号配置为IPb接口的辅助信息数据。后续需要对目标通信协议接口IPb进行驱动时，只需要基于该从存储单元100中读取对应的目标辅助信息即可，无需与IPa进行交互以获取其输出信号。

本申请实施例提供了一种通信协议控制电路10，包括存储单元100、通信协议接口200和控制单元300。存储单元100存储有各通信协议接口200进行通信协议的辅助信息数据，控制单元300只需要根据预先配置的驱动序列从存储单元100中存储的辅助信息数据中选择得到与多个通信协议接口200中的目标通信协议接口200对应的目标辅助信息数据，并将目标辅助信息数据发送至目标通信协议接口200。第一方面，目标通信协议接口200将该目标辅助信息数据作为驱动信号便可实现与其他通信协议接口200进行通信，无需必须等待其他通信协议接口200产生该驱动信号后才能进行正常的交互，从而解决了传统方法中目前SoC芯片通信协议之间的交互灵活性较差的技术问题，达到了提高IP交互效率的技术效果；

第二方面，存储单元100具有可编辑性，因此其存储的各辅助信息数据也可以随时进行编辑或者更新，灵活性更高，可以进一步提高IP交互的灵活性与适配性。

请参见图3，在本申请一个可选实施例中，该控制单元300包括：信号选通组件310和控制组件320。

该信号选通组件310的输入端与存储单元100信号连接，信号选通组件310的输出端与多个通信协议接口200信号连接，该信号选通组件310的控制端与控制组件320信号连接。该信号选通组件310可以为信号选通电路、信号选通单片机或者PLC芯片等均可，本实施例不作具体限定，只要可以实现从多组数据中选择出目标辅助信息数据并发送至对应的目标通信协议接口200的功能即可。

该控制组件320与信号选通组件310的控制端信号连接，控制组件320用于控制信号选通组件310打开目标辅助信息数据对应的数据通路，将目标辅助信息数据发送至目标通信协议接口200，以驱动目标通信协议接口200与其他通信协议接口200进行通信。该控制单元300可以为SoC芯片中的处理器，也可以为额外配置的控制器件，只需要可以实现控制信号选通组件310打开目标辅助信息数据对应的数据通路，以将目标辅助信息数据发送至目标通信协议接口200的功能即可。

本申请实施例控制单元300包括信号选通组件310和控制组件320，第一方面，基于控制组件320来控制信号选通组件310选择性通过目标辅助信息数据，无需将过多的数据选择性能配置于控制组件320而浪费控制组件320的计算资源，在一定程度上可以提高控制组件320的运行效率，进一步提高本申请实施例通信协议控制电路10的工作效率；第二方面，数据处理要求越高对应控制组件320的计算资源要求更大，对应成本越高，本申请实施例将控制组件320庞杂的数据选择功能转嫁于成本较低的信号选通组件310，可以大大降低本申请实施例通信协议控制电路10的成本。

在本申请一个可选实施例中，信号选通组件310中的数据通路与多个通信协议接口200一一对应。也就是一个通信协议接口200在信号选通组件310中对应一条数据通路，基于该独立的数据通路传输对应的辅助信息数据，使得各通信协议接口200对应的辅助信息数据相互独立，互不影响，从而保证各辅助信息数据保真性，进一步提高本申请实施例通信协议控制电路10的可靠性。

请参见图4，在本申请一个可选实施例中，该控制单元300还包括：第一信号转换组件330与第二信号转换组件340。

该第一信号转换组件330的输入端与信号选通组件310的输出端，第一信号转换组件330的输出端分别与多个通信协议接口200信号连接，第一信号转换组件330的控制端与控制组件320信号连接，第一信号转换组件330用于根据控制组件320发送的信号转换控制信号将目标辅助信息数据转换为与目标通信协议接口200对应的数据格式，以方便目标通信协议接口200可以直接使用该目标辅助信息数据，而无需进行处理，大大提高了目标通信协议接口200与其他通信协议接口200之间IP交互的效率。

该第二信号转换组件340的输入端与存储单元100的输出端信号连接，第二信号转换组件340的输出端分别与多个通信协议接口200信号连接，第二信号转换组件340的控制端与控制单元300信号连接，第二信号转换组件340用于将读取的辅助信息数据转换为串行数据流，以方便后续的控制单元300中的信号选通组件310从串行数据流中快速的选择出目标辅助信息数据。该第二信号转换组件340可以为数据转换器或者信号发生器等，本申请实施例不作具体限定，只需要可以实现将读取的辅助信息数据转换为串行数据的功能即可。需要解释的是，串行数据与并行数据相对，串行数据是指传输过程中各数据位按顺序进行传输的数据，就是将数据一位一位地依次传输，每一位数据占据一个固定的时间长度，并行数据则是各数据位同时传送的数据，本申请实施例将辅助信息数据转换为串行数据流可以大大提高从辅助信息数据中选择目标辅助信息数据的效率与精准性。

请参见图5，在本申请一个可选实施例中，第二信号转换组件340包括：寄存器本体341与信号发生器342。

寄存器本体341是指用于为信号发生器342提供基体的设备，该寄存器本体341可以为通用寄存器、控制寄存器、段寄存器等任意类型的寄存器，只需要可以实现为信号发生器342提供基体，以及进行数据的缓存功能即可，本申请实施例不作具体限定。

基于直接存储器访问的信号发生器342，设置于所示寄存器本体341，信号发生器342的输入端与存储单元100的输出端信号连接，信号发生器342的输出端分别与多个通信协议接口200信号连接，信号发生器342的控制端与控制单元300信号连接，信号发生器342用于将辅助信息数据转换为串行数据流。

本申请实施例中的信号发生器342是基于直接存储器访问(Direct MemoryAccess，简称DMA)传输的，该信号发生器342可作为一个公共控制端读取任何映射到或者写入系统访存空间，也就是上述存储单元100中的各辅助信息数据，然后将该辅助信息数据以一比特或若干个比特为单位转换成串行的单比特数据流，以方便后续的信号选通组件310对当前数据进行选择，可以大大提高目标数据选择的效率，进而提高本申请实施例通信协议控制电路10的数据处理效率。

直接存储器访问可以允许不同速度的硬件装置来进行数据交互，而不需要依赖于中央处理器中的大量中断负载，从而避免了中央处理器把所有数据从来源复制到暂存器，然后把它们再次写回到新的地方而影响中央处理器的其他工作进程。因此，本申请实施例通过设置直接存储器访问的信号发生器342在实现数据转换的同时可以避免该种情况的发生，从而提高通信协议控制电路10的工作效率。

请继续参见图6，在本申请一个可选实施例中，存储单元100中包括多个存储器件。

通过不同的存储器件存储不同类型的辅助信息数据，以方便控制单元300从存储单元100中直接根据数据类型读取对应的数据，大大节省了数据选择性读取的时间，进而提高本申请实施例通信协议控制电路10的数据处理效率与工作效率。同时，将不同类型的数据配置于不同的存储器件，控制单元300在性能允许的前提下，可以同时对若干个存储器件中的各类型辅助信息数据进行数据读取，大大提高了数据读取的效率，进一步提高通信协议控制电路10的工作效率。

在申请一个可选实施例中，存储器件为随机存取存储器(Random Access Memory，简称RAM)、寄存器(Register，简称REG)、双倍速率同步动态随机存储器(Double DataRate，简称DDR)中的至少一种。其中，RAM与REG可以满足不同类型内存数据的存储，而DDR为外部可编辑的存储器，因此，本申请实施例可以从内存与外存多个维度对各通信协议接口200不同类型的辅助信息数据进行存储与更新，大大扩宽了通信协议接口200的辅助信息数据存储与更新的途径，以及提高其数据更新的便捷性与灵活性，进一步提高本申请实施例通信协议控制电路10的兼容性与灵活性。

请继续参见图6，在本申请一个可选实施例中，该通信协议控制电路10还包括：存储器选择器400。

该存储器选择器400的输入端分别与多个存储器件信号连接，存储器选择器400的输出端分别与多个通信协议接口200信号连接，存储器选择器400的控制端与控制单元300信号连接，存储器选择器400用于从多个存储器件中选择产生目标辅助信息数据的目标存储器件。

例如针对高速数据传输的IP接口数据，则将对应的辅助信息数据存储于DDR，将低速数据传输的IP接口数据的辅助信息数据存储于RAM或REG，以此类推，在此不再穷举。本申请实施例通过设置有存储器选择器400，可以控制信号选通组件310选择性的对各存储器件进行访问，大大减少辅助信息数据的样本数量，进而提高信对于目标辅助信息数据的读取效率，进一步提高本申请实施例通信协议控制电路10的工作效率。

在本申请一个可选实施例中，存储器选择器400为高速总线。一般芯片中均配置有高速总线(Bus fabric)，本申请实施例直接将现有芯片中的高速总线配置为存储器选择器400，直接通过该高速总线对各存储器件进行选择，无需额外配置其他存储器选择器400，在保障通信协议控制电路10对应存储器选择功能的前提下大大降低了该通信协议控制电路10的成本。

在本申请一个可选实施例中，上述控制单元300可以为双向处理单元，例如在进行驱动序列的预先配置阶段，控制单元300读取各通信协议接口200的驱动信息数据，也就是读取对应的辅助信息数据，并将该辅助信息数据反向存储于存储单元100，以方便后续进入工作阶段可以直接读取。

在本申请一个可选实施例中，若通信协议接口200有更新，控制单元300则根据更新的通信协议接口200的接口标识从管理终端直接获取该更新的通信协议接口200对应的辅助信息数据，并将该辅助信息数据存储于存储单元100，以供后续进行实时获取。

请参见图7，本申请另一个实施例提供了一种芯片20，包括：基板(图7中未示出)与通信协议控制电路10。

该基板用于为通信协议控制电路10提供一载体，该基板可以为PBGA(PlasticBGA)基板、CBGA(CeramicBGA)基板、FCBGA(FilpChipBGA)基板、TBGA(TapeBGA)基板等任意类型的基板，本申请实施例不作具体限定。

该通信协议控制电路10设置于基板，该通信协议控制电路10的有益效果已经在上述实施例中详细阐述，在此不再赘述。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种通信协议控制电路，其特征在于，包括：

存储单元，用于存储通信协议的辅助信息数据；

多个通信协议接口；

控制单元，所述控制单元的输入端与所述存储单元信号连接，所述控制单元的输出端与所述通信协议接口信号连接，所述控制单元用于根据预先配置的驱动序列从所述辅助信息数据中选择得到与所述多个通信协议接口中的目标通信协议接口对应的目标辅助信息数据，并将所述目标辅助信息数据发送至所述目标通信协议接口，以驱动所述目标通信协议接口与其他通信协议接口进行通信；其中，所述控制单元包括：

信号选通组件，所述信号选通组件的输入端与所述存储单元信号连接，所述信号选通组件的输出端与所述多个通信协议接口信号连接；

控制组件，与所述信号选通组件的控制端信号连接，所述控制组件用于控制所述信号选通组件打开所述目标辅助信息数据对应的数据通路，将所述目标辅助信息数据发送至所述目标通信协议接口，以驱动所述目标通信协议接口与其他通信协议接口进行通信。

2.根据权利要求1所述的通信协议控制电路，其特征在于，所述信号选通组件中的数据通路与所述多个通信协议接口一一对应。

3.根据权利要求1所述的通信协议控制电路，其特征在于，所述控制单元还包括：

第一信号转换组件，所述第一信号转换组件的输入端与所述信号选通组件的输出端，所述第一信号转换组件的输出端分别与所述多个通信协议接口信号连接，所述第一信号转换组件的控制端与所述控制组件信号连接，所述第一信号转换组件用于根据所述控制组件发送的信号转换控制信号将所述目标辅助信息数据转换为与所述目标通信协议接口对应的数据格式。

4.根据权利要求1所述的通信协议控制电路，其特征在于，还包括：

第二信号转换组件，所述第二信号转换组件的输入端与所述存储单元的输出端信号连接，所述第二信号转换组件的输出端分别与所述多个通信协议接口信号连接，所述第二信号转换组件的控制端与所述控制单元信号连接，所述第二信号转换组件用于将辅助信息数据转换为串行数据流。

5.根据权利要求4所述的通信协议控制电路，其特征在于，所述第二信号转换组件包括：

寄存器本体；

基于直接存储器访问的信号发生器，设置于所示寄存器本体，所述信号发生器的输入端与所述存储单元的输出端信号连接，所述信号发生器的输出端分别与所述多个通信协议接口信号连接，所述信号发生器的控制端与所述控制单元信号连接，所述信号发生器用于将辅助信息数据转换为串行数据流。

6.根据权利要求1所述的通信协议控制电路，其特征在于，所述存储单元中包括多个存储器件。

7.根据权利要求6所述的通信协议控制电路，其特征在于，所述存储器件为随机存取存储器、双倍速率同步动态随机存储器、寄存器中的至少一种。

8.根据权利要求6所述的通信协议控制电路，其特征在于，还包括：

存储器选择器，所述存储器选择器的输入端分别与所述多个存储器件信号连接，所述存储器选择器的输出端分别与所述多个通信协议接口信号连接，所述存储器选择器的控制端与所述控制单元信号连接，所述存储器选择器用于从多个所述存储器件中选择产生所述目标辅助信息数据的目标存储器件。

9.根据权利要求7所述的通信协议控制电路，其特征在于，所述存储器选择器为高速总线。

10.一种芯片，其特征在于，包括：

基板；

如权利要求1-9任一项所述的通信协议控制电路，所述通信协议控制电路设置于所述基板。