CN103176120A - 信号模拟装置、信号录制与模拟测试方法 - Google Patents
信号模拟装置、信号录制与模拟测试方法 Download PDFInfo
- Publication number
- CN103176120A CN103176120A CN2011104480235A CN201110448023A CN103176120A CN 103176120 A CN103176120 A CN 103176120A CN 2011104480235 A CN2011104480235 A CN 2011104480235A CN 201110448023 A CN201110448023 A CN 201110448023A CN 103176120 A CN103176120 A CN 103176120A
- Authority
- CN
- China
- Prior art keywords
- signal
- test
- measured
- clock pulse
- test signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种信号模拟装置、信号录制与模拟测试方法,用以撷取测试主机所发出的测试信号,并向待测装置发出相应的测试信号。信号模拟装置包括:输入界面、计时器、处理单元与信号撷取单元。信号撷取单元电性连接于输入界面、计时器与处理单元,信号撷取单元通过输入界面录制测试信号。当信号模拟装置切换为录制状态时,信号模拟装置会通过输入界面电性连接于测试主机并接收测试信号。计时器根据测试信号调整为相应的时脉周期。处理单元用以设定计时器的时脉周期。
Description
技术领域
本发明涉及一种电子模拟装置、录制与测试方法,特别涉及一种信号模拟装置、信号录制与模拟的测试方法。
背景技术
随着微机电技术的快速发展,使得测试主机也可以连接各种不同种类的待测装置。为能确保测试主机与待测装置可以正确通讯,因此开发人员需要熟悉待测装置上所使用的积体整合电路(简称IC)的运作。一般而言,每一个IC都会有其规格书(Spec.),在规格书中会记载该IC的运作时脉、触发波形或运作波形等信息。所以开发人员必须熟读每一个IC的规格书方能进行IC的开发或除错。
此外,在对IC进行测试时需要用到微控制器(micro control unit,MCU)发出控制的指令与波形。而IC的运作频率与接脚数量会受到MCU的种类所决定。这对于开发人员也是另一项的负担。再者,将MCU连接于IC时需要逐一的连接相应的脚位,这对于生产线而言,这样的连接需要耗费许多时间。因此会拖累整体的测试效率。
发明内容
本发明的目的在于提供一种信号模拟装置,其是用以撷取测试主机所发出的测试信号,并且向待测装置发出相应的测试信号。
本发明提出一种信号模拟装置,包括输入界面、计时器、处理单元、储存单元与信号撷取单元。输入界面电性连接于测试主机,输入界面用以接收测试信号。计时器根据测试信号调整为相应的时脉周期。处理单元用以设定计时器的时脉周期。信号撷取单元电性连接于输入界面、计时器与处理单元,信号撷取单元通过输入界面录制测试信号。
本发明还提出一种信号录制方法,其包括以下步骤:调整信号模拟装置的时脉周期;将信号模拟装置连接于测试主机,用以接收测试信号;信号撷取单元根据时脉周期录制测试信号,并将测试信号记录于储存单元。
除了上述的信号录制方法外,本发明还提出一种信号模拟测试方法,用以向待测装置进行相应的测试。信号模拟测试方法包括:将信号模拟装置连接于待测装置。选择相应待测装置的时脉周期。处理单元根据时脉周期将以分割的测试信号依序的发送给待测装置。
本发明在测试主机与周边装置之间还设置一信号模拟装置,信号模拟装置将传输于其中的测试信号进行录制。信号模拟装置完成测试信号的录制后,使用者可以将信号模拟装置连接至其他的待测设备。使用者通过信号模拟装置向待测设备发出所录制的测试信号。如此一来,在进行信号测试的过程中,使用者就不需要连接测试主机也可以进行测试的处理。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1A为本发明的架构示意图;
图1B为本发明的信号模拟装置的架构示意图;
图2为本发明的时脉周期与测试信号比对示意图;
图3为本发明的运作流程示意图。
其中,附图标记
测试主机100
测试信号110
信号模拟装置200
输入界面210
计时器220
处理单元230
信号撷取单元240
储存单元250
输出界面260
切换开关270
待测装置300
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述:
本发明所述的测试主机100可以应用在个人计算机(personal computer)、笔记型计算机(notebook)、服务器(server)或其他具有运算能力的电子装置。请参考图1A所示,其为本发明的架构示意图。本发明的信号录制与测试系统包括测试主机100、待测装置300与信号模拟装置200。信号模拟装置200可以连接于测试主机100或待测装置300。信号模拟装置200也可以同时的连接于测试主机100与待测装置300之间。待测装置300可以是但不限定为发光二极管(light-emitting diode,LED)、蜂鸣器(Beep)、从属式IC(Slave IC)、串行式IC(Serial IC)或其他单向传输的装置。
请参考图1B所示,其为本发明的信号模拟装置200的架构示意图。在本发明的信号模拟装置200包括输入界面210、计时器220、处理单元230、信号撷取单元240、储存单元250与输出界面260。输入界面210电性连接于测试主机100。信号撷取单元240电性连接于输入界面210、计时器220、处理单元230、储存单元250、输出界面260与切换开关270。输出界面260电性连接于待测装置200。输出界面260的数量可以根据待测设备的数量所决定。在图1B中会简单表示,所以仅以一个输出界面260作为表示,但并非仅局限于此。
输入界面210用以接收来自于测试主机100的测试信号110,并将测试信号110传递至信号撷取单元240与处理单元230。信号撷取单元240可以通过场域可程序化闸阵列(Field-Programmable Gate Array,FPGA)或复杂可程序逻辑装置(complex programmable logic device,CPLD)所实现。输入界面210与输出界面260的种类可以根据测试主机100与待测设备所连接端口的种类所决定。
处理单元230根据测试信号110,通过计时器220调整为相应的时脉周期。当信号撷取单元240开始收到测试信号110时,信号撷取单元240可以配合计时器220的时脉周期,对测试信号110开始分时的切割。信号撷取单元240再将切割后的信号依序的纪录到储存单元250,请参考图2所示。由于时脉周期的周期比测试信号110的周期来的短,所以在每一时脉周期中可以记录测试信号110的波形变化。处理单元230会将每一个时脉周期中测试信号110的波形依序的纪录至储存单元250。
信号撷取单元240随后会将测试信号110传送至输出界面260,并通过输出界面260将测试信号110传送至待测装置300。并在完成每一次测试信号110的接收后,处理单元230会指派一组编号给这次所录制的测试信号110,藉以提供开发人员于测试时方便调用。
在完成测试信号110的录制后,开发人员可以将信号模拟装置200连接于相同种类的其他测试装置。本发明为能区分录制与测试两种不同的状态,因此可以通过切换开关270(DIP Switch)进行切换。切换开关270可以是但不限定为硬件所实现,也可以通过软件/固件的方式实现。举例来说,本领域技术人员可以利用指拨开关作为切换开关270。在本发明中为能清楚说明录制测试信号110的期间,因此将其定义为录制状态。而信号模拟装置200对待测装置300的测试期间则定义为测试状态。当切换开关270于录制状态时,信号模拟装置200可以将所输入的测试信号110进行录制。若换开关于测试状态时,信号模拟装置200可以对待测装置300进行测试。
为清楚说明录制与测试的整体流程,还请参考图3所示,其为本发明的运作流程示意图。本发明的运作方式包括以下步骤:
步骤S310:将信号模拟装置连接于测试主机或待测装置之间;
步骤S320:判断信号模拟装置是为录制状态或测试状态;
步骤S331:若信号模拟装置于录制状态,处理单元调整计时器的时脉周期;
步骤S332:信号撷取单元根据时脉周期分别录制测试主机所发出的测试信号;
步骤S341:若信号模拟装置于测试状态时,处理单元根据所连接的待测装置调整计时器的时脉周期;
步骤S342:处理单元从储存单元选择相应的测试信号;以及
步骤S343:处理单元根据时脉周期将以分割的测试信号依序的发送给待测装置。
在录制状态时,至少将信号模拟装置200连接于测试主机100。而测试的状态时,将信号模拟装置200连接于待测装置300。接着,信号模拟装置200根据切换开关270的状态判断是否执行录制状态或测试状态。信号模拟装置200的录制处理可以参考前文所述,所以不对此重复叙述。
若是信号模拟装置200是处于测试状态,则处理单元230根据所连接的待测装置200调整计时器220的时脉周期。在前文中对于不同的待测装置200会以不同的时脉周期录制测试信号110。因此为能对相同种类的待测设备进行测试,所以处理单元230会根据待测设备的种类调用相应的时脉周期。在选择时脉周期后,处理单元230会根据选用的时脉周期依序的将已分割的测试信号110逐一从储存单元250中取出。处理单元230将这些测试信号110依序的发送给待测装置200。待测装置200在接收测试信号110后也会输出相同的反应。因此开发人员不需要从新学习待测设备的指令,可以直接调用现有的测试信号110进而得到相同的结果。
本发明在测试主机100与周边装置之间还设置一信号模拟装置200,信号模拟装置200将传输于其中的测试信号110进行录制。信号模拟装置200完成测试信号110的录制后,使用者可以将信号模拟装置200连接至其他的待测设备。使用者通过信号模拟装置200向待测设备发出所录制的测试信号110。如此一来,在进行信号测试的过程中,使用者就不需要连接测试主机100也可以进行测试的处理。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (6)
1.一种信号模拟装置,其用以撷取一测试主机所发出的一测试信号,并且向一待测装置发出相应的该测试信号,其特征在于,该信号模拟装置包括:
一输入界面,电性连接于该测试主机,该输入界面用以接收该测试信号;
一计时器,其根据该测试信号调整为相应的一时脉周期;
一处理单元,用以设定该计时器的该时脉周期;
一信号撷取单元,其电性连接于该输入界面、该计时器与该处理单元,该信号撷取单元通过输入界面录制该测试信号;以及
一储存单元,其用以储存该信号撷取单元所录制的该测试信号的一信号波形。
2.根据权利要求1所述的信号模拟装置,其特征在于,还包括一输出界面,该处理单元根据该待测装置的种类选择相应的该测试信号,并通过该输出界面传送给该待测装置。
3.一种信号录制方法,其用以撷取一测试主机所发出的一测试信号,其特征在于,该信号录制方法包括:
调整一信号模拟装置的一时脉周期;
将该信号模拟装置连接于该测试主机,用以接收该测试信号;以及
该信号撷取单元根据该时脉周期录制该测试信号,并将该测试信号记录于一储存单元。
4.根据权利要求3所述的信号录制方法,其特征在于,在调整该时脉周期前还包括:将该信号模拟装置切换为录制状态。
5.一种应用权利要求3的模拟测试方法,用以向一待测装置发出相应的该测试信号,其特征在于,该模拟的测试方法包括以下步骤:
将该信号模拟装置连接于该待测装置;
选择相应该待测装置的该时脉周期;以及
该处理单元根据该时脉周期将以分割的该测试信号依序的发送给该待测装置。
6.根据权利要求5所述的模拟测试方法,其特征在于,在连接该待测装置后还包括:将该信号模拟装置切换为测试状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104480235A CN103176120A (zh) | 2011-12-22 | 2011-12-22 | 信号模拟装置、信号录制与模拟测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104480235A CN103176120A (zh) | 2011-12-22 | 2011-12-22 | 信号模拟装置、信号录制与模拟测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103176120A true CN103176120A (zh) | 2013-06-26 |
Family
ID=48636107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011104480235A Pending CN103176120A (zh) | 2011-12-22 | 2011-12-22 | 信号模拟装置、信号录制与模拟测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103176120A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104764942A (zh) * | 2014-01-02 | 2015-07-08 | 致茂电子股份有限公司 | 自动测试设备及其控制方法 |
CN106682300A (zh) * | 2016-12-22 | 2017-05-17 | 中国西电电气股份有限公司 | 一种数字信号发生装置及其方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020049945A1 (en) * | 2000-09-28 | 2002-04-25 | Ando Electric Co., Ltd | IC test system and storage medium for the same |
CN1768275A (zh) * | 2003-03-31 | 2006-05-03 | 爱德万测试株式会社 | 测试摸拟装置、测试模组模拟装置以及记录此程式的记录媒体 |
US20060174173A1 (en) * | 2005-02-01 | 2006-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Built-in Test Circuit for an Integrated Circuit Device |
JP2008084370A (ja) * | 2006-09-26 | 2008-04-10 | Fujitsu Ltd | メモリ試験装置およびメモリ試験方法 |
CN101233420A (zh) * | 2005-07-29 | 2008-07-30 | 株式会社爱德万测试 | 定时发生器及半导体试验装置 |
CN101592707A (zh) * | 2009-07-08 | 2009-12-02 | 天津渤海易安泰电子半导体测试有限公司 | 模拟数字混合信号芯片测试卡 |
CN101620241A (zh) * | 2008-07-01 | 2010-01-06 | 鸿富锦精密工业(深圳)有限公司 | 信号解码系统及其解码方法 |
CN101710168A (zh) * | 2009-12-02 | 2010-05-19 | 杭州国芯科技股份有限公司 | 一种视频SoC芯片的系统级测试方法及其装置 |
CN102081141A (zh) * | 2010-11-30 | 2011-06-01 | 哈尔滨工业大学 | 一种分时测试的soc测试调度方法 |
CN102183726A (zh) * | 2011-03-16 | 2011-09-14 | 建荣集成电路科技(珠海)有限公司 | 一种基于fpga的集成电路芯片测试系统与方法 |
-
2011
- 2011-12-22 CN CN2011104480235A patent/CN103176120A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020049945A1 (en) * | 2000-09-28 | 2002-04-25 | Ando Electric Co., Ltd | IC test system and storage medium for the same |
CN1768275A (zh) * | 2003-03-31 | 2006-05-03 | 爱德万测试株式会社 | 测试摸拟装置、测试模组模拟装置以及记录此程式的记录媒体 |
US20060174173A1 (en) * | 2005-02-01 | 2006-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Built-in Test Circuit for an Integrated Circuit Device |
CN101233420A (zh) * | 2005-07-29 | 2008-07-30 | 株式会社爱德万测试 | 定时发生器及半导体试验装置 |
JP2008084370A (ja) * | 2006-09-26 | 2008-04-10 | Fujitsu Ltd | メモリ試験装置およびメモリ試験方法 |
CN101620241A (zh) * | 2008-07-01 | 2010-01-06 | 鸿富锦精密工业(深圳)有限公司 | 信号解码系统及其解码方法 |
CN101592707A (zh) * | 2009-07-08 | 2009-12-02 | 天津渤海易安泰电子半导体测试有限公司 | 模拟数字混合信号芯片测试卡 |
CN101710168A (zh) * | 2009-12-02 | 2010-05-19 | 杭州国芯科技股份有限公司 | 一种视频SoC芯片的系统级测试方法及其装置 |
CN102081141A (zh) * | 2010-11-30 | 2011-06-01 | 哈尔滨工业大学 | 一种分时测试的soc测试调度方法 |
CN102183726A (zh) * | 2011-03-16 | 2011-09-14 | 建荣集成电路科技(珠海)有限公司 | 一种基于fpga的集成电路芯片测试系统与方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104764942A (zh) * | 2014-01-02 | 2015-07-08 | 致茂电子股份有限公司 | 自动测试设备及其控制方法 |
CN104764942B (zh) * | 2014-01-02 | 2018-08-14 | 致茂电子股份有限公司 | 自动测试设备及其控制方法 |
CN106682300A (zh) * | 2016-12-22 | 2017-05-17 | 中国西电电气股份有限公司 | 一种数字信号发生装置及其方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102541707B (zh) | 复用jtag接口的fpga片内逻辑分析仪系统和方法 | |
CN102130951B (zh) | 一种服务器及其可编程逻辑器件的远程升级方法 | |
CN104504187B (zh) | 一种基于串行通信接口的fpga在线验证结构和方法 | |
CN102004219B (zh) | 一种红外焦平面阵列探测器模拟装置及模拟方法 | |
TWI476425B (zh) | 自動測試設備 | |
JP6544772B2 (ja) | スキャンテスト用のテストモード制御信号を生成可能な集積回路 | |
US20110202894A1 (en) | Method and Apparatus for Versatile Controllability and Observability in Prototype System | |
EP3213215B1 (en) | Embedded universal serial bus (usb) debug (eud) for multi-interfaced debugging in electronic systems | |
CN102419417B (zh) | 一种现场可编程逻辑门阵列触发器传播延迟的测试电路 | |
JP2013029515A (ja) | 最適化されたjtagインターフェイス | |
CN108519889B (zh) | 一种基于jtag标准的fpga程序远程升级系统及方法 | |
CN107608846B (zh) | 一种针对fpga内嵌tap接口的调试链路及调试方法 | |
US20130275811A1 (en) | Devices for indicating a physical layer error | |
ATE469359T1 (de) | Verfahren und system für debug und test unter verwendung replizierter logik | |
CN110321292A (zh) | 芯片测试方法、装置、电子设备及计算机可读存储介质 | |
CN1952905A (zh) | 容错计算机系统的搭接式故障注入装置及方法 | |
CN109426594A (zh) | 一种芯片调试装置、方法及计算机可读存储介质 | |
CN103176120A (zh) | 信号模拟装置、信号录制与模拟测试方法 | |
Rosser | Cocotb: a Python-based digital logic verification framework | |
CN103631689A (zh) | 数据采集装置、在线仿真调试系统及方法 | |
CN104866640A (zh) | 一种全fifo电路设计方法及其通用验证平台 | |
CN103165405A (zh) | 一种通过gpib接口实时生成多维变量密码方法 | |
CN105487035B (zh) | Fpga边界扫描系统的验证方法及装置 | |
Beutel et al. | The flocklab testbed architecture | |
CN103472387A (zh) | 一种适用于反熔丝型fpga的通用在线测试系统及测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130626 |