TWI774116B - 用於積體電路的自動檢測電路及方法 - Google Patents

用於積體電路的自動檢測電路及方法 Download PDF

Info

Publication number
TWI774116B
TWI774116B TW109138875A TW109138875A TWI774116B TW I774116 B TWI774116 B TW I774116B TW 109138875 A TW109138875 A TW 109138875A TW 109138875 A TW109138875 A TW 109138875A TW I774116 B TWI774116 B TW I774116B
Authority
TW
Taiwan
Prior art keywords
circuit
detection
virtual
intellectual property
dynamic switching
Prior art date
Application number
TW109138875A
Other languages
English (en)
Other versions
TW202219767A (zh
Inventor
林俊昌
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109138875A priority Critical patent/TWI774116B/zh
Priority to US17/458,845 priority patent/US11474148B2/en
Publication of TW202219767A publication Critical patent/TW202219767A/zh
Application granted granted Critical
Publication of TWI774116B publication Critical patent/TWI774116B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本發明公開一種用於積體電路的自動檢測電路及方法。自動檢測電路適用於系統單晶片。自動檢測電路的控制單元在自動檢測模式下以：控制第一動態切換電路以將主匯流排的控制權切換至虛擬主控電路；控制第二動態切換電路使記憶體介面及矽智財電路連接於虛擬輸入輸出電路；將檢測向量傳送至虛擬主控電路以設定並啟動記憶體介面及矽智財電路；將檢測向量傳送至虛擬輸入輸出電路，以替代外部記憶體及外部設備傳送及接收訊號；及將虛擬主控電路接收的訊號或虛擬輸入輸出電路接收的訊號與預定訊號資料進行比對，以產生檢測結果。

Description

用於積體電路的自動檢測電路及方法
本發明涉及一種用於積體電路的自動檢測電路及方法，特別是涉及一種能夠簡化IC的開發、驗證、量產及測試流程的用於積體電路的自動檢測電路及方法。
在積體電路(Integrated circuit, IC)的系統單晶片(System on chip, SOC)的開發階段，通常需要準備各種IC驗證設備及開發驗證程式。
詳細而言，在SOC的量產檢測階段，除了掃描測試(SCAN)及記憶體內建式自我測試(Memory Built-in self-test, MBIST)之外，亦需要進行功能型樣測試(Functional pattern)。此時，通常需開發各種IC檢測設備及檢測程式，並經由檢測機台進行檢測並比對檢測結果。
然而，隨著SOC的功能及複雜度日益增加，驗證設備及驗證程式的數量及複雜度也隨著增加，使得所需驗證時間越來越長，影響IC開發時程，所需驗證成本也隨著不斷上升。
而在經過IC量產檢測出貨後， 在系統檢測或實際使用階段， 部份IC仍可能出現問題， 此時通常需將IC送回原廠檢測， 一來無法即時偵測並發現所出現問題， 二來同樣需付出不少檢測時間及人力物力成本。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種能夠簡化IC的開發、驗證、量產及測試流程的用於積體電路的自動檢測電路及方法。
為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種用於積體電路的自動檢測電路，係適用於設置在印刷電路板上的系統單晶片中，系統單晶片包括處理器、主匯流排、連接於該主匯流排的多個記憶體介面及多個矽智財電路，以及晶片控制器。用於積體電路的自動檢測電路包括第一動態切換電路、第二動態切換電路、虛擬主控電路、虛擬輸入輸出電路、檢測向量單元及控制單元。第一動態切換電路，連接於該處理器及該主匯流排之間。第二動態切換電路，連接於該些記憶體介面及該些矽智財電路，其中該些記憶體介面分別通過該第二動態切換電路連接於多個外部記憶體，該些矽智財電路通過該第二動態切換電路連接於多個外部設備。虛擬主控電路，連接於該第一動態切換電路，經配置以在運作時替代該處理器以設定該些記憶體介面及該些矽智財電路。虛擬輸入輸出電路，連接於該第二動態切換電路，經配置以在運作時替代該些外部記憶體及該些外部設備傳送訊號，以及接收該些記憶體介面及該些矽智財電路所傳送的訊號。檢測向量單元，經配置以產生用於檢測該系統單晶片所需的多個檢測向量。控制單元，連接於該晶片控制器、該第一動態切換電路、該第二動態切換電路、該虛擬主控電路、該虛擬輸入輸出電路及該檢測向量單元，且經配置以在一自動檢測模式下以：控制該第一動態切換電路以將該主匯流排的控制權由該處理器切換至該虛擬主控電路；控制該第二動態切換電路以切換使該些記憶體介面及該些矽智財電路連接於該虛擬輸入輸出電路；將該些檢測向量傳送至該虛擬主控電路，使該虛擬主控電路依據該些檢測向量設定並啟動該些記憶體介面及該些矽智財電路；將該些檢測向量傳送至該虛擬輸入輸出電路，以控制該虛擬輸入輸出電路替代該些外部記憶體及該些外部設備傳送訊號，以及接收該些記憶體介面及該些矽智財電路所傳送的訊號；及將該虛擬主控電路接收的訊號或該虛擬輸入輸出電路接收的訊號與一預定訊號資料進行比對，以產生檢測結果。
為了解決上述的技術問題，本發明所採用的另外一技術方案是提供一種用於積體電路的自動檢測方法，係適用於設置在一印刷電路板上的一系統單晶片中，該系統單晶片包括一處理器、一主匯流排、連接於該主匯流排的多個記憶體介面及多個矽智財電路，以及一晶片控制器，該用於積體電路的自動檢測方法包括：配置一控制單元進入一自動檢測模式以：控制連接於該處理器及該主匯流排之間的一第一動態切換電路將該主匯流排的控制權由該處理器切換至該虛擬主控電路；控制連接於該些記憶體介面及該些矽智財電路的一第二動態切換電路進行切換以使該些記憶體介面及該些矽智財電路連接於一虛擬輸入輸出電路，其中該些記憶體介面分別通過該第二動態切換電路連接於多個外部記憶體，該些矽智財電路通過該第二動態切換電路連接於多個外部設備，且該虛擬輸入輸出電路連接於該第二動態切換電路及該控制單元； 從一檢測向量單元取得用於檢測該系統單晶片的多個檢測向量，並將該些檢測向量傳送至連接於該第一動態切換電路的一虛擬主控電路，使該虛擬主控電路依據該些檢測向量設定並啟動該些記憶體介面及該些矽智財電路；將該些檢測向量傳送至該虛擬輸入輸出電路，以控制該虛擬輸入輸出電路替代該些外部記憶體及該些外部設備傳送訊號，以及接收該些記憶體介面及該些矽智財電路所傳送的訊號；以及將該虛擬主控電路接收的訊號或該虛擬輸入輸出電路接收的訊號與一預定訊號資料進行比對，以產生該檢測結果。
本發明的其中一有益效果在於，本發明所提供的用於積體電路的自動檢測電路及方法，其能透過結合電路設計方式， 消除上述先前技藝缺點，簡化IC開發、驗證、量產及檢測流程及方法，縮短各階段所需開發時間並降低所需成本， 並可在實際使用階段進行動態自我檢測， 即時偵測並發現所出現問題。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所公開有關“用於積體電路的自動檢測電路及方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
圖1為本發明實施例的用於積體電路的自動檢測電路的功能方塊示意圖。參閱圖1所示，本發明實施例提供一種用於積體電路的自動檢測電路1，係適用於設置在印刷電路板PCB上的系統單晶片SOC中，系統單晶片SOC包括處理器CPU、主匯流排PBUS、連接於主匯流排PBUS的多個記憶體介面MI及多個矽智財電路IP，以及晶片控制器CCON。
用於積體電路的自動檢測電路1包括第一動態切換電路10、第二動態切換電路11、虛擬主控電路12、虛擬輸入輸出電路13、檢測向量單元14及控制單元15。
第一動態切換電路10連接於處理器及該處理器及該主匯流排之間，第二動態切換電路11連接於該些記憶體介面MI及該些矽智財(intellectual property, IP)電路IP，其中該些記憶體介面MI通過第二動態切換電路11分別連接於多個外部記憶體EM，該些矽智財電路IP通過第二動態切換電路11連接於多個外部設備EE或外部電路EC，或者通過外部電路EC連接於外部設備EE。
此外，在部分實施例中，系統單晶片SOC更包括子匯流排SBUS，連接於主匯流排PBUS及一部分矽智財電路IP之間，但本發明不限於此。第一動態切換電路10及第二動態切換電路11可分別包括由控制單元15所控制的多個開關電路。
主匯流排PBUS及子匯流排SBUS可分別為，例如，一般內部匯流排如相容於開放核心傳輸協定(open core protocol, OCP)、進階延伸介面（Advanced eXtensible Interface，AXI）協定等的內部匯流排。
第一動態切換電路10用於將該些記憶體介面MI及該些矽智財電路IP的控制權在處理器CPU及虛擬主控電路12之間切換，而第二動態切換電路11則是將該些矽智財電路IP及該些記憶體介面MI與外部傳輸的訊號引導至虛擬輸入輸出電路13。
需要說明的是，矽智財全稱為智慧財產權核(intellectual property core)，是在積體電路的可重用設計方法學中，指某一方提供的、形式為邏輯單元、晶片設計的可重用模組。矽智財通常已經通過了設計驗證，設計人員以矽智財為基礎進行設計，可以縮短設計所需的周期。
虛擬主控電路12連接於第一動態切換電路10，經配置以在運作時替代處理器CPU來設定該些記憶體介面及該些矽智財電路。
虛擬輸入輸出電路13連接於該第二動態切換電路，經配置以在運作時替代該些外部記憶體EM及該些外部設備傳送訊號，以及接收該些記憶體介面MI及該些矽智財電路IP所傳送的訊號。
檢測向量單元14經配置以產生用於檢測系統單晶片SOC所需的多個檢測向量Ve。該些檢測向量Ve可例如包括多個設定啟動檢測向量及多個輸入輸出檢測向量，其中，該些設定啟動檢測向量係供虛擬主控電路12設定並啟動該些記憶體介面MI及該些矽智財電路IP，該些輸入輸出檢測向量係供虛擬輸入輸出電路13替代該些外部記憶體EM及該些外部設備EE傳送訊號，以及接收該些記憶體介面MI及該些矽智財電路IP所傳送的訊號。
控制單元15連接於晶片控制器CCON、第一動態切換電路10、第二動態切換電路11、虛擬主控電路12、虛擬輸入輸出電路13及檢測向量單元，而控制單元15可依據一引腳配置以進入自動檢測模式。舉例而言，在IC驗證及量產測試階段，可透過引腳配置將IC設定成自動檢測模式，而晶片控制器CCON可依據引腳配置控制控制單元15進入自動檢測模式，或者，在IC實際使用階段，可在此IC所在之系統處在閒置狀態下，經過一預定時間，動態通過晶片控制器CCON將控制單元15切換成自動檢測模式，且在檢測完成後，或檢測受到中斷時，讓晶片控制器CCON回到正常工作模式。控制單元15可例如為中央處理器、微控制器等硬體。
在描述本發明的自動檢測電路1的基本架構後，進一步說明本發明的用於積體電路的自動檢測方法。可進一步參考圖2，其爲本發明實施例的用於積體電路的自動檢測方法的流程圖。如圖所示，用於積體電路的自動檢測方法可包括配置控制單元15進入自動檢測模式以執行下列步驟：
步驟S100：控制第一動態切換電路10將主匯流排PBUS的控制權由處理器CPU切換至虛擬主控電路12。
步驟S101：控制第二動態切換電路11進行切換以使記憶體介面MI及矽智財電路IP連接於虛擬輸入輸出電路13。
步驟S102：從檢測向量單元14取得用於檢測系統單晶片SOC的多個檢測向量Ve，並將該些檢測向量Ve傳送至虛擬主控電路12，使虛擬主控電路12依據該些檢測向量Ve設定並啟動該些記憶體介面MI及該些矽智財電路IP。舉例而言，檢測向量Ve可由檢測向量單元14所儲存，或者，檢測向量單元14可從外部輸入訊號源(例如由使用者提供)取得該些檢測向量Ve。
步驟S103：將該些檢測向量Ve傳送至虛擬輸入輸出電路，以控制虛擬輸入輸出電路13替代該些外部記憶體EM及該些外部設備EE傳送訊號，以及接收該些記憶體介面MI及該些矽智財電路IP所傳送的訊號。
各矽智財電路IP啟動並運作完成後，可進入步驟S104：將虛擬主控電路12接收的訊號或虛擬輸入輸出電路13接收的訊號與預定訊號資料進行比對，以產生檢測結果。
其中，如圖1所示，自動檢測電路1可進一步包括比對暫存器17，用以儲存預定訊號資料。比對暫存器17可例如圖1所示包括於控制單元15中，或者可獨立設置於自動檢測電路1，而由控制單元15進行存取，本發明不限於此。
如圖1所示，在特定實施例中，自動檢測電路1更包括檢測記錄單元16，用於儲存檢測結果。因此，可選的，在步驟S104之後，自動檢測方法可進一步進入步驟S105：配置檢測記錄單元儲存檢測結果。
換言之，各矽智財電路IP啟動並運作完成後，可透過虛擬輸入輸出電路13接收各矽智財電路IP原先預定傳輸至輸入輸出介面(亦即，與外部記憶體EM、外部電路EC或外部設備EE連接的介面)的訊號並進行比對以產生檢測結果，或者，可通過虛擬主控電路12讀取並比對各矽智財電路IP及相關電路的暫存器內容以判斷電路檢測結果是否正常，並將檢測結果(包括錯誤碼)儲存至檢測記錄單元以便後續觀察解讀，並據以實現所需後續動作。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的用於積體電路的自動檢測電路及方法，其能透過結合電路設計方式， 消除上述先前技藝缺點，簡化IC開發、驗證、量產及檢測流程及方法，縮短各階段所需開發時間並降低所需成本， 並可在實際使用階段進行動態自我檢測， 即時偵測並發現所出現問題。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
1:自動檢測電路 10:第一動態切換電路 11:第二動態切換電路 12:虛擬主控電路 13:虛擬輸入輸出電路 14:檢測向量單元 15:控制單元 16:檢測記錄單元 17:比對暫存器 CCON:晶片控制器 CPU:處理器 EC:外部電路 EE:外部設備 EM:外部記憶體 IP:矽智財電路 MI:記憶體介面 PBUS:主匯流排 PCB:印刷電路板 SBUS:子匯流排 SOC:系統單晶片 Ve:檢測向量
圖1為本發明實施例的用於積體電路的自動檢測電路的功能方塊示意圖。
圖2爲本發明實施例的用於積體電路的自動檢測方法的流程圖。
1:自動檢測電路
10:第一動態切換電路
11:第二動態切換電路
12:虛擬主控電路
13:虛擬輸入輸出電路
14:檢測向量單元
15:控制單元
16:檢測記錄單元
17:比對暫存器
CCON:晶片控制器
CPU:處理器
EC:外部電路
EE:外部設備
EM:外部記憶體
IP:矽智財電路
MI:記憶體介面
PBUS:主匯流排
PCB:印刷電路板
SBUS:子匯流排
SOC:系統單晶片
Ve:檢測向量

Claims (10)

  1. 一種用於積體電路的自動檢測電路，係適用於設置在一印刷電路板上的一系統單晶片中，該系統單晶片包括一處理器、一主匯流排、連接於該主匯流排的多個記憶體介面及多個矽智財電路，以及一晶片控制器，該用於積體電路的自動檢測電路包括：一第一動態切換電路，連接於該處理器及該主匯流排之間；一第二動態切換電路，連接於該些記憶體介面及該些矽智財電路，其中該些記憶體介面分別通過該第二動態切換電路連接於多個外部記憶體，該些矽智財電路通過該第二動態切換電路連接於多個外部設備；一虛擬主控電路，連接於該第一動態切換電路，經配置以在運作時替代該處理器以設定該些記憶體介面及該些矽智財電路；一虛擬輸入輸出電路，連接於該第二動態切換電路，經配置以在運作時替代該些外部記憶體及該些外部設備傳送訊號，以及接收該些記憶體介面及該些矽智財電路所傳送的訊號；一檢測向量單元，經配置以產生用於檢測該系統單晶片所需的多個檢測向量；以及一控制單元，連接於該晶片控制器、該第一動態切換電路、該第二動態切換電路、該虛擬主控電路、該虛擬輸入輸出電路及該檢測向量單元，且經配置以進入一自動檢測模式以：控制該第一動態切換電路以將該主匯流排的控制權由該處理器切換至該虛擬主控電路；控制該第二動態切換電路以切換使該些記憶體介面及該些 矽智財電路連接於該虛擬輸入輸出電路；將該些檢測向量傳送至該虛擬主控電路，使該虛擬主控電路依據該些檢測向量設定並啟動該些記憶體介面及該些矽智財電路；將該些檢測向量傳送至該虛擬輸入輸出電路，以控制該虛擬輸入輸出電路替代該些外部記憶體及該些外部設備傳送訊號，以及接收該些記憶體介面及該些矽智財電路所傳送的訊號；及將該虛擬主控電路接收的訊號或該虛擬輸入輸出電路接收的訊號與一預定訊號資料進行比對，以產生檢測結果。
  2. 如請求項1所述的用於積體電路的自動檢測電路，更包括一檢測記錄單元，用於儲存該檢測結果。
  3. 如請求項1所述的用於積體電路的自動檢測電路，其中該控制單元依據一引腳配置以進入該自動檢測模式。
  4. 如請求項1所述的用於積體電路的自動檢測電路，其中該些檢測向量包括多個設定啟動檢測向量及多個輸入輸出檢測向量，且該些設定啟動檢測向量係供該虛擬主控電路設定並啟動該些記憶體介面及該些矽智財電路，該些輸入輸出檢測向量係供該虛擬輸入輸出電路替代該些外部記憶體及該些外部設備傳送訊號，以及接收該些記憶體介面及該些矽智財電路所傳送的訊號。
  5. 如請求項1所述的用於積體電路的自動檢測電路，其中該檢測向量單元係儲存有該些檢測向量。
  6. 如請求項1所述的用於積體電路的自動檢測電路，其中該檢測向量單元係從一外部輸入訊號源取得該些檢測向量。
  7. 如請求項1所述的用於積體電路的自動檢測電路，更包括一比對暫存器，用以儲存該預定訊號資料。
  8. 一種用於積體電路的自動檢測方法，係適用於設置在一印刷電路板上的一系統單晶片中，該系統單晶片包括一處理器、一主匯流排、連接於該主匯流排的多個記憶體介面及多個矽智財電路，以及一晶片控制器，該用於積體電路的自動檢測方法包括：配置一控制單元進入一自動檢測模式以：控制連接於該處理器及該主匯流排之間的一第一動態切換電路將該主匯流排的控制權由該處理器切換至一虛擬主控電路；控制連接於該些記憶體介面及該些矽智財電路的一第二動態切換電路進行切換以使該些記憶體介面及該些矽智財電路連接於一虛擬輸入輸出電路，其中該些記憶體介面分別通過該第二動態切換電路連接於多個外部記憶體，該些矽智財電路通過該第二動態切換電路連接於多個外部設備，且該虛擬輸入輸出電路連接於該第二動態切換電路及該控制單元；從一檢測向量單元取得用於檢測該系統單晶片的多個檢測向量，並將該些檢測向量傳送至連接於該第一動態切換電路的該虛擬主控電路，使該虛擬主控電路依據該些檢測向量設定並啟動該些記憶體介面及該些矽智財電路；將該些檢測向量傳送至該虛擬輸入輸出電路，以控制該虛擬輸入輸出電路替代該些外部記憶體及該些外部設備傳送訊號，以及接收該些記憶體介面及該些矽智財電路所傳送的訊號；以及將該虛擬主控電路接收的訊號或該虛擬輸入輸出電路接收的訊號與一預定訊號資料進行比對，以產生檢測結果。
  9. 如請求項8所述的用於積體電路的自動檢測方法，更包括配 置一檢測記錄單元儲存該檢測結果。
  10. 如請求項8所述的用於積體電路的自動檢測方法，其中該些檢測向量包括多個設定啟動檢測向量及多個輸入輸出檢測向量，且該些設定啟動檢測向量係供該虛擬主控電路設定並啟動該些記憶體介面及該些矽智財電路，該些輸入輸出檢測向量係供該虛擬輸入輸出電路替代該些外部記憶體及該些外部設備傳送訊號，以及接收該些記憶體介面及該些矽智財電路所傳送的訊號。
TW109138875A 2020-11-06 2020-11-06 用於積體電路的自動檢測電路及方法 TWI774116B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109138875A TWI774116B (zh) 2020-11-06 2020-11-06 用於積體電路的自動檢測電路及方法
US17/458,845 US11474148B2 (en) 2020-11-06 2021-08-27 Automatic detection circuit for integrated circuit and automatic detection method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109138875A TWI774116B (zh) 2020-11-06 2020-11-06 用於積體電路的自動檢測電路及方法

Publications (2)

Publication Number Publication Date
TW202219767A TW202219767A (zh) 2022-05-16
TWI774116B true TWI774116B (zh) 2022-08-11

Family

ID=81454285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138875A TWI774116B (zh) 2020-11-06 2020-11-06 用於積體電路的自動檢測電路及方法

Country Status (2)

Country Link
US (1) US11474148B2 (zh)
TW (1) TWI774116B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100188057A1 (en) * 2006-08-05 2010-07-29 Min Ming Tarng Zilinx : the 11Less Green Technology for FPIC of Smart Window
US20180039412A1 (en) * 2014-03-08 2018-02-08 Diamanti, Inc. Methods and systems for data storage using solid state drives
US20190028387A1 (en) * 2015-05-22 2019-01-24 Gray Research LLC Connecting diverse client cores using a directional two-dimensional router and network
TWI700795B (zh) * 2019-03-26 2020-08-01 瑞昱半導體股份有限公司 積體電路晶片及用於其之組態調整方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7299236B2 (en) * 2004-06-15 2007-11-20 Industry-Academic Cooperation Foundation, Yonsei University Test data compression and decompression method using zero-detected run-length code in system-on-chip
CN106427936B (zh) * 2015-08-04 2020-04-24 岳秀兰 监控工作站、换电池站和电动汽车通过物联网组成的电池箱更换系统
US10184983B2 (en) * 2017-06-02 2019-01-22 Intel IP Corporation Interface independent test boot method and apparatus using automatic test equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100188057A1 (en) * 2006-08-05 2010-07-29 Min Ming Tarng Zilinx : the 11Less Green Technology for FPIC of Smart Window
US20180039412A1 (en) * 2014-03-08 2018-02-08 Diamanti, Inc. Methods and systems for data storage using solid state drives
US20190028387A1 (en) * 2015-05-22 2019-01-24 Gray Research LLC Connecting diverse client cores using a directional two-dimensional router and network
TWI700795B (zh) * 2019-03-26 2020-08-01 瑞昱半導體股份有限公司 積體電路晶片及用於其之組態調整方法

Also Published As

Publication number Publication date
US11474148B2 (en) 2022-10-18
TW202219767A (zh) 2022-05-16
US20220146570A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
KR102604010B1 (ko) 온-칩-시스템 테스트 제어기를 사용하는 자동 테스트 장비
KR101545209B1 (ko) 재설정가능한 테스터에서의 테스트 방법
US8170828B2 (en) Test method using memory programmed with tests and protocol to communicate between device under test and tester
JP4335999B2 (ja) プロセッサ内蔵半導体集積回路装置
JP5302325B2 (ja) プロトコル認識デジタルチャネル装置
US5525971A (en) Integrated circuit
US7536597B2 (en) Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores
US6425101B1 (en) Programmable JTAG network architecture to support proprietary debug protocol
US6826100B2 (en) Push button mode automatic pattern switching for interconnect built-in self test
GB2338791A (en) Method and means for testing master logic units within data processing apparatus
KR100462177B1 (ko) 주변 장치의 동작 상태를 실시간으로 백업할 수 있는엠베디드 컨트롤러
KR100513820B1 (ko) 통합된 루프백 테스트 능력을 갖춘 버스간 브리지 회로 및 그이용 방법
US6389557B1 (en) Freezing mechanism for debugging
US6578180B2 (en) Method and system for testing interconnected integrated circuits
TWI743851B (zh) 快速周邊組件互連插槽檢測系統
TWI774116B (zh) 用於積體電路的自動檢測電路及方法
Querbach et al. A reusable BIST with software assisted repair technology for improved memory and IO debug, validation and test time
JP2018190751A (ja) 半導体装置および半導体装置のテスト方法
GB2493405A (en) Integrated circuit debugging using barrier transactions and debug access port circuitry
CN114487763A (zh) 用于集成电路的自动检测电路及方法
JP2017010432A (ja) Ｉｃチップ
JP3574103B2 (ja) 集積回路およびそのテスト方法
JP4084912B2 (ja) マイクロプロセッサシステム
JPH11174122A (ja) バウンダリスキャンテスト方法
JP2010231818A (ja) デバッグシステム