JP2005011987A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2005011987A JP2005011987A JP2003174473A JP2003174473A JP2005011987A JP 2005011987 A JP2005011987 A JP 2005011987A JP 2003174473 A JP2003174473 A JP 2003174473A JP 2003174473 A JP2003174473 A JP 2003174473A JP 2005011987 A JP2005011987 A JP 2005011987A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor package
- insulating layer
- silicon wafer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004020 conductor Substances 0.000 claims abstract description 41
- 238000007747 plating Methods 0.000 claims description 17
- 238000004070 electrodeposition Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 76
- 229910052710 silicon Inorganic materials 0.000 abstract description 76
- 239000010703 silicon Substances 0.000 abstract description 76
- 239000010409 thin film Substances 0.000 abstract description 9
- 230000000149 penetrating effect Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 112
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000001246 colloidal dispersion Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
【課題】貫通電極の形成を適切に行うことが可能な半導体パッケージの製造方法を提供する。
【解決手段】シリコンウェハ１１０が薄膜化された後に、当該シリコンウェハ１１０にスルーホールが形成され、更に当該スルーホールの内部に貫通電極となる導電体１５０が形成される。また、シリコンウェハ１１０が薄膜化された後に、当該シリコンウェハ１１０の表面に絶縁層１３０が形成される。
【選択図】 図２０
【解決手段】シリコンウェハ１１０が薄膜化された後に、当該シリコンウェハ１１０にスルーホールが形成され、更に当該スルーホールの内部に貫通電極となる導電体１５０が形成される。また、シリコンウェハ１１０が薄膜化された後に、当該シリコンウェハ１１０の表面に絶縁層１３０が形成される。
【選択図】 図２０
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェハを貫通する電極を有する半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】
半導体チップを搭載するパッケージ（以下、「半導体パッケージ」と称する）は、半導体チップと実装基板とを電気的に接続するために、パッケージを貫通する電極（貫通電極）が形成される（例えば、特許文献１及び特許文献２参照）。
【０００３】
近年、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の消費電力の増加に伴う発熱量の増大や外部接続端子であるピン数の増加に伴い、パッケージの素材には、熱膨張率が小さく、且つ、微細化が可能であることが要求されている。このような要求に応えるべく、パッケージの素材にシリコン等の半導体を用いることが提案されている。
【０００４】
図１乃至図９は、従来の半導体パッケージの製造工程を示す断面図である。図１に示す第１の工程では、シリコンウェハ５１０の上面に、孔５２２を有するレジスト５２０が形成される。次に、図２に示す第２の工程では、ドライエッチングにより、シリコンウェハ５１０のうち、レジスト５２０の孔５２２によって露出している部分に孔５１２が形成される。更に、図３に示す第３の工程では、シリコンウェハ５１０の上面に形成されているレジスト５２０が除去される。
【０００５】
図４に示す第４の工程では、シリコンウェハ５１０の表面（孔５１２の内壁部を含む）に、熱酸化法や化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により絶縁層５３０が形成される。なお、シリコンウェハ５１０の下面には、必ずしも絶縁層５３０が形成される必要はない。次に、図５に示す第５の工程では、シリコンウェハ５１０の上面及び孔５１２の内壁部に形成された絶縁層５３０の上面に、更に、ＣＶＤ法やスパッタ法により、めっき処理の際に必要となるシード層５４０が形成される。その後、図６に示す第６の工程では、めっき処理により、孔５１２の内部が導電体で満たされ、電極５５０が形成される。図７に示す第７の工程では、露出しているシード層５４０が剥離される。
【０００６】
次に、図８に示す第８の工程では、シリコンウェハ５１０が薄膜加工され、当該シリコンウェハ５１０の下面から電極５５０が露出する。シリコンウェハ５１０の薄膜加工は、具体的には、まず、シリコンウェハ５１０の下面が砥石等により研磨され、次に、ウェットエッチング法により電極５５０が露出する直前までシリコンウェハ５１０が除去される。更に、仕上げとして研磨剤を含有した布等でシリコンウェハ５１０の下面が研磨されることにより、当該シリコンウェハ５１０の下面から電極５５０が露出する。
【０００７】
その後、図９に示す第９の工程では、シリコンウェハ５１０の下面に、電極５５０が露出するように、絶縁層５６０が形成される。電極５５０は、シリコンウェハ５１０の上面から下面へ貫通する電極（貫通電極）となり、上部が半導体チップと電気的に接続され、下部が実装基板と電気的に接続される。
【０００８】
【特許文献１】
特開２００３−３１７１９号公報（第６頁、図４）
【０００９】
【特許文献２】
特開平１０−２２３８３３号公報（第６−７頁、図４）
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体パッケージの製造方法では、図８に示す第８の工程において、研磨剤を含有した布等でシリコンウェハ５１０の下面が研磨される際に、当該シリコンウェハ５１０の下面に、電極５５０の材料である導電体の残渣が付着し、電極５５０間がショートしてしまう場合がある。また、電極５５０の直径は１５μｍ程度であり非常に小さいため、図９に示す第９の工程において、電極５５０が露出するように絶縁層５６０を形成させることは容易ではない。
【００１１】
本発明は、このような問題を解決するものであり、貫通電極の形成を適切に行うことが可能な半導体パッケージの製造方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明は請求項１に記載されるように、半導体ウェハの下面を第１の支持体に装着する工程と、前記半導体ウェハを薄膜化する工程と、前記半導体ウェハにスルーホールを形成する工程と、前記半導体ウェハを前記第１の支持体から剥離する工程と、前記半導体ウェハの表面に絶縁層を形成する工程と、前記半導体ウェハの下面側に導電層を形成する工程と、めっき処理により、前記スルーホールの内部に導電体を形成する工程とを備える半導体パッケージの製造方法である。
【００１３】
また、本発明は請求項２に記載されるように、請求項１に記載の半導体パッケージの製造方法において、更に、前記導電層を除去する工程を備える。
【００１４】
また、本発明は請求項３に記載されるように、請求項２に記載の半導体パッケージの製造方法において、前記導電層を除去する工程は、前記導電体の下部の導電層については、除去せずに残す。
【００１５】
また、本発明は請求項４に記載されるように、請求項１又は２に記載の半導体パッケージの製造方法において、前記導電層はテープ状の部材である。
【００１６】
また、本発明は請求項５に記載されるように、半導体ウェハの下面を第１の支持体に装着する工程と、前記半導体ウェハを薄膜化する工程と、前記半導体ウェハにスルーホールを形成する工程と、前記半導体ウェハを前記第１の支持体から剥離する工程と、前記半導体ウェハの表面に絶縁層を形成する工程と、前記絶縁層が形成された半導体ウェハを第２の支持体に装着する工程と、前記絶縁層の露出面に導電層を形成する工程と、めっき処理により、前記スルーホールの内部に導電体を形成する工程とを備える半導体パッケージの製造方法である。
【００１７】
また、本発明は請求項６に記載されるように、請求項１乃至５の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハにスルーホールを形成する工程は、エッチング法を用いる。
【００１８】
また、本発明は請求項７に記載されるように、請求項１乃至６の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハの表面に絶縁層を形成する工程は、電着法を用いる。
【００１９】
また、本発明は請求項８に記載されるように、請求項１乃至７の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハの表面に絶縁層を形成する工程は、前記半導体ウェハの表面に無機系の絶縁層を形成し、更に前記無機系の絶縁層の表面に有機系の絶縁層を形成する。
【００２０】
また、本発明は請求項９に記載されるように、請求項１乃至８の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハの表面に絶縁層を形成する工程の後に、前記絶縁層の表面にバリア層を形成する工程を備える。
【００２１】
本発明によれば、半導体ウェハが薄膜化された後に、当該半導体ウェハにスルーホールが形成され、更に当該スルーホールの内部に貫通電極となる導電体が形成されており、従来のように貫通電極の形成後に半導体ウェハを薄膜化する工程ではないため、薄膜化の際に半導体ウェハの表面に貫通電極の材料である導電体の残渣が付着し、貫通電極間がショートしてしまうことが防止される。
【００２２】
また、本発明によれば、半導体ウェハが薄膜化された後に、当該半導体ウェハの表面に絶縁層が形成されるため、従来のように、薄膜化の後に半導体ウェハの下面に絶縁層を形成させる必要がなく、容易に、半導体ウェハの下面側に貫通電極を露出させることができる。
【００２３】
また、導電層にテープ状の部材を用いることにより、当該導電層の除去を容易に行うことが可能となる。更に、半導体ウェハにスルーホールを形成する際に、エッチング法を用いることにより、機械的なドリル等によりスルーホールを形成する場合よりも、薄膜化された半導体ウェハの割れを抑制することができる。また、半導体ウェハの表面に絶縁層を形成する際に、電着法を用いることにより、熱に弱い有機系の材料を絶縁層に採用することが可能となる。更には、半導体ウェハの表面に無機系の絶縁層が形成される場合には、当該無機系の絶縁層のの表面に有機系の絶縁層が形成されるようにすることで、絶縁の確実性を向上させることが可能になる。また、絶縁層の表面にバリア層が形成される場合には、隣接する導電体間でショートが発生することが防止される。
【００２４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。図１０乃至図１５は、本発明の実施形態に係る半導体パッケージの製造工程のうち、第１の工程乃至第７の工程を示す断面図である。
【００２５】
図１０に示す第１の工程では、ガラス板等の支持体３００の上面に接着層３１０を介してシリコンウェハ１１０が装着される。なお、シリコンウェハ１１０には半導体回路が形成されていても良い。図１１に示す第２の工程では、シリコンウェハ１１０が薄膜加工される。シリコンウェハ１１０の薄膜加工においては、例えば、当該シリコンウェハ１１０の上面が砥石等により研磨され、次に、仕上げとして研磨剤を含有した布等でシリコンウェハ１１０の下面が研磨される。薄膜加工後のシリコンウェハ１１０は、例えば１００μｍ程度の厚さを有する。
【００２６】
図１２に示す第３の工程では、薄膜加工後のシリコンウェハ１１０の上面に、孔１２２を有するレジスト１２０が形成される。この孔１２２は、シリコンウェハ１１０における後述するスルーホール１１２の形成領域の上部に形成される。孔１２２は、例えば以下のようにして形成される。即ち、まず、フィルム状のレジスト１２０が熱圧着により、シリコンウェハ１１０の上面に貼付される。次に、レジスト１２０の上方にマスク（図示せず）が配置され、露光及び現像が行われ、レジスト１２０のうち、スルーホール１１２の形成領域の上部が除去されて、孔１２２が形成される。
【００２７】
図１３に示す第４の工程では、エッチング法（ドライエッチング法又はウェットエッチング法）により、シリコンウェハ１１０のうち、レジスト１２０の孔１２２によって露出している部分にスルーホール（貫通孔）１１２が形成される。スルーホール１１２は、例えば１５μｍ程度の直径を有する。
【００２８】
なお、図１１に示す第２の工程の後、シリコンウェハ１１０の上面にレジスト１２０を形成することなく、レーザ加工や機械的なドリルによりスルーホール１１２を形成するようにしても良い。但し、シリコンウェハ１１０は、薄膜加工されており、割れやすいため、スルーホール１１２の形成には、衝撃を与えないエッチング法が採用されることが望ましい。
【００２９】
図１４に示す第５の工程では、シリコンウェハ１１０の上面に形成されていたレジスト１２０が除去される。更に、図１５に示す第６の工程では、シリコンウェハ１１０が支持体３００から剥離される。
【００３０】
図１６に示す第７の工程では、シリコンウェハ１１０の表面（スルーホール１１２の内壁部を含む）に絶縁層１３０が形成される。絶縁層１３０が有機系の材料である場合には、当該絶縁層１３０の形成には、電着法が採用される。
【００３１】
図１７は、電着法による絶縁層１３０の形成の概要を示す図である。同図に示すように、電着法では、電解槽４００内に、溶剤に有機系樹脂をコロイド状に分散させたもの（以下、「電着溶液」と称する）４５０が用意され、更に、この電着溶液４５０にシリコンウェハ１１０が浸漬される。そして、電解槽４００とシリコンウェハ１１０とがそれぞれ電極となり、電源４６０によって、これら電解槽４００とシリコンウェハ１１０との間に所定の電界がかけられる。電界がかけられると、コロイド状の有機系樹脂（例えばエポキシ系樹脂）が電気泳動によって移動し、この有機系樹脂によってシリコンウェハ１１０の表面が被膜され、絶縁層１３０が形成される。なお、電着法の場合、絶縁層の厚さは、電解槽４００とシリコンウェハ１１０との間にかけられる電界の大きさと、時間とに比例する。従って、電界の大きさと時間とが適宜調整されることによって、所望の厚さを有する絶縁層１３０の形成が可能となる。
【００３２】
一方、絶縁層１３０が無機系の材料である場合には、上述した電着法の他に、熱酸化法やＣＶＤ法を採用することができる。熱酸化法やＣＶＤ法が採用される場合には、シリコンウェハ１１０の表面が酸化されてＳｉＯ２の層が形成されたり、ＳｉＮの層が形成されて絶縁層１３０となる。
【００３３】
第８の工程以降については、第１実施例乃至第３実施例に分けて説明する。
【００３４】
（第１実施例）
第１実施例では、図１８に示す第８の工程において、シリコンウェハ１１０の下面側に膜状の導電層１４０が形成される。この膜状の導電層１４０は、シリコンウェハ１１０の下面に電着法により形成された絶縁層１３０が加熱処理により硬化する前に、当該絶縁層１３０に圧着される。このように、膜状の導電層１４０が絶縁層１３０に圧着されることにより形成される場合には、ＣＶＤ法やスパッタ法のように高価な装置を用いることなく、簡易に導電層１４０を形成することが可能となる。
【００３５】
なお、導電層１４０は、シリコンウェハ１１０を保持する役割を果たすとともに、後述するめっき処理において必要となるシード層（給電層）としての役割も果たす。更には、導電層１４０のうち、スルーホール１１２の下部の部分は、後述する貫通電極１６０の下部を構成する。導電層１４０の材料としては、銅、チタンとタングステンとの合金、アルミニウム、チタンナイトライド等の金属板や金属箔が用いられる。
【００３６】
図１９に示す第９の工程では、めっき処理により、スルーホール１１２によって露出している導電層１４０の上部に導電体１５０が成長し、スルーホール１１２の内部が導電体１５０で満たされる。更に、導電体１５０の一部がシリコンウェハ１１０の上面から突出する。なお、めっき処理の際には、電解めっき法又は無電解めっき法が採用される。また、導電体１５０の材料は、導電層１４０の材料に対応するものが用いられる。例えば、導電層１４０が銅である場合には、導電体１５０にも銅が用いられ、導電層１４０を給電層とした電解銅めっきにより、導電体１５０が形成される。
【００３７】
図２０に示す第１０の工程では、パターニングにより、導電層１４０のうち、導電体１５０の下部及びその近傍以外の導電層１４２のみが残され、他の部分が除去される。このような工程を経て、導電体１５０及び導電層１４２によってシリコンウェハ１１０を上面から下面へ貫く貫通電極１６０が形成される。この貫通電極１６０は、半導体チップ（図示せず）と実装基板（図示せず）との間に介在し、上部が半導体チップと電気的に接続され、下部が実装基板と電気的に接続される。なお、エッチングを用いて、導電層１４０により配線パターンが形成されるようにしても良い。あるいは、導電層１４２を残さずに、導電層１４０の全てが除去されるようにしても良い。
【００３８】
（第２実施例）
第２実施例では、図２１に示す第８の工程において、シリコンウェハ１１０の下面側に導電性テープ１７０が貼付される。この導電性テープ１７０は、例えば、銅箔と、当該銅箔の一方の面に形成されるニッケル粒子が混合された接着剤からなる接着層によって構成される。接着剤にニッケル粒子が混合されているため、導電性テープ１７０は、一方の面と他方の面との間が通電可能に構成されている。
【００３９】
なお、導電性テープ１７０は、第１実施例における導電層１４０と同様、シリコンウェハ１１０を保持する役割を果たすとともに、後述するめっき処理において必要となるシード層（給電層）としての役割も果たす。
【００４０】
図２２に示す第９の工程では、めっき処理により、スルーホール１１２によって露出している導電性テープの上部に導電体１５０が成長し、スルーホール１１２の内部が導電体１５０で満たされる。更に、導電体１５０の一部がシリコンウェハ１１０の上面から突出する。なお、めっき処理の際には、電解めっき法又は無電解めっき法が採用される。また、導電体１５０の材料は、導電層１４０の材料に対応するものが用いられる。例えば、導電層１４０が銅である場合には、導電体１５０にも銅が用いられ、導電層１４０を給電層とした電解銅めっきにより、導電体１５０が形成される。
【００４１】
図２３に示す第１０の工程では、導電性テープ１７０が剥離され、導電体１５０によってシリコンウェハ１１０を上面から下面へ貫く貫通電極が形成される。なお、シリコンウェハ１１０の下面から貫通電極を突出させる必要がある場合には、次の工程において、シリコンウェハ１１０の下面側に露出している導電体１５０の下部に電極が形成される。
【００４２】
（第３実施例）
第３実施例では、図２４に示す第８の工程において、ガラス板等の支持体３２０の上面にシリコンウェハ１１０が配置される。更に、シリコンウェハ１１０は、周囲がテープ３３０で仮止めされることにより、支持体３２０に装着される。
【００４３】
図２５に示す第９の工程では、シリコンウェハ１１０の上面に形成された絶縁層１３０のうち、露出している面の上に、めっき処理において必要となるシード層（給電層）１８０が形成される。例えば、シード層１８０は、スパッタや無電解めっきによりクロム層を形成し、更に銅層を形成することにより、形成される。あるいは、シード層１８０は、スパッタや無電解めっきによりチタン層を形成し、更に銅層を形成することにより、形成される。
【００４４】
図２６に示す第１０の工程では、めっき処理により、シード層１８０の上面に導電体１９０が形成される。なお、めっき処理の際には、第１及び第２実施例と同様、電解めっき法又は無電解めっき法が採用される。
【００４５】
図２７に示す第１１の工程では、パターニングにより、導電体１９０のうち、スルーホール１１２の内部及びその近傍以外の導電体１９２のみが残され、他の部分が除去されるとともに、シード層１８０のうち、スルーホール１１２の内部及びその近傍以外のシード層１８２のみが残され、他の部分が除去されるとともに、このような工程を経て、導電体１９２及びシード層１８２によってシリコンウェハ１１０を上面から下面へ貫く貫通電極２００が形成される。その後、シリコンウェハ１１０がテープ３３０及び支持体３２０から剥離される。なお、シリコンウェハ１１０の下面から貫通電極を突出させる必要がある場合には、次の工程において、当該シリコンウェハ１１０の下面側に露出しているシード層１８２の下部に電極が形成される。
【００４６】
このように、本実施形態では、半導体パッケージの製造工程において、シリコンウェハ１１０が薄膜化された後に、当該シリコンウェハ１１０にスルーホール１１２が形成され、更に当該スルーホール１１２の内部に貫通電極となる導電体（第１及び第２実施例では導電体１５０、第３実施例では導電体１９２）が形成されており、従来のように貫通電極の形成後に半導体ウェハを薄膜化する工程は採用されていない。このため、シリコンウェハ１１０の薄膜化の際に当該シリコンウェハ１１０の表面に貫通電極の材料である導電体１５０、１９２の残渣が付着し、貫通電極間がショートしてしまうことが防止される。
【００４７】
また、本実施形態では、シリコンウェハ１１０が薄膜化された後に、当該シリコンウェハ１１０の表面に絶縁層１３０が形成されるため、従来のように、薄膜化の後に半導体ウェハの下面に絶縁層を形成させる必要がなく、容易に、シリコンウェハ１１０の下面側に貫通電極を露出させることができる。
【００４８】
また、第２実施例に示すように、導電層として導電性テープ１７０を用いることにより、貫通電極形成後における導電層の除去を容易に行うことが可能となる。更に、シリコンウェハ１１０にスルーホール１１２を形成する際に、エッチング法を用いることにより、機械的なドリル等によりスルーホールを形成する場合よりも、薄膜化されたシリコンウェハ１１０の割れを抑制することができる。また、シリコンウェハ１１０の表面に絶縁層１３０を形成する際に、電着法を用いることにより、熱に弱い有機系の材料を絶縁層１３０に採用することが可能となる。
【００４９】
なお、上述した実施形態では、半導体ウェハとしてシリコンウェハ１１０が用いられる場合について説明したが、熱膨張率が小さく、且つ、微細化が可能であるとの条件が満たされるのであれば、他の半導体ウェハが用いられる場合にも、同様に本発明を適用することができる。
【００５０】
なお、図１６に示す第７の工程において、熱酸化法やＣＶＤ法により無機系の絶縁層１３０が形成される場合、図２８に示すように、当該無機系の絶縁層１３０の表面に、電着法により有機系の絶縁層１３２が形成されるようにしても良い。この場合には、無機系の絶縁層１３０のみが形成される場合と比較して、絶縁の確実性を向上させることが可能になる。
【００５１】
また、図１６に示す第７の工程において、図２９に示すように、絶縁層１３０の表面にバリア層１３４が形成されるようにしても良い。あるいは、図１８に示す第１実施例における第８の工程や、図２１に示す第２実施例における第８の工程において、図３０に示すように、絶縁層１３０の表面にバリア層１３４が形成されるようにしても良い。
【００５２】
これらのバリア層１３４は、例えば、チタン、チタンナイトライド、チタンとタングステンの合金等の被膜により形成される。導電体１５０、１９２に銅が用いられる場合、一般に銅は、シリコンや酸化シリコン中において、原子レベルで高速に移動する。特に、半導体製造工程のように、数百℃／ｈｒ程度の高温放置下では、銅が酸化シリコン中に拡散し、隣接する導電体１５０、１９２間でショートが発生する場合がある。上述したバリア層１３４が形成される場合には、このようなショートが防止される。なお、第３実施例では、図２５に示すシード層１８０がチタンにより形成される場合、そのシード層１８０をバリア層として用いることができる。
【００５３】
また、上述した実施形態では、導電体１５０、１９２は、シリコンウェハ１１０の上面から突出するように形成されているが、導電体１５０、１９２の上面とシリコンウェハ１１０の上面とが同一面上となるように形成されても良い。
【００５４】
また、上述した実施形態では、単一の半導体パッケージに着目し、その製造工程を説明したが、シリコンウェハ１１０に、上述した製造工程によって複数の半導体パッケージを形成し、その後、シリコンウェハ１１０をダイシングすることにより個々の半導体パッケージが得られるようにしても良い。
【００５５】
【発明の効果】
本発明によれば、半導体パッケージにおける貫通電極の形成を適切に行うことが可能となる。
【図面の簡単な説明】
【図１】従来の半導体パッケージ製造の第１の工程を示す断面図である。
【図２】従来の半導体パッケージ製造の第２の工程を示す断面図である。
【図３】従来の半導体パッケージ製造の第３の工程を示す断面図である。
【図４】従来の半導体パッケージ製造の第４の工程を示す断面図である。
【図５】従来の半導体パッケージ製造の第５の工程を示す断面図である。
【図６】従来の半導体パッケージ製造の第６の工程を示す断面図である。
【図７】従来の半導体パッケージ製造の第７の工程を示す断面図である。
【図８】従来の半導体パッケージ製造の第８の工程を示す断面図である。
【図９】従来の半導体パッケージ製造の第８の工程を示す断面図である。
【図１０】本実施形態の半導体パッケージ製造の第１の工程を示す断面図である。
【図１１】本実施形態の半導体パッケージ製造の第２の工程を示す断面図である。
【図１２】本実施形態の半導体パッケージ製造の第３の工程を示す断面図である。
【図１３】本実施形態の半導体パッケージ製造の第４の工程を示す断面図である。
【図１４】本実施形態の半導体パッケージ製造の第５の工程を示す断面図である。
【図１５】本実施形態の半導体パッケージ製造の第６の工程を示す断面図である。
【図１６】本実施形態の半導体パッケージ製造の第７の工程を示す断面図である。
【図１７】本実施形態の電着法の概要を示す図である。
【図１８】第１実施例の半導体パッケージ製造の第８の工程を示す断面図である。
【図１９】第１実施例の半導体パッケージ製造の第９の工程を示す断面図である。
【図２０】第１実施例の半導体パッケージ製造の第１０の工程を示す断面図である。
【図２１】第２実施例の半導体パッケージ製造の第８の工程を示す断面図である。
【図２２】第２実施例の半導体パッケージ製造の第９の工程を示す断面図である。
【図２３】第２実施例の半導体パッケージ製造の第１０の工程を示す断面図である。
【図２４】第３実施例の半導体パッケージ製造の第８の工程を示す断面図である。
【図２５】第３実施例の半導体パッケージ製造の第９の工程を示す断面図である。
【図２６】第３実施例の半導体パッケージ製造の第１０の工程を示す断面図である。
【図２７】第３実施例の半導体パッケージ製造の第１１の工程を示す断面図である。
【図２８】本実施形態の半導体パッケージ製造の第７の工程の他の例を示す断面図である。
【図２９】第１実施例の半導体パッケージ製造の第８の工程の他の例を示す断面図である。
【図３０】第２実施例の半導体パッケージ製造の第８の工程の他の例を示す断面図である。
【符号の説明】
１１０ シリコンウェハ
１１２ スルーホール
１２０ レジスト
１２２ 孔
１３０ 絶縁層
１４０、１４２ 導電層
１５０、１９０、１９２ 導電体
１６０、２００ 貫通電極
１７０ 導電性テープ
１８０、１８２ シード層
３００、３２０ 支持体
３１０ 接着層
３３０ テープ
４００ 電解槽
４５０ 電着溶液
４６０ 電源
【発明の属する技術分野】
本発明は、半導体ウェハを貫通する電極を有する半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】
半導体チップを搭載するパッケージ（以下、「半導体パッケージ」と称する）は、半導体チップと実装基板とを電気的に接続するために、パッケージを貫通する電極（貫通電極）が形成される（例えば、特許文献１及び特許文献２参照）。
【０００３】
近年、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の消費電力の増加に伴う発熱量の増大や外部接続端子であるピン数の増加に伴い、パッケージの素材には、熱膨張率が小さく、且つ、微細化が可能であることが要求されている。このような要求に応えるべく、パッケージの素材にシリコン等の半導体を用いることが提案されている。
【０００４】
図１乃至図９は、従来の半導体パッケージの製造工程を示す断面図である。図１に示す第１の工程では、シリコンウェハ５１０の上面に、孔５２２を有するレジスト５２０が形成される。次に、図２に示す第２の工程では、ドライエッチングにより、シリコンウェハ５１０のうち、レジスト５２０の孔５２２によって露出している部分に孔５１２が形成される。更に、図３に示す第３の工程では、シリコンウェハ５１０の上面に形成されているレジスト５２０が除去される。
【０００５】
図４に示す第４の工程では、シリコンウェハ５１０の表面（孔５１２の内壁部を含む）に、熱酸化法や化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により絶縁層５３０が形成される。なお、シリコンウェハ５１０の下面には、必ずしも絶縁層５３０が形成される必要はない。次に、図５に示す第５の工程では、シリコンウェハ５１０の上面及び孔５１２の内壁部に形成された絶縁層５３０の上面に、更に、ＣＶＤ法やスパッタ法により、めっき処理の際に必要となるシード層５４０が形成される。その後、図６に示す第６の工程では、めっき処理により、孔５１２の内部が導電体で満たされ、電極５５０が形成される。図７に示す第７の工程では、露出しているシード層５４０が剥離される。
【０００６】
次に、図８に示す第８の工程では、シリコンウェハ５１０が薄膜加工され、当該シリコンウェハ５１０の下面から電極５５０が露出する。シリコンウェハ５１０の薄膜加工は、具体的には、まず、シリコンウェハ５１０の下面が砥石等により研磨され、次に、ウェットエッチング法により電極５５０が露出する直前までシリコンウェハ５１０が除去される。更に、仕上げとして研磨剤を含有した布等でシリコンウェハ５１０の下面が研磨されることにより、当該シリコンウェハ５１０の下面から電極５５０が露出する。
【０００７】
その後、図９に示す第９の工程では、シリコンウェハ５１０の下面に、電極５５０が露出するように、絶縁層５６０が形成される。電極５５０は、シリコンウェハ５１０の上面から下面へ貫通する電極（貫通電極）となり、上部が半導体チップと電気的に接続され、下部が実装基板と電気的に接続される。
【０００８】
【特許文献１】
特開２００３−３１７１９号公報（第６頁、図４）
【０００９】
【特許文献２】
特開平１０−２２３８３３号公報（第６−７頁、図４）
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体パッケージの製造方法では、図８に示す第８の工程において、研磨剤を含有した布等でシリコンウェハ５１０の下面が研磨される際に、当該シリコンウェハ５１０の下面に、電極５５０の材料である導電体の残渣が付着し、電極５５０間がショートしてしまう場合がある。また、電極５５０の直径は１５μｍ程度であり非常に小さいため、図９に示す第９の工程において、電極５５０が露出するように絶縁層５６０を形成させることは容易ではない。
【００１１】
本発明は、このような問題を解決するものであり、貫通電極の形成を適切に行うことが可能な半導体パッケージの製造方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明は請求項１に記載されるように、半導体ウェハの下面を第１の支持体に装着する工程と、前記半導体ウェハを薄膜化する工程と、前記半導体ウェハにスルーホールを形成する工程と、前記半導体ウェハを前記第１の支持体から剥離する工程と、前記半導体ウェハの表面に絶縁層を形成する工程と、前記半導体ウェハの下面側に導電層を形成する工程と、めっき処理により、前記スルーホールの内部に導電体を形成する工程とを備える半導体パッケージの製造方法である。
【００１３】
また、本発明は請求項２に記載されるように、請求項１に記載の半導体パッケージの製造方法において、更に、前記導電層を除去する工程を備える。
【００１４】
また、本発明は請求項３に記載されるように、請求項２に記載の半導体パッケージの製造方法において、前記導電層を除去する工程は、前記導電体の下部の導電層については、除去せずに残す。
【００１５】
また、本発明は請求項４に記載されるように、請求項１又は２に記載の半導体パッケージの製造方法において、前記導電層はテープ状の部材である。
【００１６】
また、本発明は請求項５に記載されるように、半導体ウェハの下面を第１の支持体に装着する工程と、前記半導体ウェハを薄膜化する工程と、前記半導体ウェハにスルーホールを形成する工程と、前記半導体ウェハを前記第１の支持体から剥離する工程と、前記半導体ウェハの表面に絶縁層を形成する工程と、前記絶縁層が形成された半導体ウェハを第２の支持体に装着する工程と、前記絶縁層の露出面に導電層を形成する工程と、めっき処理により、前記スルーホールの内部に導電体を形成する工程とを備える半導体パッケージの製造方法である。
【００１７】
また、本発明は請求項６に記載されるように、請求項１乃至５の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハにスルーホールを形成する工程は、エッチング法を用いる。
【００１８】
また、本発明は請求項７に記載されるように、請求項１乃至６の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハの表面に絶縁層を形成する工程は、電着法を用いる。
【００１９】
また、本発明は請求項８に記載されるように、請求項１乃至７の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハの表面に絶縁層を形成する工程は、前記半導体ウェハの表面に無機系の絶縁層を形成し、更に前記無機系の絶縁層の表面に有機系の絶縁層を形成する。
【００２０】
また、本発明は請求項９に記載されるように、請求項１乃至８の何れかに記載の半導体パッケージの製造方法において、前記半導体ウェハの表面に絶縁層を形成する工程の後に、前記絶縁層の表面にバリア層を形成する工程を備える。
【００２１】
本発明によれば、半導体ウェハが薄膜化された後に、当該半導体ウェハにスルーホールが形成され、更に当該スルーホールの内部に貫通電極となる導電体が形成されており、従来のように貫通電極の形成後に半導体ウェハを薄膜化する工程ではないため、薄膜化の際に半導体ウェハの表面に貫通電極の材料である導電体の残渣が付着し、貫通電極間がショートしてしまうことが防止される。
【００２２】
また、本発明によれば、半導体ウェハが薄膜化された後に、当該半導体ウェハの表面に絶縁層が形成されるため、従来のように、薄膜化の後に半導体ウェハの下面に絶縁層を形成させる必要がなく、容易に、半導体ウェハの下面側に貫通電極を露出させることができる。
【００２３】
また、導電層にテープ状の部材を用いることにより、当該導電層の除去を容易に行うことが可能となる。更に、半導体ウェハにスルーホールを形成する際に、エッチング法を用いることにより、機械的なドリル等によりスルーホールを形成する場合よりも、薄膜化された半導体ウェハの割れを抑制することができる。また、半導体ウェハの表面に絶縁層を形成する際に、電着法を用いることにより、熱に弱い有機系の材料を絶縁層に採用することが可能となる。更には、半導体ウェハの表面に無機系の絶縁層が形成される場合には、当該無機系の絶縁層のの表面に有機系の絶縁層が形成されるようにすることで、絶縁の確実性を向上させることが可能になる。また、絶縁層の表面にバリア層が形成される場合には、隣接する導電体間でショートが発生することが防止される。
【００２４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。図１０乃至図１５は、本発明の実施形態に係る半導体パッケージの製造工程のうち、第１の工程乃至第７の工程を示す断面図である。
【００２５】
図１０に示す第１の工程では、ガラス板等の支持体３００の上面に接着層３１０を介してシリコンウェハ１１０が装着される。なお、シリコンウェハ１１０には半導体回路が形成されていても良い。図１１に示す第２の工程では、シリコンウェハ１１０が薄膜加工される。シリコンウェハ１１０の薄膜加工においては、例えば、当該シリコンウェハ１１０の上面が砥石等により研磨され、次に、仕上げとして研磨剤を含有した布等でシリコンウェハ１１０の下面が研磨される。薄膜加工後のシリコンウェハ１１０は、例えば１００μｍ程度の厚さを有する。
【００２６】
図１２に示す第３の工程では、薄膜加工後のシリコンウェハ１１０の上面に、孔１２２を有するレジスト１２０が形成される。この孔１２２は、シリコンウェハ１１０における後述するスルーホール１１２の形成領域の上部に形成される。孔１２２は、例えば以下のようにして形成される。即ち、まず、フィルム状のレジスト１２０が熱圧着により、シリコンウェハ１１０の上面に貼付される。次に、レジスト１２０の上方にマスク（図示せず）が配置され、露光及び現像が行われ、レジスト１２０のうち、スルーホール１１２の形成領域の上部が除去されて、孔１２２が形成される。
【００２７】
図１３に示す第４の工程では、エッチング法（ドライエッチング法又はウェットエッチング法）により、シリコンウェハ１１０のうち、レジスト１２０の孔１２２によって露出している部分にスルーホール（貫通孔）１１２が形成される。スルーホール１１２は、例えば１５μｍ程度の直径を有する。
【００２８】
なお、図１１に示す第２の工程の後、シリコンウェハ１１０の上面にレジスト１２０を形成することなく、レーザ加工や機械的なドリルによりスルーホール１１２を形成するようにしても良い。但し、シリコンウェハ１１０は、薄膜加工されており、割れやすいため、スルーホール１１２の形成には、衝撃を与えないエッチング法が採用されることが望ましい。
【００２９】
図１４に示す第５の工程では、シリコンウェハ１１０の上面に形成されていたレジスト１２０が除去される。更に、図１５に示す第６の工程では、シリコンウェハ１１０が支持体３００から剥離される。
【００３０】
図１６に示す第７の工程では、シリコンウェハ１１０の表面（スルーホール１１２の内壁部を含む）に絶縁層１３０が形成される。絶縁層１３０が有機系の材料である場合には、当該絶縁層１３０の形成には、電着法が採用される。
【００３１】
図１７は、電着法による絶縁層１３０の形成の概要を示す図である。同図に示すように、電着法では、電解槽４００内に、溶剤に有機系樹脂をコロイド状に分散させたもの（以下、「電着溶液」と称する）４５０が用意され、更に、この電着溶液４５０にシリコンウェハ１１０が浸漬される。そして、電解槽４００とシリコンウェハ１１０とがそれぞれ電極となり、電源４６０によって、これら電解槽４００とシリコンウェハ１１０との間に所定の電界がかけられる。電界がかけられると、コロイド状の有機系樹脂（例えばエポキシ系樹脂）が電気泳動によって移動し、この有機系樹脂によってシリコンウェハ１１０の表面が被膜され、絶縁層１３０が形成される。なお、電着法の場合、絶縁層の厚さは、電解槽４００とシリコンウェハ１１０との間にかけられる電界の大きさと、時間とに比例する。従って、電界の大きさと時間とが適宜調整されることによって、所望の厚さを有する絶縁層１３０の形成が可能となる。
【００３２】
一方、絶縁層１３０が無機系の材料である場合には、上述した電着法の他に、熱酸化法やＣＶＤ法を採用することができる。熱酸化法やＣＶＤ法が採用される場合には、シリコンウェハ１１０の表面が酸化されてＳｉＯ２の層が形成されたり、ＳｉＮの層が形成されて絶縁層１３０となる。
【００３３】
第８の工程以降については、第１実施例乃至第３実施例に分けて説明する。
【００３４】
（第１実施例）
第１実施例では、図１８に示す第８の工程において、シリコンウェハ１１０の下面側に膜状の導電層１４０が形成される。この膜状の導電層１４０は、シリコンウェハ１１０の下面に電着法により形成された絶縁層１３０が加熱処理により硬化する前に、当該絶縁層１３０に圧着される。このように、膜状の導電層１４０が絶縁層１３０に圧着されることにより形成される場合には、ＣＶＤ法やスパッタ法のように高価な装置を用いることなく、簡易に導電層１４０を形成することが可能となる。
【００３５】
なお、導電層１４０は、シリコンウェハ１１０を保持する役割を果たすとともに、後述するめっき処理において必要となるシード層（給電層）としての役割も果たす。更には、導電層１４０のうち、スルーホール１１２の下部の部分は、後述する貫通電極１６０の下部を構成する。導電層１４０の材料としては、銅、チタンとタングステンとの合金、アルミニウム、チタンナイトライド等の金属板や金属箔が用いられる。
【００３６】
図１９に示す第９の工程では、めっき処理により、スルーホール１１２によって露出している導電層１４０の上部に導電体１５０が成長し、スルーホール１１２の内部が導電体１５０で満たされる。更に、導電体１５０の一部がシリコンウェハ１１０の上面から突出する。なお、めっき処理の際には、電解めっき法又は無電解めっき法が採用される。また、導電体１５０の材料は、導電層１４０の材料に対応するものが用いられる。例えば、導電層１４０が銅である場合には、導電体１５０にも銅が用いられ、導電層１４０を給電層とした電解銅めっきにより、導電体１５０が形成される。
【００３７】
図２０に示す第１０の工程では、パターニングにより、導電層１４０のうち、導電体１５０の下部及びその近傍以外の導電層１４２のみが残され、他の部分が除去される。このような工程を経て、導電体１５０及び導電層１４２によってシリコンウェハ１１０を上面から下面へ貫く貫通電極１６０が形成される。この貫通電極１６０は、半導体チップ（図示せず）と実装基板（図示せず）との間に介在し、上部が半導体チップと電気的に接続され、下部が実装基板と電気的に接続される。なお、エッチングを用いて、導電層１４０により配線パターンが形成されるようにしても良い。あるいは、導電層１４２を残さずに、導電層１４０の全てが除去されるようにしても良い。
【００３８】
（第２実施例）
第２実施例では、図２１に示す第８の工程において、シリコンウェハ１１０の下面側に導電性テープ１７０が貼付される。この導電性テープ１７０は、例えば、銅箔と、当該銅箔の一方の面に形成されるニッケル粒子が混合された接着剤からなる接着層によって構成される。接着剤にニッケル粒子が混合されているため、導電性テープ１７０は、一方の面と他方の面との間が通電可能に構成されている。
【００３９】
なお、導電性テープ１７０は、第１実施例における導電層１４０と同様、シリコンウェハ１１０を保持する役割を果たすとともに、後述するめっき処理において必要となるシード層（給電層）としての役割も果たす。
【００４０】
図２２に示す第９の工程では、めっき処理により、スルーホール１１２によって露出している導電性テープの上部に導電体１５０が成長し、スルーホール１１２の内部が導電体１５０で満たされる。更に、導電体１５０の一部がシリコンウェハ１１０の上面から突出する。なお、めっき処理の際には、電解めっき法又は無電解めっき法が採用される。また、導電体１５０の材料は、導電層１４０の材料に対応するものが用いられる。例えば、導電層１４０が銅である場合には、導電体１５０にも銅が用いられ、導電層１４０を給電層とした電解銅めっきにより、導電体１５０が形成される。
【００４１】
図２３に示す第１０の工程では、導電性テープ１７０が剥離され、導電体１５０によってシリコンウェハ１１０を上面から下面へ貫く貫通電極が形成される。なお、シリコンウェハ１１０の下面から貫通電極を突出させる必要がある場合には、次の工程において、シリコンウェハ１１０の下面側に露出している導電体１５０の下部に電極が形成される。
【００４２】
（第３実施例）
第３実施例では、図２４に示す第８の工程において、ガラス板等の支持体３２０の上面にシリコンウェハ１１０が配置される。更に、シリコンウェハ１１０は、周囲がテープ３３０で仮止めされることにより、支持体３２０に装着される。
【００４３】
図２５に示す第９の工程では、シリコンウェハ１１０の上面に形成された絶縁層１３０のうち、露出している面の上に、めっき処理において必要となるシード層（給電層）１８０が形成される。例えば、シード層１８０は、スパッタや無電解めっきによりクロム層を形成し、更に銅層を形成することにより、形成される。あるいは、シード層１８０は、スパッタや無電解めっきによりチタン層を形成し、更に銅層を形成することにより、形成される。
【００４４】
図２６に示す第１０の工程では、めっき処理により、シード層１８０の上面に導電体１９０が形成される。なお、めっき処理の際には、第１及び第２実施例と同様、電解めっき法又は無電解めっき法が採用される。
【００４５】
図２７に示す第１１の工程では、パターニングにより、導電体１９０のうち、スルーホール１１２の内部及びその近傍以外の導電体１９２のみが残され、他の部分が除去されるとともに、シード層１８０のうち、スルーホール１１２の内部及びその近傍以外のシード層１８２のみが残され、他の部分が除去されるとともに、このような工程を経て、導電体１９２及びシード層１８２によってシリコンウェハ１１０を上面から下面へ貫く貫通電極２００が形成される。その後、シリコンウェハ１１０がテープ３３０及び支持体３２０から剥離される。なお、シリコンウェハ１１０の下面から貫通電極を突出させる必要がある場合には、次の工程において、当該シリコンウェハ１１０の下面側に露出しているシード層１８２の下部に電極が形成される。
【００４６】
このように、本実施形態では、半導体パッケージの製造工程において、シリコンウェハ１１０が薄膜化された後に、当該シリコンウェハ１１０にスルーホール１１２が形成され、更に当該スルーホール１１２の内部に貫通電極となる導電体（第１及び第２実施例では導電体１５０、第３実施例では導電体１９２）が形成されており、従来のように貫通電極の形成後に半導体ウェハを薄膜化する工程は採用されていない。このため、シリコンウェハ１１０の薄膜化の際に当該シリコンウェハ１１０の表面に貫通電極の材料である導電体１５０、１９２の残渣が付着し、貫通電極間がショートしてしまうことが防止される。
【００４７】
また、本実施形態では、シリコンウェハ１１０が薄膜化された後に、当該シリコンウェハ１１０の表面に絶縁層１３０が形成されるため、従来のように、薄膜化の後に半導体ウェハの下面に絶縁層を形成させる必要がなく、容易に、シリコンウェハ１１０の下面側に貫通電極を露出させることができる。
【００４８】
また、第２実施例に示すように、導電層として導電性テープ１７０を用いることにより、貫通電極形成後における導電層の除去を容易に行うことが可能となる。更に、シリコンウェハ１１０にスルーホール１１２を形成する際に、エッチング法を用いることにより、機械的なドリル等によりスルーホールを形成する場合よりも、薄膜化されたシリコンウェハ１１０の割れを抑制することができる。また、シリコンウェハ１１０の表面に絶縁層１３０を形成する際に、電着法を用いることにより、熱に弱い有機系の材料を絶縁層１３０に採用することが可能となる。
【００４９】
なお、上述した実施形態では、半導体ウェハとしてシリコンウェハ１１０が用いられる場合について説明したが、熱膨張率が小さく、且つ、微細化が可能であるとの条件が満たされるのであれば、他の半導体ウェハが用いられる場合にも、同様に本発明を適用することができる。
【００５０】
なお、図１６に示す第７の工程において、熱酸化法やＣＶＤ法により無機系の絶縁層１３０が形成される場合、図２８に示すように、当該無機系の絶縁層１３０の表面に、電着法により有機系の絶縁層１３２が形成されるようにしても良い。この場合には、無機系の絶縁層１３０のみが形成される場合と比較して、絶縁の確実性を向上させることが可能になる。
【００５１】
また、図１６に示す第７の工程において、図２９に示すように、絶縁層１３０の表面にバリア層１３４が形成されるようにしても良い。あるいは、図１８に示す第１実施例における第８の工程や、図２１に示す第２実施例における第８の工程において、図３０に示すように、絶縁層１３０の表面にバリア層１３４が形成されるようにしても良い。
【００５２】
これらのバリア層１３４は、例えば、チタン、チタンナイトライド、チタンとタングステンの合金等の被膜により形成される。導電体１５０、１９２に銅が用いられる場合、一般に銅は、シリコンや酸化シリコン中において、原子レベルで高速に移動する。特に、半導体製造工程のように、数百℃／ｈｒ程度の高温放置下では、銅が酸化シリコン中に拡散し、隣接する導電体１５０、１９２間でショートが発生する場合がある。上述したバリア層１３４が形成される場合には、このようなショートが防止される。なお、第３実施例では、図２５に示すシード層１８０がチタンにより形成される場合、そのシード層１８０をバリア層として用いることができる。
【００５３】
また、上述した実施形態では、導電体１５０、１９２は、シリコンウェハ１１０の上面から突出するように形成されているが、導電体１５０、１９２の上面とシリコンウェハ１１０の上面とが同一面上となるように形成されても良い。
【００５４】
また、上述した実施形態では、単一の半導体パッケージに着目し、その製造工程を説明したが、シリコンウェハ１１０に、上述した製造工程によって複数の半導体パッケージを形成し、その後、シリコンウェハ１１０をダイシングすることにより個々の半導体パッケージが得られるようにしても良い。
【００５５】
【発明の効果】
本発明によれば、半導体パッケージにおける貫通電極の形成を適切に行うことが可能となる。
【図面の簡単な説明】
【図１】従来の半導体パッケージ製造の第１の工程を示す断面図である。
【図２】従来の半導体パッケージ製造の第２の工程を示す断面図である。
【図３】従来の半導体パッケージ製造の第３の工程を示す断面図である。
【図４】従来の半導体パッケージ製造の第４の工程を示す断面図である。
【図５】従来の半導体パッケージ製造の第５の工程を示す断面図である。
【図６】従来の半導体パッケージ製造の第６の工程を示す断面図である。
【図７】従来の半導体パッケージ製造の第７の工程を示す断面図である。
【図８】従来の半導体パッケージ製造の第８の工程を示す断面図である。
【図９】従来の半導体パッケージ製造の第８の工程を示す断面図である。
【図１０】本実施形態の半導体パッケージ製造の第１の工程を示す断面図である。
【図１１】本実施形態の半導体パッケージ製造の第２の工程を示す断面図である。
【図１２】本実施形態の半導体パッケージ製造の第３の工程を示す断面図である。
【図１３】本実施形態の半導体パッケージ製造の第４の工程を示す断面図である。
【図１４】本実施形態の半導体パッケージ製造の第５の工程を示す断面図である。
【図１５】本実施形態の半導体パッケージ製造の第６の工程を示す断面図である。
【図１６】本実施形態の半導体パッケージ製造の第７の工程を示す断面図である。
【図１７】本実施形態の電着法の概要を示す図である。
【図１８】第１実施例の半導体パッケージ製造の第８の工程を示す断面図である。
【図１９】第１実施例の半導体パッケージ製造の第９の工程を示す断面図である。
【図２０】第１実施例の半導体パッケージ製造の第１０の工程を示す断面図である。
【図２１】第２実施例の半導体パッケージ製造の第８の工程を示す断面図である。
【図２２】第２実施例の半導体パッケージ製造の第９の工程を示す断面図である。
【図２３】第２実施例の半導体パッケージ製造の第１０の工程を示す断面図である。
【図２４】第３実施例の半導体パッケージ製造の第８の工程を示す断面図である。
【図２５】第３実施例の半導体パッケージ製造の第９の工程を示す断面図である。
【図２６】第３実施例の半導体パッケージ製造の第１０の工程を示す断面図である。
【図２７】第３実施例の半導体パッケージ製造の第１１の工程を示す断面図である。
【図２８】本実施形態の半導体パッケージ製造の第７の工程の他の例を示す断面図である。
【図２９】第１実施例の半導体パッケージ製造の第８の工程の他の例を示す断面図である。
【図３０】第２実施例の半導体パッケージ製造の第８の工程の他の例を示す断面図である。
【符号の説明】
１１０ シリコンウェハ
１１２ スルーホール
１２０ レジスト
１２２ 孔
１３０ 絶縁層
１４０、１４２ 導電層
１５０、１９０、１９２ 導電体
１６０、２００ 貫通電極
１７０ 導電性テープ
１８０、１８２ シード層
３００、３２０ 支持体
３１０ 接着層
３３０ テープ
４００ 電解槽
４５０ 電着溶液
４６０ 電源
Claims (9)
- 半導体ウェハの下面を第１の支持体に装着する工程と、
前記半導体ウェハを薄膜化する工程と、
前記半導体ウェハにスルーホールを形成する工程と、
前記半導体ウェハを前記第１の支持体から剥離する工程と、
前記半導体ウェハの表面に絶縁層を形成する工程と、
前記半導体ウェハの下面側に導電層を形成する工程と、
めっき処理により、前記スルーホールの内部に導電体を形成する工程と、
を備える半導体パッケージの製造方法。 - 請求項１に記載の半導体パッケージの製造方法において、
更に、前記導電層を除去する工程を備える半導体パッケージの製造方法。 - 請求項２に記載の半導体パッケージの製造方法において、
前記導電層を除去する工程は、前記導電体の下部の導電層については、除去せずに残す半導体パッケージの製造方法。 - 請求項１又は２に記載の半導体パッケージの製造方法において、
前記導電層はテープ状の部材である半導体パッケージの製造方法。 - 半導体ウェハの下面を第１の支持体に装着する工程と、
前記半導体ウェハを薄膜化する工程と、
前記半導体ウェハにスルーホールを形成する工程と、
前記半導体ウェハを前記第１の支持体から剥離する工程と、
前記半導体ウェハの表面に絶縁層を形成する工程と、
前記絶縁層が形成された半導体ウェハを第２の支持体に装着する工程と、
前記絶縁層の露出面に導電層を形成する工程と、
めっき処理により、前記スルーホールの内部に導電体を形成する工程と、
を備える半導体パッケージの製造方法。 - 請求項１乃至５の何れかに記載の半導体パッケージの製造方法において、
前記半導体ウェハにスルーホールを形成する工程は、エッチング法を用いる半導体パッケージの製造方法。 - 請求項１乃至６の何れかに記載の半導体パッケージの製造方法において、
前記半導体ウェハの表面に絶縁層を形成する工程は、電着法を用いる半導体パッケージの製造方法。 - 請求項１乃至７の何れかに記載の半導体パッケージの製造方法において、
前記半導体ウェハの表面に絶縁層を形成する工程は、前記半導体ウェハの表面に無機系の絶縁層を形成し、更に前記無機系の絶縁層の表面に有機系の絶縁層を形成する半導体パッケージの製造方法。 - 請求項１乃至８の何れかに記載の半導体パッケージの製造方法において、
前記半導体ウェハの表面に絶縁層を形成する工程の後に、前記絶縁層の表面にバリア層を形成する工程を備える半導体パッケージの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003174473A JP4098673B2 (ja) | 2003-06-19 | 2003-06-19 | 半導体パッケージの製造方法 |
| US10/826,034 US7067353B2 (en) | 2003-06-19 | 2004-04-16 | Method for manufacturing semiconductor package having electrodes penetrating through semiconductor wafer |
| TW093110958A TWI332675B (en) | 2003-06-19 | 2004-04-20 | Method for manufacturing semiconductor package |
| EP04252447A EP1489658B1 (en) | 2003-06-19 | 2004-04-28 | Method for manufacturing semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003174473A JP4098673B2 (ja) | 2003-06-19 | 2003-06-19 | 半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005011987A true JP2005011987A (ja) | 2005-01-13 |
| JP4098673B2 JP4098673B2 (ja) | 2008-06-11 |
Family
ID=33410974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003174473A Expired - Fee Related JP4098673B2 (ja) | 2003-06-19 | 2003-06-19 | 半導体パッケージの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7067353B2 (ja) |
| EP (1) | EP1489658B1 (ja) |
| JP (1) | JP4098673B2 (ja) |
| TW (1) | TWI332675B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340316A (ja) * | 2004-05-25 | 2005-12-08 | Sony Corp | 半導体装置の製造方法 |
| EP1978558A1 (en) | 2007-04-03 | 2008-10-08 | Shinko Electric Industries Co., Ltd. | Substrate and method for manufacturing the same |
| JP2010192696A (ja) * | 2009-02-18 | 2010-09-02 | Shinko Electric Ind Co Ltd | 電子部品装置及びその製造方法 |
| KR101228594B1 (ko) | 2010-06-16 | 2013-01-31 | (주)엠투랩 | 인터커넥션 배선방법 및 이를 이용한 실장형 솔레노이드 제조방법 |
| JP2014207489A (ja) * | 2007-03-01 | 2014-10-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| US9318351B2 (en) | 2014-04-24 | 2016-04-19 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
| US9392705B2 (en) | 2013-09-26 | 2016-07-12 | Shinko Electric Industries Co., Ltd. | Wiring board with through wiring |
| JPWO2014038326A1 (ja) * | 2012-09-07 | 2016-08-08 | 旭硝子株式会社 | インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943056B2 (en) * | 2002-04-16 | 2005-09-13 | Renesas Technology Corp. | Semiconductor device manufacturing method and electronic equipment using same |
| JP4248928B2 (ja) * | 2003-05-13 | 2009-04-02 | ローム株式会社 | 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置 |
| JP4813035B2 (ja) * | 2004-10-01 | 2011-11-09 | 新光電気工業株式会社 | 貫通電極付基板の製造方法 |
| JP4349278B2 (ja) * | 2004-12-24 | 2009-10-21 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US20060252262A1 (en) * | 2005-05-03 | 2006-11-09 | Rockwell Scientific Licensing, Llc | Semiconductor structures having via structures between planar frontside and backside surfaces and methods of fabricating the same |
| JP2007027451A (ja) * | 2005-07-19 | 2007-02-01 | Shinko Electric Ind Co Ltd | 回路基板及びその製造方法 |
| US8154105B2 (en) * | 2005-09-22 | 2012-04-10 | International Rectifier Corporation | Flip chip semiconductor device and process of its manufacture |
| JP5222459B2 (ja) * | 2005-10-18 | 2013-06-26 | 新光電気工業株式会社 | 半導体チップの製造方法、マルチチップパッケージ |
| DE102006018027A1 (de) * | 2006-04-19 | 2007-10-25 | Robert Bosch Gmbh | Mikromechanisches Bauelement mit Waferdurchkontaktierung sowie entsprechendes Herstellungsverfahren |
| US7528492B2 (en) * | 2007-05-24 | 2009-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test patterns for detecting misalignment of through-wafer vias |
| JP5193503B2 (ja) | 2007-06-04 | 2013-05-08 | 新光電気工業株式会社 | 貫通電極付き基板及びその製造方法 |
| CN101886286B (zh) * | 2010-07-27 | 2012-02-29 | 上海交通大学 | 用于tsv绝缘层的超薄膜湿法制备方法 |
| CN102409385A (zh) * | 2011-11-28 | 2012-04-11 | 上海交通大学 | 一种微电极阵列的侧壁绝缘方法 |
| US9865524B2 (en) * | 2013-04-08 | 2018-01-09 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming conductive vias using backside via reveal and selective passivation |
| JP6184613B2 (ja) * | 2014-12-17 | 2017-08-23 | 三井化学株式会社 | 基板中間体、貫通ビア電極基板および貫通ビア電極形成方法 |
| CN106324895A (zh) * | 2016-10-24 | 2017-01-11 | 京东方科技集团股份有限公司 | 显示面板及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4011695B2 (ja) | 1996-12-02 | 2007-11-21 | 株式会社東芝 | マルチチップ半導体装置用チップおよびその形成方法 |
| FR2765398B1 (fr) * | 1997-06-25 | 1999-07-30 | Commissariat Energie Atomique | Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises |
| US6107109A (en) * | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
| US6221769B1 (en) * | 1999-03-05 | 2001-04-24 | International Business Machines Corporation | Method for integrated circuit power and electrical connections via through-wafer interconnects |
| JP2000332100A (ja) * | 1999-05-18 | 2000-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| US6383894B1 (en) * | 2000-03-31 | 2002-05-07 | Intel Corporation | Method of forming scribe line planarization layer |
| JP2003031719A (ja) | 2001-07-16 | 2003-01-31 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法並びに半導体装置 |
| JP4202641B2 (ja) * | 2001-12-26 | 2008-12-24 | 富士通株式会社 | 回路基板及びその製造方法 |
-
2003
- 2003-06-19 JP JP2003174473A patent/JP4098673B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-16 US US10/826,034 patent/US7067353B2/en not_active Expired - Fee Related
- 2004-04-20 TW TW093110958A patent/TWI332675B/zh not_active IP Right Cessation
- 2004-04-28 EP EP04252447A patent/EP1489658B1/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340316A (ja) * | 2004-05-25 | 2005-12-08 | Sony Corp | 半導体装置の製造方法 |
| JP2014207489A (ja) * | 2007-03-01 | 2014-10-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| EP1978558A1 (en) | 2007-04-03 | 2008-10-08 | Shinko Electric Industries Co., Ltd. | Substrate and method for manufacturing the same |
| JP2008258322A (ja) * | 2007-04-03 | 2008-10-23 | Shinko Electric Ind Co Ltd | 基板及びその製造方法 |
| US8481863B2 (en) | 2007-04-03 | 2013-07-09 | Shinko Electric Industries Co., Ltd. | Substrate and method for manufacturing the same |
| JP2010192696A (ja) * | 2009-02-18 | 2010-09-02 | Shinko Electric Ind Co Ltd | 電子部品装置及びその製造方法 |
| KR101228594B1 (ko) | 2010-06-16 | 2013-01-31 | (주)엠투랩 | 인터커넥션 배선방법 및 이를 이용한 실장형 솔레노이드 제조방법 |
| JPWO2014038326A1 (ja) * | 2012-09-07 | 2016-08-08 | 旭硝子株式会社 | インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 |
| US9392705B2 (en) | 2013-09-26 | 2016-07-12 | Shinko Electric Industries Co., Ltd. | Wiring board with through wiring |
| US9318351B2 (en) | 2014-04-24 | 2016-04-19 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4098673B2 (ja) | 2008-06-11 |
| EP1489658B1 (en) | 2011-10-05 |
| EP1489658A2 (en) | 2004-12-22 |
| TW200503064A (en) | 2005-01-16 |
| EP1489658A3 (en) | 2006-02-15 |
| US7067353B2 (en) | 2006-06-27 |
| US20040259351A1 (en) | 2004-12-23 |
| TWI332675B (en) | 2010-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4098673B2 (ja) | 半導体パッケージの製造方法 | |
| US20210134674A1 (en) | Semiconductor components having conductive vias with aligned back side conductors | |
| JP3904484B2 (ja) | シリコン基板のスルーホールプラギング方法 | |
| US7795140B2 (en) | Method of manufacturing substrate | |
| US8058165B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101531097B1 (ko) | 인터포저 기판 및 이의 제조방법 | |
| JP2010171377A (ja) | 貫通電極基板及びその製造方法 | |
| JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
| US8777638B2 (en) | Wiring board and method of manufacturing the same | |
| JPWO2009084301A1 (ja) | インターポーザー及びインターポーザーの製造方法 | |
| JP2002231854A (ja) | 半導体装置およびその製造方法 | |
| JP2004273480A (ja) | 配線基板およびその製造方法および半導体装置 | |
| CN107567651B (zh) | 具有贯通电极的布线基板及其制造方法 | |
| JP2011082531A (ja) | 貫通電極基板及びその製造方法 | |
| JP2005175327A (ja) | 半導体装置及びその製造方法 | |
| EP1995777A1 (en) | Transistor package with wafer level dielectric isolation | |
| JP2003332417A (ja) | 半導体チップの製造方法 | |
| JP5118614B2 (ja) | 半導体装置の製造方法 | |
| JP4326428B2 (ja) | スルーホールめっき方法 | |
| JP2011238742A (ja) | 配線基板の製造方法及び配線基板 | |
| JP2006216747A (ja) | 貫通電極の製造方法および構造 | |
| JP2003282616A (ja) | バンプの形成方法及び半導体装置の製造方法 | |
| TW202312374A (zh) | 用於半導體設備封裝的加勁框架 | |
| CN111446178A (zh) | 一种聚酰亚胺结合铜柱元件的加工方法 | |
| JP2005057051A (ja) | 導電路形成方法および集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080313 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |