JP2004348573A5 - - Google Patents

Download PDF

Info

Publication number
JP2004348573A5
JP2004348573A5 JP2003146507A JP2003146507A JP2004348573A5 JP 2004348573 A5 JP2004348573 A5 JP 2004348573A5 JP 2003146507 A JP2003146507 A JP 2003146507A JP 2003146507 A JP2003146507 A JP 2003146507A JP 2004348573 A5 JP2004348573 A5 JP 2004348573A5
Authority
JP
Japan
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003146507A
Other versions
JP2004348573A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2003146507A priority Critical patent/JP2004348573A/ja
Priority claimed from JP2003146507A external-priority patent/JP2004348573A/ja
Priority to US10/682,166 priority patent/US7233186B2/en
Priority to CNB2004100033783A priority patent/CN1297069C/zh
Priority to CNA2006100818909A priority patent/CN1897462A/zh
Publication of JP2004348573A publication Critical patent/JP2004348573A/ja
Publication of JP2004348573A5 publication Critical patent/JP2004348573A5/ja
Priority to US11/798,535 priority patent/US7405607B2/en
Pending legal-status Critical Current

Links

JP2003146507A 2003-05-23 2003-05-23 クロック生成回路およびそれを含むシステム Pending JP2004348573A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003146507A JP2004348573A (ja) 2003-05-23 2003-05-23 クロック生成回路およびそれを含むシステム
US10/682,166 US7233186B2 (en) 2003-05-23 2003-10-10 Clock generation circuit capable of setting or controlling duty ratio of clock signal and system including clock generation circuit
CNB2004100033783A CN1297069C (zh) 2003-05-23 2004-01-29 可设定或控制时钟信号的占空比的时钟生成电路及其系统
CNA2006100818909A CN1897462A (zh) 2003-05-23 2004-01-29 可设定或控制时钟信号的占空比的时钟生成电路及其系统
US11/798,535 US7405607B2 (en) 2003-05-23 2007-05-15 Clock generation circuit capable of setting or controlling duty ratio of clock signal and system including clock generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003146507A JP2004348573A (ja) 2003-05-23 2003-05-23 クロック生成回路およびそれを含むシステム

Publications (2)

Publication Number Publication Date
JP2004348573A JP2004348573A (ja) 2004-12-09
JP2004348573A5 true JP2004348573A5 (ja) 2006-06-22

Family

ID=33447589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003146507A Pending JP2004348573A (ja) 2003-05-23 2003-05-23 クロック生成回路およびそれを含むシステム

Country Status (3)

Country Link
US (2) US7233186B2 (ja)
JP (1) JP2004348573A (ja)
CN (2) CN1897462A (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004348573A (ja) * 2003-05-23 2004-12-09 Renesas Technology Corp クロック生成回路およびそれを含むシステム
US7336115B2 (en) * 2005-02-09 2008-02-26 International Business Machines Corporation Redundancy in signal distribution trees
US7716516B2 (en) 2006-06-21 2010-05-11 Sony Computer Entertainment Inc. Method for controlling operation of microprocessor which performs duty cycle correction process
JP2008035071A (ja) * 2006-07-27 2008-02-14 Fujifilm Corp 出力ドライブ回路及びこれを備えたデジタルカメラ
JP2008160610A (ja) 2006-12-26 2008-07-10 Nec Electronics Corp クロックデューティ変更回路
EP1986070B1 (en) * 2007-04-27 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Clock signal generation circuit and semiconductor device
US7973565B2 (en) * 2007-05-23 2011-07-05 Cyclos Semiconductor, Inc. Resonant clock and interconnect architecture for digital devices with multiple clock networks
GB2450564B (en) * 2007-06-29 2011-03-02 Imagination Tech Ltd Clock frequency adjustment for semi-conductor devices
JP4385234B2 (ja) * 2007-09-11 2009-12-16 日本電気株式会社 半導体集積回路装置、同装置用クロックパルス最適化方法、及びそのプログラム
US20090102529A1 (en) * 2007-10-23 2009-04-23 International Business Machines Corporation Shifting inactive clock edge for noise reduction
US8108813B2 (en) 2007-11-20 2012-01-31 International Business Machines Corporation Structure for a circuit obtaining desired phase locked loop duty cycle without pre-scaler
EP2220208A4 (en) * 2007-11-23 2010-12-29 Rappaport Family Inst For Res USE OF HAPTOGLOBIN GENOTYPING IN THE DIAGNOSIS AND TREATMENT OF CARDIOVASCULAR DISEASE
US8381143B2 (en) 2008-05-29 2013-02-19 International Business Machines Corporation Structure for a duty cycle correction circuit
US8041874B2 (en) * 2008-08-08 2011-10-18 Standard Microsystems Corporation USB and ethernet controller combination device
DE102008045027B4 (de) * 2008-08-29 2011-03-24 Austriamicrosystems Ag Signalverarbeitungsschaltung, Anzeigevorrichtung und Verfahren zur Signalverarbeitung
JP4656221B2 (ja) 2008-09-30 2011-03-23 株式会社デンソー 通信装置及びクロック同期式通信システム
KR101467417B1 (ko) * 2008-12-30 2014-12-11 주식회사 동부하이텍 디지털 동기 회로
CN101582685B (zh) * 2009-05-08 2012-02-01 东南大学 一种应用于超高速模数转换器的高速双向时钟树电路
US8509370B2 (en) * 2009-06-08 2013-08-13 Freescale Semiconductor, Inc. Phase locked loop device and method thereof
US8324882B2 (en) * 2009-06-08 2012-12-04 Freescale Semiconductor, Inc. Phase locked loop device and method thereof
JP2013507888A (ja) * 2009-10-12 2013-03-04 サイクロス セミコンダクター， インコーポレイテッド 共振クロックネットワークを従来モードで作動させるためのアーキテクチャ
US9484894B2 (en) 2012-07-09 2016-11-01 International Business Machines Corporation Self-adjusting duty cycle tuner
US20140244548A1 (en) * 2013-02-22 2014-08-28 Nvidia Corporation System, method, and computer program product for classification of silicon wafers using radial support vector machines to process ring oscillator parametric data
JP6135279B2 (ja) 2013-04-26 2017-05-31 株式会社ソシオネクスト バッファ回路及び半導体集積回路
CN103269215A (zh) * 2013-06-03 2013-08-28 上海宏力半导体制造有限公司 倍频电路
JP6319551B2 (ja) * 2013-10-31 2018-05-09 セイコーエプソン株式会社 クロック生成装置、電子機器、移動体及びクロック生成方法
JP6724902B2 (ja) * 2015-03-30 2020-07-15 ソニー株式会社 パワーゲーティングの制御回路および半導体デバイス
CN108123705B (zh) * 2016-11-29 2021-01-19 比亚迪股份有限公司 信号的同步控制方法和装置
CN107356937A (zh) * 2017-08-25 2017-11-17 长春德信光电技术有限公司 一种基于激光探测技术的行走机器人碰撞预警装置
CN107979359B (zh) * 2018-01-11 2023-12-22 苏州锴威特半导体股份有限公司 一种维持固定脉冲的时钟同步电路
EP3514956B1 (en) * 2018-01-19 2023-04-19 Socionext Inc. Clock distribution
JP7223387B2 (ja) * 2018-05-24 2023-02-16 ザインエレクトロニクス株式会社 デューティ補償装置
CN109410881B (zh) * 2018-12-20 2020-06-02 深圳市华星光电技术有限公司 信号传输系统及信号传输方法
CN110047419A (zh) * 2019-04-30 2019-07-23 深圳市华星光电半导体显示技术有限公司 改善goa电路电磁辐射的驱动装置及其方法
CN110459161B (zh) * 2019-08-23 2023-04-07 北京集创北方科技股份有限公司 接收装置、驱动芯片、显示装置及电子设备
US10892759B1 (en) * 2020-02-19 2021-01-12 Amazing Microelectronic Corp. Bus driver module with controlled circuit and transition controlled circuit thereof
CN114499508A (zh) * 2020-11-13 2022-05-13 瑞昱半导体股份有限公司 操作时钟产生装置与参考时钟栅控电路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60502274A (ja) 1983-11-07 1985-12-26 モトロ−ラ・インコ−ポレ−テツド 電力を節約する合成クロツク・マイクロコンピユ−タ
JPS6242613A (ja) 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd 周波数デユ−テイ調整装置
JPH0688371B2 (ja) 1990-05-02 1994-11-09 株式会社淀川製鋼所 耐久性塗装金属板
JPH04335714A (ja) * 1991-05-13 1992-11-24 Seiko Epson Corp デューティー調整可能な発振回路
JP2956292B2 (ja) * 1991-08-06 1999-10-04 日本電気株式会社 クロックドライバ
JPH06164379A (ja) 1992-06-29 1994-06-10 Pentel Kk デューティ比固定ｐｌｌ発振回路
US5406590A (en) 1992-10-23 1995-04-11 Compaq Computer Corporation Method of and apparatus for correcting edge placement errors in multiplying phase locked loop circuits
US5519344A (en) * 1994-06-30 1996-05-21 Proebsting; Robert J. Fast propagation technique in CMOS integrated circuits
CA2159762C (en) * 1995-10-03 2000-02-08 Hugh Chow Duty cycled control implemented within a frequency synthesizer
JP3596969B2 (ja) * 1996-02-05 2004-12-02 沖電気工業株式会社 遅延回路およびパルス発生回路
JP2994272B2 (ja) * 1996-08-23 1999-12-27 九州日本電気株式会社 多相クロック発生回路
US5771264A (en) * 1996-08-29 1998-06-23 Altera Corporation Digital delay lock loop for clock signal frequency multiplication
JP3258923B2 (ja) * 1997-02-26 2002-02-18 株式会社東芝 半導体集積回路装置
JPH11110067A (ja) * 1997-10-07 1999-04-23 Mitsubishi Electric Corp 半導体集積回路
JPH11161378A (ja) * 1997-12-01 1999-06-18 Nec Niigata Ltd Ｃｐｕ温度制御回路
JP2908398B1 (ja) * 1998-01-14 1999-06-21 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路および発振器の遅延素子
JP2000039937A (ja) * 1998-07-22 2000-02-08 Toshiba Corp コンピュータシステムおよびそのパワーセーブ制御方法
JP2001267890A (ja) * 2000-03-22 2001-09-28 Hitachi Ltd クロック発生装置、バスインタフェース制御装置及び情報処理装置
JP2002073199A (ja) * 2000-08-31 2002-03-12 Oki Data Corp クロック発生装置
KR100919087B1 (ko) * 2001-10-19 2009-09-28 가부시키가이샤 어드밴티스트 위상 로크 루프 회로, 지연 로크 루프 회로, 타이밍발생기, 반도체 시험 장치 및 반도체 집적 회로
US6501307B1 (en) * 2001-11-12 2002-12-31 Pericom Semiconductor Corp. Spread-spectrum clock buffer/driver that modulates clock period by switching loads
US6727740B2 (en) * 2002-08-29 2004-04-27 Micron Technology, Inc. Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals
JP4277979B2 (ja) * 2003-01-31 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP2004348573A (ja) * 2003-05-23 2004-12-09 Renesas Technology Corp クロック生成回路およびそれを含むシステム

Similar Documents

Publication Publication Date Title
BE2015C007I2 (ja)
BE2014C055I2 (ja)
BE2014C027I2 (ja)
BE2014C003I2 (ja)
BE2013C075I2 (ja)
BE2013C070I2 (ja)
BE2013C067I2 (ja)
BE2013C038I2 (ja)
BE2013C036I2 (ja)
BE2011C030I2 (ja)
IN2005MU01399A (ja)
JP2004152265A5 (ja)
JP2004178554A5 (ja)
JP2003334204A5 (ja)
JP2004348573A5 (ja)
BE2015C005I2 (ja)
BE2012C053I2 (ja)
JP2004183661A5 (ja)
JP2004073202A5 (ja)
JP2003318236A5 (ja)
JP2004007979A5 (ja)
JP2003276927A5 (ja)
JP2004220128A5 (ja)
JP2003344741A5 (ja)
JP2004221885A5 (ja)