JP4656221B2 - 通信装置及びクロック同期式通信システム - Google Patents
通信装置及びクロック同期式通信システムInfo
- Publication number
- JP4656221B2 JP4656221B2 JP2008253770A JP2008253770A JP4656221B2 JP 4656221 B2 JP4656221 B2 JP 4656221B2 JP 2008253770 A JP2008253770 A JP 2008253770A JP 2008253770 A JP2008253770 A JP 2008253770A JP 4656221 B2 JP4656221 B2 JP 4656221B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- time
- clock
- edge
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006854 communication Effects 0.000 title claims description 217
- 238000004891 communication Methods 0.000 title claims description 214
- 230000001360 synchronised effect Effects 0.000 title claims description 33
- 230000005540 biological transmission Effects 0.000 claims description 71
- 238000000034 method Methods 0.000 description 27
- 238000012545 processing Methods 0.000 description 11
- 230000014509 gene expression Effects 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Description
(1)T/2≧「データ信号の出力遅れ時間+データセットアップ時間」
(2)T/2≧「データホールド時間」
尚、図16の例では、通信クロックのエッジのうち、立ち下がりエッジが、上記一方のエッジであって送信動作開始タイミングのエッジ(以下、送信エッジともいう)になっており、立ち上がりエッジが、上記他方のエッジであって受信動作開始タイミングのエッジ(以下、受信エッジともいう)になっている。
しかし、従来の技術では、通信ボーレート周期の半分の間隔が上記2条件(1),(2)を満たす必要があるため、図16の例のように、通信クロックにおける送信エッジから受信エッジまでに必要な時間(=出力遅れ時間+データセットアップ時間)と、受信エッジから送信エッジまでに必要な時間(=データホールド時間)との差が大きい場合、長い方の時間に合わせて通信ボーレートが設定されてしまうこととなる。
尚、可変設定手段としては、通信クロックのハイ時間とロー時間との各々を、直接別々に設定可能なものに限らず、例えば、通信クロックの周期と、ハイ時間及びロー時間のうちの一方とを、それぞれ設定可能なものでも良い。周期を変えることで、ハイ時間及びロー時間のうちの他方を変えることができるからである。
よって、前述した図16において「空き時間」と記載した時間を無くすことができ、クロック同期式通信システムの通信ボーレートを、効率良く上げる(早くする)ことができる。つまり、通信クロックのハイ時間とロー時間との各々を、通信が成立するのに必要な条件を満たす最短の時間に設定することができる。
(a)T1≧「送信側の出力遅れ時間+受信側のデータセットアップ時間」
(b)T2≧「受信側のデータホールド時間」
尚、マスタ装置としての当該通信装置からスレーブ装置への単方向通信だけが行われるのであれば、上記2条件(a),(b)において、送信側は当該通信装置であり、受信側は通信相手のスレーブ装置である。逆に、スレーブ装置から当該通信装置への単方向通信だけが行われるのであれば、上記2条件(a),(b)において、送信側は通信相手のスレーブ装置であり、受信側は当該通信装置である。
そこで、請求項1の通信装置では、当該通信装置の出力遅れ時間が「tA」であり、スレーブ装置の出力遅れ時間が「ta」であり、当該通信装置のデータセットアップ時間が「tB」であり、スレーブ装置のデータセットアップ時間が「tb」であり、当該通信装置のデータホールド時間が「tC」であり、スレーブ装置のデータホールド時間が「tc」であるとすると、送信側となってスレーブ装置にデータを送信する期間においては、可変設定手段により、通信クロックの前記一方のエッジから前記他方のエッジまでの時間T1を「tA+tb」に設定すると共に、通信クロックの前記他方のエッジから前記一方のエッジまでの時間T2を「tc」に設定して、通信クロックの周期(=T1+T2)を「tA+tb+tc」に設定し、また、受信側となってスレーブ装置からデータを受信する期間においては、可変設定手段により、通信クロックの上記時間T1を「ta+tB」に設定すると共に、通信クロックの上記時間T2を「tC」に設定して、通信クロックの周期を「ta+tB+tC」に設定する。
このため、スレーブ装置への送信時と、スレーブ装置からの受信時との、それぞれの場合の通信ボーレートを早くすることができる。
[第1実施形態]
図1に示すように、第1実施形態のクロック同期式通信システムは、マスタ装置としてのマイコン(通信装置に相当)10と、スレーブ装置としてのEEPROM11とからなる。そして、マイコン10とEEPROM11は、チップセレクト信号線21と、2本のデータ信号線22,23と、クロック信号線24によって接続されている。
尚、以下の説明では、通信クロックのことを、クロックパルスと言う。また、図1において、CSは、チップセレクト信号の出力端子又は入力端子であり、Txは、データ信号出力端子であり、Rxは、データ信号入力端子であり、Clkは、クロックパルスの出力端子又は入力端子である。このため、マイコン10の端子CSとEEPROM11の端子CSがチップセレクト信号線21によって接続され、マイコン10の端子TxとEEPROM11の端子Rxがデータ信号線22によって接続され、マイコン10の端子RxとEEPROM11の端子Txがデータ信号線23によって接続され、マイコン10の端子ClkとEEPROM11の端子Clkがクロック信号線24によって接続されている。
まず図3は、マイコン10が起動した際に行う起動時処理を表すフローチャートである。尚、マイコン10が行う処理は、実際にはCPU31によって実行される。
そして、次のS140にて、クロックパルスのハイ時間を設定し、続くS150にて、クロックパルスのロー時間を設定する。具体的には、ハイ時間値レジスタ41にハイ時間を示す値をセットし、ロー時間値レジスタ40にロー時間を示す値をセットする。そして、その後、当該起動時処理を終了する。
次に図4は、EEPROM11が起動した際に行う起動時処理を表すフローチャートである。
そして、マイコン10は、EEPROM11と通信すべき通信タイミングが到来すると、図5の通信時処理を行う。尚、通信タイミングとしては、定期的なものや、特定のイベントが発生したときなどがある。
即ち、まず、マイコン10からEEPROM11へ、データ読み出し先のアドレスを指定するリード命令(この例では2バイト)が送信される。この場合、マイコン10が送信側であり、EEPROM11が受信側である。
まず、本実施形態において、マイコン10とEEPROM11の各々の出力遅れ時間、データセットアップ時間、データホールド時間は、図7(A)に示す値となっている。尚、図7において、マスタはマイコン10のことであり、スレーブはEEPROM11のことである。そして、図7(B)に示すように、クロックパルスのエッジのうち、立ち下がりエッジが送信動作開始タイミングの送信エッジで、立ち上がりエッジが受信動作開始タイミングの受信エッジになっている。
TH≧tc=100μs …式b1
尚、tAは、マイコン10の出力遅れ時間であり、tbは、EEPROM11のデータセットアップ時間であり、tcは、EEPROM11のデータホールド時間である。
TH≧tC=40μs …式b2
尚、taは、EEPROM11の出力遅れ時間であり、tBは、マイコン10のデータセットアップ時間であり、tCは、マイコン10のデータホールド時間である。
尚、本実施形態では、カウンタ36と、ロー時間値レジスタ40及びハイ時間値レジスタ41と、クロックパルス出力部38とが、可変設定手段に相当している。
[第2実施形態]
第2実施形態のクロック同期式通信システムは、第1実施形態と比較すると、下記の点が異なっている。尚、以下において、第1実施形態と同じものについては、同一の符号を用いるため、説明は省略する。
そして、第3の相違点として、マイコン10は、何れかのスレーブ装置(EEPROM11又は出力IC12)と通信すべき通信タイミングが到来すると、図10の通信時処理を行う。
但し、前述した式a1,b1,a2,b2に関する説明から明らかなように、前述の2条件(a),(b)を満たすクロックパルスのロー時間TLとハイ時間THの各最小値は、通信相手の出力遅れ時間、データセットアップ時間、及びデータホールド時間によって変わり得るため、図3のS140及びS150に相当するS450及びS460では、クロックパルスのハイ時間とロー時間を、通信相手に応じた最小値に設定する。
[第3実施形態]
第3実施形態のクロック同期式通信システムは、第1実施形態と比較すると、下記の点が異なっている。
そして、図12に示すように、マイコン10が通信時処理を開始すると、まずS510にて、通信相手であるEEPROM11へのチップセレクト信号(CS)をローにして、EEPROM11を通信可能な状態にする。
[第4実施形態]
第4実施形態のクロック同期式通信システムは、第2実施形態に第3実施形態の思想を組み合わせたものであり、第2実施形態と比較すると、下記の点が異なっている。
即ち、S440の次のS610では、クロックパルスのハイ時間を、通信相手に応じた送信時用の値に設定し、続くS620では、クロックパルスのロー時間を、通信相手に応じた送信時用の値に設定する。そして、次のS630にて、通信相手へのデータ送信を行う。
以上のような第4実施形態のマイコン10によれば、第2実施形態と第3実施形態との両方の効果を得ることができ、通信ボーレートを一層効果的に早くすることができる。
[変形例1]
上記各実施形態のマイコン10では、クロックパルスのハイ時間とロー時間を、ハイ時間値レジスタ41とロー時間値レジスタ40との各々によって、直接別々に設定可能であったが、ハイ時間とロー時間を別々に設定可能な構成としては、それに限らない。
まず、ハイ時間値レジスタ41とロー時間値レジスタ40とのうちの一方(ここでは、ハイ時間値レジスタ41の方とする)に代えて、クロックパルスの1周期を示す値がCPU31によってセットされる周期レジスタを設ける。
[変形例2]
クロックパルスのハイ時間とロー時間を別々に設定可能な構成としては、以下のような構成でもよい。
そして、クロックパルス出力部38は、カウンタ36に、周期レジスタの値をプリセットし、そのカウンタ36の値がロー時間値レジスタ40の値だけ減少したら、クロックパルスの出力レベルをローからハイに反転させ、その後、カウンタ36の値が0になったら、クロックパルスの出力レベルをハイからローに反転させると共に、カウンタ36に周期レジスタの値をプリセットする、という動作を繰り返すように構成する。
尚、上記変形例1,2の構成を採用した場合、図3のS140、図10のS450、図12のS520,S550、図14のS610,S640では、ハイ時間値レジスタ41に値をセットすることに代えて、周期レジスタに周期を示す値をセットすれば良い。
また、本発明の通信装置としては、マイコンに限らず、例えば論理回路かなるASICでも良いし、複数の電子部品からなるユニットでも良い。
Claims (3)
- マスタ装置からスレーブ装置へクロック信号線を介して通信クロックが出力されると共に、前記マスタ装置と前記スレーブ装置のうち、データを送信する側である送信側は、前記通信クロックの一方のエッジタイミングで、データ信号線へデータ信号を送出する動作を行い、前記マスタ装置と前記スレーブ装置のうち、データを受信する側である受信側は、前記通信クロックの他方のエッジタイミングで、前記データ信号線から前記データ信号を受信する動作を行うようになっており、更に、前記マスタ装置が送信側になる期間と、前記マスタ装置が受信側になる期間とが、別々になっているクロック同期式通信システムにおいて、前記マスタ装置として用いられる通信装置であって、
前記通信クロックの前記一方のエッジから前記他方のエッジまでの時間と、前記他方のエッジから前記一方のエッジまでの時間とを、別々に設定可能であると共に、前記通信クロックの周期も変えることが可能な可変設定手段を備えており、
当該通信装置が送信側となった場合に、当該通信装置が前記通信クロックの前記一方のエッジタイミングで前記データ信号線へデータ信号を送出する動作を開始してから、前記データ信号線上の電圧が、その送出したデータ信号に該当する電圧になるまでの遅れ時間である当該通信装置の出力遅れ時間が、「tA」であり、
前記スレーブ装置が送信側となった場合に、前記スレーブ装置が前記通信クロックの前記一方のエッジタイミングで前記データ信号線へデータ信号を送出する動作を開始してから、前記データ信号線上の電圧が、その送出したデータ信号に該当する電圧になるまでの遅れ時間である前記スレーブ装置の出力遅れ時間が、「ta」であり、
当該通信装置が受信側となった場合に、前記通信クロックの前記他方のエッジタイミングに先立って予め送信側が前記データ信号線上のデータ信号を確定させておかなければならない最少時間である当該通信装置のデータセットアップ時間が、「tB」であり、
前記スレーブ装置が受信側となった場合に、前記通信クロックの前記他方のエッジタイミングに先立って予め送信側が前記データ信号線上のデータ信号を確定させておかなければならない最少時間である前記スレーブ装置のデータセットアップ時間が、「tb」であり、
当該通信装置が受信側となった場合に、前記通信クロックに前記他方のエッジが発生した後も送信側が前記データ信号線上へのデータ信号の出力を継続しておかなければならない最少時間である当該通信装置のデータホールド時間が、「tC」であり、
前記スレーブ装置が受信側となった場合に、前記通信クロックに前記他方のエッジが発生した後も送信側が前記データ信号線上へのデータ信号の出力を継続しておかなければならない最少時間である前記スレーブ装置のデータホールド時間が、「tc」であるとすると、
当該通信装置は、
送信側となって前記スレーブ装置にデータを送信する期間においては、前記可変設定手段により、前記通信クロックの前記一方のエッジから前記他方のエッジまでの時間を「tA+tb」に設定すると共に、前記通信クロックの前記他方のエッジから前記一方のエッジまでの時間を「tc」に設定して、前記通信クロックの周期を「tA+tb+tc」に設定し、
受信側となって前記スレーブ装置からデータを受信する期間においては、前記可変設定手段により、前記通信クロックの前記一方のエッジから前記他方のエッジまでの時間を「ta+tB」に設定すると共に、前記通信クロックの前記他方のエッジから前記一方のエッジまでの時間を「tC」に設定して、前記通信クロックの周期を「ta+tB+tC」に設定すること、
を特徴とする通信装置。 - 請求項1に記載の通信装置において、
当該通信装置は、複数のスレーブ装置と通信するようになっていると共に、通信相手のスレーブ装置毎に、前記通信クロックの前記一方のエッジから前記他方のエッジまでの時間と、前記他方のエッジから前記一方のエッジまでの時間を、前記可変設定手段により切り替えて設定するようになっていること、
を特徴とする通信装置。 - 請求項1又は請求項2に記載の通信装置と、その通信装置とクロック同期式通信を行うスレーブ装置と、を備えたクロック同期式通信システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008253770A JP4656221B2 (ja) | 2008-09-30 | 2008-09-30 | 通信装置及びクロック同期式通信システム |
US12/570,529 US8422613B2 (en) | 2008-09-30 | 2009-09-30 | Clock-synchronous communication apparatus and communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008253770A JP4656221B2 (ja) | 2008-09-30 | 2008-09-30 | 通信装置及びクロック同期式通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010087781A JP2010087781A (ja) | 2010-04-15 |
JP4656221B2 true JP4656221B2 (ja) | 2011-03-23 |
Family
ID=42057488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008253770A Expired - Fee Related JP4656221B2 (ja) | 2008-09-30 | 2008-09-30 | 通信装置及びクロック同期式通信システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8422613B2 (ja) |
JP (1) | JP4656221B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6920574B2 (en) * | 2002-04-29 | 2005-07-19 | Apple Computer, Inc. | Conserving power by reducing voltage supplied to an instruction-processing portion of a processor |
JP5742693B2 (ja) * | 2011-12-05 | 2015-07-01 | 株式会社デンソー | 通信装置及びクロック同期式通信システム |
KR102086465B1 (ko) * | 2013-07-11 | 2020-03-09 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동방법 |
CN109450607B (zh) * | 2018-09-10 | 2021-02-09 | 北京中电华大电子设计有限责任公司 | 一种通用异步收发器的波特率校准方法和装置 |
US10958412B1 (en) | 2020-01-22 | 2021-03-23 | Infineon Technologies Ag | Communication using edge timing in a signal |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04350707A (ja) * | 1991-05-29 | 1992-12-04 | Fujitsu Ltd | Lsi入力クロックデューティ自動補正回路 |
JPH10210018A (ja) * | 1997-01-27 | 1998-08-07 | Minolta Co Ltd | データ伝送装置 |
JP2004282330A (ja) * | 2003-03-14 | 2004-10-07 | Fuji Xerox Co Ltd | 同期伝送システム |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4847867A (en) * | 1986-09-01 | 1989-07-11 | Nec Corporation | Serial bus interface system for data communication using two-wire line as clock bus and data bus |
DE3789743T2 (de) * | 1986-09-01 | 1994-08-18 | Nippon Electric Co | Serielles Datenübertragungssystem. |
JPH113135A (ja) | 1997-06-11 | 1999-01-06 | Hitachi Ltd | クロック遅延量制御方法 |
JP3214612B2 (ja) | 1998-02-24 | 2001-10-02 | エヌイーシーマイクロシステム株式会社 | クロック同期式通信装置 |
JPH11252060A (ja) | 1998-03-05 | 1999-09-17 | Hitachi Shonan Denshi Co Ltd | 論理データ・同期クロック間位相判定方法とその装置 |
JP3076304B2 (ja) | 1998-06-04 | 2000-08-14 | 宮城日本電気株式会社 | 調歩同期伝送におけるボーレート制御方式 |
US6839393B1 (en) * | 1999-07-14 | 2005-01-04 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
US6643787B1 (en) * | 1999-10-19 | 2003-11-04 | Rambus Inc. | Bus system optimization |
US6647506B1 (en) * | 1999-11-30 | 2003-11-11 | Integrated Memory Logic, Inc. | Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle |
JP4750297B2 (ja) | 2000-02-28 | 2011-08-17 | キヤノン株式会社 | 通信装置、方法、それを用いた画像形成装置、画像形成装置に接続されるユニット及び画像形成システム |
JP2004348573A (ja) | 2003-05-23 | 2004-12-09 | Renesas Technology Corp | クロック生成回路およびそれを含むシステム |
US7107810B2 (en) * | 2003-08-26 | 2006-09-19 | Stolle Machinery Company, Llc | Method and apparatus for forming container end shells with reinforcing rib |
JP3778292B2 (ja) | 2004-07-12 | 2006-05-24 | セイコーエプソン株式会社 | クロック切り替え回路 |
US7643593B1 (en) * | 2005-10-14 | 2010-01-05 | National Semiconductor Corporation | System and method for read data recovery in a serial interface |
JP2007324679A (ja) | 2006-05-30 | 2007-12-13 | Nec Electronics Corp | シリアル通信用ボーレートジェネレータ |
-
2008
- 2008-09-30 JP JP2008253770A patent/JP4656221B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-30 US US12/570,529 patent/US8422613B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04350707A (ja) * | 1991-05-29 | 1992-12-04 | Fujitsu Ltd | Lsi入力クロックデューティ自動補正回路 |
JPH10210018A (ja) * | 1997-01-27 | 1998-08-07 | Minolta Co Ltd | データ伝送装置 |
JP2004282330A (ja) * | 2003-03-14 | 2004-10-07 | Fuji Xerox Co Ltd | 同期伝送システム |
Also Published As
Publication number | Publication date |
---|---|
US8422613B2 (en) | 2013-04-16 |
JP2010087781A (ja) | 2010-04-15 |
US20100080332A1 (en) | 2010-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4656221B2 (ja) | 通信装置及びクロック同期式通信システム | |
US6959014B2 (en) | Method and apparatus for operating a communication bus | |
US20180083764A1 (en) | Tuning circuitry and operations for non-source-synchronous systems | |
US8948209B2 (en) | Transmission over an 12C bus | |
CN108959156B (zh) | 电路装置、电子设备、电缆束及数据传输方法 | |
EP2413531A1 (en) | Interface circuit | |
JP5742693B2 (ja) | 通信装置及びクロック同期式通信システム | |
JP6816765B2 (ja) | 車両用表示装置 | |
JP2011035834A (ja) | 通信システム、通信装置及び通信方法 | |
US10496576B2 (en) | Communication apparatus | |
JP2004266335A (ja) | 調歩同期式シリアル通信回路及び調歩同期式シリアル通信回路を有する半導体集積回路 | |
JP2958601B2 (ja) | データ通信方式 | |
US20240264971A1 (en) | Communication device, communication method and communication system | |
CN101277280A (zh) | 通信系统、发送装置、接收装置以及通信方法和半导体元件 | |
JP2002335234A (ja) | シリアルデータ伝送方法およびその方法を用いた伝送インタフェース回路 | |
JP2018067827A (ja) | パルス信号通信システム | |
JP5794628B2 (ja) | 通信システム、通信装置及び通信方法 | |
JP7366303B1 (ja) | シリアル通信インターフェース装置 | |
JP5019936B2 (ja) | 車載用中継接続ユニット | |
CN113872837B (zh) | 一种信号处理方法、装置及系统 | |
US20230269118A1 (en) | Single wire serial communication using pulse width modulation in a daisy chain architecture | |
JP2013255088A (ja) | シリアル通信装置 | |
WO2022230447A1 (ja) | 通信装置、通信システム及び通信方法 | |
WO2023145479A1 (ja) | 通信装置および通信方法、並びにプログラム | |
JP2006033490A (ja) | データ通信装置及び通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4656221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |