JP4656221B2 - 通信装置及びクロック同期式通信システム - Google Patents

通信装置及びクロック同期式通信システム

Info

Publication number
JP4656221B2
JP4656221B2 JP2008253770A JP2008253770A JP4656221B2 JP 4656221 B2 JP4656221 B2 JP 4656221B2 JP 2008253770 A JP2008253770 A JP 2008253770A JP 2008253770 A JP2008253770 A JP 2008253770A JP 4656221 B2 JP4656221 B2 JP 4656221B2
Authority
JP
Japan
Prior art keywords
communication
time
clock
edge
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008253770A
Other languages
English (en)
Other versions
JP2010087781A (ja
Inventor
一洋 向當
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008253770A priority Critical patent/JP4656221B2/ja
Priority to US12/570,529 priority patent/US8422613B2/en
Publication of JP2010087781A publication Critical patent/JP2010087781A/ja
Application granted granted Critical
Publication of JP4656221B2 publication Critical patent/JP4656221B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、クロック同期式通信に関するものである。
クロック同期式通信システムでは、マスタ装置からスレーブ装置へクロック信号線を介して通信クロックが出力されると共に、マスタ装置とスレーブ装置のうち、データを送信する側は、通信クロックの一方のエッジタイミングで、データ信号線へデータ信号を送出する動作を行い、データを受信する側は、通信クロックの他方のエッジタイミングで、データ信号線からデータ信号を受信する動作を行う。
そして、このようなクロック同期式通信システムにおいて、通信ボーレートは、送信側のデータ信号の出力遅れ時間と、受信側のデータセットアップ時間及びデータホールド時間とを考慮して決定される。以下、このことについて具体的に説明する。
まず、データセットアップ時間は、受信側に確実にデータ信号を入力させるために、通信クロックの上記他方のエッジタイミングに先立って予め送信側がデータ信号線上のデータ信号を確定させておかなければならない最少時間であり、受信側の特性によって決まる。つまり、受信側が受信動作を開始する上記他方のエッジタイミングよりもどれくらい早くデータ信号線上のデータ信号を確定しておかなければならないかを示すのがデータセットアップ時間である。
そして、データホールド時間は、受信側に確実にデータ信号を入力させるために、通信クロックに上記他方のエッジが発生した後も送信側がデータ信号線上へのデータ信号の出力を継続しておかなければならない最少時間である。つまり、受信側が受信動作を開始する上記他方のエッジタイミングの後、どれくらいの間データ信号線上のデータ信号を保持し続けていなければならないかを示すのがデータホールド時間である。そして、このデータホールド時間も、受信側の特性によって決まる。
また、データ信号の出力遅れ時間は、送信側が通信クロックの上記一方のエッジタイミングでデータ信号線にデータ信号を出力する動作を開始してから、データ信号線上の実際の電圧が、その出力したデータ信号に該当する電圧になるまでの遅れ時間であり、送信側の信号出力特性(送信回路の特性)やデータ信号線の容量等によって決まる。
そして、従来より、クロック同期式通信システムにおけるマスタ装置は、図16に示すように、スレーブ装置へ出力する通信クロックのハイ時間とロー時間が同じ時間に設定されるように構成されている。このため、通信クロックは、通信ボーレート周期(即ち、通信ボーレートの逆数の時間)の半分の間隔でハイとローが変化することとなる。
よって、従来のクロック同期式通信システムにおいて、通信ボーレートは、図16に示すように、通信ボーレート周期Tの半分の間隔(=T/2:通信クロックの半周期)が、下記の2条件(1),(2)を満たすように決定される。
(1)T/2≧「データ信号の出力遅れ時間+データセットアップ時間」
(2)T/2≧「データホールド時間」
尚、図16の例では、通信クロックのエッジのうち、立ち下がりエッジが、上記一方のエッジであって送信動作開始タイミングのエッジ(以下、送信エッジともいう)になっており、立ち上がりエッジが、上記他方のエッジであって受信動作開始タイミングのエッジ(以下、受信エッジともいう)になっている。
また、マスタ装置からスレーブ装置への単方向通信だけが行われるのであれば、上記2条件(1),(2)において、出力遅れ時間としては、送信側であるマスタ装置の時間が適用され、データセットアップ時間及びデータホールド時間としては、受信側であるスレーブ装置の時間が適用される。これに対し、マスタ装置とスレーブ装置との双方向通信が行われるのであれば、上記条件(1)において、「出力遅れ時間+データセットアップ時間」としては、「マスタ装置の出力遅れ時間+スレーブ装置のデータセットアップ時間」と「スレーブ装置の出力遅れ時間+マスタ装置のデータセットアップ時間」とのうち、長い方が適用され、上記条件(2)において、「データホールド時間」としては、「スレーブ装置のデータホールド時間」と「マスタ装置のデータホールド時間」とのうち、長い方が適用される。
一方、データセットアップ時間は、単にセットアップ時間とも呼ばれ、同様に、データホールド時間は、単にホールド時間とも呼ばれる。そして、こうしたセットアップ時間やホールド時間については、例えば特許文献1に記載されている。
特開平11−252060号公報
ところで、耐ノイズ性能などの制約が無ければ、通信ボーレートは極力大きい値に設定することが望ましい。同じ時間で転送できるデータ量が多くなるためである。
しかし、従来の技術では、通信ボーレート周期の半分の間隔が上記2条件(1),(2)を満たす必要があるため、図16の例のように、通信クロックにおける送信エッジから受信エッジまでに必要な時間(=出力遅れ時間+データセットアップ時間)と、受信エッジから送信エッジまでに必要な時間(=データホールド時間)との差が大きい場合、長い方の時間に合わせて通信ボーレートが設定されてしまうこととなる。
例えば、図16の例において、通信クロックにおける受信エッジから送信エッジまでの時間は、「送信側の出力遅れ時間+受信側のデータセットアップ時間」よりも「受信側のデータホールド時間」の方が短いため、本当ならば、送信エッジから受信エッジまでの時間よりも短くて良いのだが、従来の技術では、送信エッジから受信エッジまでの時間と同じ時間に設定されることとなり、その冗長な時間の分(即ち、図16において「空き時間」と記載した時間の分)、通信ボーレートを上げることができない。
そこで、本発明は、クロック同期式通信の通信ボーレートを効率良く上げることができるようにすることを目的としている。
請求項1の通信装置は、クロック同期式通信システムにおいて、マスタ装置として用いられるものである。尚、そのクロック同期式通信システムでは、マスタ装置からスレーブ装置へクロック信号線を介して通信クロックが出力されると共に、マスタ装置とスレーブ装置のうち、データを送信する側である送信側は、通信クロックの一方のエッジタイミングで、データ信号線へデータ信号を送出する動作を行い、マスタ装置と前記スレーブ装置のうち、データを受信する側である受信側は、通信クロックの他方のエッジタイミングで、データ信号線からデータ信号を受信する動作を行う。更に、マスタ装置が送信側になる期間と、マスタ装置が受信側になる期間とが、別々になっている。
そして特に、請求項1の通信装置は、スレーブ装置へ出力する通信クロックの一方のエッジから他方のエッジまでの時間と、他方のエッジから一方のエッジまでの時間とを(換言すれば、ハイ時間とロー時間とを)、別々に設定可能であると共に、通信クロックの周期も変えることが可能な可変設定手段を備えている。
尚、可変設定手段としては、通信クロックのハイ時間とロー時間との各々を、直接別々に設定可能なものに限らず、例えば、通信クロックの周期と、ハイ時間及びロー時間のうちの一方とを、それぞれ設定可能なものでも良い。周期を変えることで、ハイ時間及びロー時間のうちの他方を変えることができるからである。
このような請求項1の通信装置によれば、可変設定手段により、通信クロックのハイ時間とロー時間とを、別々に互いに異なった時間に設定できる。
よって、前述した図16において「空き時間」と記載した時間を無くすことができ、クロック同期式通信システムの通信ボーレートを、効率良く上げる(早くする)ことができる。つまり、通信クロックのハイ時間とロー時間との各々を、通信が成立するのに必要な条件を満たす最短の時間に設定することができる。
具体的に説明すると、まず、通信クロックにおける送信エッジ(上記一方のエッジ)から受信エッジ(上記他方のエッジ)までの時間をT1とし、通信クロックにおける受信エッジから送信エッジまでの時間をT2とする。尚、送信エッジが立ち下がりエッジ(受信エッジが立ち上がりエッジ)であれば、時間T1はロー時間、時間T2はハイ時間となり、逆に、送信エッジが立ち上がりエッジ(受信エッジが立ち下がりエッジ)であれば、時間T1はハイ時間、時間T2はロー時間となる。
そして、その時間T1,T2の各々を、通信が成立するのに必要な下記の2条件(a),(b)が成立するように設定すれば良い。
(a)T1≧「送信側の出力遅れ時間+受信側のデータセットアップ時間」
(b)T2≧「受信側のデータホールド時間」
尚、マスタ装置としての当該通信装置からスレーブ装置への単方向通信だけが行われるのであれば、上記2条件(a),(b)において、送信側は当該通信装置であり、受信側は通信相手のスレーブ装置である。逆に、スレーブ装置から当該通信装置への単方向通信だけが行われるのであれば、上記2条件(a),(b)において、送信側は通信相手のスレーブ装置であり、受信側は当該通信装置である。
ここで、請求項1の通信装置は、送信側となってスレーブ装置にデータを送信する期間と、受信側となってスレーブ装置からデータを受信する期間とがあり、その各期間で、通信クロックの時間T1,時間T2の各々を、可変設定手段により切り替えて設定するようになっている。考え方としては、スレーブ装置への送信時には、上記2条件(a),(b)において、送信側を当該通信装置とし、受信側をスレーブ装置した条件が成立するように、通信クロックにおける時間T1,T2の各々を設定すれば良く、逆に、スレーブ装置からの受信時には、上記2条件(a),(b)において、送信側をスレーブ装置とし、受信側を当該通信装置した条件が成立するように、通信クロックにおける時間T1,T2の各々を設定すれば良い。
そこで、請求項1の通信装置では、当該通信装置の出力遅れ時間が「tA」であり、スレーブ装置の出力遅れ時間が「ta」であり、当該通信装置のデータセットアップ時間が「tB」であり、スレーブ装置のデータセットアップ時間が「tb」であり、当該通信装置のデータホールド時間が「tC」であり、スレーブ装置のデータホールド時間が「tc」であるとすると、送信側となってスレーブ装置にデータを送信する期間においては、可変設定手段により、通信クロックの前記一方のエッジから前記他方のエッジまでの時間T1を「tA+tb」に設定すると共に、通信クロックの前記他方のエッジから前記一方のエッジまでの時間T2を「tc」に設定して、通信クロックの周期(=T1+T2)を「tA+tb+tc」に設定し、また、受信側となってスレーブ装置からデータを受信する期間においては、可変設定手段により、通信クロックの上記時間T1を「ta+tB」に設定すると共に、通信クロックの上記時間T2を「tC」に設定して、通信クロックの周期を「ta+tB+tC」に設定する。
このため、スレーブ装置への送信時と、スレーブ装置からの受信時との、それぞれの場合の通信ボーレートを早くすることができる。
次に、請求項2の通信装置は、請求項1の通信装置において、複数のスレーブ装置と通信するようになっていると共に、通信相手のスレーブ装置毎に、通信クロックの上記時間T1,T2を、可変設定手段により切り替えて設定するようになっている。
つまり、通信相手によって、上記2条件(a),(b)における右辺の各時間が異なるため、通信相手に応じて、上記2条件(a),(b)が成立する最小値となるように、通信クロックの上記時間T1,T2を切り替えるようになっている。このため、通信相手に応じて、できるだけ早い通信ボーレートに変えることができる。
また、請求項に記載のように、請求項1,2の通信装置と、その通信装置とクロック同期式通信を行うスレーブ装置とを備えたクロック同期式通信システムによれば、通信ボーレートを従来よりも早くすることができる。
以下に、本発明が適用された実施形態のクロック同期式通信システムについて説明する。
[第1実施形態]
図1に示すように、第1実施形態のクロック同期式通信システムは、マスタ装置としてのマイコン(通信装置に相当)10と、スレーブ装置としてのEEPROM11とからなる。そして、マイコン10とEEPROM11は、チップセレクト信号線21と、2本のデータ信号線22,23と、クロック信号線24によって接続されている。
チップセレクト信号線21は、マイコン10がEEPROM11を通信相手に選択する際に出力するチップセレクト信号のための信号線である。尚、本実施形態において、チップセレクト信号はローアクティブである。
データ信号線22は、マイコン10からスレーブ装置へデータ信号を出力するための送信線であり、データ信号線23は、マイコン10がスレーブ装置からのデータ信号を受信するための受信線である。
クロック信号線24は、マイコン10からスレーブ装置へ同期用の通信クロックを出力するための信号線である。
尚、以下の説明では、通信クロックのことを、クロックパルスと言う。また、図1において、CSは、チップセレクト信号の出力端子又は入力端子であり、Txは、データ信号出力端子であり、Rxは、データ信号入力端子であり、Clkは、クロックパルスの出力端子又は入力端子である。このため、マイコン10の端子CSとEEPROM11の端子CSがチップセレクト信号線21によって接続され、マイコン10の端子TxとEEPROM11の端子Rxがデータ信号線22によって接続され、マイコン10の端子RxとEEPROM11の端子Txがデータ信号線23によって接続され、マイコン10の端子ClkとEEPROM11の端子Clkがクロック信号線24によって接続されている。
次に図2に示すように、マイコン10は、プログラムを実行するCPU31と、そのプログラムが格納されたROM32と、CPU31による演算結果などが記憶されるRAM33と、スレーブ装置と通信するための通信モジュール34とを備えている。
そして、通信モジュール34は、クロックパルスを生成し出力するための手段として、分周器35と、カウンタ36と、レジスタ群37と、クロックパルス出力部38とを備えている。
レジスタ群37の中には、クロックパルスのロー時間を示す値がCPU31によってセットされるロー時間値レジスタ40と、クロックパルスのハイ時間を示す値がCPU31によってセットされるハイ時間値レジスタ41と、マイコン10の動作クロックであるシステムクロックの分周値がCPU31によってセットされる分周値レジスタ42とが含まれている。尚、システムクロックは、水晶などからなる発振子(図示省略)による発振信号を、当該マイコン10内で波形整形及び分周するなどして生成される。
分周器35は、システムクロックを、分周値レジスタ42にセットされている分周値で分周する。そして、カウンタ36は、分周器35によって分周された後のクロック(以下、分周クロックという)によってカウントアップされる。
クロックパルス出力部38は、カウンタ36の値がロー時間値レジスタ40の値と一致したら、クロックパルスの出力レベルをローからハイに反転させると共に、カウンタ36の値を0にリセットし、その後、カウンタ36の値がハイ時間値レジスタ41の値と一致したら、クロックパルスの出力レベルをハイからローに反転させると共に、カウンタ36の値を0にリセットする、という動作を繰り返す。
このため、クロックパルスのロー時間は、「分周クロックの1周期×ロー時間値レジスタ40の値」となり、クロックパルスのハイ時間は、「分周クロックの1周期×ハイ時間値レジスタ41の値」となる。尚、クロックパルスのハイ時間とロー時間を、システムクロックの1周期の分解能で可変にするのであれば、分周器35は設けなくても良い。
次に、マイコン10とEEPROM11とが、通信のために行う処理の内容について、図3〜図5を用い説明する。
まず図3は、マイコン10が起動した際に行う起動時処理を表すフローチャートである。尚、マイコン10が行う処理は、実際にはCPU31によって実行される。
図3に示すように、マイコン10は、初期状態から起動すると、まずS110にて、通信モジュール34の通信動作モードを、クロック同期式通信を行うクロック同期モードと、他の方式(例えばUART)の通信を行うモードとのうち、クロック同期モードに設定する。そして、続くS120にて、通信モジュール34のクロック同期モードでの動作モードを、マスタ装置として機能する動作モードに設定する。
次に、S130にて、システムクロックの分周値を設定する。具体的には、分周値レジスタ42に分周値を設定する。
そして、次のS140にて、クロックパルスのハイ時間を設定し、続くS150にて、クロックパルスのロー時間を設定する。具体的には、ハイ時間値レジスタ41にハイ時間を示す値をセットし、ロー時間値レジスタ40にロー時間を示す値をセットする。そして、その後、当該起動時処理を終了する。
尚、上記S140及びS150にて、クロックパルスのハイ時間とロー時間を、どのような時間に設定するのかについては、後で詳しく説明する。
次に図4は、EEPROM11が起動した際に行う起動時処理を表すフローチャートである。
図4に示すように、EEPROM11が起動すると、まずS210にて、自己の通信動作モードを、クロック同期式通信を行うクロック同期モードと、他の方式(例えばUART)の通信を行うモードとのうち、クロック同期モードに設定する。次に、S220にて、クロック同期モードでの自己の動作モードを、スレーブ装置として機能する動作モードに設定する。そして、その後、当該起動時処理を終了する。
尚、EEPROM11が、クロック同期式通信システムのスレーブ装置にしかなり得ない構成のものであれば、図4の処理は不要である。
そして、マイコン10は、EEPROM11と通信すべき通信タイミングが到来すると、図5の通信時処理を行う。尚、通信タイミングとしては、定期的なものや、特定のイベントが発生したときなどがある。
図5に示すように、通信時処理では、まずS310にて、EEPROM11へのチップセレクト信号(CS)をローにして、EEPROM11を通信可能な状態にする。そして、次のS320にて、EEPROM11との間でデータの送受信を行う。そして、EEPROM11とのデータの送受信が全て終了したなら、S330にて、EEPROM11へのチップセレクト信号(CS)をローからハイに戻し、これにより、通信時処理が終了する。
ここで、本実施形態において、マイコン10とEEPROM11は、図6に示すようにデータの送受信を行う。
即ち、まず、マイコン10からEEPROM11へ、データ読み出し先のアドレスを指定するリード命令(この例では2バイト)が送信される。この場合、マイコン10が送信側であり、EEPROM11が受信側である。
そして、マイコン10からのリード命令を受信したEEPROM11は、そのリード命令によって指定されるアドレスのデータ(この例では2バイト)をマイコン10に送信する。この場合、EEPROM11が送信側であり、マイコン10が受信側である。
また、マイコン10からEEPROM11への送信時と、EEPROM11からマイコン10への送信時との、何れの場合でも、送信側は、クロックパルスに一方のエッジ(本実施形態では、立ち下がりエッジ)が発生したタイミングで、データ信号線(22又は23)にデータ信号を送出する動作を行い、受信側は、クロックパルスに他方のエッジ(本実施形態では、立ち上がりエッジ)が発生したタイミングで、データ信号線(22又は23)からデータ信号を受信する動作を行う。
尚、マイコン10において、こうしたデータ送受信の動作は、通信モジュール34が行うものである。一方、図6において、CS、Clk、Tx、Rxの各端子は、全てマイコン10側の端子であり、その各端子の波形は、上から順に、チップセレクト信号線21、クロック信号線24、データ信号線22、データ信号線23の各波形を表している。
次に、マイコン10が前述した図3のS140及びS150にて、クロックパルスのハイ時間とロー時間を、どのような時間に設定するのかについて説明する。
まず、本実施形態において、マイコン10とEEPROM11の各々の出力遅れ時間、データセットアップ時間、データホールド時間は、図7(A)に示す値となっている。尚、図7において、マスタはマイコン10のことであり、スレーブはEEPROM11のことである。そして、図7(B)に示すように、クロックパルスのエッジのうち、立ち下がりエッジが送信動作開始タイミングの送信エッジで、立ち上がりエッジが受信動作開始タイミングの受信エッジになっている。
このため、前述した2条件(a),(b)により、マイコン10からEEPROM11への送信を考えた場合、クロックパルスのロー時間TLとハイ時間THは、下記の式a1,b1を満たす必要がある(図7(B)の2段目参照)。
TL≧(tA+tb)=(50μs+150μs)=200μs …式a1
TH≧tc=100μs …式b1
尚、tAは、マイコン10の出力遅れ時間であり、tbは、EEPROM11のデータセットアップ時間であり、tcは、EEPROM11のデータホールド時間である。
また逆に、EEPROM11からマイコン10への送信を考えた場合、クロックパルスのロー時間TLとハイ時間THは、下記の式a2,b2を満たす必要がある(図7(B)の3段目参照)。
TL≧(ta+tB)=(100μs+30μs)=130μs …式a2
TH≧tC=40μs …式b2
尚、taは、EEPROM11の出力遅れ時間であり、tBは、マイコン10のデータセットアップ時間であり、tCは、マイコン10のデータホールド時間である。
よって、ロー時間TLとハイ時間THは、上記4つの式a1,a2,b1,b2の全てを満たすように設定すれば良い。尚、この例の場合、式a1を満たせば式a2も満たすこととなり、式b1を満たせば式b2も満たすこととなる。
そこで、図7(B)に示すように、マイコン10は、図3のS140及びS150にて、ロー時間TLを、上記式a1,a2の両方を満たす最小値である200μsに設定し、ハイ時間THを、上記式b1,b2の両方を満たす最小値である100μsに設定している。
このため、クロックパルスの周期(=TL+TH)は300μsとなり、通信ボーレートは、約3.3Kbpsとなる(図8(B)参照)。尚、本実施形態では、「1回の変復調=データの1ビット」であり、「ボーレート=ビット毎秒(bps)」であるため、ボーレートの単位として「bps」を用いている。
一方、もし、クロックパルスのハイ時間THとロー時間TLを、同じ値にしか設定できなければ、図8(A)に示すように、ハイ時間THの方も、ロー時間TLと同じ200μsにならざるを得ない。すると、クロックパルスの周期(=TL+TH)は400μsとなり、通信ボーレートは2.5Kbpsとなってしまう。
これに対して、本実施形態のマイコン10では、クロックパルスのハイ時間THとロー時間TLとを、プログラムにより別々に設定可能であるため、クロックパルスの周期を無駄なく短くすることができる。具体的には、図7(B)及び図8(B)に示したように、クロックパルスにおける送信エッジから受信エッジまでのロー時間TLよりも、その逆のハイ時間THの方が短い、といった設定が可能である。
このため、本実施形態のマイコン10によれば、クロック同期式通信システムの通信ボーレートを効率良く上げる(早くする)ことができる。
尚、本実施形態では、カウンタ36と、ロー時間値レジスタ40及びハイ時間値レジスタ41と、クロックパルス出力部38とが、可変設定手段に相当している。
[第2実施形態]
第2実施形態のクロック同期式通信システムは、第1実施形態と比較すると、下記の点が異なっている。尚、以下において、第1実施形態と同じものについては、同一の符号を用いるため、説明は省略する。
まず、第1の相違点として、図9に示すように、マイコン10は、複数のスレーブ装置と通信するようになっている。この例では、マイコン10は、EEPROM11に加えて、出力IC12とも通信するようになっている。尚、出力IC12は、例えば、マイコン10からの時間情報が示す時間を計測し、その時間が経過したら信号を出力するとか、外部からの入力信号の読み取り値をマイコン10に送信する、といった機能を有したICである。
このため、マイコン10と出力IC12との間には、マイコン10が出力IC12を通信相手に選択する際に出力するチップセレクト信号のためのチップセレクト信号線25が設けられている。そして、出力IC12のデータ信号入力端子Rxはデータ信号線22に接続され、出力IC12のデータ信号出力端子Txはデータ信号線23に接続され、出力IC12のクロックパルス用の入力端子Clkはクロック信号線24に接続されている。
次に、第2の相違点として、マイコン10は、図3の起動時処理を行わない。
そして、第3の相違点として、マイコン10は、何れかのスレーブ装置(EEPROM11又は出力IC12)と通信すべき通信タイミングが到来すると、図10の通信時処理を行う。
図10に示すように、マイコン10が通信時処理を開始すると、まずS410にて、通信相手(EEPROM11又は出力IC12)へのチップセレクト信号(CS)をローにして、その通信相手を通信可能な状態にする。
そして、続くS420〜S460にて、前述した図3のS110〜S150と同様の処理を行う。
但し、前述した式a1,b1,a2,b2に関する説明から明らかなように、前述の2条件(a),(b)を満たすクロックパルスのロー時間TLとハイ時間THの各最小値は、通信相手の出力遅れ時間、データセットアップ時間、及びデータホールド時間によって変わり得るため、図3のS140及びS150に相当するS450及びS460では、クロックパルスのハイ時間とロー時間を、通信相手に応じた最小値に設定する。
例えば、出力IC12のデータセットアップ時間が100μs、データホールド時間が50μsであったとすると、その出力IC12が通信相手である場合には、図7(B)におけるtbが100μs、tcが50μsとなる。よって、出力IC12が通信相手である場合には、S460にてロー時間TLを150μsに設定し、S450にてハイ時間THを50μsに設定することとなる。
そして、S420〜S460の処理が終わると、次のS470にて、通信相手とデータの送受信を行い、データの送受信が全て終了したなら、S480にて、通信相手へのチップセレクト信号(CS)をローからハイに戻す。これにより、当該通信時処理が終了する。
以上のように、本第2実施形態のマイコン10では、クロックパルスのハイ時間とロー時間の各々を、通信相手に応じて、前述の2条件(a),(b)を満たす最小値に切り替えるようになっている。このため、通信相手に応じて、できるだけ早い通信ボーレートに変えることができる。
[第3実施形態]
第3実施形態のクロック同期式通信システムは、第1実施形態と比較すると、下記の点が異なっている。
まず、第1の相違点として、マイコン10が、図3の起動時処理に代えて、図11の起動時処理を実行する。そして、図11の起動時処理は、図3の起動時処理からS140及びS150の処理を削除したものである。
次に、第2の相違点として、マイコン10は、図5の通信時処理に代えて、図12の通信時処理を実行する。
そして、図12に示すように、マイコン10が通信時処理を開始すると、まずS510にて、通信相手であるEEPROM11へのチップセレクト信号(CS)をローにして、EEPROM11を通信可能な状態にする。
次に、S520にて、クロックパルスのハイ時間を送信時用の値に設定し、続くS530にて、クロックパルスのロー時間を送信時用の値に設定する。そして、次のS540にて、EEPROM11へのデータ送信を行う。即ち、通信モジュール34にデータの送信を行わせる。すると、通信モジュール34は、クロックパルスに立ち下がりエッジ(送信エッジ)が発生する毎に、データ信号線22へデータ信号を1ビット分ずつ送出することとなる。
ここで、上記S520及びS530で設定する送信時用のハイ時間とロー時間は、マイコン10からEEPROM11への送信だけを考えた場合に前述の2条件(a),(b)を満たすことができるハイ時間とロー時間との各最小値であり、つまり、前述の式a1,b1を満たす最小値である。このため、ロー時間TLは200μsで、ハイ時間THは100μsである。
そして、EEPROM11へのデータ送信(2バイト分の送信)が全て終了したなら、S550にて、クロックパルスのハイ時間を受信時用の値に設定し、続くS560にて、クロックパルスのロー時間を受信時用の値に設定する。そして、次のS570にて、EEPROM11からのデータ受信を行う。即ち、通信モジュール34にデータの受信を行わせる。すると、通信モジュール34は、クロックパルスに立ち上がりエッジ(受信エッジ)が発生する毎に、データ信号線23からデータ信号を1ビット分ずつ読み取ることとなる。
ここで、上記S550及びS560で設定する受信時用のハイ時間とロー時間は、EEPROM11からマイコン10への送信だけを考えた場合に前述の2条件(a),(b)を満たすことができるハイ時間とロー時間との各最小値であり、つまり、前述の式a2,b2を満たす最小値である。このため、ロー時間TLは130μsで、ハイ時間THは40μsである。
そして、EEPROM11からのデータ受信(2バイト分の受信)が全て終了したなら、次のS580にて、EEPROM11へのチップセレクト信号(CS)をローからハイに戻し、これにより、通信時処理が終了する。
以上のように、本第3実施形態のマイコン10では、データ信号を送信する場合とデータ信号を受信する場合とで、クロックパルスのハイ時間及びロー時間を切り替えて設定するようになっている。このため、図13に示すように、第1実施形態(図6参照)と比較すると、データを受信する期間での通信ボーレートを更に早くすることができる。
[第4実施形態]
第4実施形態のクロック同期式通信システムは、第2実施形態に第3実施形態の思想を組み合わせたものであり、第2実施形態と比較すると、下記の点が異なっている。
即ち、マイコン10は、何れかのスレーブ装置(EEPROM11又は出力IC12)と通信すべき通信タイミングが到来すると、図10の通信時処理に代えて、図14の通信時処理を実行する。
そして、図14の通信時処理では、図10の通信時処理と比較すると、S450〜S470の処理に代えて、S610〜S670の処理が行われる。
即ち、S440の次のS610では、クロックパルスのハイ時間を、通信相手に応じた送信時用の値に設定し、続くS620では、クロックパルスのロー時間を、通信相手に応じた送信時用の値に設定する。そして、次のS630にて、通信相手へのデータ送信を行う。
ここで、上記S610及びS620で設定する送信時用のハイ時間とロー時間は、マイコン10から通信相手への送信だけを考えた場合に前述の2条件(a),(b)を満たすことができるハイ時間とロー時間との各最小値である。
このため、通信相手がEEPROM11である場合には、前述の式a1,b1より、ロー時間TLは200μsで、ハイ時間THは100μsである(図7(B)の2段目参照)。
また、通信相手が出力IC12であり、例えば、その出力IC12の出力遅れ時間、データセットアップ時間、データホールド時間が、それぞれ70μs、100μs、50μsであるとすると、図7(B)の2段目におけるtbが100μs、tcが50μsとなるため、ロー時間TLは150μsで、ハイ時間THは50μsである。
そして、通信相手へのデータ送信が終わると、次にS640にて、クロックパルスのハイ時間を、通信相手に応じた受信時用の値に設定し、続くS650にて、クロックパルスのロー時間を、通信相手に応じた受信時用の値に設定する。そして、次のS670にて、通信相手からのデータ受信を行う。
ここで、上記S640及びS650で設定する受信時用のハイ時間とロー時間は、通信相手からマイコン10への送信だけを考えた場合に前述の2条件(a),(b)を満たすことができるハイ時間とロー時間との各最小値である。
このため、通信相手がEEPROM11である場合には、前述の式a2,b2より、ロー時間TLは130μsで、ハイ時間THは40μsである(図7(B)の3段目参照)。
また、通信相手が出力IC12であり、例えば、その出力IC12の出力遅れ時間、データセットアップ時間、データホールド時間が、それぞれ70μs、100μs、50μsであるとすると、図7(B)の3段目におけるtaが70μsとなるため、ロー時間TLは100μs(=70μs+30μs)で、ハイ時間THは40μsである。
そして、通信相手からのデータ受信が終わると、S480に進み、通信相手へのチップセレクト信号(CS)をローからハイに戻す。
以上のような第4実施形態のマイコン10によれば、第2実施形態と第3実施形態との両方の効果を得ることができ、通信ボーレートを一層効果的に早くすることができる。
[変形例1]
上記各実施形態のマイコン10では、クロックパルスのハイ時間とロー時間を、ハイ時間値レジスタ41とロー時間値レジスタ40との各々によって、直接別々に設定可能であったが、ハイ時間とロー時間を別々に設定可能な構成としては、それに限らない。
例えば、以下のような構成でもよい。
まず、ハイ時間値レジスタ41とロー時間値レジスタ40とのうちの一方(ここでは、ハイ時間値レジスタ41の方とする)に代えて、クロックパルスの1周期を示す値がCPU31によってセットされる周期レジスタを設ける。
そして、クロックパルス出力部38は、カウンタ36の値がロー時間値レジスタ40の値と一致したら、クロックパルスの出力レベルをローからハイに反転させ、その後、カウンタ36の値が周期レジスタの値と一致したら、クロックパルスの出力レベルをハイからローに反転させると共に、カウンタ36の値を0にリセットする、という動作を繰り返すように構成する。
このように構成すれば、ロー時間値レジスタ40の値によってロー時間を変えることができ、周期レジスタの値によってハイ時間を変えることができる。
[変形例2]
クロックパルスのハイ時間とロー時間を別々に設定可能な構成としては、以下のような構成でもよい。
まず、ハイ時間値レジスタ41とロー時間値レジスタ40とのうちの一方(ここでは、ハイ時間値レジスタ41の方とする)に代えて、クロックパルスの1周期を示す値がCPU31によってセットされる周期レジスタを設ける。
また、カウンタ36を、分周クロックによってダウンカウントするダウンカウンタとする。
そして、クロックパルス出力部38は、カウンタ36に、周期レジスタの値をプリセットし、そのカウンタ36の値がロー時間値レジスタ40の値だけ減少したら、クロックパルスの出力レベルをローからハイに反転させ、その後、カウンタ36の値が0になったら、クロックパルスの出力レベルをハイからローに反転させると共に、カウンタ36に周期レジスタの値をプリセットする、という動作を繰り返すように構成する。
このように構成しても、ロー時間値レジスタ40の値によってロー時間を変えることができ、周期レジスタの値によってハイ時間を変えることができる。
尚、上記変形例1,2の構成を採用した場合、図3のS140、図10のS450、図12のS520,S550、図14のS610,S640では、ハイ時間値レジスタ41に値をセットすることに代えて、周期レジスタに周期を示す値をセットすれば良い
以上、本発明の一実施形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々なる態様で実施し得ることは勿論である。
例えば、マイコン10の通信相手であるスレーブ装置は、EEPROM11や出力IC12に限らず、他のものでも良い。
また、本発明の通信装置としては、マイコンに限らず、例えば論理回路かなるASICでも良いし、複数の電子部品からなるユニットでも良い。
また、クロックパルスのハイ時間とロー時間は、プログラマブルに可変の構成に限らず、例えば、通信装置の外部に接続するジャンパー線やディップスイッチによって、その各時間が変更設定される構成でも良い。
また、この種のクロック同期式通信システムにおけるマスタ装置及びスレーブ装置(例えば、マイコン10、EEPROM11、出力IC12などのLSI)では、周囲温度に応じて出力遅れ時間、データセットアップ時間、データホールド時間が変化するため、マスタ装置としての通信装置は、周囲温度に応じてクロックパルスのハイ時間とロー時間を補正するように構成しても良い。
第1実施形態のクロック同期式通信システムを表す構成図である。 マスタ装置としてのマイコンを表す構成図である。 マイコンが行う起動時処理を表すフローチャートである。 EEPROMが行う起動時処理を表すフローチャートである。 マイコンが行う通信時処理を表すフローチャートである。 マイコンとEEPROMとの間で行われるデータ送受信を説明するタイムチャートである。 クロックパルス(通信クロック)のハイ時間とロー時間を、どのような時間に設定するのかを説明する説明図である。 第1実施形態の効果を説明する説明図である。 第2実施形態のクロック同期式通信システムを表す構成図である。 第2実施形態のマイコンが行う通信時処理を表すフローチャートである。 第3実施形態のマイコンが行う起動時処理を表すフローチャートである。 第3実施形態のマイコンが行う通信時処理を表すフローチャートである。 第3実施形態の効果を説明する説明図である。 第4実施形態のマイコンが行う通信時処理を表すフローチャートである。 変形例のクロック同期式通信システムを表す構成図である。 従来技術の説明図である。
符号の説明
10…マイコン(マスタ装置としての通信装置)、11…EEPROM(スレーブ装置)、12…出力IC(スレーブ装置)、21,25…チップセレクト信号線、22,23…データ信号線、24…クロック信号線、31…CPU、32…ROM、33…RAM、34…通信モジュール、35…分周器、36…カウンタ、37…レジスタ群、38…クロックパルス出力部、40…ロー時間値レジスタ、41…ハイ時間値レジスタ、42…分周値レジスタ

Claims (3)

  1. マスタ装置からスレーブ装置へクロック信号線を介して通信クロックが出力されると共に、前記マスタ装置と前記スレーブ装置のうち、データを送信する側である送信側は、前記通信クロックの一方のエッジタイミングで、データ信号線へデータ信号を送出する動作を行い、前記マスタ装置と前記スレーブ装置のうち、データを受信する側である受信側は、前記通信クロックの他方のエッジタイミングで、前記データ信号線から前記データ信号を受信する動作を行うようになっており、更に、前記マスタ装置が送信側になる期間と、前記マスタ装置が受信側になる期間とが、別々になっているクロック同期式通信システムにおいて、前記マスタ装置として用いられる通信装置であって、
    前記通信クロックの前記一方のエッジから前記他方のエッジまでの時間と、前記他方のエッジから前記一方のエッジまでの時間とを、別々に設定可能であると共に、前記通信クロックの周期も変えることが可能な可変設定手段を備えており、
    当該通信装置が送信側となった場合に、当該通信装置が前記通信クロックの前記一方のエッジタイミングで前記データ信号線へデータ信号を送出する動作を開始してから、前記データ信号線上の電圧が、その送出したデータ信号に該当する電圧になるまでの遅れ時間である当該通信装置の出力遅れ時間が、「tA」であり、
    前記スレーブ装置が送信側となった場合に、前記スレーブ装置が前記通信クロックの前記一方のエッジタイミングで前記データ信号線へデータ信号を送出する動作を開始してから、前記データ信号線上の電圧が、その送出したデータ信号に該当する電圧になるまでの遅れ時間である前記スレーブ装置の出力遅れ時間が、「ta」であり、
    当該通信装置が受信側となった場合に、前記通信クロックの前記他方のエッジタイミングに先立って予め送信側が前記データ信号線上のデータ信号を確定させておかなければならない最少時間である当該通信装置のデータセットアップ時間が、「tB」であり、
    前記スレーブ装置が受信側となった場合に、前記通信クロックの前記他方のエッジタイミングに先立って予め送信側が前記データ信号線上のデータ信号を確定させておかなければならない最少時間である前記スレーブ装置のデータセットアップ時間が、「tb」であり、
    当該通信装置が受信側となった場合に、前記通信クロックに前記他方のエッジが発生した後も送信側が前記データ信号線上へのデータ信号の出力を継続しておかなければならない最少時間である当該通信装置のデータホールド時間が、「tC」であり、
    前記スレーブ装置が受信側となった場合に、前記通信クロックに前記他方のエッジが発生した後も送信側が前記データ信号線上へのデータ信号の出力を継続しておかなければならない最少時間である前記スレーブ装置のデータホールド時間が、「tc」であるとすると、
    当該通信装置は、
    送信側となって前記スレーブ装置にデータを送信する期間においては、前記可変設定手段により、前記通信クロックの前記一方のエッジから前記他方のエッジまでの時間を「tA+tb」に設定すると共に、前記通信クロックの前記他方のエッジから前記一方のエッジまでの時間を「tc」に設定して、前記通信クロックの周期を「tA+tb+tc」に設定し、
    受信側となって前記スレーブ装置からデータを受信する期間においては、前記可変設定手段により、前記通信クロックの前記一方のエッジから前記他方のエッジまでの時間を「ta+tB」に設定すると共に、前記通信クロックの前記他方のエッジから前記一方のエッジまでの時間を「tC」に設定して、前記通信クロックの周期を「ta+tB+tC」に設定すること、
    を特徴とする通信装置。
  2. 請求項1に記載の通信装置において、
    当該通信装置は、複数のスレーブ装置と通信するようになっていると共に、通信相手のスレーブ装置毎に、前記通信クロックの前記一方のエッジから前記他方のエッジまでの時間と、前記他方のエッジから前記一方のエッジまでの時間を、前記可変設定手段により切り替えて設定するようになっていること、
    を特徴とする通信装置。
  3. 請求項1又は請求項2に記載の通信装置と、その通信装置とクロック同期式通信を行うスレーブ装置と、を備えたクロック同期式通信システム。
JP2008253770A 2008-09-30 2008-09-30 通信装置及びクロック同期式通信システム Expired - Fee Related JP4656221B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008253770A JP4656221B2 (ja) 2008-09-30 2008-09-30 通信装置及びクロック同期式通信システム
US12/570,529 US8422613B2 (en) 2008-09-30 2009-09-30 Clock-synchronous communication apparatus and communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008253770A JP4656221B2 (ja) 2008-09-30 2008-09-30 通信装置及びクロック同期式通信システム

Publications (2)

Publication Number Publication Date
JP2010087781A JP2010087781A (ja) 2010-04-15
JP4656221B2 true JP4656221B2 (ja) 2011-03-23

Family

ID=42057488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008253770A Expired - Fee Related JP4656221B2 (ja) 2008-09-30 2008-09-30 通信装置及びクロック同期式通信システム

Country Status (2)

Country Link
US (1) US8422613B2 (ja)
JP (1) JP4656221B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920574B2 (en) * 2002-04-29 2005-07-19 Apple Computer, Inc. Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
JP5742693B2 (ja) * 2011-12-05 2015-07-01 株式会社デンソー 通信装置及びクロック同期式通信システム
KR102086465B1 (ko) * 2013-07-11 2020-03-09 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
CN109450607B (zh) * 2018-09-10 2021-02-09 北京中电华大电子设计有限责任公司 一种通用异步收发器的波特率校准方法和装置
US10958412B1 (en) 2020-01-22 2021-03-23 Infineon Technologies Ag Communication using edge timing in a signal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350707A (ja) * 1991-05-29 1992-12-04 Fujitsu Ltd Lsi入力クロックデューティ自動補正回路
JPH10210018A (ja) * 1997-01-27 1998-08-07 Minolta Co Ltd データ伝送装置
JP2004282330A (ja) * 2003-03-14 2004-10-07 Fuji Xerox Co Ltd 同期伝送システム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847867A (en) * 1986-09-01 1989-07-11 Nec Corporation Serial bus interface system for data communication using two-wire line as clock bus and data bus
DE3789743T2 (de) * 1986-09-01 1994-08-18 Nippon Electric Co Serielles Datenübertragungssystem.
JPH113135A (ja) 1997-06-11 1999-01-06 Hitachi Ltd クロック遅延量制御方法
JP3214612B2 (ja) 1998-02-24 2001-10-02 エヌイーシーマイクロシステム株式会社 クロック同期式通信装置
JPH11252060A (ja) 1998-03-05 1999-09-17 Hitachi Shonan Denshi Co Ltd 論理データ・同期クロック間位相判定方法とその装置
JP3076304B2 (ja) 1998-06-04 2000-08-14 宮城日本電気株式会社 調歩同期伝送におけるボーレート制御方式
US6839393B1 (en) * 1999-07-14 2005-01-04 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
US6643787B1 (en) * 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US6647506B1 (en) * 1999-11-30 2003-11-11 Integrated Memory Logic, Inc. Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle
JP4750297B2 (ja) 2000-02-28 2011-08-17 キヤノン株式会社 通信装置、方法、それを用いた画像形成装置、画像形成装置に接続されるユニット及び画像形成システム
JP2004348573A (ja) 2003-05-23 2004-12-09 Renesas Technology Corp クロック生成回路およびそれを含むシステム
US7107810B2 (en) * 2003-08-26 2006-09-19 Stolle Machinery Company, Llc Method and apparatus for forming container end shells with reinforcing rib
JP3778292B2 (ja) 2004-07-12 2006-05-24 セイコーエプソン株式会社 クロック切り替え回路
US7643593B1 (en) * 2005-10-14 2010-01-05 National Semiconductor Corporation System and method for read data recovery in a serial interface
JP2007324679A (ja) 2006-05-30 2007-12-13 Nec Electronics Corp シリアル通信用ボーレートジェネレータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350707A (ja) * 1991-05-29 1992-12-04 Fujitsu Ltd Lsi入力クロックデューティ自動補正回路
JPH10210018A (ja) * 1997-01-27 1998-08-07 Minolta Co Ltd データ伝送装置
JP2004282330A (ja) * 2003-03-14 2004-10-07 Fuji Xerox Co Ltd 同期伝送システム

Also Published As

Publication number Publication date
US8422613B2 (en) 2013-04-16
JP2010087781A (ja) 2010-04-15
US20100080332A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
JP4656221B2 (ja) 通信装置及びクロック同期式通信システム
US6959014B2 (en) Method and apparatus for operating a communication bus
US20180083764A1 (en) Tuning circuitry and operations for non-source-synchronous systems
US8948209B2 (en) Transmission over an 12C bus
CN108959156B (zh) 电路装置、电子设备、电缆束及数据传输方法
EP2413531A1 (en) Interface circuit
JP5742693B2 (ja) 通信装置及びクロック同期式通信システム
JP6816765B2 (ja) 車両用表示装置
JP2011035834A (ja) 通信システム、通信装置及び通信方法
US10496576B2 (en) Communication apparatus
JP2004266335A (ja) 調歩同期式シリアル通信回路及び調歩同期式シリアル通信回路を有する半導体集積回路
JP2958601B2 (ja) データ通信方式
US20240264971A1 (en) Communication device, communication method and communication system
CN101277280A (zh) 通信系统、发送装置、接收装置以及通信方法和半导体元件
JP2002335234A (ja) シリアルデータ伝送方法およびその方法を用いた伝送インタフェース回路
JP2018067827A (ja) パルス信号通信システム
JP5794628B2 (ja) 通信システム、通信装置及び通信方法
JP7366303B1 (ja) シリアル通信インターフェース装置
JP5019936B2 (ja) 車載用中継接続ユニット
CN113872837B (zh) 一种信号处理方法、装置及系统
US20230269118A1 (en) Single wire serial communication using pulse width modulation in a daisy chain architecture
JP2013255088A (ja) シリアル通信装置
WO2022230447A1 (ja) 通信装置、通信システム及び通信方法
WO2023145479A1 (ja) 通信装置および通信方法、並びにプログラム
JP2006033490A (ja) データ通信装置及び通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4656221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees