JP2004146717A

JP2004146717A - 電子モジュールおよびその製造方法

Info

Publication number: JP2004146717A
Application number: JP2002312238A
Authority: JP
Inventors: Yoichiro Sakaki; 榊　陽一郎
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-10-28
Filing date: 2002-10-28
Publication date: 2004-05-20
Anticipated expiration: 2022-10-28
Also published as: CN1275076C; US7002812B2; KR100524033B1; KR20040038699A; CN1499246A; JP4059750B2; US20040092137A1

Abstract

【課題】額縁サイズを小さくし、あらゆる機種の電子機器に適用できる電子モジュールを提供する。
【解決手段】本発明の電子モジュール７０は、回路素子と、回路素子に接続された信号線８０と端子領域７４に設けられた基板端子８２とを有する電子回路基板７２と、電子回路基板７２の端子領域７４に実装された入力基板７６と、駆動回路基板７８とを有する。駆動回路基板７８は、入力端子８４と出力端子８６とを有し、出力端子８６は、電子回路基板７２の信号線８０と電気的に接続されている。入力基板７６は、外部から入力された信号を伝送する主配線８８と、主配線８８から分岐された分岐配線９０とを有し、分岐配線８９は電子回路基板７２の基板端子８２を介して駆動回路基板７８の入力端子８４に電気的に接続されている。
【選択図】　図５

Description

【０００１】
【発明の属する技術分野】
本発明は、電子モジュールおよびその製造方法に関する。
【０００２】
【従来の技術】
現在、液晶表示装置等において、表示パネルとこれを駆動する駆動回路（ドライバ）との接続は、主にＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）方式、または、ＣＯＧ（Ｃｈｉｐ　ｏｎ　Ｇｌａｓｓ）方式で行われている。
【０００３】
図１（ａ）は、従来のＴＣＰ方式の液晶モジュールの構造を模式的に示す図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’に対応する断面図である。このモジュール構造では、図１（ｂ）に示すように表示パネル１１のゲート側端子領域およびソース側端子領域にそれぞれ、複数のゲートＴＣＰ（駆動回路基板）１２およびソースＴＣＰ１４が異方性導電層（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ：以下、ＡＣＦと示す場合がある）１７によって接続されている。また、ゲートＴＣＰ１２およびソースＴＣＰ１４にはそれぞれ、ゲートＰＷＢ（Ｐｒｉｎｔｅｄ　Ｗｉｒｅ　Ｂｏｎｄｉｎｇ）１３およびソースＰＷＢ１５がＡＣＦ１７によって接続されている。ゲートＰＷＢ１３およびソースＰＷＢ１５はそれぞれ、外部回路基板と接続されたＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）１６に半田を用いて接続されている。上記ＴＣＰ方式の液晶モジュールでは、全てのゲートＴＣＰ１２およびソースＴＣＰ１４は、それぞれ、ゲートＰＷＢ１３およびソースＰＷＢ１５から直接、信号・電源電圧（簡単のために以下これらを「信号」と呼ぶこともある。）が供給される。
【０００４】
また、上記ＴＣＰ方式の液晶モジュールが備えるＰＷＢを必要としない基板レス方式が提案されている。
【０００５】
例えば特許文献１に開示されている基板レス方式では、図２に示すように、表示パネル１１のゲート側端子領域およびソース側端子領域にそれぞれ、パネル配線１８および１９が形成されている。ＦＰＣ１６から入力された信号は、上記パネル配線１８および１９を経由して、隣接する複数のゲートＴＣＰ１２またはソースＴＣＰ１４に順次伝送される。
【０００６】
次に、ＣＯＧ方式の電子モジュールを説明する。図３（ａ）はＣＯＧ方式の液晶モジュールの構造を模式的に示す図であり、図３（ｂ）は図３（ａ）のＡ−Ａ’に対応する断面図である。
【０００７】
図３（ａ）に示すようにＣＯＧ方式の液晶モジュールでは、表示パネル１１のソース側端子領域に、複数のソースドライバーＩＣ（ドライバーＩＣを以下ＩＣと記載）２４およびソースＦＰＣ２５が搭載されている。これと同様にゲート側端子領域に、複数のゲートＩＣ２２およびゲートＦＰＣ２３が搭載されている。表示パネル１１と、ゲートＩＣ２２またはソースＩＣ２４との間、および表示パネル１１と、ゲートＦＰＣ２３またはソースＦＰＣ２５との間は、図３（ｂ）に示すようにＡＣＦ１７によって接続されている。
【０００８】
ＣＯＧ方式の液晶モジュールはＴＣＰ方式の液晶モジュールに比べて表示パネル１１の額縁サイズ（端子領域の幅）が増大するという問題がある。この問題を解決するための液晶モジュールが、例えば特許文献２に開示されている。図４は、特許文献２の液晶モジュールの部分模式図を示す。この液晶モジュールでは、ＦＰＣ２５が櫛型形状であり、隣接する２つのソースＩＣ２４の間にＦＰＣ２５の一部が配置されている。ソースＩＣ２４とＦＰＣ２５との接続は、表示パネル上端子２９を介して、上記ソースＩＣ２４の両側で行われるので、上記図３に示す液晶モジュールよりも額縁サイズが小さい。
【０００９】
【特許文献１】
特開２００１−１８８２４６号公報（図９）
【特許文献２】
特開２０００−１３７４４５号公報（図１）
【００１０】
【発明が解決しようとする課題】
図１に示したＴＣＰ方式の液晶モジュールは、量産化の実績が長いが、部品数が多く、材料費や実装加工費など（製造コスト）が高いという問題がある。また、表示パネル１１の外側に大きなＰＷＢ１５が突き出しているために、モジュールの組立作業が複雑になるという欠点もある。
【００１１】
これに対して図２に示した基板レス方式の液晶モジュールは、上記ＴＣＰ方式の液晶モジュールに比べて部品数が少ないので、製造コストを低くすることが可能である。この液晶モジュールでは、入力ＦＰＣ１６から複数のＴＣＰに信号を伝送させているので、表示パネル１１上の配線インピーダンスを低く抑える必要があるが、このパネル配線１８、１９は、通常、薄膜堆積プロセスを用いて形成されるので、そのインピーダンスはＴＣＰに形成されている配線に比べてかなり大きい。従って、特に、表示パネル１１の大型化によってＴＣＰ同士が離れ、パネル配線１８、１９が長くなると、表示品位に影響を及ぼしてしまうという問題が顕著になる。また、表示パネル１１の高精細化によりＴＣＰの数が増加すると、１つのＦＰＣから信号が伝送されるＴＣＰの数が増加し、これによっても、表示品位に悪影響を及ぼすという問題が生じる。使用されるＦＰＣの数は一般に、表示パネルの大きさによって決められており、例えば、ＶＧＡクラスでは２個、ＸＧＡクラスでは３個、ＵＸＧＡクラスでは４個以上である。
【００１２】
以上のように、ＴＣＰ方式および基板レス方式の液晶モジュールでは、特に大型機種において、製造コストの低下と高精細化との両立が困難であった。
【００１３】
図３に示したＣＯＧ方式は、部品数が少ないので製造コストを低下させることができるが、表示パネル１１の額縁サイズが大きくなるという問題がある。額縁サイズの増加は、液晶モジュールをノートＰＣに適用する場合には致命的な問題になる。また、モニタやＴＶなどの額縁サイズの制限が比較的ゆるい機種に適用する場合であっても、表示パネル１１のサイズの増加は表示パネル１１のコストの増加に繋がるので好ましくない。
【００１４】
図４に示したＣＯＧ方式の液晶モジュールは、図３のＣＯＧ方式の液晶モジュールよりも額縁サイズを小さくすることができるが、ＩＣ２４とＦＰＣ２５との接続プロセスが複雑になり、実装コストが増大するという問題が生じる。
【００１５】
さらに、図３および図４に示したＣＯＧ方式の液晶モジュールでは、表示パネル１１に出力するためのＩＣ２２、２４の出力信号端子の接続ピッチがＴＣＰ方式に比べて狭いため、表示パネル１１上の信号線配線ピッチの制約（最小値）が同じ場合、表示画素部までの信号線引き回し配線長が長くなってしまい、それに伴ってＩＣ２２、２４から表示画素部までの距離が長くなり、これによっても額縁サイズの増大が生じる。
【００１６】
本発明は上記の課題を解決するためになされものであり、額縁サイズを小さくし、あらゆる機種の電子機器に適用できる電子モジュールを提供することを目的とする。また、複雑な製造工程を必要とせず、製造コストの低い電子モジュールの製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明の電子モジュールは、複数の回路素子と、前記複数の回路素子のそれぞれに接続された複数の信号線と、端子領域に設けられた複数の基板端子とを有する電子回路基板と、前記電子回路基板の前記端子領域に実装された入力基板、第１駆動回路基板および第２駆動回路基板とを有する電子モジュールであって、前記第１および第２駆動回路基板は、それぞれ、複数の入力端子と複数の出力端子とを有し、前記複数の出力端子は、前記電子回路基板の前記複数の信号線と電気的に接続されており、前記入力基板は、外部から入力された信号を伝送する複数の主配線と、それぞれが前記複数の主配線のそれぞれから分岐された複数の第１分岐配線および複数の第２分岐配線とを有し、前記複数の第１分岐配線は前記第１駆動回路基板の前記複数の入力端子に、前記複数の第２分岐配線は前記第２駆動回路の前記複数の入力端子に、それぞれ、前記電子回路基板の前記複数の基板端子を介して電気的に接続されており、これにより上記の課題が解決される。
【００１８】
前記端子領域は、前記電子回路基板のｘ方向に沿って設けられたｘ端子領域を含み、前記第１および第２駆動回路基板は、前記ｘ端子領域にｘ方向に互いに隣接して実装されており、前記入力基板は、ｘ方向に延びる帯状部と、前記帯状部からｘ方向と交差するｙ方向に突出する複数の凸部とを有し、前記第１および第２駆動回路基板は、それぞれ、隣接する２つの前記凸部の間に配置されており、前記複数の第１および第２分岐配線は、前記複数の凸部に延設されてもよい。
【００１９】
前記第１および第２駆動回路基板のそれぞれの前記複数の入力端子は、ｘ方向に離間した少なくとも２つの領域に配置された第１側および第２側入力端子群とを含み、前記複数の第１および第２分岐配線は、それぞれ、前記第１側および第２側入力端子群に対応してｘ方向に離間した異なる領域で前記主配線から分岐された第１側および第２側分岐配線群を形成してもよい。
【００２０】
前記複数の凸部は、前記第１駆動回路基板に接続される前記第２側分岐配線群と、前記第２駆動回路基板に接続される前記第１側分岐配線群とを備えた凸部を含んでもよい。
【００２１】
第１および第２駆動回路基板のそれぞれは、ｘ方向に離間した少なくとも２つの端辺を有し、前記第１駆動回路基板のそれぞれの前記複数の入力端子は、前記第１駆動回路基板の前記端辺近傍に配置され、かつ、前記第２駆動回路基板のそれぞれの前記複数の入力端子は、前記第２駆動回路基板の前記端辺近傍に配置されてもよい。
【００２２】
前記複数の凸部はｘ方向に隣接して配置された第１および第２凸部を含み、前記第１凸部は前記第１分岐配線を備え、かつ、前記第２凸部は前記第２分岐配線を備えてもよい。
【００２３】
前記電子回路基板の法線方向から見た場合に、前記第１および第２駆動回路基板と、前記入力基板の前記帯状部とが部分的に重畳していてもよい。
【００２４】
前記入力基板の前記第１および第２凸部のそれぞれ、前記第１駆動回路基板、および前記第２駆動回路基板が、前記電子回路基板に対して所定の角度をなすように一括して折り曲げられていてもよい。
【００２５】
前記第１および第２駆動回路基板を含むｍ（ｍ≧３）個の駆動回路基板をさらに有し、前記入力基板は、前記ｍ個の駆動回路基板にそれぞれ対応する、前記複数の第１および第２分岐配線を含むｍ個の複数の分岐配線を有し、前記電子回路基板の前記複数の基板端子は、前記ｍ個の複数の分岐配線に接続された複数の入力基板用基板端子を含み、前記電子回路基板に設けられた前記複数の入力基板用基板端子は、ｘ方向に１、２、・・・ｋ、ｋ＋１、・・・ｎの順で配列されたｎ個（ｎ≧３）の基板端子群を形成し、前記ｎ個の基板端子群のそれぞれは、ｘ方向に所定のピッチで配列された複数の入力基板用基板端子を含み、ｋ番目の前記基板端子群の前記所定のピッチＰ_ｋと、ｋ＋１番目の前記基板端子群の前記所定のピッチ_ｋ＋１とがＰ_ｋ＜Ｐ_ｋ＋１の関係を有する少なくとも２つの基板端子群が形成されていてもよい。
【００２６】
前記電子回路基板のｘ方向と交差するｙ方向に沿って設けられたｙ端子領域に実装された第３および第４駆動回路基板を更に有し、前記第３および第４駆動回路基板は、それぞれ、複数の入力端子と複数の出力端子とを有し、それぞれの前記複数の出力端子は、前記電子回路基板の前記複数の信号線と電気的に接続されており、それぞれの前記複数の入力端子に前記入力基板を介して信号が供給されてもよい。
【００２７】
前記入力基板はＦＰＣであることが好ましい。
【００２８】
上述した電子モジュールの製造方法は、前記電子回路基板の前記端子領域の所定の領域に、異方性導電層を形成する工程と、前記異方性導電層を介して、前記端子領域の前記所定の領域とそれぞれの一部が重なるように前記入力基板、前記第１および第２駆動回路基板を配置する工程と、前記入力基板、前記第１および第２駆動回路基板を一括して前記異方性導電層に圧着することにより、前記第１および第２駆動回路基板がそれぞれ有する前記複数の入力端子を前記複数の基板端子を介して第１および第２分岐配線と電気的に接続し、かつ、前記第１および第２駆動回路基板がそれぞれ有する前記複数の出力端子と前記複数の信号線とを電気的に接続する工程とを包含し、これにより上記の課題が解決される。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００３０】
図５（ａ）は、本発明の実施形態による電子モジュール７０の平面図であり、（ｂ）は（ａ）の５Ｂ領域の部分拡大図である。
【００３１】
図５（ａ）および（ｂ）に示すように電子モジュール７０は、電子回路基板７２と、電子回路基板７２の端子領域７４に実装された入力基板７６および複数の駆動回路基板７８とを備えている。電子回路基板７２には、回路素子（不図示）と、回路素子に接続された信号線８０と、端子領域７４に設けられた基板端子８２とが設けられている。駆動回路基板７８は、電子回路基板７２の信号線８０に信号を供給する駆動回路７７を備えている。駆動回路基板７８はさらに、入力端子８４と出力端子８６とを備えており、出力端子８６は電子回路基板７２の信号線８０と電気的に接続されている。入力基板７６は外部回路基板と接続されており、外部回路基板から入力された信号を伝送する主配線８８と、主配線８８から分岐された分岐配線９０とを備えている。分岐配線９０は、電子回路基板７２の基板端子８２を介して駆動回路基板７８の入力端子８４に電気的に接続されている。
【００３２】
電子モジュール７０は、外部から入力された信号が、入力基板７６の主配線８８および分岐配線９０、電子回路基板７２の基板端子８２、および駆動回路基板７８の入力端子８４をこの順に経由してそれぞれの駆動回路基板７８に供給される。すなわち、入力基板７６から駆動回路基板７８に信号を伝送するために、入力基板７６と駆動回路基板７８との間にさらなる基板を必要としないので、図１に示したＴＣＰ方式よりも部品数が少ない。また、部品数を少なくできることから、製造プロセスにおける作業性（組立作業性）を向上させ、製造コスト（実装コスト）を低くすることができる。
【００３３】
また電子モジュール７０は、入力基板７６に設けられた主配線８８によって外部から入力された信号を伝送し、この信号を分岐配線９０を用いてそれぞれの駆動回路基板７８に供給しており、図２に示した基板レス方式のように電子回路基板に設けられた配線を介して隣接する駆動回路基板に信号を順次伝送させていない。従って、信号の劣化を抑制し、安定した信号を各駆動回路基板に供給できる。よって、電子モジュール７０を用いて電子機器の大型化、高精細化を図ることができる。
【００３４】
また、電子モジュール７０はＣＯＧ方式と異なり、駆動回路基板７８が電子回路基板７２に実装されている。従って、図３に示したＣＯＧ方式のように額縁サイズが大きくなるということがない。また、ＣＯＧ方式のように電子回路基板のコストが高くなるということがない。
【００３５】
電子回路基板７２の端子領域７４は、例えば電子回路基板７２のｘ方向に沿った領域に設けられる。この場合、入力基板７６および複数の駆動回路基板７８は、このｘ方向に沿った端子領域７４に実装され、複数の駆動回路基板７８は端子領域７４にｘ方向に互いに隣接して実装される。
【００３６】
駆動回路基板７８にはＣＯＦ（Ｃｈｉｐ　ｏｎ　Ｆｉｌｍ）が好適に使用される。あるいはＴＣＰを用いても良い。ＣＯＦは特に伝送する信号本数が多い場合（例えば４０本）に好適に使用される。また、入力基板７６にはＦＰＣが好適二用いられる。後述するが、ＣＯＦ、ＴＣＰおよびＦＰＣは折り曲げることができるので、駆動回路基板７８および入力基板７６にこれらを用いた場合、モジュールのサイズをより小さくすることができる効果も得られる。
【００３７】
駆動回路基板７８と電子回路基板７２との電気的接続および、入力基板７６と電子回路基板７２との電気的接続には、異方性導電層（ＡＣＦ）９２が好適に使用される。以下、図６を参照して上記各基板の電気的接続の具体例を説明する。図６（ａ）および（ｂ）はそれぞれ、図５（ｂ）の６Ａ―６Ａ’に対応する断面図および６Ｂ―６Ｂ’　に対応する断面図である。
【００３８】
図６（ａ）に示すように、駆動回路基板７８が備える入力端子８４と電子回路基板７２上の駆動回路基板用基板端子８２Ｂとが異方性導電層９２を介して電気的に接続され、かつ、入力基板７６が備える分岐配線９０と電子回路基板７２上の入力基板用基板端子８２Ａとが異方性導電層９２を介して電気的に接続される。入力基板用基板端子８２Ａと駆動回路基板用基板端子８２Ｂとは、基板配線８２Ｃを介して電気的に接続される。以上により、入力基板７６と駆動回路基板７８と電子回路基板７２との電気的接続が行われる。
【００３９】
なお、この電気的接続は上述の構成に限られない。例えば、入力基板７６および駆動回路基板７８の形状、および／または分岐配線９０および入力端子８４の配置によっては、分岐配線９０と入力端子８４とを近接して配置できるので、基板配線８２Ｃを設けることなく、単一の基板端子上でこれらを電気的に接続してもよい。
【００４０】
また、図６（ｂ）に示すように、電子回路基板７２に設けられている信号線８０と駆動回路基板７８が備える出力端子８６とは、異方性導電層９２を介して電気的に接続される。
【００４１】
次に、図５および図６を参照して、上述した電子モジュール７０の製造方法を説明する。
【００４２】
まず、電子回路基板７２の端子領域７４の所定の領域に、異方性導電層９２を形成する。次に、この異方性導電層９２を介して上記端子領域７４の所定の領域とそれぞれの一部が重なるように、入力基板７６および複数の駆動回路基板７８を配置する。この後、入力基板７６と駆動回路基板７８とを一括して異方性導電層９２に圧着する。入力基板７６および駆動回路基板７８は、基板として高分子フィルム（典型的にはポリイミドのフィルム）を用いて形成されているので、基板の厚さの違いが問題となることなく、これらを一括して端子領域７４に圧着することができる。
【００４３】
この圧着により、駆動回路基板７８が備える入力端子８４と、入力基板７６に設けられた分岐配線９０とが、電子回路基板７２上の基板端子８２を介して電気的に接続される。さらに、駆動回路基板７８が備える出力端子８６と、電子回路基板７２に設けられている信号線８０とが電気的に接続される。
【００４４】
上述した電子モジュール７０の製造方法では、入力基板７６と駆動回路基板７８とを一括して異方性導電層９２に圧着できるので、図１に示したＴＣＰ方式および、図３、図４に示したＣＯＧ方式と比べて、製造工程を簡易にし、製造工程数を少なくできる。
【００４５】
なお、図５（ａ）および（ｂ）に示すように電子回路基板７２はさらに、ｘ方向と交差する（典型的には９０°）ｙ方向に沿って設けられた端子領域７５を有し、この端子領域７５に複数の駆動回路基板７９が隣接して実装されていてもよい。駆動回路基板７９は上述した駆動回路基板７８と同様に、出力端子９４を介して電子回路基板７２上の信号配線８０に信号を供給する。駆動回路基板７９には、例えば、入力端子９６を介して入力基板７６から信号が入力される。すなわち、端子領域７４に実装された駆動回路基板７８と、端子領域７５に実装された駆動回路基板７９とに、共通の入力基板７６から信号が伝送される。駆動回路基板７８と駆動回路基板７９とに信号を入力するための入力基板として共通の入力基板７６を用いた場合、外部回路基板との接続が１箇所になるので、製造コストを低くし、製造工程の作業性を高くすることができる。隣接する駆動回路基板７９への信号の伝送は、例えば電子回路基板７２の端子領域７５に形成した配線を用いて行うことができる。
【００４６】
上記の説明では、電子回路基板７２の端子領域７４に実装される駆動回路基板７８に対して入力基板７６を用いて信号を供給する構成を説明したが、図７に示すように、端子領域７５に実装される駆動回路基板７９に入力基板７６を用いて信号を供給する構成を適用しても良い。このような構成を採用することによって、駆動回路基板７９に伝送する信号の劣化を抑制することができる。なお、図７に示す電子モジュールでは、外部からの信号の入力箇所が２以上になるという不利益があるものの、大型の電子機器においては、本発明によって得られる利点の方が大きい。また、大型の電子機器においては、それぞれの入力基板７６を分割して２枚以上の入力基板で構成しても良い。
【００４７】
以上の構成を採用した場合、本実施形態の電子モジュールを用いて、信号の劣化が抑制された、より高品質な電子機器が提供される。なお、上記の構成は、特に３０インチ以上の大型の表示装置に本発明を適用することによって顕著な効果を得ることができる。
【００４８】
ある実施形態では、図５（ｂ）に示すように入力基板７６は、ｘ方向に延びる帯状部７６Ａと、帯状部７６Ａからｙ方向に突出する複数の凸部７６Ｂとを有している。帯状部７６Ａには主配線８８が延設されており、凸部７６Ｂには分岐配線９０が延設されている。複数の駆動回路基板７８はそれぞれ、隣接する２つの凸部７６Ｂの間に配置される。すなわち、駆動回路基板７８と凸部７６Ｂとは交互に配置される。
【００４９】
また、ある実施形態では、入力端子８４は、駆動回路基板７８のｘ方向に離間した２つの端辺７８Ａのうちの片方近傍に配置される。１つの凸部７６Ｂと１つの駆動回路基板７８とが対応し、１つの凸部７６Ｂに設けられている分岐配線９０から１つの駆動回路基板７８に信号が入力される。
【００５０】
後の実施形態で説明するが、駆動回路基板７８の入力端子８４を、例えばｘ方向に離間した少なくとも２つの領域に分離して配置してもよい。この場合、端子領域の幅をより狭くすることができる。
【００５１】
電子モジュール７０は、端子領域７４の幅をより狭くするために以下のように構成されてもよい。
【００５２】
図８に１つの具体例を示す。（ａ）はその電子モジュールの平面図であり、（ｂ）は（ａ）の８Ｂ―８Ｂ’に対応する断面図であり、（ｃ）は（ａ）の８Ｃ―８Ｃ’に対応する断面図である。図８に示す電子モジュールは、電子回路基板７２の法線方向から見た場合に、駆動回路基板７８と、入力基板７６の帯状部７６Ａとが部分的に重畳されるように配置されている。以上のように、入力基板７６と駆動回路基板７８とが部分的に重畳されることにより、端子領域７４の幅をより狭くできる。
【００５３】
図９に他の具体例を示す。図９（ａ）は、図８（ａ）の８Ｂ―８Ｂ’に対応する断面図であり、（ｂ）は８Ｃ―８Ｃ’に対応する断面図である。図９に示す電子モジュールは、入力基板７６の凸部７６Ｂと、駆動回路基板７８とが、電子回路基板７２に対して所定の角度をなすように一括して折り曲げられている。ＦＰＣ、ＣＯＦまたはＴＣＰは折り曲げ可能であるので、上述したように例えば入力基板７６にＦＰＣを用い、駆動回路基板７８にＣＯＦまたはＴＣＰを用いた場合、ＦＰＣおよび、ＣＯＦまたはＴＣＰを上記のように折り曲げることによって、電子モジュールの外形サイズを小さくすることができる。
【００５４】
電子モジュール７０では、単一の基板から構成された入力基板７６を用いて、複数の駆動回路基板７８に信号を供給することができ、また、入力基板７６と駆動回路基板７８とを一括して圧着することができるが、入力基板７６の長さ（ｘ方向）が長くなると、入力基板７６の長さ方向の全体に亘って同じ位置合わせ精度で電子回路基板７２と位置あわせすることができない。そこで、例えば、電子回路基板７２に設ける入力基板用基板端子８２Ａの配列ピッチを以下のように設定することによって、位置合わせ作業を煩雑にすることなく、入力基板７６と電子回路基板７２との電気的な接続を確実に行うことができる。
【００５５】
電子回路基板７２に、ｍ（ｍ≧３、図１０ではｍ＝６）個の駆動回路基板７８を実装する場合について説明する。また、このｍ個の駆動回路基板７８にそれぞれ対応する（ｍ個の駆動回路基板７８に信号を伝送する）ｍ個の分岐配線９０が、入力基板７６に設けられる。なお、図１０は１つの駆動回路基板７８に、駆動回路基板７８の両側に配置された分岐配線から信号が伝送される場合を示しているため、入力基板７６の凸部の数はｍ＋１である。
【００５６】
電子回路基板７２に設けられた入力基板用基板端子８２Ａは、ｘ方向に１、２、・・・ｋ、ｋ＋１、・・・ｎの順で配列されたｎ個（ｎ≧３、図１０ではｎ＝７個）の基板端子群８３を形成し、ｎ個の基板端子群のそれぞれが、ｘ方向に所定のピッチで配列された複数の入力基板用基板端子８２Ａを含むとする。このような電子モジュールにおいて、ｋ番目の基板端子群８３の所定のピッチＰ_ｋと、ｋ＋１番目の基板端子群の所定のピッチ_ｋ＋１とが、Ｐ_ｋ＜Ｐ_ｋ＋１の関係を有するように設定する。すなわち、基板端子群８３のピッチを、端子領域の中央部分（ｘ方向）から、両端に向かって段階的に広くする。以上のような構成により、入力基板７６と電子回路基板７２との電気的な接続を確実に行うことができる。
【００５７】
以下、図１０の構成の具体例を説明する。
【００５８】
中央部（左から４番目）の基板端子群８３における入力基板用基板端子８２Ａのピッチを０．２ｍｍとする。両端部（左から１番目および７番目）の基板端子群８３における入力基板用基板端子８２Ａのピッチを０．４ｍｍとする。また、中央部の基板端子群８３から両端部の基板端子群８３に向かって（左から４、３、２、１番目の順および左から４、５、６、７番目の順）、入力基板用基板端子８２Ａのピッチを徐々に大きくする。平均ピッチは０．３ｍｍである。なお、入力基板用基板端子８２Ａのピッチと同様に、入力基板７６の配線（端子）ピッチが設定される。
【００５９】
ＦＰＣの寸法精度は一般に、長さに対して０．１％程度である。入力基板７６にサイズが３００ｍｍのＦＰＣを用い、ＦＰＣの中央部を基準に位置合わせを行う場合、ＦＰＣの両端のズレは０．１５ｍｍ（＝（３００ｍｍ／２）×０．１％）となる。上述したように基板端子８２Ａを配置することにより、入力基板７６と電子回路基板７２との接続時の位置ズレ不良を防止することができ、良品率が上昇する。
【００６０】
以下、図１１を参照して本発明の実施形態による液晶モジュール１００を説明する。上記の説明における電子回路基板７２は、液晶モジュール１００が備える表示パネル３１に対応する。表示パネル３１は、回路素子として例えば画素を駆動するＴＦＴを備え、信号線８０としてＴＦＴに接続されるソース線またはゲート線を有している。表示パネル３１は、ソース側端子領域３２とゲート側端子領域３４とを備える。ソース側端子領域３２には、ソース線に信号を供給する駆動回路が搭載された複数のソース側駆動回路基板３６と、入力ＦＰＣ（入力基板）３８とが実装されている。ゲート側端子領域３４には、複数のゲート側駆動回路基板４０が実装されている。
【００６１】
ソース側駆動回路基板３６およびゲート側駆動回路基板４０はＣＯＦである。ＣＯＦは、駆動回路（ＩＣチップ）の下部に多数の配線を引き回すことができるので、伝送する信号本数が多い（例えば４０本以上）場合に好適に使用される。
【００６２】
本実施形態では図１１（ｂ）に示すように、ソース側駆動回路基板３８の入力端子３９がｘ方向に離間した２つの領域に配置されている。すなわち、入力端子３９がソース側駆動回路基板３８の両側の端辺に配置されている。なお、図１１（ｂ）は、２つのソース側駆動回路基板３６の一部分ずつを示しているが、右側のソース側駆動回路基板３８の右端部の構造は、左側のソース側駆動回路基板３８に図示されている右端部の構造と同様である。１つのソース側駆動回路基板３８に設けられている入力端子３９のうち、左側の端辺に配置された入力端子を第１側入力端子群３９Ｌとし、右側の端辺に配置された入力端子を第２側入力端子群３９Ｒとする。
【００６３】
入力ＦＰＣ３８には、ソース駆動用信号（ソース信号および電源電圧）４２をそれぞれのソース側駆動回路基板３６に供給する主配線（同じ参照符号４２を用いる。）と、表示パネルに直接供給する電圧（例えば対向電圧）４３を供給するための配線と、主配線４２から分岐された分岐配線４４とが設けられている。分岐配線４４は、ｘ方向に離間した異なる領域で主配線４２から分岐されており、第１側分岐配線群４４Ｌおよび第２側分岐配線群４４Ｒとを備えている。第１側分岐配線群４４Ｌは上記第１側入力端子群３９Ｌと電気的に接続され、かつ、第２側分岐配線群４４Ｒは上記第２側入力端子群３９Ｒと電気的に接続される。
【００６４】
入力ＦＰＣ３８が備える凸部３８Ｂは、それぞれ、左側の駆動回路基板３６に接続される第２側分岐配線群４４Ｒと、右側の駆動回路基板３６に接続される第１側分岐配線群４４Ｌとを備えている。
【００６５】
以上説明したように液晶モジュール１００は、駆動回路基板３６に入力端子が２つの領域に分離して配置されており、１つの駆動回路基板３６に対して両側の分岐配線から信号が入力されている。従って、図５に示したように駆動回路基板３６の片側のみに入力端子を設けた場合に比べて、駆動回路基板３６の一方の端辺に設ける入力端子の数を半分にすることができる。従って、端子領域３２の幅３２Ｗを小さくすることができるので、液晶モジュールの額縁領域を小さくすることができる。なお、入力ＦＰＣ３８のサイズを小さくしたい場合には、図５に示したように片側から信号を入力する構成の方が好ましい。
【００６６】
以下、本実施形態の液晶モジュール１００をより詳細に説明する。
【００６７】
液晶モジュール１００では、ゲート駆動用信号（ゲート信号および電源電圧）４１、ソース駆動用信号（ソース信号および電源電圧）４２、表示パネルに直接供給する電圧４３の供給は、入力ＦＰＣ３８の入力端子４４から行っている。すなわち、共通の入力ＦＰＣ３８を用いて、一箇所から全ての信号を入力している。
【００６８】
ＦＰＣ入力端子４４から入力されたゲート駆動用信号４１は、表示パネル３１上に形成されたパネル配線を経由して、各ゲート駆動回路基板４０に伝送される。なお、図１１（ａ）では詳細に示さないが、ゲート駆動回路基板４０の信号・電源配線は、パネル配線を介してカスケード状に繋がっている。詳細は、例えば特開２００１−１８８２４６号公報に説明されている。
【００６９】
表示パネル３１に直接供給する電圧（例えば対向電圧）４３は、ＦＰＣ入力端子４４から入力された後、入力ＦＰＣ３８上に設けられた配線を介して、表示パネル３２上の対向電極端子４７に供給されている。
【００７０】
液晶モジュール１００は、図８に示したように、ソース側駆動回路基板３６と入力ＦＰＣ３８とが部分的に重なりあっている。従って、モジュールの外形の大きさをより小さくすることができる。なお、サイズに制約がない場合には重ねあわさなくてもよい。
【００７１】
また、図９に示したように、駆動回路基板３６と入力ＦＰＣ３８を折り曲げることにより、液晶モジュールの外形サイズをさらに小さくすることができる。駆動回路基板３８および入力ＦＰＣ３６は、基材の厚さが４０μｍ以下の柔軟な材質で形成されているため、任意の場所での折り曲げることができる。
【００７２】
以下、本実施形態の液晶モジュール１００の各構成要素を詳細に説明する。
【００７３】
表示パネル３１は、２枚の基板と、それらの間に配置された液晶層とを備えている。
【００７４】
まず、一方の基板（ＴＦＴ基板）の構造を説明する。ＴＦＴ基板は、基板と、いずれも基板上に設けられたソースバスライン（ソース配線）とゲートバスライン（ゲート配線）とＴＦＴと画素電極とを備えている。ＴＦＴは、ソース配線とゲート配線との交差部の近傍に設けられている。また、画素電極は、ＴＦＴを介してソース配線およびゲート配線と接続されている。基板は、横３１５ｍｍ×縦２３７ｍｍのサイズを有し、厚さが０．７ｍｍのアルミノホウケイ酸ガラスからなる。ソース配線およびゲート配線はＡｌ薄膜から形成されている。画素電極はＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）などの透明導電膜から形成されている。
【００７５】
他方の基板（カラーフィルタ基板）は、基板と、基板上に設けられたカラーフィルタ層および対向電極とを備えている。基板は、横３１３ｍｍ×縦２３５ｍｍのサイズを有し、厚さが０．７ｍｍのアルミノホウケイ酸ガラスからなる。カラーフィルタは、顔料分散型のアクリル系樹脂からなる。対向電極は、ＩＴＯなどの透明導電膜から形成されている。
【００７６】
上記ＴＦＴ基板とカラーフィルタ基板とは、シール剤によって貼り合わせられており、２枚の基板の間には、表示に拘わる状態が電圧に応じて変化する表示媒体層として液晶層が配置されている。
【００７７】
次に、ソース側駆動回路基板３６およびゲート側駆動回路基板４０を説明する。ソース側駆動回路基板３６およびゲート側駆動回路基板４０はＣＯＦである。このＣＯＦは、横２８ｍｍ×縦６．５ｍｍのサイズを有し、厚さが４０μｍのポリイミド基材で形成されている。上記基材の上には、１２μｍ厚のＣｕパターンが形成されており、このＣｕパターンの上に横１８ｍｍ×縦１．５ｍｍのＩＣ４５が搭載されている。Ｃｕパターンは表示パネル３１との接続部分を除いて、ソルダーレジストによって封止されており、ＩＣ４５の周囲は樹脂層でコーティングされている。
【００７８】
次に、入力ＦＰＣ３８を説明する。入力ＦＰＣ３８は、横３００ｍｍ×縦５０ｍｍのサイズを有し、厚さが２５μｍのポリイミド基材で形成されている。上記基材の両面に、厚さが１８μｍのＣｕパターンが形成されている。基材の両面にそれぞれ形成されたＣｕパターンは、スルーホールによって互いに接続されている。また、Ｃｕパタ−ンは、表示パネル３１との接続部分および外部回路基板との接続部を除いて、カバーレイによって保護されている。
【００７９】
次に、図１２を参照して本実施形態の液晶モジュール１００のソース側端子領域３２の幅を、従来の方式の液晶モジュールと比較する。（ａ）は液晶モジュール１００を示し、（ｂ）は図４のＣＯＧ方式の液晶モジュールを示し、（ｃ）は図２の基板レス方式の液晶モジュールを示す。
【００８０】
図１２に示すように、本実施形態の液晶モジュール１００のソース側端子領域３２の幅Ａ１は、ＣＯＧ方式のＡ２および基板レス方式のＡ３に比べて小さく、Ａ１＜Ａ３＜Ａ２である。
【００８１】
これは、表示パネル３１上のソース側端子領域３２に設けられた配線エリアＢ、および、ソース側駆動回路基板３６および入力ＦＰＣ３８と表示パネル３１との接続部Ｃのサイズが、いずれも他方式に対して同等以下にできるからである。すなわち、Ｂ１＜Ｂ３＜Ｂ２であり、Ｃ１＜Ｃ３＜Ｃ２である。なお、寸法Ｄは、駆動回路基板３２および入力ＦＰＣ３８を折り曲げることにより小さくすることができるので、表示装置の大きさに直接影響しない。
【００８２】
次に液晶モジュール１００の製造方法を説明する。
【００８３】
まず、表示パネル３１のゲート側端子領域３４および、ソース側端子領域３２の所定の領域に異方性導電層（ＡＣＦ）を形成する。
【００８４】
次に、表示パネル３１上に設けられた表示パネル端子４９と、ソース側駆動回路基板３６の入力端子および出力端子と、ゲート側駆動回路基板４０の入力端子および出力端子とを位置合わせして、ゲート駆動回路基板４０とソース駆動回路基板３６とを、ＡＣＦを介して表示パネル３１上に配置する。ゲート駆動回路基板４０とソース駆動回路基板３６にそれぞれ設けられている出力端子のピッチは６０μｍであり、入力端子のピッチは３００μｍである。
【００８５】
次に、表示パネル３１上に設けられた表示パネル端子４９と、入力ＦＰＣ３８の端子との位置を合わせをして、入力ＦＰＣ３８を、ＡＣＦを介して表示パネル３１上に配置する。入力ＦＰＣ３８のピッチは上述した駆動回路基板と同様の３００μｍである。
【００８６】
この後、ゲート駆動回路基板４０と、ソース駆動回路基板３６と、入力ＦＰＣ３８とを直線状の熱圧着ツールを用いて、２００℃で圧着する。ソース駆動回路基板３６と表示パネル３１との接続および、入力ＦＰＣ３８と表示パネル３１との接続は同時に行う。以上により、本実施形態の液晶モジュールが作製される。
【００８７】
上述の製造方法は、ＴＣＰ方式、またはＣＯＧ方式に較べて、プロセスが単純であり、作業工程数が少なく、スループットが高い。
【００８８】
液晶モジュール１００の製造方法を、図１に示したＴＣＰ方式および、図３、図４に示したＣＯＧ方式と比較する。図１３は、各方式の製造方法の工程を示すフローチャートである。
【００８９】
図１３に示すように、ＴＣＰ方式およびＣＯＧ方式では、圧着工程が２回行われている。すなわち、ＴＣＰ方式ではＴＣＰの圧着と、ＰＷＢの圧着工程とが別工程で行われる。また、ＣＯＧ方式では、ドライバーＩＣと入力ＦＰＣの高さに違いがあるため、ドライバーＩＣの圧着と、ＦＰＣの圧着とが別工程で行われる。
【００９０】
これに対して本実施形態の製造方法は、入力ＦＰＣと駆動回路基板とを一括して圧着できるので、製造工程数を上記ＴＣＰ方式およびＣＯＧ方式の２／３にすることができる。従って、上記従来の方式よりも、製造（実装）コストを低くすることができる。
【００９１】
以下、表１に本実施形態の液晶モジュールと、従来のＴＣＰ方式（図１）、基板レス方式（図２）およびＣＯＧ方式（図３、４）との比較結果を表に示す。表１に示すように、本実施形態の液晶モジュールは全ての項目について、良好である。
【００９２】
【表１】

【００９３】
【発明の効果】
本発明により、額縁サイズを小さくし、あらゆる機種の電子機器に適用できる電子モジュールが提供される。また、複雑な製造工程を必要とせず、製造コストの低い電子モジュールの製造方法が提供される。
【００９４】
本発明は、高精細、大型化にも対応可能で、ＴＶ、ノートＰＣ、モニター等、あらゆる用途の電子機器に適用が可能である。
【図面の簡単な説明】
【図１】従来のＴＣＰ方式の液晶モジュールの構造を模式的に示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ―Ａ’に対応する断面図である。
【図２】従来の基板レス方式の液晶モジュールの構造を模式的に示す図である。
【図３】従来のＧＯＧ方式の液晶モジュールの構造を模式的に示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ―Ａ’に対応する断面図である。
【図４】従来のＧＯＧ方式の液晶モジュールの構造を模式的に示す図である。
【図５】（ａ）は本発明の電子モジュールの平面図であり、（ｂ）は（ａ）の５Ｂ領域の部分拡大図である。
【図６】（ａ）および（ｂ）はそれぞれ、図５（ｂ）の６Ａ―６Ａ’　に対応する断面図および６Ｂ―６Ｂ’　に対応する断面図である。
【図７】本発明の電子モジュールの変形例を示す。
【図８】本発明の電子モジュールの変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）の８Ｂ―８Ｂ’に対応する断面図であり、（ｃ）は（ａ）の８Ｃ―８Ｃ’に対応する断面図である。
【図９】（ａ）および（ｂ）は本発明の電子モジュールの変形例を示す。
【図１０】本発明の電子モジュールの変形例を示す。
【図１１】実施形態の液晶モジュールを示し、（ａ）は平面図であり、（ｂ）は（ａ）の１１Ｂ領域の部分拡大図である。
【図１２】ソース側端子領域の幅を比較するための図であり、（ａ）は実施形態の液晶モジュール、（ｂ）はＣＯＧ方式の液晶モジュールおよび、（ｃ）は基板レス方式の液晶モジュールである。
【図１３】本実施形態の液晶モジュールと、ＴＣＰ方式およびＣＯＧ方式の液晶モジュールとの製造工程を比較するためのフローチャートである。
【符号の説明】
１１　表示パネル
１２　ゲートＴＣＰ
１３　ゲートＰＷＢ
１４　ソースＴＣＰ
１５　ソースＰＷＢ
１６　ＦＰＣ
２２　ゲートＩＣ
２３　ゲートＦＰＣ
２４　ソースＩＣ
２５　ソースＦＰＣ
２９　表示パネル上端子
３２　ゲート駆動回路基板
３３　ソース駆動回路基板
３４　入力ＦＰＣ
３７　ゲート端子部
３８　ソース端子部
４１　ゲート駆動用信号
４２　ソース駆動用信号
４３　表示パネルに直接供給する電圧
４４　入力ＦＰＣ
４５　ドライバーＩＣ
４７　対向電極
４８　ソース駆動回路基板端子
４９　表示パネル上端子
７０　液晶モジュール
７２　電子回路基板
７４　端子領域
７６　入力基板
７８　駆動回路基板
８０　信号線
８２　基板端子
８４　入力端子
８６　出力端子
８８　主配線
９０　分岐配線
９２　異方性導電層
９４　出力端子
９６　入力端子
１００　液晶モジュール

Claims

複数の回路素子と、前記複数の回路素子のそれぞれに接続された複数の信号線と、端子領域に設けられた複数の基板端子とを有する電子回路基板と、
前記電子回路基板の前記端子領域に実装された入力基板、第１駆動回路基板および第２駆動回路基板とを有する電子モジュールであって、
前記第１および第２駆動回路基板は、それぞれ、複数の入力端子と複数の出力端子とを有し、前記複数の出力端子は、前記電子回路基板の前記複数の信号線と電気的に接続されており、
前記入力基板は、外部から入力された信号を伝送する複数の主配線と、それぞれが前記複数の主配線のそれぞれから分岐された複数の第１分岐配線および複数の第２分岐配線とを有し、
前記複数の第１分岐配線は前記第１駆動回路基板の前記複数の入力端子に、前記複数の第２分岐配線は前記第２駆動回路の前記複数の入力端子に、それぞれ、前記電子回路基板の前記複数の基板端子を介して電気的に接続されている、電子モジュール。
前記端子領域は、前記電子回路基板のｘ方向に沿って設けられたｘ端子領域を含み、前記第１および第２駆動回路基板は、前記ｘ端子領域にｘ方向に互いに隣接して実装されており、
前記入力基板は、ｘ方向に延びる帯状部と、前記帯状部からｘ方向と交差するｙ方向に突出する複数の凸部とを有し、
前記第１および第２駆動回路基板は、それぞれ、隣接する２つの前記凸部の間に配置されており、
前記複数の第１および第２分岐配線は、前記複数の凸部に延設されている、請求項１に記載の電子モジュール。
前記第１および第２駆動回路基板のそれぞれの前記複数の入力端子は、ｘ方向に離間した少なくとも２つの領域に配置された第１側および第２側入力端子群とを含み、
前記複数の第１および第２分岐配線は、それぞれ、前記第１側および第２側入力端子群に対応してｘ方向に離間した異なる領域で前記主配線から分岐された第１側および第２側分岐配線群を形成する、請求項２に記載の電子モジュール。
前記複数の凸部は、前記第１駆動回路基板に接続される前記第２側分岐配線群と、前記第２駆動回路基板に接続される前記第１側分岐配線群とを備えた凸部を含む、請求項３に記載の電子モジュール。
前記第１および第２駆動回路基板のそれぞれは、ｘ方向に離間した少なくとも２つの端辺を有し、
前記第１駆動回路基板のそれぞれの前記複数の入力端子は、前記第１駆動回路基板の前記端辺近傍に配置され、かつ、
前記第２駆動回路基板のそれぞれの前記複数の入力端子は、前記第２駆動回路基板の前記端辺近傍に配置されている、請求項２に記載の電子モジュール。
前記複数の凸部はｘ方向に隣接して配置された第１および第２凸部を含み、前記第１凸部は前記第１分岐配線を備え、かつ、前記第２凸部は前記第２分岐配線を備える、請求項５に記載の電子モジュール。
前記電子回路基板の法線方向から見た場合に、前記第１および第２駆動回路基板と、前記入力基板の前記帯状部とが部分的に重畳している、請求項２から６のいずれかに記載の電子モジュール。
前記入力基板の前記第１および第２凸部のそれぞれ、前記第１駆動回路基板、および前記第２駆動回路基板が、前記電子回路基板に対して所定の角度をなすように一括して折り曲げられている、請求項２から７のいずれかに記載の電子モジュール。
前記第１および第２駆動回路基板を含むｍ（ｍ≧３）個の駆動回路基板をさらに有し、
前記入力基板は、前記ｍ個の駆動回路基板にそれぞれ対応する、前記複数の第１および第２分岐配線を含むｍ個の複数の分岐配線を有し、
前記電子回路基板の前記複数の基板端子は、前記ｍ個の複数の分岐配線に接続された複数の入力基板用基板端子を含み、
前記電子回路基板に設けられた前記複数の入力基板用基板端子は、ｘ方向に１、２、・・・ｋ、ｋ＋１、・・・ｎの順で配列されたｎ個（ｎ≧３）の基板端子群を形成し、前記ｎ個の基板端子群のそれぞれは、ｘ方向に所定のピッチで配列された複数の入力基板用基板端子を含み、
ｋ番目の前記基板端子群の前記所定のピッチＰ_ｋと、ｋ＋１番目の前記基板端子群の前記所定のピッチ_ｋ＋１とがＰ_ｋ＜Ｐ_ｋ＋１の関係を有する少なくとも２つの基板端子群が形成されている、請求項１から８のいずれかに記載の電子モジュール。
前記電子回路基板のｘ方向と交差するｙ方向に沿って設けられたｙ端子領域に実装された第３および第４駆動回路基板を更に有し、
前記第３および第４駆動回路基板は、それぞれ、複数の入力端子と複数の出力端子とを有し、それぞれの前記複数の出力端子は、前記電子回路基板の前記複数の信号線と電気的に接続されており、それぞれの前記複数の入力端子に前記入力基板を介して信号が供給される、請求項１から９のいずれかに記載の電子モジュール。
前記入力基板はＦＰＣである、請求項１から１０のいずれかに記載の電子モジュール。
請求項１から１１のいずれかに記載の電子モジュールの製造方法であって、
前記電子回路基板の前記端子領域の所定の領域に、異方性導電層を形成する工程と、
前記異方性導電層を介して、前記端子領域の前記所定の領域とそれぞれの一部が重なるように前記入力基板、前記第１および第２駆動回路基板を配置する工程と、
前記入力基板、前記第１および第２駆動回路基板を一括して前記異方性導電層に圧着することにより、前記第１および第２駆動回路基板がそれぞれ有する前記複数の入力端子を前記複数の基板端子を介して第１および第２分岐配線と電気的に接続し、かつ、前記第１および第２駆動回路基板がそれぞれ有する前記複数の出力端子と前記複数の信号線とを電気的に接続する工程とを包含する、電子モジュールの製造方法。