JP2004055969A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004055969A5 JP2004055969A5 JP2002213900A JP2002213900A JP2004055969A5 JP 2004055969 A5 JP2004055969 A5 JP 2004055969A5 JP 2002213900 A JP2002213900 A JP 2002213900A JP 2002213900 A JP2002213900 A JP 2002213900A JP 2004055969 A5 JP2004055969 A5 JP 2004055969A5
- Authority
- JP
- Japan
- Prior art keywords
- ultrafine particles
- charge
- film
- charge retention
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【発明の名称】不揮発性半導体記憶素子および製造方法
【特許請求の範囲】
【請求項1】ソース領域およびドレイン領域を有する半導体基板表面に前記ソース領域および前記ドレイン領域を繋げるように、チャネル形成領域に接してトンネル絶縁膜が形成され、トンネル絶縁膜に隣接して電荷保持層が形成され、電荷保持層に隣接してゲート絶縁膜が形成され、ゲート絶縁膜に隣接して制御ゲートが形成された不揮発性半導体記憶素子において、前記電荷保持層が、浮遊ゲートとして機能する粒子径5nm以下の一種以上の単元素物質または化合物からなる超微粒子を、不揮発性半導体記憶素子当たり1個含有するかまたは前記電荷保持層の平方センチメートル当たり10 1 2〜10 1 4個の密度で独立分散して複数個含有する絶縁層から成ることを特徴とする不揮発性半導体記憶素子。
【請求項2】ソース領域およびドレイン領域を有する半導体基板表面に前記ソース領域および前記ドレイン領域を繋げるように、チャネル形成領域に接してトンネル絶縁膜が形成され、トンネル絶縁膜に隣接して電荷保持層が形成され、電荷保持層に隣接して浮遊ゲートが形成され、浮遊ゲートに隣接してゲート絶縁膜が形成され、ゲート絶縁膜に隣接して制御ゲートが形成された不揮発性半導体記憶素子において、前記電荷保持層は前記チャネル形成領域から前記浮遊ゲートへ向かう電子の移動を促進しかつ前記浮遊ゲートから前記チャネル形成領域へ向かう電子の移動を抑制する機能を有することを特徴とする不揮発性半導体記憶素子。
【請求項3】前記電荷保持層が、粒子径5nm以下の一種以上の単元素物質または化合物からなる超微粒子を前記電荷保持層の平方センチメートルあたり10 1 2〜10 1 4個の密度で独立分散して複数個含有する絶縁層から成る請求項2に記載の不揮発性半導体記憶素子。
【請求項4】前記電荷保持層を構成する超微粒子が、金属、酸化物、炭化物、窒化物、珪化物および硼化物からなる群から選ばれる1種以上の単元素物質または化合物からなる請求項1、2または3記載の不揮発性半導体記憶素子。
【請求項5】前記電荷保持層を構成する絶縁層が、酸化物、炭化物、窒化物、硼化物、珪化物およびフッ化物からなる群から選ばれる1種以上の化合物からなる請求項1、2または3記載の不揮発性半導体記憶素子。
【請求項6】前記電荷保持層を構成する前記超微粒子が前記絶縁層内において2次元的または3次元的に分散している請求項1、2または3記載の不揮発性半導体記憶素子。
【請求項7】請求項1〜6に記載の、絶縁層中に超微粒子が2次元的または3次元的に分散された電荷保持層を有する不揮発性半導体記憶素子の製造方法において、前記電荷保持層は超微粒子および絶縁層を構成するそれぞれの材料を物理的蒸着法を用いて自己組織的に形成することを特徴とする不揮発性半導体記憶素子の製造方法。
【請求項8】前記物理的蒸着法はスパッタリング法である請求項7に記載の不揮発性半導体記憶素子の製造方法。
【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は、不揮発性半導体記憶素子および製造法に関し、詳しくは、一種以上の単元素物質または化合物からなる超微粒子が絶縁層中に高密度に分散された構造であって優れた保持特性の電荷保持層を有する不揮発性半導体記憶素子とその素子の安価で再現性の良い製造方法に関する。
【0002】
【従来の技術】
従来、大容量のデータを記憶し書き換えできる記録媒体として、DRAM、SRAMなどの半導体を用いた記憶素子、またはハードディスク、光磁気ディスク、光ディスクなどの回転ディスク型記録媒体があり、これらを用いたシステムが開発・使用されてきた。このうち、データの書き込み、読み出し速度が速く高集積化が容易などの特徴を有するDRAMは、パソコンなどの一時記憶素子として広く用いられてきた。しかし、メモリにとって致命的である揮発性(外部電源供給を停止すると保持していた記録が消滅すること)のため、パソコンの起動に時間を要する、または突然の電源供給停止やデータの保存忘れなどにより作成したデータが消滅するなどの不具合が生じていた。
【0003】
一方、ハードディスクシステムなどではデータの揮発性はないが、書き込み、読み出し速度が遅くまた消費電力が比較的大きい欠点がある。以上のことより、書き込み、読み出し速度が速いなど使い勝手がよく、また消費電力が低く、そして不揮発性であるなどの特性を有するメモリの出現が待たれている。
【0004】
上記の要求特性を満たすメモリとして、フラッシュメモリ、強誘電体メモリ、MRAM(Magnetic Random Access Memory)、相変化メモリなどの不揮発性半導体型記憶素子が期待されており、現在開発段階にある。
【0005】
これらの不揮発性メモリにはそれぞれ一長一短がある。例えばMRAMは書き込み速度が速いことや書き換え可能回数が多いなど優れた点が多く、DRAMの置き換えメモリとして最有力候補の一つと言われている。しかし、メモリセルがトランジスタとTMR(Tunnel Magneto Resistive)素子(トンネル磁気抵抗素子)とで構成されているため、構造が比較的複雑であり製造コストの面で不利であること、プロセス上の技術的課題が多い強磁性材料を導入しなければならないことが課題として挙げられている。そして、なによりも特性バラ付きの小さいTMR素子の製造技術の確立が困難という問題がある。
【0006】
一方、フラッシュメモリのメモリセルは基本的にトランジスタ1つで構成されており構造が単純であるためにセルサイズを小さくでき、また従来のDRAMプロセス技術を用いて高集積メモリを比較的安価に製造できる。このような理由から、フラッシュメモリが携帯型情報端末(携帯機器)用メモリの本命として注目を集めている。近年、半導体素子の高速化、高集積化が推進されており、これに伴いフラッシュメモリにおいても素子の高速化、微細化または電荷保持特性の向上など、高性能化のための研究が盛んに行なわれている。
【0007】
現在の主流である浮遊ゲート型フラッシュメモリにおいて、NOR型フラッシュメモリを例に挙げると、これは指定されたメモリセルの保持データの読み出し動作が100ns(ナノ秒)程度またはそれ以下の比較的短い時間で高速に行われる。なおこのNOR型フラッシュメモリは、携帯機器のプログラムコード格納用などとしてフラッシュメモリ市場の半分以上を占めている。
【0008】
一方、データの書き込みはチャネルから浮遊ゲートへのホットエレクトロン注入により、またデータの消去は浮遊ゲートからチャネル形成領域またはソースへのFowler−Nordheimトンネル電流による電荷放出によって行われる。ホットエレクトロン注入は、電荷移動速度は速いが電荷注入効率(供給電流に対する注入電流の割合)が低く、またFowler−Nordheimトンネル電流による電荷放出は、電荷注入効率は高いが電荷移動速度が遅いためにいずれも書き換え動作に時間を要する。
【0009】
具体的には書き込みには1μs(マイクロ秒)台、消去にいたっては数百ms(ミリ秒)から数s(秒)台の比較的長い時間が必要となる。このため、フラッシュメモリの大容量化・低コスト化が比較的容易であるにもかかわらずその用途が限定され、DRAMなど高速メモリへの置換えは難しい状況にある。
【0010】
この欠点を克服するべく書き換え時間の短縮化を図るため、例えばメモリセルのトンネル絶縁膜である酸化膜の物理的厚さを薄くする方法も考えられる。しかし薄くすると、浮遊ゲート帯電時にはトンネル酸化膜にその膜厚に反比例した非常に強い電界がかかるため、書き換え動作の繰返しにより酸化膜を電荷が何度も通過することによるストレスが発生し、酸化膜が絶縁破壊(ストレス誘起リーク電流)を起こしやすくなる。
【0011】
トンネル酸化膜のどこか1ヶ所でも絶縁破壊が生じると、浮遊ゲートに保持されている電荷の大部分がリークし、以後そのメモリセルはデータ保持能力を失い、このことがフラッシュメモリの書き換え回数の増加を難しくしている。従って、現状では電荷保持の信頼性を保つためにトンネル酸化膜の厚さを約10nmと厚くせざるを得ず、書き換え時間の短縮化が困難な状況にある。また酸化膜厚と素子全体の寸法は相似的に縮小するという法則があるため、素子全体の微細化をも妨げている。
【0012】
高速動作を維持しながら絶縁破壊による電荷保持能力の低下を防ぐ手段として、電荷を空間的に離散させて保持する方法があり、この方法を用いた不揮発性半導体メモリにMONOS(Metal Oxide Nitride Oxide Semiconductor)メモリがある。図3に従来のMONOSメモリの例を示す。このMONOSメモリは、図3に示すようにトンネル絶縁膜2と、その上に浮遊ゲートの代わりにSiNx膜5が積層された構造となっており、その界面に存在する界面準位4aおよびSiNx膜5中に離散的に分布するトラップ準位4bに電荷を保持させるメモリである。なお図3において、1はp型単結晶Si基板、4は電荷保持領域、6はゲート絶縁膜、7は制御ゲート、9はソース領域、10はドレイン領域、および11はチャネル形成領域である。
【0013】
電荷を保持する界面準位4aおよびトラップ4bが空間的に離散して分布するため、前述のトンネル絶縁膜のどこか1ヶ所で絶縁破壊が生じたとしてもそれによる電荷リークは局所的にしか生じず、絶縁破壊の発生の前後においてメモリセルの電荷保持能力は大きくは変化しない。
【0014】
このような理由から、MONOSメモリは浮遊ゲート型フラッシュメモリに対して書き換え回数の点で優れており、またトンネル絶縁膜の物理的厚さも比較的薄くすることができることから、メモリセルの微細化などの点でも有利とされている。しかし、SiNx膜のトラップ準位の深さ(電子に対してはトラップ準位と伝導帯下端とのエネルギー差、正孔に対してはトラップ準位と価電子帯上端とのエネルギー差)が必ずしも充分ではないなどの理由により、一旦トラップされた電荷が逃げやすく絶対的な電荷保持能力(絶縁破壊が全く生じていない、正規な状態の素子が有する電荷保持能力のこと)は低いという欠点がある。
【0015】
一方、MONOSメモリと同様に電荷を離散的に保持させることで酸化膜の絶縁破壊に対処し、さらにMONOSメモリよりも絶対的な電荷保持能力を高める方法として、浮遊ゲートを超微粒子としその超微粒子をゲート絶縁膜中に多数分散させる形態が考えられている。図4にこの形態の代表的な素子である、離散超微粒子がSi超微粒子から形成された半導体記憶素子の例を示す。なお図4において電荷保持領域4以外、図3中の要素と同じ符号は同じ要素を示す。この形態のメモリについては例えば特開平11−186421号に記載されており、この公報では図4に示すようにトンネル絶縁膜2の上に、CVD法により形成された多数のSi超微粒子群で構成される浮遊ゲート4を形成し、その周囲をゲート絶縁膜6で覆う構造が記載されている。
【0016】
しかし、現在得られているSi超微粒子は大きさが5〜10nm程度、面内の分布密度(面密度)数は1〜2×1012/cm2であり、これらの値はメモリの機能上充分ではない。
【0017】
電荷保持部分として機能する超微粒子の数の面密度が低い場合、保持される電荷量の面密度も低くなるためフラッシュメモリのメモリウィンドウ(MOSトランジスタにおけるしきい値電圧のシフト幅)が狭くなる。また同時に、各半導体記憶素子間に電荷量の面密度のバラ付きも相対的に大きくなりやすく、これはメモリウィンドウの大きさのバラ付きに悪影響を与える。これらはいずれもデータの読み出し動作に不安定性を与える。
【0018】
したがって、超微粒子の互いの間隔を確保し離散状態を維持した上で面密度を高めることが必要である。しかし、前記の特許公報に記載されているCVD法による形成では、超微粒子の面密度をあげるため製造条件を変更すると隣り合う超微粒子が合体成長しやすく離散状態が維持できないことから、充分な面密度の超微粒子を形成できていない。
【0019】
さらに、最近では超高速かつ極低消費電力メモリである単電子メモリの研究が盛んである。この単電子メモリを実現させる条件の一つとして、室温下においてクーロンブロッケード(蓄積電子の静電ポテンシャル場により、その周囲の電子の接近を抑制するエネルギー障壁が発生し、さらにはこのエネルギー障壁の高さが電子の熱エネルギーを上回ることにより、電子が統計熱力学的にそのエネルギー障壁を超えて移動しないようにすること)効果を発現させる必要があり、そのためには浮遊ゲート4のサイズを小さくすることが不可欠とされている。
【0020】
単電子メモリが室温にて安定に動作するためには浮遊ゲートの大きさを直径1nm程度まで小さくしなければならないと言われているが、現状得られている超微粒子の粒子径は最も小さいもので5nm程度に留まっている。また、非常に微細化された単電子メモリのゲート領域内に超微粒子が高い確率で1個以上形成されることが必要であるために、超微粒子形成密度が高いことが要求されるが、現状の1012/cm2程度の面密度では不十分である。さらにその面密度を達成するためには非常に特殊な前処理を必要としているため作製プロセスを複雑にする点でも問題がある。
【0021】
【発明が解決しようとする課題】
本発明の目的は、従来のフラッシュメモリにおいて解決すべき前記課題、すなわちデータの書き込み動作や消去動作に時間を要することおよび書き換え動作の繰返しによる電荷保持特性が劣化すること、を同時に解決する構造を有する不揮発性半導体記憶素子を提供することであり、さらに前記不揮発性半導体記憶素子を再現性良く製造する方法を提供することである。
【0022】
【課題を解決するための手段】
本発明は、ソース領域およびドレイン領域を有する半導体基板表面に前記ソース領域および前記ドレイン領域を繋げるように、チャネル形成領域に接してトンネル絶縁膜が形成され、トンネル絶縁膜に隣接して電荷保持層が形成され、電荷保持層に隣接してゲート絶縁膜が形成され、ゲート絶縁膜に隣接して制御ゲートが形成された不揮発性半導体記憶素子において、前記電荷保持層が、浮遊ゲートとして機能する粒子径5nm以下の一種以上の単元素物質または化合物からなる超微粒子を、不揮発性半導体記憶素子当たり1個含有するかまたは前記電荷保持層の平方センチメートル当たり10 1 2〜10 1 4個の密度で独立分散して複数個含有する絶縁層から成ることを特徴とする不揮発性半導体記憶素子を提供する。
【0023】
また、ソース領域およびドレイン領域を有する半導体基板表面に前記ソース領域および前記ドレイン領域を繋げるように、チャネル形成領域に接してトンネル絶縁膜が形成され、トンネル絶縁膜に隣接して電荷保持層が形成され、電荷保持層に隣接して浮遊ゲートが形成され、浮遊ゲートに隣接してゲート絶縁膜が形成され、ゲート絶縁膜に隣接して制御ゲートが形成された不揮発性半導体記憶素子において、前記電荷保持層は前記チャネル形成領域から前記浮遊ゲートへ向かう電子の移動を促進しかつ前記浮遊ゲートから前記チャネル形成領域へ向かう電子の移動を抑制する機能を有することを特徴とする不揮発性半導体記憶素子を提供する。
【0024】
また、前記電荷保持層が、粒子径5nm以下の一種以上の単元素物質または化合物からなる超微粒子を前記電荷保持層の平方センチメートルあたり10 1 2〜10 1 4個の密度で独立分散して含有する絶縁層から成る上記の不揮発性半導体記憶素子を提供する。
【0025】
また、前記電荷保持層を構成する超微粒子が、金属、酸化物、炭化物、窒化物、珪化物および硼化物からなる群から選ばれる1種以上の単元素物質または化合物からなる上記の不揮発性半導体記憶素子を提供する。
【0026】
また、前記電荷保持層を構成する絶縁層が、酸化物、炭化物、窒化物、硼化物、珪化物およびフッ化物からなる群から選ばれる1種以上の化合物からなる上記の不揮発性半導体記憶素子を提供する。
【0027】
また、前記電荷保持層を構成する前記超微粒子が前記絶縁層内において2次元的または3次元的に分散している上記の不揮発性半導体記憶素子を提供する。
【0028】
また、上記の、絶縁層中に超微粒子が2次元的または3次元的に分散された電荷保持層を有する不揮発性半導体記憶素子の製造方法において、前記電荷保持層は超微粒子および絶縁層を構成するそれぞれの材料を物理的蒸着法を用いて自己組織的に形成することを特徴とする不揮発性半導体記憶素子の製造方法を提供する。
【0029】
さらに、前記物理的蒸着法はスパッタリング法である上記の不揮発性半導体記憶素子の製造方法を提供する。
【0030】
【発明の実施の形態】
本発明において、電荷保持層が、浮遊ゲートとして機能する粒子径5nm以下の一種以上の単元素物質または化合物からなる超微粒子を、不揮発性半導体記憶素子当たり1個含有するかまたは電荷保持層の平方センチメートル当たり10 1 2〜10 1 4個の密度で独立分散して含有する。
不揮発性半導体記憶素子当たり、すなわち1メモリセル当たり超微粒子を1個含有する記憶素子は、単電子デバイスとすることができる。
【0031】
単電子デバイスのうち電子1つに記憶を担わせる単電子メモリでは、電子の入れものである浮遊ゲートに1つの電子を入れ、または浮遊ゲートから1つの電子を放出する。
【0032】
単電子メモリにおいて、移動する電子の数が1つと究極的に少ないことが重要であり、このことによってデータの書換え動作に要する消費電力を極限まで低減でき、また電子の移動に伴ってトンネル絶縁膜に与えられるストレスも最小限に抑えられ、可能なデータの書換え回数の飛躍的な向上も期待できる。
【0033】
単電子メモリの実用化のためにはいくつかの要素技術を確立しなければならないが、その一つに粒子径(直径)1nm程度の超微粒子を形成する技術が挙げられる。この要素技術は、単電子メモリの動作特性の安定化のために必要不可欠であり、その理由を以下に説明する。単電子メモリの動作特性の安定化のためには電子、正孔などキャリアの運動が、外部からの制御された電圧のみによって支配されなければならず、キャリアの運動の無秩序化を引き起こす熱揺らぎの影響は極力抑制されなければならない。
【0034】
キャリアがもつ熱エネルギーによって無秩序に浮遊ゲートへキャリアが侵入することを阻止するため、現在クーロンブロッケード効果を利用することが検討されている。しかし、クーロンブロッケード効果を発現させるためには、チャネル形成領域またはソース領域と、浮遊ゲートとの間で形成される電気容量を充分小さく、すなわち浮遊ゲートの大きさを小さくしなければならない。具体的には、室温における熱エネルギーに対しては粒子径を1nm程度まで小さくする必要があるとされている。
【0035】
また、単電子メモリ素子の製造に関する要素技術として、電荷の収納箱としての浮遊ゲートを一つ確実に制御ゲートの直下に形成する技術がある。しかし単電子メモリにおいては制御ゲートの形成領域サイズは非常に小さくなり、約10nm×10nm程度、またはそれ以下になると予想されている。
【0036】
この大きさの領域内に一つの浮遊ゲートを確実に形成する方法としては、集積された記憶素子の各制御ゲートの形成領域内に超微粒子が一つずつ自発的または人為的に整列して形成させるか、または不特定の位置に形成した後に不要な超微粒子を除去する方法のいずれかが考えられる。現状においてより実用な技術は後者の技術であるが、不特定の位置にばら撒かれた結果、前述のような10nm四方またはそれ以下の面積の領域に確実に超微粒子が配置されるためには、少なくとも1012/cm2以上の形成面密度が必要である。
【0037】
さらに配置分布の局所的なバラ付きを考慮すれば好ましくは1013〜1014/cm2程度の面密度で超微粒子が形成される必要がある。このことから、単電子メモリ素子の製造技術としても超微粒子を非常に高い密度で、具体的には例えば1012〜1014/cm2の面密度で形成する技術が必要不可欠となる。
【0038】
本発明の不揮発性半導体記憶素子の一例の概略的断面図を図1に示す。図1において、1はp型単結晶Si基板、2はトンネル絶縁膜、3は電荷保持層であり、超微粒子である超微粒子3aが絶縁層3b中に分散した状態で含まれる。6はゲート絶縁膜、7は制御ゲートである。また、9はソース領域、10はドレイン領域、11はチャネルが形成されるおよその領域、すなわちチャネル形成領域を示したものである。
【0039】
p型単結晶Si基板1は、埋め込み酸化膜を有するSOI(Silicon On Insulator)基板を用いてもよく、特に動作速度の向上や消費電力の低減を実現しようとする場合には好適に使用できる。トンネル絶縁膜2はp型単結晶Si基板1と界面接合性が比較的よい酸化膜、または制御ゲート電圧によるチャネル形成領域11の電界分布の制御性を高める理由から誘電率の高い物質、例えばSiOxNy(0≦x<2、0<y≦4/3)系材料などが好適に使用できる。
【0040】
またデータの書き込み/消去動作を高速に行わせるため、トンネル絶縁膜の膜厚はできるだけ薄くすることがよく、8nm以下が好ましい、さらに5nm以下とすることが高速化のため極めて好ましい。
【0041】
電荷保持層3を構成する超微粒子3aは、トンネル絶縁膜2の絶縁破壊による蓄積電荷の損失量をできるだけ少なく抑えるために多数分散し、また超微粒子相互を電気的に絶縁できるようにある程度間隔を設けることが好ましい。一方、超微粒子への蓄積電荷の有無によるしきい値電圧のシフト量(ΔVth)を大きくし、また前記しきい値電圧シフト量のバラ付きを抑制する目的から、超微粒子の電荷保持層における面密度は高いことが好ましく、1012〜1014/cm2であるとする。なお、この面密度の値は上記単電子メモリ素子の説明個所の面密度の値と一致しているが、ここでの値は超微粒子の数が単電子メモリ素子あたり1個である必要は必ずしもない。
【0042】
ここで、超微粒子の密度を高めながら隣り合う超微粒子間でのトンネル効果による電荷の移動を抑制するために、超微粒子の粒子径を5nm以下の超微粒子にする。さらには超微粒子の材料として電子親和力(超微粒子の材料が半導体または絶縁体の場合)または仕事関数(超微粒子の材料が金属などの良導体の場合)が大きいこと、また絶縁層3bの材料として電子親和力の小さい材料を選択することが好ましい。また同時に、半導体製造プロセスにおける高温処理に対して耐性をもつ高融点材料を、超微粒子および絶縁層3bに適用することが好ましい。なお、超微粒子および絶縁層に適する具体的な材料名は後述する。
【0043】
絶縁膜6は、制御ゲート電圧によるチャネル形成領域11の電界分布の制御性を高めること、およびデータ消去時の放電動作を高速にする理由から、物理的な厚さを薄くすることがよく、また誘電率の高い物質を選択することが好ましい。具体的には、厚さは10nm以下、物質としてはSiO2の他、前記SiOxNy系材料、またはSiO2とSiOxの積層膜などを好適に用いることができる。
【0044】
本発明の不揮発性半導体記憶素子の他の例の概略的断面図を図2に示す。図2において、記憶素子形成用の基板1はSOI基板を使用しており、この基板1はp型単結晶Si基板1a、埋め込み酸化膜1bおよびp型SOI層1cの3つの層から構成されている。2はトンネル絶縁膜、3は電荷保持層であり、超微粒子3aが絶縁層3b中に分散した状態で含まれる。4は浮遊ゲート、6はゲート絶縁膜、7は制御ゲート、8はサイドウォールである。また、9はソース領域、10はドレイン領域であり、それぞれの領域において9aおよび10aは浅い接合領域,9bおよび10bはコンタクト領域である。11はチャネルが形成されるおよその領域、すなわちチャネル形成領域を示したものである。
【0045】
トンネル絶縁膜2はp型SOI層1cと界面接合性がよい酸化膜、または制御ゲート電圧によるチャネル形成領域11の電界分布の制御性を高める理由から誘電率の高い物質、例えば前述のSiOxNy系材料などが使用できる。また書込み/消去動作を高速に行わせるため、トンネル絶縁膜2の膜厚はできるだけ薄くすることがよく、後述の電荷保持層3が存在することも加味し3nm以下とすることが好ましい。
【0046】
電荷保持層3は、チャネル形成領域11から浮遊ゲート4へ向かう電子の移動を促進し、かつ浮遊ゲート4からチャネル形成領域11へ向かう電子の移動を抑制する機能を有する。以下に、これを詳細に説明する。
【0047】
電荷保持層3はその隣に位置する浮遊ゲート4に蓄積された電荷が基板側へリークすることを抑制する目的で配置される層である。電荷蓄積時、電荷は浮遊ゲート4のみでなく電荷保持層3中の超微粒子3aにも分散して蓄積されるが、超微粒子3aの蓄積電荷が浮遊ゲート4の蓄積電荷に対してクーロンブロッケード効果を有するため、浮遊ゲート4中の蓄積電荷の基板側へのリークが抑制される。この電荷保持層3は書き込み速度を高めるのにも効果的である。
【0048】
データの書き込み動作時には、チャネル形成領域11と制御ゲート7の間に高い電圧が印加され、この電圧により発生した電界により電子がチャネル形成領域11から浮遊ゲート4へと注入されるが、チャネル形成領域11と浮遊ゲート4との間に超微粒子3aが存在するとこの超微粒子3aを介して電子が浮遊ゲート4へと注入されるので注入確率が増し、書き込み速度が増加する。
【0049】
また、より低電圧での書き込みもできる。なお、電荷保持層中における超微粒子の電荷保持力は高いことが好ましく、超微粒子は多数に分散させることが電荷保持層全体での電荷保持力を高め、ひいてはそのことが浮遊ゲート4に保持される電荷のリークを抑制するという理由から好ましい。
【0050】
同じく超微粒子の電荷保持力の向上のため、超微粒子を2段以上のすなわち3次元的な多重積層構造にすることも電荷保持特性を高めることにとって有効である。一方、浮遊ゲートの蓄積電荷に対して充分なクーロンブロッケード効果を発現させるために、超微粒子一つ一つの大きさは小さいことが好ましく、また上記のように超微粒子の面密度は1012〜1014/cm2と高くすることが好ましい。
【0051】
ここで、超微粒子の密度を高めながらかつ超微粒子相互の電気的な絶縁性を確保することを両立させるために、粒子径を5nm以下の超微粒子にすること、さらには超微粒子の材料として電子親和力または仕事関数が大きいこと、また絶縁層の材料として電子親和力の小さい材料を選択することが電荷保持力を高める理由により好ましい。また同時に、半導体製造プロセスにおける高温処理に対して耐性をもつ高融点材料を超微粒子および絶縁層に適用することが好ましい。なお、超微粒子および絶縁層に適する具体的な材料名は後述する。
【0052】
ゲート絶縁膜6は、制御ゲート電圧によるチャネル形成領域11の電界分布の制御性を高めること、および書込み時や消去時の動作を高速にするために、誘電率の高い物質、例えば前記SiOxNy系材料、または酸化膜とSiNx膜の積層膜などを好適に使用できる。また同じく電界分布の制御性と高速動作性を高めるためにゲート絶縁膜6の膜厚はできるだけ薄くすることがよく、10nm以下とすることが好ましい。
【0053】
電荷保持層は、物理的蒸着法を用いて形成される。薄膜の形成法としては、物理的蒸着法の他、例えば化学蒸着法(化学気相蒸着法、別称CVD法)もよく知られている。しかしCVD法は、物理的成膜法に対し成膜時の気相圧力が高く反応原子種、分子種の気相における衝突頻度が高いこと、また気相および基板表面温度が高くなることなどの理由により、相が分離しない単一相の膜または結晶化度の高い膜、すなわち平衡相膜が形成されやすい。したがって、本発明の電荷保持層のような超微粒子と絶縁層が分離した状態にある、すなわち準平衡相または非平衡相の膜を形成する場合には化学蒸着法は適さない。
【0054】
電荷保持層は、物理的蒸着法を用いた一回のプロセスで形成される。物理的蒸着法としては、スパッタリング法、熱蒸着法、電子ビーム蒸着法、レーザアブレーション法、分子線エピタキシー法などが挙げられる。このなかでもスパッタリング法は、成膜材料を幅広く選択できること、緻密な膜を得易いこと、下地との密着性が高い膜が得られることなどに加えて量産性に優れており、特に好ましい。
【0055】
またスパッタリング法は、本発明における自己組織化にとって適切な基板温度などが得られるため好ましい。例えば、低くもなくかつ高くもない適切な基板温度が得られるため、基板表面上にて成膜種粒子が適度なマイグレーションを起すことにより自己組織化を促進できる。
【0056】
スパッタリング装置として、下地のトンネル酸化膜に与えるダメージが少ない理由により、誘導結合型プラズマや電磁波結合型プラズマを用いるもの、または対向ターゲット方式の装置を用いるものがより好ましい。
【0057】
スパッタリング法によって電荷保持層を形成する場合、超微粒子の相である分散相を形成する材料と、絶縁層の相であるマトリックス相を形成する材料とを用いてターゲットを構成する方法としては特に限定されないが、両相の材料粉末を焼結させたもの、または一方の相の材料の単一相ターゲットに他方の相の材料のチップ片を表面に露出するように適当数埋め込んだものが使用できる。
【0058】
また、ターゲットのスパッタリング面が成膜装置の成膜室において鉛直上向きに設置される場合には、一方の相の材料の単一相ターゲット上に他方の相の材料のチップ片を適当数乗せただけのもの、または両相の混合粉末をガラスシャーレなどに敷き詰めただけのものもターゲットとして利用できる。ただし、粉末ターゲットは成膜環境において粉末が飛散し他の半導体製造プロセスに悪影響を及ぼす恐れがあるなどの理由により、半導体チップを作成する上ではあまり好ましくない。
【0059】
電荷保持層を作製する場合、分散相とマトリックス相との材料の組み合わせとしては、分散相の材料とマトリックス相との材料が成膜時に相分離を起こすこと、かつ分散相の仕事関数または電子親和力がマトリックス相の電子親和力よりも大きくなる組み合わせであればよい。
【0060】
本発明における自己組織化とは、超微粒子を構成する原子群と絶縁層を構成する原子群とが熱力学的相互作用などにより自発的にそれぞれ分離して配置し、その結果絶縁層中にナノスケールの超微粒子が組織化されることを指す。この現象は超微粒子構成材料と絶縁層構成材料の組み合わせや存在比率、および成膜圧力や基板温度などの成膜条件などに依存する。
【0061】
本発明における超微粒子および絶縁層の材料を適切に選択し、スパッタリングの条件を適切に選ぶことにより比較的容易に自己組織化の作用を利用でき、電荷保持層を形成できる。スパッタリング法を用いることにより、本発明における自己組織化の発現に適した領域の熱力学的条件を得ることができる。
【0062】
分散相の材料としては、金属、半導体および絶縁体のいずれからも選択できるが、電荷保持特性を良くする目的のために仕事関数または電子親和力のできるだけ大きい物質、かつ半導体プロセスにおける熱処理においても安定とする目的のために高融点物質を選択することがより好ましい。
【0063】
金属の超微粒子としては、Al、Ti、Zn、Ga、Zr、Nb、Mo、Re、Ru、In、Sn、La、Ta、Pt、W、Pb、Ag、Au、Pdなどの元素、またはV、Cr、Mn、Ni、Fe、Co、Cuなどの3d遷移金属元素および/またはそれを主成分とする合金なども好適に使用できる。
【0064】
元素半導体の超微粒子としては、Si、Ge、SeおよびTeのうち少なくとも1種であることが好ましい。また、Si、Ge、SeおよびTeのうち少なくとも1種の半導体にP、As、Sb、B、Al、Ga、InおよびCuのうち少なくとも1種の元素を不純物として含むものでもよい。
【0065】
化合物半導体または絶縁体の超微粒子としては、InAs、InGaAs、InGaNAs、InAlAs、InAsP、InGaAsP、InSb、InGaSb、InAlSb、InGaAsSb、SiC、Cu2O、ZnO、CdO、BaO、PbO、NiO、In2O3、Sb2O3、SnO2、Ag2O、AgO、RuO2、V3Ga、Nb3Sn、Nb3Al、Nb3Ga、Nb3Ge、NbTi、NbMo6S8、ZnS、CdS、HgS、PbS、Sb2S3、Bi2S3、ZnSe、CdSe、HgSe、SnSe、PbSe、In2Se3、Sb2Se3、BiSe3、ZnTe、CdTe、HgTe、SnTe、PbTe、In2Te3、Bi2Te3、BN、GaN、InN、TiN、BP、AlP、GaP、InP、Zn3P2、Cd3P2、ZnP2、CdP2、AlAs、GaAs、Zn3As2、Cd3As2、ZnAs2、CdAs2、AlSb、GaSb、ZnSb、CdSb、Si3N4のうち少なくとも1種の化合物であることが好ましい。
【0066】
また、これらの物質群の中でIn2O3、Sb2O3、SnO2、ZnO、GaAsのうち少なくとも1種の化合物にSn、Sb、Ga、Al、Inのうち少なくとも1種の元素を不純物として含むものでもよい。
【0067】
電荷保持層中の絶縁層の材料の例としては、シリカ、アルミナ、チタニア、ムライト、コーディエライト、スピネル、ゼオライト、フォルステライトなどの酸化物、また炭化硼素(B4C)などの炭化物、窒化ケイ素や窒化ホウ素、窒化アルミニウムなどの窒化物、フッ化マグネシウム、フッ化アルミニウムなどのフッ化物から選ばれる少なくとも1種の化合物が挙げられる。なおこのとき、電荷保持特性を良くする目的のために電子親和力ができるだけ小さい物質、かつ半導体プロセスにおける熱処理にて安定とする目的のために高融点物質を選択することがより好ましい。
【0068】
スパッタリング法による電荷保持層の形成プロセスにおいて、ターゲット組成および成膜条件を制御することにより、マトリックス相中に成長する分散相の平均粒子径が変化する。特に、分散相とマトリックス相の体積分率および成膜条件(スパッタリング時のArガス圧および基板温度など)によって変化することが確認されている。例えば、Co−SiO2系のターゲットを用いてSiO2絶縁層中にCo金属超微粒子が分散した膜を形成する場合、CoとSiO2の体積比を50:50にして0.5PaのArガス圧で成膜した場合はCo粒子の粒径が約2nmであるのに対して、8PaのArガス圧で成膜した場合はCo粒子の粒径が約5nmになることが確認されている。
【0069】
仕事関数または電子親和力の大きい材料を粒子径5nm以下の超微粒子とし、さらにその超微粒子を絶縁層中に高密度に分散させた薄膜を用いた、本発明の不揮発性半導体記憶素子の電荷保持層は、多くの電荷を独立分散して保持できる。この独立分散保持によって、トンネル絶縁膜の絶縁破壊が生じた場合においても電荷保持層が保持する全電荷量のうちのごく一部のみがリークするにとどまり、絶縁破壊発生後もデータの読み取りに充分なしきい値電圧のシフト量を確保できる。また、この独立分散保持によってトンネル絶縁膜の薄膜化、記憶素子の寸法の縮小化、さらに駆動電圧の低圧化を実現できる。
【0070】
仕事関数あるいは電子親和力の大きい材料を粒子径5nm以下の超微粒子とし、さらにその超微粒子を絶縁層中に高密度に分散させた薄膜を用いた、本発明の不揮発性半導体記憶素子の電荷保持層では、個々の超微粒子間で形成される電気容量や、超微粒子と半導体基板との間に形成される電気容量、または超微粒子と浮遊ゲートとの間に形成される電気容量を小さくできる。
【0071】
ここで、超微粒子の帯電によるポテンシャルエネルギーの変化(Δε)は蓄積電荷量q、電気容量Cを用いて、Δε=q2/2Cと表すことができるので、保持電荷量が多いほど、また電気容量Cが小さいほど、帯電した超微粒子のポテンシャルエネルギーの変化は大きくなることが分かる。したがって、前記超微粒子を含む電荷保持層は、近接する超微粒子または隣に位置する浮遊ゲートが保持する電荷に対してクーロンブロッケード効果を有効に作用させうる。
【0072】
また、前記電荷保持層を形成する際にスパッタリング法を用いることにより、様々な組成の材料を分散相およびマトリックス相に選択でき、また、成膜プロセスとして従来からある半導体製造プロセスに容易に組み込むことができるため、従来のプロセスを大きく変更することなく、再現性良く高性能の不揮発性半導体記憶素子を供給できる。
【0073】
【実施例】
「例1」
本例の不揮発性半導体記憶素子に関して、図1を用いて説明する。p型単結晶Si基板1上にトンネル絶縁膜2を形成した。このトンネル絶縁膜2は半導体基板を850℃で熱酸化したもので、厚さ7nmである。
【0074】
その後、電荷保持用の超微粒子3aを含有する絶縁層3bからなる電荷保持層3を容量結合型マグネトロンスパッタリング法により以下の要領で厚さ10nm形成した。超微粒子として金属Co、絶縁層としてSiO2を選択した。スパッタリングに際しては、直径6インチ(15.24cm)の金属Coターゲット上に5mm角のSiO2ガラスチップを置いた複合ターゲットを用いた。ターゲットのプラズマに晒される面の表面積のうち、70%を占めるようにSiO2ガラスチップの量を調節した。
【0075】
スパッタリング装置の成膜室を5×10−4Paまで排気したのちにArガスを導入し、成膜室のガス圧が0.5Paになるようにガス流量を調節した。400Wの高周波(13.56MHz)電力の入力によりプラズマを発生させた。成膜時には基板を約200℃に加熱した。このようにして形成したCo−SiO2複合膜をTEM(透過型電子顕微鏡)で観察した結果、アモルファスのSiO2の中に平均粒子径約3nmのCo結晶の超微粒子がおよそ1×1013/cm2の面密度で分散していることが確認された。
【0076】
Co−SiO2複合膜の上にゲート絶縁膜6としてSiOxNy膜を形成した後、制御ゲート7としてのリン含有ポリシリコン層をCVD法により形成した。フォトレジスト層をマスクとして形成し、マスクされていないポリシリコンの制御ゲート7、ゲート絶縁膜6、電荷保持層3、トンネル絶縁膜2をドライエッチング法により除去しゲート構造を形成した。その後、ヒ素(リンであってもよい)のイオン注入およびアニール処理によりソース領域9、ドレイン領域10を形成した。
【0077】
「例2」
本例の不揮発性半導体記憶素子に関して、図2を用いて説明する。p型単結晶Si基板1a、埋め込み酸化膜1bおよびp型SOI層1cから成るSOI基板をメサ分離法にて素子を分離し、p型SOI層1cの表面に800℃の熱酸化処理によりトンネル絶縁膜2である酸化膜を1.5nm形成した。
【0078】
その後、超微粒子3aを3次元的に含有する絶縁層3bから成る電荷保持層3をスパッタリング法により以下の要領で厚さ10nm形成した。PtとSiO2の2相からなる薄膜を形成した。スパッタリングに際しては、Pt粉末とSiO2粉末を体積比20:80の割合で混合し焼結させて作成した直径6インチ(15.24cm)の複合ターゲットを用いた。
【0079】
スパッタリング装置の成膜室を5×10−4Paまで排気したのちにArガスを導入し、成膜室のガス圧が0.5Paになるようにガス流量を調節した。400Wの高周波(13.56MHz)電力の入力によりプラズマを発生させた。成膜時には基板を約200℃に加熱した。このようにして形成したPt-SiO2複合膜をTEMで観察した結果、平均粒子径約2nmのPt結晶粒子がアモルファスの絶縁層SiO2中に分散していることが確認された。
【0080】
次に、浮遊ゲート4となる多結晶SiをCVD法にて成膜し、その上にSiO2膜をさらにCVD法にて成膜したあと熱窒化によりSiNx層を形成しそれをゲート絶縁膜6とした。制御ゲート7としてリン含有ポリシリコン層をCVD法により成膜した後、制御ゲート7、ゲート絶縁膜6、浮遊ゲート4、電荷保持層3、トンネル絶縁膜2をドライエッチング法により部分的に除去してゲート構造を形成した。
【0081】
その後、リン(ヒ素であってもよい)を低エネルギーで浅くイオン注入し浅い接合領域9aおよび10aを形成し、CVD法によりSiO2膜を成膜して前述のゲート構造、すなわちトンネル絶縁膜2、電荷保持層3、浮遊ゲート4、ゲート絶縁膜6および制御ゲート7の全体を一旦覆った。このSiO2膜をドライエッチング法により部分的にエッチング(エッチバック)することでサイドウォール8を形成した。
【0082】
さらにリン(ヒ素であってもよい)を高エネルギーでやや深くイオン注入しコンタクト領域9bおよび10bを形成、アニール処理を行ってソース領域9、ドレイン領域10を形成した。
【0083】
【発明の効果】
本発明における不揮発性半導体記憶素子は、従来の同種の記憶素子に比し、データの書込みや消去時間を短縮でき、同時に書き換え回数を大幅に増加させることができ、また低い消費電力で動作させることができる。
【0084】
したがって、従来の不揮発性半導体記憶素子では適用が困難であった機器や、技術分野への応用ができるようになり、特に携帯端末機器における広範囲な応用、またDRAMの置換えによるパソコン搭載メモリの不揮発化、さらには究極のメモリデバイスと言われている単電子デバイスへの応用も可能になると思われる。
【0085】
また、スパッタリング法を使用しているため、超微粒子を形成する材料として様々な組成の物質を幅広く選ぶことができ、作製条件を変更することにより超微粒子の粒子径を比較的自由に制御できる。このことによって目的に適した材料を比較的自由に組み合わせることができ、例えば超微粒子として磁性金属や磁性半導体を選択した場合、量子効果により新規な磁気デバイスや光学デバイスを作製できる。また、スパッタリング法を用いているため、従来からある半導体プロセスに容易に組み込むことができる。さらに、様々な種類の材料を交互に積層して人工格子を形成することもできる。
【図面の簡単な説明】
【図1】本発明の不揮発性半導体記憶素子の一例を示す断面概略図。
【図2】本発明の不揮発性半導体記憶素子の他の例を示す断面概略図。
【図3】従来のMONOSメモリの例を示す断面概略図。
【図4】従来の離散Si超微粒子を含む半導体記憶素子の例を示す断面概略図。
【符号の説明】
1:p型単結晶Si基板
2:トンネル絶縁膜
3:電荷保持層
4:浮遊ゲート
6:ゲート絶縁膜
7:制御ゲート
9:ソース領域
10:ドレイン領域
11:チャネル形成領域
【特許請求の範囲】
【請求項1】ソース領域およびドレイン領域を有する半導体基板表面に前記ソース領域および前記ドレイン領域を繋げるように、チャネル形成領域に接してトンネル絶縁膜が形成され、トンネル絶縁膜に隣接して電荷保持層が形成され、電荷保持層に隣接してゲート絶縁膜が形成され、ゲート絶縁膜に隣接して制御ゲートが形成された不揮発性半導体記憶素子において、前記電荷保持層が、浮遊ゲートとして機能する粒子径5nm以下の一種以上の単元素物質または化合物からなる超微粒子を、不揮発性半導体記憶素子当たり1個含有するかまたは前記電荷保持層の平方センチメートル当たり10 1 2〜10 1 4個の密度で独立分散して複数個含有する絶縁層から成ることを特徴とする不揮発性半導体記憶素子。
【請求項2】ソース領域およびドレイン領域を有する半導体基板表面に前記ソース領域および前記ドレイン領域を繋げるように、チャネル形成領域に接してトンネル絶縁膜が形成され、トンネル絶縁膜に隣接して電荷保持層が形成され、電荷保持層に隣接して浮遊ゲートが形成され、浮遊ゲートに隣接してゲート絶縁膜が形成され、ゲート絶縁膜に隣接して制御ゲートが形成された不揮発性半導体記憶素子において、前記電荷保持層は前記チャネル形成領域から前記浮遊ゲートへ向かう電子の移動を促進しかつ前記浮遊ゲートから前記チャネル形成領域へ向かう電子の移動を抑制する機能を有することを特徴とする不揮発性半導体記憶素子。
【請求項3】前記電荷保持層が、粒子径5nm以下の一種以上の単元素物質または化合物からなる超微粒子を前記電荷保持層の平方センチメートルあたり10 1 2〜10 1 4個の密度で独立分散して複数個含有する絶縁層から成る請求項2に記載の不揮発性半導体記憶素子。
【請求項4】前記電荷保持層を構成する超微粒子が、金属、酸化物、炭化物、窒化物、珪化物および硼化物からなる群から選ばれる1種以上の単元素物質または化合物からなる請求項1、2または3記載の不揮発性半導体記憶素子。
【請求項5】前記電荷保持層を構成する絶縁層が、酸化物、炭化物、窒化物、硼化物、珪化物およびフッ化物からなる群から選ばれる1種以上の化合物からなる請求項1、2または3記載の不揮発性半導体記憶素子。
【請求項6】前記電荷保持層を構成する前記超微粒子が前記絶縁層内において2次元的または3次元的に分散している請求項1、2または3記載の不揮発性半導体記憶素子。
【請求項7】請求項1〜6に記載の、絶縁層中に超微粒子が2次元的または3次元的に分散された電荷保持層を有する不揮発性半導体記憶素子の製造方法において、前記電荷保持層は超微粒子および絶縁層を構成するそれぞれの材料を物理的蒸着法を用いて自己組織的に形成することを特徴とする不揮発性半導体記憶素子の製造方法。
【請求項8】前記物理的蒸着法はスパッタリング法である請求項7に記載の不揮発性半導体記憶素子の製造方法。
【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は、不揮発性半導体記憶素子および製造法に関し、詳しくは、一種以上の単元素物質または化合物からなる超微粒子が絶縁層中に高密度に分散された構造であって優れた保持特性の電荷保持層を有する不揮発性半導体記憶素子とその素子の安価で再現性の良い製造方法に関する。
【0002】
【従来の技術】
従来、大容量のデータを記憶し書き換えできる記録媒体として、DRAM、SRAMなどの半導体を用いた記憶素子、またはハードディスク、光磁気ディスク、光ディスクなどの回転ディスク型記録媒体があり、これらを用いたシステムが開発・使用されてきた。このうち、データの書き込み、読み出し速度が速く高集積化が容易などの特徴を有するDRAMは、パソコンなどの一時記憶素子として広く用いられてきた。しかし、メモリにとって致命的である揮発性(外部電源供給を停止すると保持していた記録が消滅すること)のため、パソコンの起動に時間を要する、または突然の電源供給停止やデータの保存忘れなどにより作成したデータが消滅するなどの不具合が生じていた。
【0003】
一方、ハードディスクシステムなどではデータの揮発性はないが、書き込み、読み出し速度が遅くまた消費電力が比較的大きい欠点がある。以上のことより、書き込み、読み出し速度が速いなど使い勝手がよく、また消費電力が低く、そして不揮発性であるなどの特性を有するメモリの出現が待たれている。
【0004】
上記の要求特性を満たすメモリとして、フラッシュメモリ、強誘電体メモリ、MRAM(Magnetic Random Access Memory)、相変化メモリなどの不揮発性半導体型記憶素子が期待されており、現在開発段階にある。
【0005】
これらの不揮発性メモリにはそれぞれ一長一短がある。例えばMRAMは書き込み速度が速いことや書き換え可能回数が多いなど優れた点が多く、DRAMの置き換えメモリとして最有力候補の一つと言われている。しかし、メモリセルがトランジスタとTMR(Tunnel Magneto Resistive)素子(トンネル磁気抵抗素子)とで構成されているため、構造が比較的複雑であり製造コストの面で不利であること、プロセス上の技術的課題が多い強磁性材料を導入しなければならないことが課題として挙げられている。そして、なによりも特性バラ付きの小さいTMR素子の製造技術の確立が困難という問題がある。
【0006】
一方、フラッシュメモリのメモリセルは基本的にトランジスタ1つで構成されており構造が単純であるためにセルサイズを小さくでき、また従来のDRAMプロセス技術を用いて高集積メモリを比較的安価に製造できる。このような理由から、フラッシュメモリが携帯型情報端末(携帯機器)用メモリの本命として注目を集めている。近年、半導体素子の高速化、高集積化が推進されており、これに伴いフラッシュメモリにおいても素子の高速化、微細化または電荷保持特性の向上など、高性能化のための研究が盛んに行なわれている。
【0007】
現在の主流である浮遊ゲート型フラッシュメモリにおいて、NOR型フラッシュメモリを例に挙げると、これは指定されたメモリセルの保持データの読み出し動作が100ns(ナノ秒)程度またはそれ以下の比較的短い時間で高速に行われる。なおこのNOR型フラッシュメモリは、携帯機器のプログラムコード格納用などとしてフラッシュメモリ市場の半分以上を占めている。
【0008】
一方、データの書き込みはチャネルから浮遊ゲートへのホットエレクトロン注入により、またデータの消去は浮遊ゲートからチャネル形成領域またはソースへのFowler−Nordheimトンネル電流による電荷放出によって行われる。ホットエレクトロン注入は、電荷移動速度は速いが電荷注入効率(供給電流に対する注入電流の割合)が低く、またFowler−Nordheimトンネル電流による電荷放出は、電荷注入効率は高いが電荷移動速度が遅いためにいずれも書き換え動作に時間を要する。
【0009】
具体的には書き込みには1μs(マイクロ秒)台、消去にいたっては数百ms(ミリ秒)から数s(秒)台の比較的長い時間が必要となる。このため、フラッシュメモリの大容量化・低コスト化が比較的容易であるにもかかわらずその用途が限定され、DRAMなど高速メモリへの置換えは難しい状況にある。
【0010】
この欠点を克服するべく書き換え時間の短縮化を図るため、例えばメモリセルのトンネル絶縁膜である酸化膜の物理的厚さを薄くする方法も考えられる。しかし薄くすると、浮遊ゲート帯電時にはトンネル酸化膜にその膜厚に反比例した非常に強い電界がかかるため、書き換え動作の繰返しにより酸化膜を電荷が何度も通過することによるストレスが発生し、酸化膜が絶縁破壊(ストレス誘起リーク電流)を起こしやすくなる。
【0011】
トンネル酸化膜のどこか1ヶ所でも絶縁破壊が生じると、浮遊ゲートに保持されている電荷の大部分がリークし、以後そのメモリセルはデータ保持能力を失い、このことがフラッシュメモリの書き換え回数の増加を難しくしている。従って、現状では電荷保持の信頼性を保つためにトンネル酸化膜の厚さを約10nmと厚くせざるを得ず、書き換え時間の短縮化が困難な状況にある。また酸化膜厚と素子全体の寸法は相似的に縮小するという法則があるため、素子全体の微細化をも妨げている。
【0012】
高速動作を維持しながら絶縁破壊による電荷保持能力の低下を防ぐ手段として、電荷を空間的に離散させて保持する方法があり、この方法を用いた不揮発性半導体メモリにMONOS(Metal Oxide Nitride Oxide Semiconductor)メモリがある。図3に従来のMONOSメモリの例を示す。このMONOSメモリは、図3に示すようにトンネル絶縁膜2と、その上に浮遊ゲートの代わりにSiNx膜5が積層された構造となっており、その界面に存在する界面準位4aおよびSiNx膜5中に離散的に分布するトラップ準位4bに電荷を保持させるメモリである。なお図3において、1はp型単結晶Si基板、4は電荷保持領域、6はゲート絶縁膜、7は制御ゲート、9はソース領域、10はドレイン領域、および11はチャネル形成領域である。
【0013】
電荷を保持する界面準位4aおよびトラップ4bが空間的に離散して分布するため、前述のトンネル絶縁膜のどこか1ヶ所で絶縁破壊が生じたとしてもそれによる電荷リークは局所的にしか生じず、絶縁破壊の発生の前後においてメモリセルの電荷保持能力は大きくは変化しない。
【0014】
このような理由から、MONOSメモリは浮遊ゲート型フラッシュメモリに対して書き換え回数の点で優れており、またトンネル絶縁膜の物理的厚さも比較的薄くすることができることから、メモリセルの微細化などの点でも有利とされている。しかし、SiNx膜のトラップ準位の深さ(電子に対してはトラップ準位と伝導帯下端とのエネルギー差、正孔に対してはトラップ準位と価電子帯上端とのエネルギー差)が必ずしも充分ではないなどの理由により、一旦トラップされた電荷が逃げやすく絶対的な電荷保持能力(絶縁破壊が全く生じていない、正規な状態の素子が有する電荷保持能力のこと)は低いという欠点がある。
【0015】
一方、MONOSメモリと同様に電荷を離散的に保持させることで酸化膜の絶縁破壊に対処し、さらにMONOSメモリよりも絶対的な電荷保持能力を高める方法として、浮遊ゲートを超微粒子としその超微粒子をゲート絶縁膜中に多数分散させる形態が考えられている。図4にこの形態の代表的な素子である、離散超微粒子がSi超微粒子から形成された半導体記憶素子の例を示す。なお図4において電荷保持領域4以外、図3中の要素と同じ符号は同じ要素を示す。この形態のメモリについては例えば特開平11−186421号に記載されており、この公報では図4に示すようにトンネル絶縁膜2の上に、CVD法により形成された多数のSi超微粒子群で構成される浮遊ゲート4を形成し、その周囲をゲート絶縁膜6で覆う構造が記載されている。
【0016】
しかし、現在得られているSi超微粒子は大きさが5〜10nm程度、面内の分布密度(面密度)数は1〜2×1012/cm2であり、これらの値はメモリの機能上充分ではない。
【0017】
電荷保持部分として機能する超微粒子の数の面密度が低い場合、保持される電荷量の面密度も低くなるためフラッシュメモリのメモリウィンドウ(MOSトランジスタにおけるしきい値電圧のシフト幅)が狭くなる。また同時に、各半導体記憶素子間に電荷量の面密度のバラ付きも相対的に大きくなりやすく、これはメモリウィンドウの大きさのバラ付きに悪影響を与える。これらはいずれもデータの読み出し動作に不安定性を与える。
【0018】
したがって、超微粒子の互いの間隔を確保し離散状態を維持した上で面密度を高めることが必要である。しかし、前記の特許公報に記載されているCVD法による形成では、超微粒子の面密度をあげるため製造条件を変更すると隣り合う超微粒子が合体成長しやすく離散状態が維持できないことから、充分な面密度の超微粒子を形成できていない。
【0019】
さらに、最近では超高速かつ極低消費電力メモリである単電子メモリの研究が盛んである。この単電子メモリを実現させる条件の一つとして、室温下においてクーロンブロッケード(蓄積電子の静電ポテンシャル場により、その周囲の電子の接近を抑制するエネルギー障壁が発生し、さらにはこのエネルギー障壁の高さが電子の熱エネルギーを上回ることにより、電子が統計熱力学的にそのエネルギー障壁を超えて移動しないようにすること)効果を発現させる必要があり、そのためには浮遊ゲート4のサイズを小さくすることが不可欠とされている。
【0020】
単電子メモリが室温にて安定に動作するためには浮遊ゲートの大きさを直径1nm程度まで小さくしなければならないと言われているが、現状得られている超微粒子の粒子径は最も小さいもので5nm程度に留まっている。また、非常に微細化された単電子メモリのゲート領域内に超微粒子が高い確率で1個以上形成されることが必要であるために、超微粒子形成密度が高いことが要求されるが、現状の1012/cm2程度の面密度では不十分である。さらにその面密度を達成するためには非常に特殊な前処理を必要としているため作製プロセスを複雑にする点でも問題がある。
【0021】
【発明が解決しようとする課題】
本発明の目的は、従来のフラッシュメモリにおいて解決すべき前記課題、すなわちデータの書き込み動作や消去動作に時間を要することおよび書き換え動作の繰返しによる電荷保持特性が劣化すること、を同時に解決する構造を有する不揮発性半導体記憶素子を提供することであり、さらに前記不揮発性半導体記憶素子を再現性良く製造する方法を提供することである。
【0022】
【課題を解決するための手段】
本発明は、ソース領域およびドレイン領域を有する半導体基板表面に前記ソース領域および前記ドレイン領域を繋げるように、チャネル形成領域に接してトンネル絶縁膜が形成され、トンネル絶縁膜に隣接して電荷保持層が形成され、電荷保持層に隣接してゲート絶縁膜が形成され、ゲート絶縁膜に隣接して制御ゲートが形成された不揮発性半導体記憶素子において、前記電荷保持層が、浮遊ゲートとして機能する粒子径5nm以下の一種以上の単元素物質または化合物からなる超微粒子を、不揮発性半導体記憶素子当たり1個含有するかまたは前記電荷保持層の平方センチメートル当たり10 1 2〜10 1 4個の密度で独立分散して複数個含有する絶縁層から成ることを特徴とする不揮発性半導体記憶素子を提供する。
【0023】
また、ソース領域およびドレイン領域を有する半導体基板表面に前記ソース領域および前記ドレイン領域を繋げるように、チャネル形成領域に接してトンネル絶縁膜が形成され、トンネル絶縁膜に隣接して電荷保持層が形成され、電荷保持層に隣接して浮遊ゲートが形成され、浮遊ゲートに隣接してゲート絶縁膜が形成され、ゲート絶縁膜に隣接して制御ゲートが形成された不揮発性半導体記憶素子において、前記電荷保持層は前記チャネル形成領域から前記浮遊ゲートへ向かう電子の移動を促進しかつ前記浮遊ゲートから前記チャネル形成領域へ向かう電子の移動を抑制する機能を有することを特徴とする不揮発性半導体記憶素子を提供する。
【0024】
また、前記電荷保持層が、粒子径5nm以下の一種以上の単元素物質または化合物からなる超微粒子を前記電荷保持層の平方センチメートルあたり10 1 2〜10 1 4個の密度で独立分散して含有する絶縁層から成る上記の不揮発性半導体記憶素子を提供する。
【0025】
また、前記電荷保持層を構成する超微粒子が、金属、酸化物、炭化物、窒化物、珪化物および硼化物からなる群から選ばれる1種以上の単元素物質または化合物からなる上記の不揮発性半導体記憶素子を提供する。
【0026】
また、前記電荷保持層を構成する絶縁層が、酸化物、炭化物、窒化物、硼化物、珪化物およびフッ化物からなる群から選ばれる1種以上の化合物からなる上記の不揮発性半導体記憶素子を提供する。
【0027】
また、前記電荷保持層を構成する前記超微粒子が前記絶縁層内において2次元的または3次元的に分散している上記の不揮発性半導体記憶素子を提供する。
【0028】
また、上記の、絶縁層中に超微粒子が2次元的または3次元的に分散された電荷保持層を有する不揮発性半導体記憶素子の製造方法において、前記電荷保持層は超微粒子および絶縁層を構成するそれぞれの材料を物理的蒸着法を用いて自己組織的に形成することを特徴とする不揮発性半導体記憶素子の製造方法を提供する。
【0029】
さらに、前記物理的蒸着法はスパッタリング法である上記の不揮発性半導体記憶素子の製造方法を提供する。
【0030】
【発明の実施の形態】
本発明において、電荷保持層が、浮遊ゲートとして機能する粒子径5nm以下の一種以上の単元素物質または化合物からなる超微粒子を、不揮発性半導体記憶素子当たり1個含有するかまたは電荷保持層の平方センチメートル当たり10 1 2〜10 1 4個の密度で独立分散して含有する。
不揮発性半導体記憶素子当たり、すなわち1メモリセル当たり超微粒子を1個含有する記憶素子は、単電子デバイスとすることができる。
【0031】
単電子デバイスのうち電子1つに記憶を担わせる単電子メモリでは、電子の入れものである浮遊ゲートに1つの電子を入れ、または浮遊ゲートから1つの電子を放出する。
【0032】
単電子メモリにおいて、移動する電子の数が1つと究極的に少ないことが重要であり、このことによってデータの書換え動作に要する消費電力を極限まで低減でき、また電子の移動に伴ってトンネル絶縁膜に与えられるストレスも最小限に抑えられ、可能なデータの書換え回数の飛躍的な向上も期待できる。
【0033】
単電子メモリの実用化のためにはいくつかの要素技術を確立しなければならないが、その一つに粒子径(直径)1nm程度の超微粒子を形成する技術が挙げられる。この要素技術は、単電子メモリの動作特性の安定化のために必要不可欠であり、その理由を以下に説明する。単電子メモリの動作特性の安定化のためには電子、正孔などキャリアの運動が、外部からの制御された電圧のみによって支配されなければならず、キャリアの運動の無秩序化を引き起こす熱揺らぎの影響は極力抑制されなければならない。
【0034】
キャリアがもつ熱エネルギーによって無秩序に浮遊ゲートへキャリアが侵入することを阻止するため、現在クーロンブロッケード効果を利用することが検討されている。しかし、クーロンブロッケード効果を発現させるためには、チャネル形成領域またはソース領域と、浮遊ゲートとの間で形成される電気容量を充分小さく、すなわち浮遊ゲートの大きさを小さくしなければならない。具体的には、室温における熱エネルギーに対しては粒子径を1nm程度まで小さくする必要があるとされている。
【0035】
また、単電子メモリ素子の製造に関する要素技術として、電荷の収納箱としての浮遊ゲートを一つ確実に制御ゲートの直下に形成する技術がある。しかし単電子メモリにおいては制御ゲートの形成領域サイズは非常に小さくなり、約10nm×10nm程度、またはそれ以下になると予想されている。
【0036】
この大きさの領域内に一つの浮遊ゲートを確実に形成する方法としては、集積された記憶素子の各制御ゲートの形成領域内に超微粒子が一つずつ自発的または人為的に整列して形成させるか、または不特定の位置に形成した後に不要な超微粒子を除去する方法のいずれかが考えられる。現状においてより実用な技術は後者の技術であるが、不特定の位置にばら撒かれた結果、前述のような10nm四方またはそれ以下の面積の領域に確実に超微粒子が配置されるためには、少なくとも1012/cm2以上の形成面密度が必要である。
【0037】
さらに配置分布の局所的なバラ付きを考慮すれば好ましくは1013〜1014/cm2程度の面密度で超微粒子が形成される必要がある。このことから、単電子メモリ素子の製造技術としても超微粒子を非常に高い密度で、具体的には例えば1012〜1014/cm2の面密度で形成する技術が必要不可欠となる。
【0038】
本発明の不揮発性半導体記憶素子の一例の概略的断面図を図1に示す。図1において、1はp型単結晶Si基板、2はトンネル絶縁膜、3は電荷保持層であり、超微粒子である超微粒子3aが絶縁層3b中に分散した状態で含まれる。6はゲート絶縁膜、7は制御ゲートである。また、9はソース領域、10はドレイン領域、11はチャネルが形成されるおよその領域、すなわちチャネル形成領域を示したものである。
【0039】
p型単結晶Si基板1は、埋め込み酸化膜を有するSOI(Silicon On Insulator)基板を用いてもよく、特に動作速度の向上や消費電力の低減を実現しようとする場合には好適に使用できる。トンネル絶縁膜2はp型単結晶Si基板1と界面接合性が比較的よい酸化膜、または制御ゲート電圧によるチャネル形成領域11の電界分布の制御性を高める理由から誘電率の高い物質、例えばSiOxNy(0≦x<2、0<y≦4/3)系材料などが好適に使用できる。
【0040】
またデータの書き込み/消去動作を高速に行わせるため、トンネル絶縁膜の膜厚はできるだけ薄くすることがよく、8nm以下が好ましい、さらに5nm以下とすることが高速化のため極めて好ましい。
【0041】
電荷保持層3を構成する超微粒子3aは、トンネル絶縁膜2の絶縁破壊による蓄積電荷の損失量をできるだけ少なく抑えるために多数分散し、また超微粒子相互を電気的に絶縁できるようにある程度間隔を設けることが好ましい。一方、超微粒子への蓄積電荷の有無によるしきい値電圧のシフト量(ΔVth)を大きくし、また前記しきい値電圧シフト量のバラ付きを抑制する目的から、超微粒子の電荷保持層における面密度は高いことが好ましく、1012〜1014/cm2であるとする。なお、この面密度の値は上記単電子メモリ素子の説明個所の面密度の値と一致しているが、ここでの値は超微粒子の数が単電子メモリ素子あたり1個である必要は必ずしもない。
【0042】
ここで、超微粒子の密度を高めながら隣り合う超微粒子間でのトンネル効果による電荷の移動を抑制するために、超微粒子の粒子径を5nm以下の超微粒子にする。さらには超微粒子の材料として電子親和力(超微粒子の材料が半導体または絶縁体の場合)または仕事関数(超微粒子の材料が金属などの良導体の場合)が大きいこと、また絶縁層3bの材料として電子親和力の小さい材料を選択することが好ましい。また同時に、半導体製造プロセスにおける高温処理に対して耐性をもつ高融点材料を、超微粒子および絶縁層3bに適用することが好ましい。なお、超微粒子および絶縁層に適する具体的な材料名は後述する。
【0043】
絶縁膜6は、制御ゲート電圧によるチャネル形成領域11の電界分布の制御性を高めること、およびデータ消去時の放電動作を高速にする理由から、物理的な厚さを薄くすることがよく、また誘電率の高い物質を選択することが好ましい。具体的には、厚さは10nm以下、物質としてはSiO2の他、前記SiOxNy系材料、またはSiO2とSiOxの積層膜などを好適に用いることができる。
【0044】
本発明の不揮発性半導体記憶素子の他の例の概略的断面図を図2に示す。図2において、記憶素子形成用の基板1はSOI基板を使用しており、この基板1はp型単結晶Si基板1a、埋め込み酸化膜1bおよびp型SOI層1cの3つの層から構成されている。2はトンネル絶縁膜、3は電荷保持層であり、超微粒子3aが絶縁層3b中に分散した状態で含まれる。4は浮遊ゲート、6はゲート絶縁膜、7は制御ゲート、8はサイドウォールである。また、9はソース領域、10はドレイン領域であり、それぞれの領域において9aおよび10aは浅い接合領域,9bおよび10bはコンタクト領域である。11はチャネルが形成されるおよその領域、すなわちチャネル形成領域を示したものである。
【0045】
トンネル絶縁膜2はp型SOI層1cと界面接合性がよい酸化膜、または制御ゲート電圧によるチャネル形成領域11の電界分布の制御性を高める理由から誘電率の高い物質、例えば前述のSiOxNy系材料などが使用できる。また書込み/消去動作を高速に行わせるため、トンネル絶縁膜2の膜厚はできるだけ薄くすることがよく、後述の電荷保持層3が存在することも加味し3nm以下とすることが好ましい。
【0046】
電荷保持層3は、チャネル形成領域11から浮遊ゲート4へ向かう電子の移動を促進し、かつ浮遊ゲート4からチャネル形成領域11へ向かう電子の移動を抑制する機能を有する。以下に、これを詳細に説明する。
【0047】
電荷保持層3はその隣に位置する浮遊ゲート4に蓄積された電荷が基板側へリークすることを抑制する目的で配置される層である。電荷蓄積時、電荷は浮遊ゲート4のみでなく電荷保持層3中の超微粒子3aにも分散して蓄積されるが、超微粒子3aの蓄積電荷が浮遊ゲート4の蓄積電荷に対してクーロンブロッケード効果を有するため、浮遊ゲート4中の蓄積電荷の基板側へのリークが抑制される。この電荷保持層3は書き込み速度を高めるのにも効果的である。
【0048】
データの書き込み動作時には、チャネル形成領域11と制御ゲート7の間に高い電圧が印加され、この電圧により発生した電界により電子がチャネル形成領域11から浮遊ゲート4へと注入されるが、チャネル形成領域11と浮遊ゲート4との間に超微粒子3aが存在するとこの超微粒子3aを介して電子が浮遊ゲート4へと注入されるので注入確率が増し、書き込み速度が増加する。
【0049】
また、より低電圧での書き込みもできる。なお、電荷保持層中における超微粒子の電荷保持力は高いことが好ましく、超微粒子は多数に分散させることが電荷保持層全体での電荷保持力を高め、ひいてはそのことが浮遊ゲート4に保持される電荷のリークを抑制するという理由から好ましい。
【0050】
同じく超微粒子の電荷保持力の向上のため、超微粒子を2段以上のすなわち3次元的な多重積層構造にすることも電荷保持特性を高めることにとって有効である。一方、浮遊ゲートの蓄積電荷に対して充分なクーロンブロッケード効果を発現させるために、超微粒子一つ一つの大きさは小さいことが好ましく、また上記のように超微粒子の面密度は1012〜1014/cm2と高くすることが好ましい。
【0051】
ここで、超微粒子の密度を高めながらかつ超微粒子相互の電気的な絶縁性を確保することを両立させるために、粒子径を5nm以下の超微粒子にすること、さらには超微粒子の材料として電子親和力または仕事関数が大きいこと、また絶縁層の材料として電子親和力の小さい材料を選択することが電荷保持力を高める理由により好ましい。また同時に、半導体製造プロセスにおける高温処理に対して耐性をもつ高融点材料を超微粒子および絶縁層に適用することが好ましい。なお、超微粒子および絶縁層に適する具体的な材料名は後述する。
【0052】
ゲート絶縁膜6は、制御ゲート電圧によるチャネル形成領域11の電界分布の制御性を高めること、および書込み時や消去時の動作を高速にするために、誘電率の高い物質、例えば前記SiOxNy系材料、または酸化膜とSiNx膜の積層膜などを好適に使用できる。また同じく電界分布の制御性と高速動作性を高めるためにゲート絶縁膜6の膜厚はできるだけ薄くすることがよく、10nm以下とすることが好ましい。
【0053】
電荷保持層は、物理的蒸着法を用いて形成される。薄膜の形成法としては、物理的蒸着法の他、例えば化学蒸着法(化学気相蒸着法、別称CVD法)もよく知られている。しかしCVD法は、物理的成膜法に対し成膜時の気相圧力が高く反応原子種、分子種の気相における衝突頻度が高いこと、また気相および基板表面温度が高くなることなどの理由により、相が分離しない単一相の膜または結晶化度の高い膜、すなわち平衡相膜が形成されやすい。したがって、本発明の電荷保持層のような超微粒子と絶縁層が分離した状態にある、すなわち準平衡相または非平衡相の膜を形成する場合には化学蒸着法は適さない。
【0054】
電荷保持層は、物理的蒸着法を用いた一回のプロセスで形成される。物理的蒸着法としては、スパッタリング法、熱蒸着法、電子ビーム蒸着法、レーザアブレーション法、分子線エピタキシー法などが挙げられる。このなかでもスパッタリング法は、成膜材料を幅広く選択できること、緻密な膜を得易いこと、下地との密着性が高い膜が得られることなどに加えて量産性に優れており、特に好ましい。
【0055】
またスパッタリング法は、本発明における自己組織化にとって適切な基板温度などが得られるため好ましい。例えば、低くもなくかつ高くもない適切な基板温度が得られるため、基板表面上にて成膜種粒子が適度なマイグレーションを起すことにより自己組織化を促進できる。
【0056】
スパッタリング装置として、下地のトンネル酸化膜に与えるダメージが少ない理由により、誘導結合型プラズマや電磁波結合型プラズマを用いるもの、または対向ターゲット方式の装置を用いるものがより好ましい。
【0057】
スパッタリング法によって電荷保持層を形成する場合、超微粒子の相である分散相を形成する材料と、絶縁層の相であるマトリックス相を形成する材料とを用いてターゲットを構成する方法としては特に限定されないが、両相の材料粉末を焼結させたもの、または一方の相の材料の単一相ターゲットに他方の相の材料のチップ片を表面に露出するように適当数埋め込んだものが使用できる。
【0058】
また、ターゲットのスパッタリング面が成膜装置の成膜室において鉛直上向きに設置される場合には、一方の相の材料の単一相ターゲット上に他方の相の材料のチップ片を適当数乗せただけのもの、または両相の混合粉末をガラスシャーレなどに敷き詰めただけのものもターゲットとして利用できる。ただし、粉末ターゲットは成膜環境において粉末が飛散し他の半導体製造プロセスに悪影響を及ぼす恐れがあるなどの理由により、半導体チップを作成する上ではあまり好ましくない。
【0059】
電荷保持層を作製する場合、分散相とマトリックス相との材料の組み合わせとしては、分散相の材料とマトリックス相との材料が成膜時に相分離を起こすこと、かつ分散相の仕事関数または電子親和力がマトリックス相の電子親和力よりも大きくなる組み合わせであればよい。
【0060】
本発明における自己組織化とは、超微粒子を構成する原子群と絶縁層を構成する原子群とが熱力学的相互作用などにより自発的にそれぞれ分離して配置し、その結果絶縁層中にナノスケールの超微粒子が組織化されることを指す。この現象は超微粒子構成材料と絶縁層構成材料の組み合わせや存在比率、および成膜圧力や基板温度などの成膜条件などに依存する。
【0061】
本発明における超微粒子および絶縁層の材料を適切に選択し、スパッタリングの条件を適切に選ぶことにより比較的容易に自己組織化の作用を利用でき、電荷保持層を形成できる。スパッタリング法を用いることにより、本発明における自己組織化の発現に適した領域の熱力学的条件を得ることができる。
【0062】
分散相の材料としては、金属、半導体および絶縁体のいずれからも選択できるが、電荷保持特性を良くする目的のために仕事関数または電子親和力のできるだけ大きい物質、かつ半導体プロセスにおける熱処理においても安定とする目的のために高融点物質を選択することがより好ましい。
【0063】
金属の超微粒子としては、Al、Ti、Zn、Ga、Zr、Nb、Mo、Re、Ru、In、Sn、La、Ta、Pt、W、Pb、Ag、Au、Pdなどの元素、またはV、Cr、Mn、Ni、Fe、Co、Cuなどの3d遷移金属元素および/またはそれを主成分とする合金なども好適に使用できる。
【0064】
元素半導体の超微粒子としては、Si、Ge、SeおよびTeのうち少なくとも1種であることが好ましい。また、Si、Ge、SeおよびTeのうち少なくとも1種の半導体にP、As、Sb、B、Al、Ga、InおよびCuのうち少なくとも1種の元素を不純物として含むものでもよい。
【0065】
化合物半導体または絶縁体の超微粒子としては、InAs、InGaAs、InGaNAs、InAlAs、InAsP、InGaAsP、InSb、InGaSb、InAlSb、InGaAsSb、SiC、Cu2O、ZnO、CdO、BaO、PbO、NiO、In2O3、Sb2O3、SnO2、Ag2O、AgO、RuO2、V3Ga、Nb3Sn、Nb3Al、Nb3Ga、Nb3Ge、NbTi、NbMo6S8、ZnS、CdS、HgS、PbS、Sb2S3、Bi2S3、ZnSe、CdSe、HgSe、SnSe、PbSe、In2Se3、Sb2Se3、BiSe3、ZnTe、CdTe、HgTe、SnTe、PbTe、In2Te3、Bi2Te3、BN、GaN、InN、TiN、BP、AlP、GaP、InP、Zn3P2、Cd3P2、ZnP2、CdP2、AlAs、GaAs、Zn3As2、Cd3As2、ZnAs2、CdAs2、AlSb、GaSb、ZnSb、CdSb、Si3N4のうち少なくとも1種の化合物であることが好ましい。
【0066】
また、これらの物質群の中でIn2O3、Sb2O3、SnO2、ZnO、GaAsのうち少なくとも1種の化合物にSn、Sb、Ga、Al、Inのうち少なくとも1種の元素を不純物として含むものでもよい。
【0067】
電荷保持層中の絶縁層の材料の例としては、シリカ、アルミナ、チタニア、ムライト、コーディエライト、スピネル、ゼオライト、フォルステライトなどの酸化物、また炭化硼素(B4C)などの炭化物、窒化ケイ素や窒化ホウ素、窒化アルミニウムなどの窒化物、フッ化マグネシウム、フッ化アルミニウムなどのフッ化物から選ばれる少なくとも1種の化合物が挙げられる。なおこのとき、電荷保持特性を良くする目的のために電子親和力ができるだけ小さい物質、かつ半導体プロセスにおける熱処理にて安定とする目的のために高融点物質を選択することがより好ましい。
【0068】
スパッタリング法による電荷保持層の形成プロセスにおいて、ターゲット組成および成膜条件を制御することにより、マトリックス相中に成長する分散相の平均粒子径が変化する。特に、分散相とマトリックス相の体積分率および成膜条件(スパッタリング時のArガス圧および基板温度など)によって変化することが確認されている。例えば、Co−SiO2系のターゲットを用いてSiO2絶縁層中にCo金属超微粒子が分散した膜を形成する場合、CoとSiO2の体積比を50:50にして0.5PaのArガス圧で成膜した場合はCo粒子の粒径が約2nmであるのに対して、8PaのArガス圧で成膜した場合はCo粒子の粒径が約5nmになることが確認されている。
【0069】
仕事関数または電子親和力の大きい材料を粒子径5nm以下の超微粒子とし、さらにその超微粒子を絶縁層中に高密度に分散させた薄膜を用いた、本発明の不揮発性半導体記憶素子の電荷保持層は、多くの電荷を独立分散して保持できる。この独立分散保持によって、トンネル絶縁膜の絶縁破壊が生じた場合においても電荷保持層が保持する全電荷量のうちのごく一部のみがリークするにとどまり、絶縁破壊発生後もデータの読み取りに充分なしきい値電圧のシフト量を確保できる。また、この独立分散保持によってトンネル絶縁膜の薄膜化、記憶素子の寸法の縮小化、さらに駆動電圧の低圧化を実現できる。
【0070】
仕事関数あるいは電子親和力の大きい材料を粒子径5nm以下の超微粒子とし、さらにその超微粒子を絶縁層中に高密度に分散させた薄膜を用いた、本発明の不揮発性半導体記憶素子の電荷保持層では、個々の超微粒子間で形成される電気容量や、超微粒子と半導体基板との間に形成される電気容量、または超微粒子と浮遊ゲートとの間に形成される電気容量を小さくできる。
【0071】
ここで、超微粒子の帯電によるポテンシャルエネルギーの変化(Δε)は蓄積電荷量q、電気容量Cを用いて、Δε=q2/2Cと表すことができるので、保持電荷量が多いほど、また電気容量Cが小さいほど、帯電した超微粒子のポテンシャルエネルギーの変化は大きくなることが分かる。したがって、前記超微粒子を含む電荷保持層は、近接する超微粒子または隣に位置する浮遊ゲートが保持する電荷に対してクーロンブロッケード効果を有効に作用させうる。
【0072】
また、前記電荷保持層を形成する際にスパッタリング法を用いることにより、様々な組成の材料を分散相およびマトリックス相に選択でき、また、成膜プロセスとして従来からある半導体製造プロセスに容易に組み込むことができるため、従来のプロセスを大きく変更することなく、再現性良く高性能の不揮発性半導体記憶素子を供給できる。
【0073】
【実施例】
「例1」
本例の不揮発性半導体記憶素子に関して、図1を用いて説明する。p型単結晶Si基板1上にトンネル絶縁膜2を形成した。このトンネル絶縁膜2は半導体基板を850℃で熱酸化したもので、厚さ7nmである。
【0074】
その後、電荷保持用の超微粒子3aを含有する絶縁層3bからなる電荷保持層3を容量結合型マグネトロンスパッタリング法により以下の要領で厚さ10nm形成した。超微粒子として金属Co、絶縁層としてSiO2を選択した。スパッタリングに際しては、直径6インチ(15.24cm)の金属Coターゲット上に5mm角のSiO2ガラスチップを置いた複合ターゲットを用いた。ターゲットのプラズマに晒される面の表面積のうち、70%を占めるようにSiO2ガラスチップの量を調節した。
【0075】
スパッタリング装置の成膜室を5×10−4Paまで排気したのちにArガスを導入し、成膜室のガス圧が0.5Paになるようにガス流量を調節した。400Wの高周波(13.56MHz)電力の入力によりプラズマを発生させた。成膜時には基板を約200℃に加熱した。このようにして形成したCo−SiO2複合膜をTEM(透過型電子顕微鏡)で観察した結果、アモルファスのSiO2の中に平均粒子径約3nmのCo結晶の超微粒子がおよそ1×1013/cm2の面密度で分散していることが確認された。
【0076】
Co−SiO2複合膜の上にゲート絶縁膜6としてSiOxNy膜を形成した後、制御ゲート7としてのリン含有ポリシリコン層をCVD法により形成した。フォトレジスト層をマスクとして形成し、マスクされていないポリシリコンの制御ゲート7、ゲート絶縁膜6、電荷保持層3、トンネル絶縁膜2をドライエッチング法により除去しゲート構造を形成した。その後、ヒ素(リンであってもよい)のイオン注入およびアニール処理によりソース領域9、ドレイン領域10を形成した。
【0077】
「例2」
本例の不揮発性半導体記憶素子に関して、図2を用いて説明する。p型単結晶Si基板1a、埋め込み酸化膜1bおよびp型SOI層1cから成るSOI基板をメサ分離法にて素子を分離し、p型SOI層1cの表面に800℃の熱酸化処理によりトンネル絶縁膜2である酸化膜を1.5nm形成した。
【0078】
その後、超微粒子3aを3次元的に含有する絶縁層3bから成る電荷保持層3をスパッタリング法により以下の要領で厚さ10nm形成した。PtとSiO2の2相からなる薄膜を形成した。スパッタリングに際しては、Pt粉末とSiO2粉末を体積比20:80の割合で混合し焼結させて作成した直径6インチ(15.24cm)の複合ターゲットを用いた。
【0079】
スパッタリング装置の成膜室を5×10−4Paまで排気したのちにArガスを導入し、成膜室のガス圧が0.5Paになるようにガス流量を調節した。400Wの高周波(13.56MHz)電力の入力によりプラズマを発生させた。成膜時には基板を約200℃に加熱した。このようにして形成したPt-SiO2複合膜をTEMで観察した結果、平均粒子径約2nmのPt結晶粒子がアモルファスの絶縁層SiO2中に分散していることが確認された。
【0080】
次に、浮遊ゲート4となる多結晶SiをCVD法にて成膜し、その上にSiO2膜をさらにCVD法にて成膜したあと熱窒化によりSiNx層を形成しそれをゲート絶縁膜6とした。制御ゲート7としてリン含有ポリシリコン層をCVD法により成膜した後、制御ゲート7、ゲート絶縁膜6、浮遊ゲート4、電荷保持層3、トンネル絶縁膜2をドライエッチング法により部分的に除去してゲート構造を形成した。
【0081】
その後、リン(ヒ素であってもよい)を低エネルギーで浅くイオン注入し浅い接合領域9aおよび10aを形成し、CVD法によりSiO2膜を成膜して前述のゲート構造、すなわちトンネル絶縁膜2、電荷保持層3、浮遊ゲート4、ゲート絶縁膜6および制御ゲート7の全体を一旦覆った。このSiO2膜をドライエッチング法により部分的にエッチング(エッチバック)することでサイドウォール8を形成した。
【0082】
さらにリン(ヒ素であってもよい)を高エネルギーでやや深くイオン注入しコンタクト領域9bおよび10bを形成、アニール処理を行ってソース領域9、ドレイン領域10を形成した。
【0083】
【発明の効果】
本発明における不揮発性半導体記憶素子は、従来の同種の記憶素子に比し、データの書込みや消去時間を短縮でき、同時に書き換え回数を大幅に増加させることができ、また低い消費電力で動作させることができる。
【0084】
したがって、従来の不揮発性半導体記憶素子では適用が困難であった機器や、技術分野への応用ができるようになり、特に携帯端末機器における広範囲な応用、またDRAMの置換えによるパソコン搭載メモリの不揮発化、さらには究極のメモリデバイスと言われている単電子デバイスへの応用も可能になると思われる。
【0085】
また、スパッタリング法を使用しているため、超微粒子を形成する材料として様々な組成の物質を幅広く選ぶことができ、作製条件を変更することにより超微粒子の粒子径を比較的自由に制御できる。このことによって目的に適した材料を比較的自由に組み合わせることができ、例えば超微粒子として磁性金属や磁性半導体を選択した場合、量子効果により新規な磁気デバイスや光学デバイスを作製できる。また、スパッタリング法を用いているため、従来からある半導体プロセスに容易に組み込むことができる。さらに、様々な種類の材料を交互に積層して人工格子を形成することもできる。
【図面の簡単な説明】
【図1】本発明の不揮発性半導体記憶素子の一例を示す断面概略図。
【図2】本発明の不揮発性半導体記憶素子の他の例を示す断面概略図。
【図3】従来のMONOSメモリの例を示す断面概略図。
【図4】従来の離散Si超微粒子を含む半導体記憶素子の例を示す断面概略図。
【符号の説明】
1:p型単結晶Si基板
2:トンネル絶縁膜
3:電荷保持層
4:浮遊ゲート
6:ゲート絶縁膜
7:制御ゲート
9:ソース領域
10:ドレイン領域
11:チャネル形成領域
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002213900A JP4056817B2 (ja) | 2002-07-23 | 2002-07-23 | 不揮発性半導体記憶素子の製造方法 |
TW092120003A TW200402849A (en) | 2002-07-23 | 2003-07-22 | Nonvolatile semiconductor memory device and manufacturing method |
KR1020057000573A KR100958556B1 (ko) | 2002-07-23 | 2003-07-23 | 비휘발성 반도체 기억소자 및 제조방법 |
EP03765365A EP1536483A4 (en) | 2002-07-23 | 2003-07-23 | NON-VOLATILE SEMICONDUCTOR MEMORY BLOCK AND MANUFACTURING METHOD |
AU2003252675A AU2003252675A1 (en) | 2002-07-23 | 2003-07-23 | Nonvolatile semiconductor storage device and manufacturing method |
PCT/JP2003/009335 WO2004010508A1 (ja) | 2002-07-23 | 2003-07-23 | 不揮発性半導体記憶素子および製造方法 |
US11/033,142 US7550802B2 (en) | 2002-07-23 | 2005-01-12 | Nonvolatile semiconductor memory device and manufacturing process of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002213900A JP4056817B2 (ja) | 2002-07-23 | 2002-07-23 | 不揮発性半導体記憶素子の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004055969A JP2004055969A (ja) | 2004-02-19 |
JP2004055969A5 true JP2004055969A5 (ja) | 2004-12-24 |
JP4056817B2 JP4056817B2 (ja) | 2008-03-05 |
Family
ID=30767855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002213900A Expired - Fee Related JP4056817B2 (ja) | 2002-07-23 | 2002-07-23 | 不揮発性半導体記憶素子の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7550802B2 (ja) |
EP (1) | EP1536483A4 (ja) |
JP (1) | JP4056817B2 (ja) |
KR (1) | KR100958556B1 (ja) |
AU (1) | AU2003252675A1 (ja) |
TW (1) | TW200402849A (ja) |
WO (1) | WO2004010508A1 (ja) |
Families Citing this family (82)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7121474B2 (en) * | 2002-06-18 | 2006-10-17 | Intel Corporation | Electro-optical nanocrystal memory device |
JP4056817B2 (ja) | 2002-07-23 | 2008-03-05 | 光正 小柳 | 不揮発性半導体記憶素子の製造方法 |
EP1552489B1 (en) * | 2002-08-23 | 2008-12-10 | General Electric Company | Rapidly responding, false detection immune alarm signal producing smoke detector |
KR100446632B1 (ko) * | 2002-10-14 | 2004-09-04 | 삼성전자주식회사 | 비휘발성 sonsnos 메모리 |
WO2004068536A2 (en) * | 2003-01-30 | 2004-08-12 | University Of Cape Town | A thin film semiconductor device and method of manufacturing a thin film semiconductor device |
US7083586B2 (en) * | 2003-02-03 | 2006-08-01 | Dj Orthopedics, Llc | Patellofemoral brace |
US20050095786A1 (en) * | 2003-11-03 | 2005-05-05 | Ting-Chang Chang | Non-volatile memory and method of manufacturing floating gate |
TWI276206B (en) * | 2003-11-25 | 2007-03-11 | Promos Technologies Inc | Method for fabricating flash memory device and structure thereof |
US7595528B2 (en) * | 2004-03-10 | 2009-09-29 | Nanosys, Inc. | Nano-enabled memory devices and anisotropic charge carrying arrays |
WO2005101488A1 (ja) * | 2004-04-16 | 2005-10-27 | Asahi Glass Company, Limited | 高い電荷保持特性を有する不揮発性半導体記憶素子および製造方法 |
AU2005253604B2 (en) | 2004-06-08 | 2011-09-08 | Scandisk Corporation | Methods and devices for forming nanostructure monolayers and devices including such monolayers |
US8563133B2 (en) * | 2004-06-08 | 2013-10-22 | Sandisk Corporation | Compositions and methods for modulation of nanostructure energy levels |
US8088483B1 (en) | 2004-06-08 | 2012-01-03 | Nanosys, Inc. | Process for group 10 metal nanostructure synthesis and compositions made using same |
US7776758B2 (en) | 2004-06-08 | 2010-08-17 | Nanosys, Inc. | Methods and devices for forming nanostructure monolayers and devices including such monolayers |
TWI406890B (zh) * | 2004-06-08 | 2013-09-01 | Sandisk Corp | 奈米結構之沉積後包封:併入該包封體之組成物、裝置及系統 |
US7968273B2 (en) | 2004-06-08 | 2011-06-28 | Nanosys, Inc. | Methods and devices for forming nanostructure monolayers and devices including such monolayers |
US7208793B2 (en) * | 2004-11-23 | 2007-04-24 | Micron Technology, Inc. | Scalable integrated logic and non-volatile memory |
EP1818978A4 (en) | 2004-11-30 | 2009-04-01 | Fujitsu Microelectronics Ltd | SEMICONDUCTOR MEMORY COMPONENT AND METHOD FOR THE PRODUCTION THEREOF |
US7355238B2 (en) * | 2004-12-06 | 2008-04-08 | Asahi Glass Company, Limited | Nonvolatile semiconductor memory device having nanoparticles for charge retention |
JP5481468B2 (ja) * | 2004-12-10 | 2014-04-23 | 株式会社東芝 | 半導体装置 |
JP4744885B2 (ja) * | 2005-01-18 | 2011-08-10 | 株式会社東芝 | 半導体装置の製造方法 |
KR100647318B1 (ko) * | 2005-02-03 | 2006-11-23 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
KR20060095819A (ko) * | 2005-02-28 | 2006-09-04 | 삼성전자주식회사 | 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법 |
US7575693B2 (en) * | 2005-05-23 | 2009-08-18 | Nantero, Inc. | Method of aligning nanotubes and wires with an etched feature |
US7541216B2 (en) * | 2005-06-09 | 2009-06-02 | Nantero, Inc. | Method of aligning deposited nanotubes onto an etched feature using a spacer |
US7956608B1 (en) | 2005-06-27 | 2011-06-07 | Northwestern University | Method of using group III-V ferromagnetic/non-magnetic semiconductor heterojunctions and magnetodiodes |
KR100683854B1 (ko) * | 2005-09-06 | 2007-02-15 | 삼성전자주식회사 | 비휘발성 기억 소자의 형성 방법 |
JP4909552B2 (ja) * | 2005-09-12 | 2012-04-04 | 旭硝子株式会社 | 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法 |
JP4876520B2 (ja) * | 2005-10-07 | 2012-02-15 | ソニー株式会社 | 不揮発性半導体メモリ及びその製造方法 |
JP2007227694A (ja) * | 2006-02-24 | 2007-09-06 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US20070221983A1 (en) * | 2006-03-24 | 2007-09-27 | Bohumil Lojek | Dual gate memory with fast erase |
US7786526B2 (en) | 2006-03-31 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
KR100740613B1 (ko) * | 2006-07-03 | 2007-07-18 | 삼성전자주식회사 | 비휘발성 기억 소자의 형성 방법 |
US7667260B2 (en) * | 2006-08-09 | 2010-02-23 | Micron Technology, Inc. | Nanoscale floating gate and methods of formation |
JP4282702B2 (ja) | 2006-09-22 | 2009-06-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100851553B1 (ko) | 2006-10-02 | 2008-08-11 | 삼성전자주식회사 | 반도체 소자 및 그 구동방법 |
US20080128786A1 (en) * | 2006-12-04 | 2008-06-05 | Electronics And Telecommunications Research Institute | High density semiconductor memory device and method for manufacturing the same |
KR100779566B1 (ko) * | 2006-12-08 | 2007-11-28 | 한양대학교 산학협력단 | 나노 부유 게이트형 비휘발성 반도체 메모리 소자 및 이의제조방법 |
JP4594971B2 (ja) * | 2007-01-19 | 2010-12-08 | 国立大学法人広島大学 | 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法 |
KR101341571B1 (ko) | 2007-04-30 | 2013-12-16 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
JP2008288346A (ja) * | 2007-05-16 | 2008-11-27 | Hiroshima Univ | 半導体素子 |
JP2009018403A (ja) * | 2007-07-13 | 2009-01-29 | Toyota Central R&D Labs Inc | 貴金属ナノ粒子分散薄膜及びその製造方法 |
JP2009081203A (ja) | 2007-09-25 | 2009-04-16 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
US7723186B2 (en) * | 2007-12-18 | 2010-05-25 | Sandisk Corporation | Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer |
US8193055B1 (en) | 2007-12-18 | 2012-06-05 | Sandisk Technologies Inc. | Method of forming memory with floating gates including self-aligned metal nanodots using a polymer solution |
JP2009231373A (ja) * | 2008-03-19 | 2009-10-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5295606B2 (ja) | 2008-03-28 | 2013-09-18 | 株式会社東芝 | Nand型不揮発性半導体メモリ装置 |
JP2010050168A (ja) * | 2008-08-19 | 2010-03-04 | Ulvac Japan Ltd | ナノドットの作製方法、並びに浮遊ゲートトランジスタ及びその作製方法 |
JP5355980B2 (ja) * | 2008-09-29 | 2013-11-27 | 株式会社東芝 | 不揮発性半導体記憶装置及びその駆動方法 |
US7897954B2 (en) | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
US7829445B2 (en) | 2008-10-24 | 2010-11-09 | Samsung Electronics Co., Ltd. | Method of manufacturing a flash memory device |
WO2010077371A1 (en) * | 2009-01-05 | 2010-07-08 | Hewlett-Packard Development Company, L.P. | Memristive device based on current modulation by trapped charges |
US8093129B2 (en) * | 2009-02-03 | 2012-01-10 | Micron Technology, Inc. | Methods of forming memory cells |
JP4368934B1 (ja) | 2009-02-09 | 2009-11-18 | アイランド ジャイアント デベロップメント エルエルピー | 液体収容システム、液体収容容器、および液体導出制御方法 |
JP5531252B2 (ja) * | 2009-03-04 | 2014-06-25 | 株式会社東芝 | 不揮発性半導体メモリ |
US8383479B2 (en) * | 2009-07-21 | 2013-02-26 | Sandisk Technologies Inc. | Integrated nanostructure-based non-volatile memory fabrication |
JP5637712B2 (ja) * | 2010-03-26 | 2014-12-10 | 公益財団法人電磁材料研究所 | 半導体ナノ複合構造薄膜材料およびその製造方法 |
US8575678B2 (en) | 2011-01-13 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device with floating gate |
US8329543B2 (en) | 2011-04-12 | 2012-12-11 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having nanocrystals |
US8329544B2 (en) | 2011-04-12 | 2012-12-11 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having nanocrystals |
CN103733338B (zh) | 2011-06-24 | 2016-10-26 | 慧与发展有限责任合伙企业 | 高可靠性高速忆阻器 |
US9001564B2 (en) | 2011-06-29 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method for driving the same |
KR20130037063A (ko) * | 2011-10-05 | 2013-04-15 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
US8679912B2 (en) | 2012-01-31 | 2014-03-25 | Freescale Semiconductor, Inc. | Semiconductor device having different non-volatile memories having nanocrystals of differing densities and method therefor |
JP5878797B2 (ja) * | 2012-03-13 | 2016-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2013197269A (ja) | 2012-03-19 | 2013-09-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9029936B2 (en) * | 2012-07-02 | 2015-05-12 | Sandisk Technologies Inc. | Non-volatile memory structure containing nanodots and continuous metal layer charge traps and method of making thereof |
US8994006B2 (en) | 2012-10-02 | 2015-03-31 | International Business Machines Corporation | Non-volatile memory device employing semiconductor nanoparticles |
US8823075B2 (en) | 2012-11-30 | 2014-09-02 | Sandisk Technologies Inc. | Select gate formation for nanodot flat cell |
US8987802B2 (en) | 2013-02-28 | 2015-03-24 | Sandisk Technologies Inc. | Method for using nanoparticles to make uniform discrete floating gate layer |
US9331181B2 (en) * | 2013-03-11 | 2016-05-03 | Sandisk Technologies Inc. | Nanodot enhanced hybrid floating gate for non-volatile memory devices |
US9385239B2 (en) | 2013-03-15 | 2016-07-05 | Applied Materials, Inc. | Buffer layers for metal oxide semiconductors for TFT |
US9177808B2 (en) | 2013-05-21 | 2015-11-03 | Sandisk Technologies Inc. | Memory device with control gate oxygen diffusion control and method of making thereof |
US8969153B2 (en) | 2013-07-01 | 2015-03-03 | Sandisk Technologies Inc. | NAND string containing self-aligned control gate sidewall cladding |
CN103824888A (zh) * | 2014-02-28 | 2014-05-28 | 苏州大学 | 一种具有微浮结构的半导体器件 |
US9735359B2 (en) * | 2014-04-23 | 2017-08-15 | Micron Technology, Inc. | Methods of forming a memory cell material, and related methods of forming a semiconductor device structure, memory cell materials, and semiconductor device structures |
US9466731B2 (en) * | 2014-08-12 | 2016-10-11 | Empire Technology Development Llc | Dual channel memory |
US20220005932A1 (en) * | 2018-11-13 | 2022-01-06 | Khalifa University of Science and Technology | Non-volatile memory systems based on single nanoparticles for compact and high data storage electronic devices |
CN109576659A (zh) * | 2019-01-10 | 2019-04-05 | 广东省测试分析研究所(中国广州分析测试中心) | 梯度自掺杂纯相多元金属氧化物薄膜的磁控溅射制备方法 |
CN111834393B (zh) * | 2019-04-22 | 2022-12-02 | 辽宁冷芯半导体科技有限公司 | 基于铝纳米晶浮栅的柔性碳纳米管光电记忆存储器 |
CN112909000B (zh) * | 2021-03-25 | 2022-10-21 | 复旦大学 | 半浮栅存储器及其制造工艺 |
CN112908999A (zh) * | 2021-03-25 | 2021-06-04 | 复旦大学 | 半浮栅存储器的制造工艺及半浮栅存储器 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3878549A (en) * | 1970-10-27 | 1975-04-15 | Shumpei Yamazaki | Semiconductor memories |
US4949136A (en) * | 1988-06-09 | 1990-08-14 | University Of Connecticut | Submicron lightly doped field effect transistors |
JPH0936317A (ja) * | 1995-07-17 | 1997-02-07 | Matsushita Electric Ind Co Ltd | メモリ素子およびその製造方法 |
JP3512975B2 (ja) * | 1997-03-14 | 2004-03-31 | 株式会社東芝 | 半導体装置およびその製造方法 |
JPH1187544A (ja) * | 1997-09-12 | 1999-03-30 | Hiroshima Univ | 量子構造体を用いた半導体記憶装置 |
US6670188B1 (en) | 1998-04-24 | 2003-12-30 | Crucell Holland B.V. | Packaging systems for human recombinant adenovirus to be used in gene therapy |
JP2000022092A (ja) * | 1998-07-03 | 2000-01-21 | Nippon Telegr & Teleph Corp <Ntt> | 単電子メモリ素子 |
JP3824787B2 (ja) * | 1998-09-07 | 2006-09-20 | 独立行政法人科学技術振興機構 | 超微粒子分散膜の製造方法及び製造装置 |
US6548825B1 (en) * | 1999-06-04 | 2003-04-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including barrier layer having dispersed particles |
JP2001313342A (ja) | 1999-06-04 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
US6984842B1 (en) * | 1999-10-25 | 2006-01-10 | The Board Of Trustees Of The University Of Illinois | Silicon nanoparticle field effect transistor and transistor memory device |
EP1252658A4 (en) * | 2000-02-02 | 2008-02-13 | Univ Illinois | FIELD EFFECT TRANSISTOR COMPRISING SILICON NANOPARTICLES, AND TRANSISTOR MEMORY DEVICE |
US6297095B1 (en) * | 2000-06-16 | 2001-10-02 | Motorola, Inc. | Memory device that includes passivated nanoclusters and method for manufacture |
US6413819B1 (en) * | 2000-06-16 | 2002-07-02 | Motorola, Inc. | Memory device and method for using prefabricated isolated storage elements |
JP2002100687A (ja) * | 2000-09-21 | 2002-04-05 | Toshiba Corp | 半導体記憶素子 |
US6646302B2 (en) * | 2000-11-21 | 2003-11-11 | Cornell Research Foundation, Inc. | Embedded metal nanocrystals |
US6444545B1 (en) * | 2000-12-19 | 2002-09-03 | Motorola, Inc. | Device structure for storing charge and method therefore |
JP2002222880A (ja) | 2001-01-29 | 2002-08-09 | Asahi Glass Co Ltd | 電荷保持層形成用塗布液および不揮発性半導体記憶装置 |
US6918946B2 (en) * | 2001-07-02 | 2005-07-19 | Board Of Regents, The University Of Texas System | Applications of light-emitting nanoparticles |
US6656792B2 (en) * | 2001-10-19 | 2003-12-02 | Chartered Semiconductor Manufacturing Ltd | Nanocrystal flash memory device and manufacturing method therefor |
US6784480B2 (en) * | 2002-02-12 | 2004-08-31 | Micron Technology, Inc. | Asymmetric band-gap engineered nonvolatile memory device |
US7005697B2 (en) * | 2002-06-21 | 2006-02-28 | Micron Technology, Inc. | Method of forming a non-volatile electron storage memory and the resulting device |
JP4056817B2 (ja) | 2002-07-23 | 2008-03-05 | 光正 小柳 | 不揮発性半導体記憶素子の製造方法 |
-
2002
- 2002-07-23 JP JP2002213900A patent/JP4056817B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-22 TW TW092120003A patent/TW200402849A/zh not_active IP Right Cessation
- 2003-07-23 AU AU2003252675A patent/AU2003252675A1/en not_active Abandoned
- 2003-07-23 KR KR1020057000573A patent/KR100958556B1/ko not_active IP Right Cessation
- 2003-07-23 WO PCT/JP2003/009335 patent/WO2004010508A1/ja active Application Filing
- 2003-07-23 EP EP03765365A patent/EP1536483A4/en not_active Withdrawn
-
2005
- 2005-01-12 US US11/033,142 patent/US7550802B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4056817B2 (ja) | 不揮発性半導体記憶素子の製造方法 | |
JP2004055969A5 (ja) | ||
US7355238B2 (en) | Nonvolatile semiconductor memory device having nanoparticles for charge retention | |
KR100459895B1 (ko) | 퀀텀 도트를 가지는 메모리 소자 및 그 제조방법 | |
US6740928B2 (en) | Semiconductor device | |
JP3495889B2 (ja) | 半導体記憶素子 | |
JP2006237577A (ja) | 不揮発性メモリ素子及びその製造方法 | |
KR100996191B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
WO2005101488A1 (ja) | 高い電荷保持特性を有する不揮発性半導体記憶素子および製造方法 | |
JPH11330273A (ja) | 半導体素子 | |
JP2005340768A (ja) | 多値不揮発性半導体記憶素子およびその製造方法 | |
JP2005328029A (ja) | 不揮発性半導体記憶素子およびその製造方法 | |
JP2001313342A (ja) | 半導体素子およびその製造方法 | |
JP2003078050A (ja) | 半導体装置及びその製造方法 | |
JPWO2006059368A1 (ja) | 半導体記憶装置及びその製造方法 | |
KR100652135B1 (ko) | 안정된 다층 양자점을 가지는 유기 비휘발성 메모리 소자및 이의 제조 방법 | |
US20100044775A1 (en) | Semiconductor memory device and semiconductor device | |
US20070190721A1 (en) | Semiconductor memory device having an alloy metal gate electrode and method of manufacturing the same | |
US20090108329A1 (en) | Non-volatile semiconductor device and method of fabricating the same | |
US20060192246A1 (en) | Semiconductor memory device that uses metal nitride as trap site and method of manufacturing the same | |
KR20060113081A (ko) | 금속 불순물이 도핑된 실리콘 나노닷을 포함한 메모리 소자 | |
KR20070022682A (ko) | 높은 전하 유지 특성을 갖는 불휘발성 반도체 기억 소자 및제조 방법 | |
JP2009105426A (ja) | 半導体装置 | |
JP2004006882A (ja) | 半導体素子 | |
JP2003347440A (ja) | 半導体素子 |