CN103824888A - 一种具有微浮结构的半导体器件 - Google Patents

一种具有微浮结构的半导体器件 Download PDF

Info

Publication number
CN103824888A
CN103824888A CN201410073082.2A CN201410073082A CN103824888A CN 103824888 A CN103824888 A CN 103824888A CN 201410073082 A CN201410073082 A CN 201410073082A CN 103824888 A CN103824888 A CN 103824888A
Authority
CN
China
Prior art keywords
micro
semiconductor device
channel area
insulation layer
floating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410073082.2A
Other languages
English (en)
Inventor
张冬利
陶雪慧
王明湘
王槐生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN201410073082.2A priority Critical patent/CN103824888A/zh
Publication of CN103824888A publication Critical patent/CN103824888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种具有微浮结构的半导体器件,在器件栅电极的栅绝缘层中增加悬浮、孤立的微悬浮体,改变器件结构,热载流子经过遂穿效应透过沟道和微悬浮体之间的栅绝缘层并存储在微悬浮体内,使微悬浮体成为带电体,能够减弱器件漏极的电场强度,进一步减少热载流子的产生,可以提高半导体器件的稳定性,延长使用寿命,具有良好的应用前景。

Description

一种具有微浮结构的半导体器件
技术领域
本发明涉及一种具有微浮结构的半导体器件,属于半导体技术领域。
背景技术
随着集成电路的快速发展,半导体器件由于导电性介于良导电体与绝缘体之间,利用此特殊电特性能够完成特定功能,从而得到了广泛的应用,在硅晶体管中,尤其是MOSFET(金氧半场效晶体管)中,当漏极有强电场时,会产生热载流子效应,热载流子效应将导致器件体电位变化而引起器件性能的改变,可以采取的最简易的办法就是把晶体管的衬底和MOSFET的源极短路连接,将衬底电位钳制在零点电位,随着集成电路制造工艺的不断发展进步,绝缘层上硅(SOI)技术开始被广泛的应用,由于SOI 晶圆的衬底是绝缘体,衬底电位就没有办法向传统体硅技术那样通过与源极短路来实现电势钳制,薄膜晶体管技术也遇到同样的问题,薄膜晶体管通常制备在绝缘衬底上,而有源层通常是多晶或者非晶材料,当器件的漏极与沟道交界处存在很高的电场时,会在此产生大量的电子空穴对,若未能及时通过漏极转移走的载流子将向沟道内扩散并使体电位改变,影响器件的正常工作(通常称为body effect)。
另外,在薄膜晶体管的实际工作过程中,由于热载流子效应引起的部分载流子未能及时转移离开沟道,也可引起器件电学性能的衰退,为了减少热载流子的产生,可以通过减小漏端电场来解决,常用的办法是在重掺杂的漏区和未掺杂的沟道之间增加一个轻掺杂漏区(lightly-doped drain, LDD)结构,但是,此方法虽然可以有效减小漏端电场,但是制造工艺复杂,同时会引入一个很大的寄生电阻,从而影响器件的开态电流的大小。
发明内容
为了克服上述问题,本发明的具有微浮结构的半导体器件,在器件栅电极的绝缘层中增加悬浮的悬体,改变器件结构,热载流子经过遂穿效应透过沟道和悬体之间的绝缘层并存储在悬体内,悬体成为带电体,能够减弱器件漏极的电场强度,进一步减少热载流子的产生,具有良好的应用前景。
为了达到上述目的,本发明所采用的技术方案是:
一种具有微浮结构的半导体器件,包括绝缘衬底、半导体沟道区、栅电极、源区和漏区,所述半导体沟道区设置在源区和漏区之间,所述栅电极和半导体沟道区之间为栅绝缘层,其特征在于:所述栅绝缘层中设有一个或一个以上孤立的微悬浮体。
前述的一种具有微浮结构的半导体器件,其特征在于,所述栅电极为顶栅电极,所述顶栅电极和半导体沟道区之间为顶栅绝缘层,所述顶栅绝缘层中设有一个或一个以上孤立的微悬浮体,所述半导体沟道区设置于绝缘衬底上。
前述的一种具有微浮结构的半导体器件,其特征在于,所述栅电极为底栅电极,所述底栅电极和半导体沟道区之间为底栅绝缘层,所述底栅绝缘层中设有一个或一个以上孤立的微悬浮体,所述底栅电极设置于绝缘衬底上。
前述的一种具有微浮结构的半导体器件,其特征在于,所述栅电极为双栅电极,包括顶栅电极和底栅电极,所述顶栅电极和半导体沟道区之间为顶栅绝缘层,所述底栅电极和半导体沟道区之间为底栅绝缘层,所述顶栅绝缘层和底栅绝缘层任一栅绝缘层中设有一个或一个以上孤立的微悬浮体,所述底栅电极设置于绝缘衬底上。
前述的一种具有微浮结构的半导体器件,其特征在于:所述半导体沟道区是单晶、非晶、多晶材料或者单晶、非晶、多晶材料组成的多层结构。 
前述的一种具有微浮结构的半导体器件,其特征在于:所述半导体沟道区为硅、锗、硅锗复合材料或者硅、锗、硅锗复合材料组成的多层结构。
前述的一种具有微浮结构的半导体器件,其特征在于:所述半导体沟道区为ZnO、IGZO、IZO材料或ZnO、IGZO、IZO材料组成的多层结构。
前述的一种具有微浮结构的半导体器件,其特征在于:所述栅绝缘层为二氧化硅、氮化硅、氧化铝、二氧化铪、高介电常数的绝缘体或其组合。
前述的一种具有微浮结构的半导体器件,其特征在于,所述微悬浮体为半导体、金属、金属硅化物或半导体、金属、金属硅化物组成的多层结构。
本发明的有益效果是:本发明的具有微浮结构的半导体器件,在器件栅电极的栅绝缘层中增加悬浮的微悬浮体,改变器件结构,热载流子经过遂穿效应透过沟道和悬体之间的栅绝缘层并存储在悬体内,悬体成为带电体,能够减弱器件漏极的电场强度,进一步减少热载流子的产生,具有良好的应用前景。
附图说明
图1是本发明的具有微浮结构的半导体器件的实施例一结构示意图。
图2是本发明的微悬浮体的工作原理图。
图3是传统半导体器件中电场分布示意图。
图4是本发明实施例一的绝缘衬底形成图。
图5是本发明实施例一的底栅绝缘层形成图。
图6是本发明实施例一的一个微悬浮体形成图。
图7是本发明实施例一的多个微悬浮体形成图。
图8是本发明实施例一的顶栅绝缘层形成图。
图9是本发明实施例一的栅电极形成图。
图10是本发明实施例一的源区、漏区及钝化层形成图。
图11是本发明实施例一的接触孔形成图。
图12是本发明实施例一的金属电极形成图。
图13是本发明实施例二的栅电极形成图。
图14是本发明实施例二的底栅绝缘层形成图。
图15是本发明实施例二的一个微悬浮体形成图。
图16是本发明实施例二的多个微悬浮体形成图。
图17是本发明实施例二的顶栅绝缘层形成图。
图18是本发明实施例二的绝缘衬底形成图。
图19是本发明实施例二的源、漏电极形成图。
附图中标记的含义如下:
1:绝缘衬底;2:半导体沟道区;3:栅电极;4:源区;5:漏区;6:栅绝缘层;7:微悬浮体;8:钝化层;9:接触孔;10:金属电极;11:源电极;12:漏电极。
具体实施方式
下面将结合说明书附图,对本发明作进一步说明。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
如图1所示,具有微浮结构的半导体器件,包括绝缘衬底1、半导体沟道区2、栅电极3、源区4和漏区5,半导体沟道区2设置在源区4和漏区5之间,栅电极3和半导体沟道区2之间为栅绝缘层6,栅绝缘层6中设有一个或一个以上孤立的微悬浮体7。
所述栅电极3为顶栅电极,顶栅电极和半导体沟道区2之间栅绝缘层6为顶栅绝缘层,顶栅绝缘层中设有一个或一个以上孤立的微悬浮体6,半导体沟道区2设置于绝缘衬底1上。
所述栅电极3为底栅电极,底栅电极和半导体沟道区之间栅绝缘层6为底栅绝缘层,底栅绝缘层中设有一个或一个以上孤立的微悬浮体6,底栅电极设置于绝缘衬底1上。
所述栅电极3为双栅电极,包括顶栅电极和底栅电极,顶栅电极和半导体沟道区2之间栅绝缘层6为顶栅绝缘层,底栅电极和半导体沟道区2之间栅绝缘层6为底栅绝缘层,顶栅绝缘层和底栅绝缘层任一栅绝缘层中设有一个或一个以上孤立的微悬浮体7,底栅电极设置于绝缘衬底1上。
所述半导体沟道区2是单晶、非晶、多晶材料或者单晶、非晶、多晶材料组成的多层结构。 
所述半导体沟道区2为硅、锗、硅锗复合材料或者硅、锗、硅锗复合材料组成的多层结构。
所述半导体沟道区2为ZnO、IGZO、IZO材料或ZnO、IGZO、IZO材料组成的多层结构。
所述栅绝缘层6为二氧化硅、氮化硅、氧化铝、二氧化铪、高介电常数的绝缘体或其组合。
所述微悬浮体7为半导体、金属、金属硅化物或半导体、金属、金属硅化物组成的多层结构,微悬浮体7为多晶硅岛,栅绝缘层6的微悬浮体7存储电荷后对器件漏端电场的影响效果,如图所示2,载流子经过遂穿效应可以透过沟道和悬微悬浮体7之间的绝缘层并存储在微悬浮体7内,微悬浮体7从而成为带电体,此微悬浮体7带电体可以减弱器件漏端的电场强度,从而减少热载流子的产生,如图3所示,传统的半导体器件,即没有设置微悬浮体7,热载流子的大量产生,可引起器件电学性能的衰退。
根据上述的描述,下面介绍一下,如图1所示,实施例一的具有微浮结构的半导体器件的制作过程:
实施例一的制作过程,
(1)绝缘衬底1的形成,如图4所示,采用热氧化工艺,在衬底(硅片)的上表面,生成厚度为500nm的SiO2薄膜层,采用低压化学气相淀积(LPCVD)工艺,在衬底和薄膜层上,淀积厚度为50nm的多晶硅薄膜,最后,采用常规光刻和刻蚀工艺,形成绝缘衬底1;
(2)底栅绝缘层的形成,如图5所示,采用LPCVD工艺,淀积厚度为10nm的SiO2,作为底栅绝缘层;
(3)微悬浮体7的形成,如图6及图7所示,图6为分别1个微悬浮体7,图7为分别多个(数量为5)微悬浮体7,采用LPCVD工艺,微悬浮体7为淀积厚度10nm的掺杂多晶硅,并通过光刻和刻蚀工艺形成孤立的多晶硅岛; 
(4)顶栅绝缘层的形成,如图8所示,—采用LPCVD工艺,淀积厚度为40nm的SiO(LTO),作为顶栅绝缘层并与底栅绝缘层共同组成栅绝缘层6,微悬浮体7位于顶栅绝缘层并与底栅绝缘层之间; 
(5)栅电极3的形成,如图9所示,溅射沉积厚度为300nm的金属钛,并用等离子体刻蚀形成栅电极3; 
(6)源区4、漏区5及钝化层8的形成,如图10所示,将绝缘衬底1的两端利用离子注入技术或等离子浴技术进行杂质掺杂,形成源区4和漏区5,采用LPCVD工艺,淀积厚度为500nm的SiO2作为半导体器件的钝化层8;
(7)接触孔9的形成,如图11所示,通过光刻和刻蚀工艺,在钝化层中开出接触孔9,并延伸到对应的源区4、漏区5上方;
(8)金属电极10的形成,如图12所示,溅射沉积500nm的金属铝(Al),通过光刻和刻蚀工艺,形成金属电极10,金属电极10插入接触孔9,与源区4、漏区5上表面贴合,最后在氮气氛围中400℃退火30min完成整个半导体器件的制备。
根据上述的描述,下面介绍一下,如图19所示,实施例二的具有微浮结构的半导体器件的制作过程:
实施例二的制作过程,
(1)栅电极3的形成,如图13所示,在绝缘衬底1(透明玻璃)上,采用溅射沉积工艺淀积厚度为300nm的金属钼薄膜,并利用光刻和刻蚀工艺形成栅电极3; 
(2)底栅绝缘层的形成,如图14所示,采用低压化学气相淀积(LPCVD)工艺,淀积厚度为10nm的SiO2层为底栅绝缘层; 
(3)微悬浮体7形成,如图15及图16所示,图15为分别1个微悬浮体7,图16为分别多个(数量为4)微悬浮体7,采用溅射沉积工艺淀积厚度为50nm的金属钼薄膜,并利用光刻和刻蚀工艺形成微悬浮体7; 
(4)顶栅绝缘层形成,如图17所示,采用低压化学气相淀积(LPCVD)工艺,淀积厚度为100nm的SiO2为顶栅绝缘层,与顶栅绝缘层一起作为栅绝缘层6; 
(5)绝缘衬底1的形成,如图18所示,采用溅射沉积工艺,淀积厚度为100nm的非晶IGZO薄膜,利用光刻刻蚀工艺,形成绝缘衬底1; 
(6)源、漏电极的形成,如图19所示,沉积300nm厚的金属钼,利用光刻和刻蚀工艺,形成源电极11和漏电极12,即完成整个半导体器件的制备。 
综述所述,本发明的具有微浮结构的半导体器件,在器件栅电极的栅绝缘层中增加悬浮的微悬浮体,改变器件结构,热载流子经过遂穿效应透过沟道和悬体之间的栅绝缘层并存储在悬体内,悬体成为带电体,能够减弱器件漏极的电场强度,进一步减少热载流子的产生,减弱器件漏极电场、减少热载流子的产生,具有良好的应用前景。
以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (9)

1.一种具有微浮结构的半导体器件,包括绝缘衬底、半导体沟道区、栅电极、源区和漏区,所述半导体沟道区设置在源区和漏区之间,所述栅电极和半导体沟道区之间为栅绝缘层,其特征在于:所述栅绝缘层中设有一个或一个以上孤立的微悬浮体。
2.根据权利要求1所述的一种具有微浮结构的半导体器件,其特征在于,所述栅电极为顶栅电极,所述顶栅电极和半导体沟道区之间为顶栅绝缘层,所述顶栅绝缘层中设有一个或一个以上孤立的微悬浮体,所述半导体沟道区设置于绝缘衬底上。
3.根据权利要求1所述的一种具有微浮结构的半导体器件,其特征在于,所述栅电极为底栅电极,所述底栅电极和半导体沟道区之间为底栅绝缘层,所述底栅绝缘层中设有一个或一个以上孤立的微悬浮体,所述底栅电极设置于绝缘衬底上。
4.根据权利要求1所述的一种具有微浮结构的半导体器件,其特征在于,所述栅电极为双栅电极,包括顶栅电极和底栅电极,所述顶栅电极和半导体沟道区之间为顶栅绝缘层,所述底栅电极和半导体沟道区之间为底栅绝缘层,所述顶栅绝缘层和底栅绝缘层任一栅绝缘层中设有一个或一个以上孤立的微悬浮体,所述底栅电极设置于绝缘衬底上。
5.根据权利要求1所述的一种具有微浮结构的半导体器件,其特征在于:所述半导体沟道区是单晶、非晶、多晶材料或者单晶、非晶、多晶材料组成的多层结构。
6.根据权利要求1所述的一种具有微浮结构的半导体器件,其特征在于:所述半导体沟道区为硅、锗、硅锗复合材料或者硅、锗、硅锗复合材料组成的多层结构。
7.根据权利要求1所述的一种具有微浮结构的半导体器件,其特征在于:所述半导体沟道区为ZnO、IGZO、IZO材料或ZnO、IGZO、IZO材料组成的多层结构。
8.根据权利要求1所述的一种具有微浮结构的半导体器件,其特征在于:所述栅绝缘层为二氧化硅、氮化硅、氧化铝、二氧化铪、高介电常数的绝缘体或其组合。
9.根据权利要求1所述的一种具有微浮结构的半导体器件,其特征在于:所述微悬浮体为半导体、金属、金属硅化物或半导体、金属、金属硅化物组成的多层结构。
CN201410073082.2A 2014-02-28 2014-02-28 一种具有微浮结构的半导体器件 Pending CN103824888A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410073082.2A CN103824888A (zh) 2014-02-28 2014-02-28 一种具有微浮结构的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410073082.2A CN103824888A (zh) 2014-02-28 2014-02-28 一种具有微浮结构的半导体器件

Publications (1)

Publication Number Publication Date
CN103824888A true CN103824888A (zh) 2014-05-28

Family

ID=50759848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410073082.2A Pending CN103824888A (zh) 2014-02-28 2014-02-28 一种具有微浮结构的半导体器件

Country Status (1)

Country Link
CN (1) CN103824888A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494230A (zh) * 2018-10-18 2019-03-19 福建华佳彩有限公司 基于igzo技术的多路分配器的电路结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200402849A (en) * 2002-07-23 2004-02-16 Asahi Glass Co Ltd Nonvolatile semiconductor memory device and manufacturing method
CN1902762A (zh) * 2004-01-06 2007-01-24 皇家飞利浦电子股份有限公司 在其隧穿层中具有量子点的晶体管
CN101061579A (zh) * 2004-11-30 2007-10-24 富士通株式会社 半导体存储器件及其制造方法
US20100105178A1 (en) * 2008-10-24 2010-04-29 Samsung Electronics Co., Ltd. Method of manufacturing a flash memeory device
CN102473682A (zh) * 2009-09-25 2012-05-23 株式会社东芝 非易失性半导体存储器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200402849A (en) * 2002-07-23 2004-02-16 Asahi Glass Co Ltd Nonvolatile semiconductor memory device and manufacturing method
CN1902762A (zh) * 2004-01-06 2007-01-24 皇家飞利浦电子股份有限公司 在其隧穿层中具有量子点的晶体管
CN101061579A (zh) * 2004-11-30 2007-10-24 富士通株式会社 半导体存储器件及其制造方法
US20100105178A1 (en) * 2008-10-24 2010-04-29 Samsung Electronics Co., Ltd. Method of manufacturing a flash memeory device
CN102473682A (zh) * 2009-09-25 2012-05-23 株式会社东芝 非易失性半导体存储器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494230A (zh) * 2018-10-18 2019-03-19 福建华佳彩有限公司 基于igzo技术的多路分配器的电路结构及其制作方法

Similar Documents

Publication Publication Date Title
US9825149B2 (en) Split gate power semiconductor field effect transistor
TW201427001A (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
CN102623495B (zh) 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法
CN102201450B (zh) 一种隧穿场效应晶体管及其制备方法
CN208767305U (zh) 屏蔽栅极场效应晶体管
CN104409487A (zh) 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法
CN204130542U (zh) 功率半导体器件
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
CN104425269B (zh) 鳍式场效应晶体管及其形成方法
CN106549041B (zh) 一种有效功率高的薄膜晶体管
CN102117833B (zh) 一种梳状栅复合源mos晶体管及其制作方法
CN104752517A (zh) 一种薄膜晶体管及其制备方法和应用
CN102117834B (zh) 一种带杂质分凝的复合源mos晶体管及其制备方法
CN103824888A (zh) 一种具有微浮结构的半导体器件
CN104409508A (zh) Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法
CN103545375B (zh) 近源栅近漏栅分立控制型无掺杂场效应晶体管
CN209434191U (zh) 沟槽型功率器件
CN107039282B (zh) 一种制备高性能半导体场效应晶体管器件的方法
US10068971B2 (en) Junctionless field-effect transistor having ultra-thin low-crystalline-silicon channel and fabrication method thereof
CN105514154B (zh) 改善有源区与终端连接区场强均匀性的igbt器件及制造方法
CN104485354A (zh) Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法
CN102723340B (zh) 一种SOI BJT双应变平面BiCMOS集成器件及制备方法
CN115101476B (zh) 一种提高电流能力的对称碳化硅mosfet的制造方法
CN208674123U (zh) 一种低压大电流功率vdmos
CN107731913A (zh) 分立双矩形栅控u形沟道源漏双隧穿晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140528