CN109494230A - 基于igzo技术的多路分配器的电路结构及其制作方法 - Google Patents

基于igzo技术的多路分配器的电路结构及其制作方法 Download PDF

Info

Publication number
CN109494230A
CN109494230A CN201811212303.4A CN201811212303A CN109494230A CN 109494230 A CN109494230 A CN 109494230A CN 201811212303 A CN201811212303 A CN 201811212303A CN 109494230 A CN109494230 A CN 109494230A
Authority
CN
China
Prior art keywords
layer
insulating layer
via hole
demultplexer
igzo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811212303.4A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN201811212303.4A priority Critical patent/CN109494230A/zh
Publication of CN109494230A publication Critical patent/CN109494230A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及IGZO技术领域，特别涉及一种基于IGZO技术的多路分配器的电路结构及其制作方法，包括多路分配器的玻璃层、第一金属层、第一绝缘层、半导体层、第二绝缘层、第二金属层、第三绝缘层、平坦层和第三金属层；通过结合现有技术中将第三金属层作为触控层的制程优势基础上，将第三金属层作为顶栅运用在多路分配器结构上，进而实现提高IGZO器件沟道电子迁移率，达到提升电流和缩小多路分配器宽度设计需求大小，在节约光罩减少成本的同时又满足全面屏窄边框的需求。

Description

基于IGZO技术的多路分配器的电路结构及其制作方法
技术领域
本发明涉及IGZO技术领域，特别涉及一种基于IGZO技术的多路分配器的电路结构及其制作方法。
背景技术
随着显示器技术的发展进步，人们对显示器的品质和外观设计提出更高的要求，目前低成本、全面屏和窄边框技术已变成显示器面板行业趋势。
IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，可以大大提高薄膜场效应晶体管(TFT)对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率，可实现超高分辨率的薄膜场效应晶体管液晶显示器(TFT-LCD)。同时，IGZO在成本方面较低温多晶硅(LTPS)更有竞争力。
多路分配器(DEMUX)应用于IGZO制程上会影响显示区充电率，目前工艺设计在DEMUX器件加长沟道宽度，加大电流提升充电率；但是，增加DEMUX区域的宽度无法满足全面屏和窄边框的设计。
发明内容
本发明所要解决的技术问题是：提供一种基于IGZO技术的多路分配器的电路结构及其制作方法，以提升多路分配器区域电流和对显示区充电率，改善IGZO器件较LTPS电子迁移率低的问题。
为了解决上述技术问题，本发明采用的第一种技术方案为：
一种基于IGZO技术的多路分配器的电路结构，包括多路分配器的玻璃层、第一金属层、第一绝缘层、半导体层、第二绝缘层、第二金属层、第三绝缘层和平坦层；所述第一金属层、第一绝缘层、半导体层和第二绝缘层依次设置在玻璃层表面，所述第二绝缘层上设有至少两个的第一过孔，所述第二金属层填充于所述第一过孔中且与半导体层接触，所述第三绝缘层一侧面与第二金属层表面和第二绝缘层表面接触，所述第三绝缘层另一侧面与平坦层接触，还包括第三金属层，所述平坦层上设有至少一个的第二过孔，所述第三金属层分别与所述第三绝缘层另一侧面、第二过孔的孔壁表面和平坦层表面接触。
本发明采用的第二种技术方案为：
一种基于IGZO技术的多路分配器的电路结构的制作方法，包括以下步骤：
S1、提供一多路分配器的玻璃层，且在所述玻璃层上覆盖一第一金属层；
S2、形成一第一绝缘层，且覆盖于第一金属层表面；
S3、形成一半导体层，且覆盖于第一绝缘层表面；
S4、形成一第二绝缘层，且覆盖于半导体层表面；
S5、于所述第二绝缘层中形成至少两个的第一过孔，在第一过孔中形成第二金属层，且第二金属层与半导体层接触；
S6、形成一第三绝缘层，所述第三绝缘层覆盖于第二金属层表面和第二绝缘层表面；
S7、于所述第三绝缘层表面形成一平坦层，于所述平坦层上形成至少一个的第二过孔；
S8、形成一第三金属层，所述第三金属层分别与所述第三绝缘层另一侧面、第二过孔的孔壁表面和平坦层表面接触。
本发明的有益效果在于：结合现有技术中将第三金属层作为触控层的制程优势基础上，将第三金属层作为顶栅运用在多路分配器结构上，进而实现提高IGZO器件沟道电子迁移率，达到提升电流和缩小多路分配器宽度设计需求大小，在节约光罩减少成本的同时又满足全面屏窄边框的需求。
附图说明
图1为根据本发明的一种基于IGZO技术的多路分配器的电路结构的制作方法步骤S1的示意图；
图2为根据本发明的一种基于IGZO技术的多路分配器的电路结构的制作方法步骤S2的示意图；
图3为根据本发明的一种基于IGZO技术的多路分配器的电路结构的制作方法步骤S3的示意图；
图4为根据本发明的一种基于IGZO技术的多路分配器的电路结构的制作方法步骤S4的示意图；
图5为根据本发明的一种基于IGZO技术的多路分配器的电路结构的制作方法步骤S5的示意图；
图6为根据本发明的一种基于IGZO技术的多路分配器的电路结构的制作方法步骤S6的示意图；
图7为根据本发明的一种基于IGZO技术的多路分配器的电路结构的制作方法步骤S7的示意图；
图8为根据本发明的一种基于IGZO技术的多路分配器的电路结构的制作方法步骤S8的示意图；
图9为根据本发明的一种基于IGZO技术的多路分配器的电路结构的制作方法的步骤流程图；
标号说明：
1、玻璃层；2、第一金属层；3、第一绝缘层；4、半导体层；5、第二绝缘层；6、第二金属层；7、第三绝缘层；8、平坦层；9、第三金属层。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
本发明最关键的构思在于：通过设置双栅极结构，将第三金属层作为顶栅运用在多路分配器结构上，进而实现提高电子迁移率。
请参照图1以及图2，本发明提供的一种技术方案：
一种基于IGZO技术的多路分配器的电路结构，包括多路分配器的玻璃层、第一金属层、第一绝缘层、半导体层、第二绝缘层、第二金属层、第三绝缘层和平坦层；所述第一金属层、第一绝缘层、半导体层和第二绝缘层依次设置在玻璃层表面，所述第二绝缘层上设有至少两个的第一过孔，所述第二金属层填充于所述第一过孔中且与半导体层接触，所述第三绝缘层一侧面与第二金属层表面和第二绝缘层表面接触，所述第三绝缘层另一侧面与平坦层接触，还包括第三金属层，所述平坦层上设有至少一个的第二过孔，所述第三金属层分别与所述第三绝缘层另一侧面、第二过孔的孔壁表面和平坦层表面接触。
从上述描述可知，本发明的有益效果在于：结合现有技术中将第三金属层作为触控层的制程优势基础上，将第三金属层作为顶栅运用在多路分配器结构上，进而实现提高IGZO器件沟道电子迁移率，达到提升电流和缩小多路分配器宽度设计需求大小，在节约光罩减少成本的同时又满足全面屏窄边框的需求。
进一步的，所述第一过孔和第二过孔的个数比为2:1。
由上述描述可知，由于所述第一过孔是用于放置第二金属层形成源极和漏极，第二过孔是用于放置第三金属层形成顶栅，因此将第一过孔和第二过孔的个数比设置为2:1，以便形成双栅极结构的场效应晶体管器件，从而提高电子迁移率。
进一步的，所述半导体层的氧化物介质为IGZO。
由上述描述可知，IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率高，可以大大提高场效应晶体管对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率。
进一步的，在电路结构的竖直方向上，所述第一过孔对应半导体层位置设置。
由上述描述可知，所述第一过孔对应半导体层位置设置，半导体相对于第二绝缘层起蚀刻阻挡层的作用，因此在形成第一过孔的时候避免了过孔的过蚀刻问题。
进一步的，在电路结构的水平方向上，所述第二过孔位于两个第一过孔之间。
由上述描述可知，所述第一过孔用于放置第二金属层形成源极和漏极，第二过孔用于放置第三金属层形成顶栅，因此，将第二过孔设置在第一过孔之间有利于控制电流。
本发明提供的另一种技术方案：
一种基于IGZO技术的多路分配器的电路结构的制作方法，包括以下步骤：
S1、提供一多路分配器的玻璃层，且在所述玻璃层上覆盖一第一金属层；
S2、形成一第一绝缘层，且覆盖于第一金属层表面；
S3、形成一半导体层，且覆盖于第一绝缘层表面；
S4、形成一第二绝缘层，且覆盖于半导体层表面；
S5、于所述第二绝缘层中形成至少两个的第一过孔，在第一过孔中形成第二金属层，且第二金属层与半导体层接触；
S6、形成一第三绝缘层，所述第三绝缘层覆盖于第二金属层表面和第二绝缘层表面；
S7、于所述第三绝缘层表面形成一平坦层，于所述平坦层上形成至少一个的第二过孔；
S8、形成一第三金属层，所述第三金属层分别与所述第三绝缘层另一侧面、第二过孔的孔壁表面和平坦层表面接触。
从上述描述可知，本发明的有益效果在于：结合现有技术中将第三金属层作为触控层的制程优势基础上，将第三金属层作为顶栅运用在多路分配器结构上，进而实现提高IGZO器件沟道电子迁移率，达到提升电流和缩小多路分配器宽度设计需求大小，在节约光罩减少成本的同时又满足全面屏窄边框的需求。
进一步的，所述第一过孔和第二过孔的个数比为2:1。
由上述描述可知，由于所述第一过孔是用于放置第二金属层形成源极和漏极，第二过孔是用于放置第三金属层形成顶栅，因此将第一过孔和第二过孔的个数比设置为2:1，以便形成双栅极结构的场效应晶体管器件，从而提高电子迁移率。
进一步的，所述半导体层的氧化物介质为IGZO。
由上述描述可知，IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率高，可以大大提高场效应晶体管对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率。
进一步的，在电路结构的竖直方向上，所述第一过孔对应半导体层位置设置。
由上述描述可知，所述第一过孔对应半导体层位置设置，半导体相对于第二绝缘层起蚀刻阻挡层的作用，因此在形成第一过孔的时候避免了过孔的过蚀刻问题。
进一步的，在电路结构的水平方向上，所述第二过孔位于两个第一过孔之间。
由上述描述可知，所述第一过孔用于放置第二金属层形成源极和漏极，第二过孔用于放置第三金属层形成顶栅，因此，将第二过孔设置在第一过孔之间有利于控制电流。
请参照图8，本发明的实施例一为：
一种基于IGZO技术的多路分配器的电路结构，包括多路分配器的玻璃层1、第一金属层2、第一绝缘层3、半导体层4、第二绝缘层5、第二金属层6、第三绝缘层7和平坦层8；
所述第一金属层2、第一绝缘层3、半导体层4和第二绝缘层5依次设置在玻璃层1表面，所述半导体层4的氧化物介质为IGZO，所述第二绝缘层5上设有至少两个的第一过孔，所述第二金属层6填充于所述第一过孔中且与半导体层4接触，在电路结构的竖直方向上，所述第一过孔对应半导体层4位置设置，所述第三绝缘层7一侧面与第二金属层6表面和第二绝缘层5表面接触，所述第三绝缘层7另一侧面与平坦层8接触，其特征在于，还包括第三金属层9，所述平坦层8上设有至少一个的第二过孔，所述第三金属层9分别与所述第三绝缘层7另一侧面、第二过孔的孔壁表面和平坦层8表面接触。
所述第一过孔和第二过孔的个数比为2:1，在本实施例中，第一过孔的个数为两个，第二过孔的个数为一个。在电路结构的水平方向上，所述第二过孔位于两个第一过孔之间。具体为所述第二过孔位于两个第一过孔之间的中间位置，也就是说，两个第一过孔以第二过孔为对称轴分布在第二过孔两侧。
请参照图1至图9，本发明的实施例二为：
一种基于IGZO技术的多路分配器的电路结构的制作方法，包括以下步骤：
S1、提供一多路分配器的玻璃层1，且在所述玻璃层1上覆盖一第一金属层；
S2、形成一第一绝缘层2，且覆盖于第一金属层3表面；
S3、形成一半导体层4，且覆盖于第一绝缘层2表面；
S4、形成一第二绝缘层5，且覆盖于半导体层4表面；
S5、于所述第二绝缘层5中形成至少两个的第一过孔，在第一过孔中形成第二金属层6，且第二金属层5与半导体层4接触；
S6、形成一第三绝缘层7，所述第三绝缘层7覆盖于第二金属层6表面和第二绝缘层5表面；
S7、于所述第三绝缘层7表面形成一平坦层8，于所述平坦层8上形成至少一个的第二过孔；
S8、形成一第三金属层9，所述第三金属层9分别与所述第三绝缘层7另一侧面、第二过孔的孔壁表面和平坦层8表面接触。
步骤S7和S8具体包括：
通过成膜工艺在第三绝缘层7上镀一层平坦层8，接着在平坦层8上镀一层光阻，通过光阻感光的化学反应将电极图案转印至平坦层8，再利用蚀刻设备将不需要的光阻蚀刻掉，最后形成第二过孔；同样，在第二过孔上涂布一层光阻，经过曝光、显影和蚀刻工艺将不需要的光阻蚀刻，接着在蚀刻好的过孔中镀上第三金属层9，最后通过剥膜工艺将其余光阻去除。
综上所述，本发明提供的一种基于IGZO技术的多路分配器的电路结构及其制作方法，结合现有技术中将第三金属层作为触控层的制程优势基础上，将第三金属层作为顶栅运用在多路分配器结构上，进而实现提高IGZO器件沟道电子迁移率，达到提升电流和缩小多路分配器宽度设计需求大小，在节约光罩减少成本的同时又满足全面屏窄边框的需求。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种基于IGZO技术的多路分配器的电路结构，包括多路分配器的玻璃层、第一金属层、第一绝缘层、半导体层、第二绝缘层、第二金属层、第三绝缘层和平坦层；所述第一金属层、第一绝缘层、半导体层和第二绝缘层依次设置在玻璃层表面，所述第二绝缘层上设有至少两个的第一过孔，所述第二金属层填充于所述第一过孔中且与半导体层接触，所述第三绝缘层一侧面与第二金属层表面和第二绝缘层表面接触，所述第三绝缘层另一侧面与平坦层接触，其特征在于，还包括第三金属层，所述平坦层上设有至少一个的第二过孔，所述第三金属层分别与所述第三绝缘层另一侧面、第二过孔的孔壁表面和平坦层表面接触。
2.根据权利要求1所述的基于IGZO技术的多路分配器的电路结构，其特征在于，所述第一过孔和第二过孔的个数比为2:1。
3.根据权利要求1所述的基于IGZO技术的多路分配器的电路结构，其特征在于，所述半导体层的氧化物介质为IGZO。
4.根据权利要求1所述的基于IGZO技术的多路分配器的电路结构，其特征在于，在电路结构的竖直方向上，所述第一过孔对应半导体层位置设置。
5.根据权利要求1所述的基于IGZO技术的多路分配器的电路结构，其特征在于，在电路结构的水平方向上，所述第二过孔位于两个第一过孔之间。
6.一种权利要求1所述的基于IGZO技术的多路分配器的电路结构的制作方法，其特征在于，包括以下步骤：
S1、提供一多路分配器的玻璃层，且在所述玻璃层上覆盖一第一金属层；
S2、形成一第一绝缘层，且覆盖于第一金属层表面；
S3、形成一半导体层，且覆盖于第一绝缘层表面；
S4、形成一第二绝缘层，且覆盖于半导体层表面；
S5、于所述第二绝缘层中形成至少两个的第一过孔，在第一过孔中形成第二金属层，且第二金属层与半导体层接触；
S6、形成一第三绝缘层，所述第三绝缘层覆盖于第二金属层表面和第二绝缘层表面；
S7、于所述第三绝缘层表面形成一平坦层，于所述平坦层上形成至少一个的第二过孔；
S8、形成一第三金属层，所述第三金属层分别与所述第三绝缘层另一侧面、第二过孔的孔壁表面和平坦层表面接触。
7.根据权利要求6所述的基于IGZO技术的多路分配器的电路结构的制作方法，其特征在于，所述第一过孔和第二过孔的个数比为2:1。
8.根据权利要求6所述的基于IGZO技术的多路分配器的电路结构的制作方法，其特征在于，所述半导体层的氧化物介质为IGZO。
9.根据权利要求6所述的基于IGZO技术的多路分配器的电路结构的制作方法，其特征在于，在电路结构的竖直方向上，所述第一过孔对应半导体层位置设置。
10.根据权利要求6所述的基于IGZO技术的多路分配器的电路结构的制作方法，其特征在于，在电路结构的水平方向上，所述第二过孔位于两个第一过孔之间。
CN201811212303.4A 2018-10-18 2018-10-18 基于igzo技术的多路分配器的电路结构及其制作方法 Pending CN109494230A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811212303.4A CN109494230A (zh) 2018-10-18 2018-10-18 基于igzo技术的多路分配器的电路结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811212303.4A CN109494230A (zh) 2018-10-18 2018-10-18 基于igzo技术的多路分配器的电路结构及其制作方法

Publications (1)

Publication Number Publication Date
CN109494230A true CN109494230A (zh) 2019-03-19

Family

ID=65691373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811212303.4A Pending CN109494230A (zh) 2018-10-18 2018-10-18 基于igzo技术的多路分配器的电路结构及其制作方法

Country Status (1)

Country Link
CN (1) CN109494230A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置
CN103296090A (zh) * 2012-12-28 2013-09-11 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN103824888A (zh) * 2014-02-28 2014-05-28 苏州大学 一种具有微浮结构的半导体器件
CN104900654A (zh) * 2015-04-14 2015-09-09 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN105116588A (zh) * 2015-09-23 2015-12-02 深圳市华星光电技术有限公司 触控面板及液晶显示器
CN105226052A (zh) * 2014-06-23 2016-01-06 群创光电股份有限公司 显示设备
CN105867686A (zh) * 2016-03-28 2016-08-17 南京中电熊猫液晶显示科技有限公司 一种In-Cell触控显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置
CN103296090A (zh) * 2012-12-28 2013-09-11 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN103824888A (zh) * 2014-02-28 2014-05-28 苏州大学 一种具有微浮结构的半导体器件
CN105226052A (zh) * 2014-06-23 2016-01-06 群创光电股份有限公司 显示设备
CN104900654A (zh) * 2015-04-14 2015-09-09 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN105116588A (zh) * 2015-09-23 2015-12-02 深圳市华星光电技术有限公司 触控面板及液晶显示器
CN105867686A (zh) * 2016-03-28 2016-08-17 南京中电熊猫液晶显示科技有限公司 一种In-Cell触控显示面板

Similar Documents

Publication Publication Date Title
US9741752B1 (en) Method for manufacturing TFT substrate
CN103314431A (zh) 制造氧化物薄膜晶体管阵列的方法和结合其的装置
CN103295962A (zh) 阵列基板及其制作方法，显示装置
CN107331669A (zh) Tft驱动背板的制作方法
US11355519B2 (en) Array substrate, manufacturing method thereof, and display device
US20210126022A1 (en) Array substrate and method for manufacturing same
CN105789120B (zh) Tft基板的制作方法及tft基板
CN107978607B (zh) 背沟道蚀刻型氧化物半导体tft基板的制作方法
CN104538454B (zh) 低温多晶硅薄膜晶体管及其制造方法
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
GB2530223B (en) Method for manufacturing thin-film transistor array substrate
CN105514120A (zh) 一种双栅tft阵列基板及其制造方法和显示装置
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
WO2016026177A1 (zh) Tft基板的制作方法及其结构
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN106252364A (zh) 一种goa阵列基板的制作方法及goa阵列基板
US10629746B2 (en) Array substrate and manufacturing method thereof
CN109860307A (zh) 一种晶体管及其制备方法、显示基板和显示装置
CN109494256A (zh) 一种双栅极tft器件结构及其制备方法
CN108598096B (zh) Tft阵列基板及其制作方法
CN109494230A (zh) 基于igzo技术的多路分配器的电路结构及其制作方法
WO2020133747A1 (zh) 一种tft阵列基板
WO2020019606A1 (zh) Tft阵列基板及其制作方法
CN109509757B (zh) 液晶显示器Demux结构、制作方法及液晶显示器
CN208738249U (zh) 显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190319