JP2004047600A - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2004047600A
JP2004047600A JP2002200930A JP2002200930A JP2004047600A JP 2004047600 A JP2004047600 A JP 2004047600A JP 2002200930 A JP2002200930 A JP 2002200930A JP 2002200930 A JP2002200930 A JP 2002200930A JP 2004047600 A JP2004047600 A JP 2004047600A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
substrate
terminals
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002200930A
Other languages
English (en)
Other versions
JP4002143B2 (ja
JP2004047600A5 (ja
Inventor
Kazunari Michii
道井　一成
Naoyuki Shinonaga
篠永　直之
Shinji Senba
仙波　伸二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002200930A priority Critical patent/JP4002143B2/ja
Priority to US10/336,801 priority patent/US7166490B2/en
Priority to TW092104639A priority patent/TW588443B/zh
Priority to DE10310536A priority patent/DE10310536B4/de
Priority to KR10-2003-0015643A priority patent/KR100536114B1/ko
Priority to CNB031199593A priority patent/CN100378966C/zh
Publication of JP2004047600A publication Critical patent/JP2004047600A/ja
Publication of JP2004047600A5 publication Critical patent/JP2004047600A5/ja
Priority to US11/473,081 priority patent/US7348191B2/en
Application granted granted Critical
Publication of JP4002143B2 publication Critical patent/JP4002143B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体装置における端子位置を共通化して、半導体装置の電気的試験に用いられる治工具のコストを低減する。
【解決手段】半導体装置用基板１の表面に複数の半導体チップ４を搭載する。複数の半導体チップ４を一括して樹脂封止して、樹脂封止部２を形成する。隣り合う半導体チップ４の最も近接する半田ボール３の間隔Ａが、半導体チップ４における半田ボール３の間隔Ｂのｎ倍（ｎは１以上の整数）となるように、基板１の裏面に複数の半田ボール３を形成する。複数の半導体チップ４の電気的試験を行った後、樹脂封止部２および基板１を切断して半導体チップ４を個片化する。
【選択図】　　　　図５

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、パッケージの小型化に伴い、基板裏面の全面に外部電極を格子状に配置したＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）タイプやＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）タイプの半導体装置が普及してきている。
【０００３】
以下、図９〜図１７を参照して、従来の半導体装置、及び半導体装置の製造方法について説明する。
図９は従来の半導体装置の表面を示す図であり、図１０は図９に示した半導体装置の断面図であり、図１１は図９に示した半導体装置の裏面を示す図である。また、図１２は図９に示した樹脂封止部を透視した状態を示す図であり、図１３は図１２のｂ−ｂ断面図である。また、図１４は樹脂封止部の切断部分を示す図であり、図１５は半導体装置の裏面の切断部分を示す拡大図であり、図１６は切断された半導体装置の断面図であり、図１７は図１６に示した半田ボールの近傍を示す断面図である。
【０００４】
図９〜図１７において、参照符号１は半導体装置用基板、２は樹脂封止部、３は半田ボール、４は半導体チップ、５はワイヤ、６は切断部分、８はパッケージ、９はランドを示している。
【０００５】
先ず、従来の半導体装置について説明する。
図９及び図１０に示すように、基板１の表面に、複数の樹脂封止部２が形成されている。また、図１１に示すように、基板１の裏面に、各樹脂封止部２に対応して複数の半田ボール３が形成されている。詳細には、この半田ボール３は、図１７に示すように、ランド９を介して基板１裏面に形成されている。
【０００６】
また、図１２及び図１３に示すように、樹脂封止部２内には、ワイヤ５によって基板１と電気的に接続された複数の半導体チップ４が設けられている。
また、図１４〜図１６に示すように、隣り合う半導体チップ４（又はパッケージ８）の間の樹脂封止部２に、切断部分６がそれぞれ１つずつ設けられている。
【０００７】
また、図１５および図１６に示すように、半導体チップ４（又はパッケージ８）において、外部電極用の端子としての複数の半田ボール３が、例えば０．８ｍｍの等しいピッチＢで設けられている。また、隣り合うパッケージ８の最も近接する半田ボール３の間隔Ｃ（パッケージ間ピッチ）は、所望のパッケージサイズ＋切断部分６の幅である。例えば、パッケージサイズが８ｍｍ×８ｍｍで、切断部分６の幅が０．３５ｍｍである場合、パッケージ間ピッチＣは８．３５ｍｍである。
【０００８】
次に、半導体装置の製造方法について説明する。
先ず、基板１の表面に複数の半導体チップ４を搭載し、基板１と半導体チップ４とをワイヤ５を用いて電気的に接続する。
次に、複数の半導体チップ４を一括して樹脂封止して、樹脂封止部２を形成する。
そして、基板１の裏面に半田ボール搭載用ランド９を形成し、このランド９上に半田ボール３を形成する。なお、この半田ボール３の形成は、ＬＧＡの場合には不要である。
【０００９】
次に、一括してモールドされた樹脂封止部２の切断部分６をダイサーにより切断して、複数のパッケージ（半導体装置）８に個片化する。
そして、各パッケージ８の電気的試験を行う。
【００１０】
【発明が解決しようとする課題】
上述したように、個別に電気的試験を行う場合、パッケージサイズが異なる毎に、例えば、テストコンタクトピンのような試験用の治工具を準備する必要があった。このため、治工具のコストが高くなってしまう問題があった。
また、試験用の治工具を交換する時間は電気的試験を行うことができず、電気的試験を効率良く行うことができない問題、いわゆるパッケージ切替ロスが発生するという問題があった。
また、パッケージサイズがＣＳＰ（Ｃｈｉｐ　Ｓｃａｌｅ　Ｐａｃｋａｇｅ）と言われるまで小型化されると、パッケージが小さく又は軽くなりすぎてしまい、テスト時や搬送時にパッケージが脱落してしまうという問題があった。
【００１１】
上記問題を解決するには、半導体チップ４（又はパッケージ８）を個片化する前の状態、すなわち複数の半導体チップ４が基板１上に一括して樹脂封止されている状態で、且つ、複数個の半導体チップ４を同時に試験する方法が有効である。
【００１２】
しかしながら、パッケージサイズはＪＥＩＴＡ（Ｊａｐａｎ　Ｅｌｅｃｔｒｏｎｉｃｓ　ａｎｄ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｔｅｃｈｎｏｌｏｇｙ　ｉｎｄｕｓｔｒｉｅｓ　Ａｓｓｏｃｉａｔｉｏｎ）等の標準化機関で定められているが、隣り合うパッケージ８の最も近接する半田ボール３の間隔（パッケージ間ピッチ）Ｃが、必ずしもパッケージ８における半田ボール３の間隔（ボールピッチ）Ｂの整数倍とはならない。よって、パッケージサイズが同じ場合でも、上記間隔Ｂや間隔Ｃが異なるたびに、テスト治工具を準備しなければならず、治工具のコストを削減することができないという問題があった。
また、パッケージサイズが異なる場合も、テスト治工具をそれぞれ準備する必要があり、治工具のコストを削減できないという問題があった。
従って、基板１裏面の端子（例えば、半田ボール）３の位置を共通化できないため、パッケージ８間の半田ボール３の間隔Ｃやパッケージサイズが異なるたびに、テスト治具を準備しなければならないという問題があった。このため、テスト治工具のコストを削減することができないという問題があった。
また、テスト治工具の交換を行わなければならないため、いわゆるパッケージ切替ロスを低減することができないという問題があった。
【００１３】
本発明は、上記従来の課題を解決するためになされたもので、半導体装置における端子位置を共通化して、半導体装置の電気的試験に用いられる治工具のコストを低減することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１の発明に係る半導体装置は、基板の表面に搭載された複数の半導体チップと、
前記複数の半導体チップを一括して封止する封止樹脂と、
前記基板の裏面に形成された複数の端子であって、隣り合う前記半導体チップの最も近接する該端子の間隔が、前記半導体チップにおける該端子の間隔の整数倍である端子と、
を備えたことを特徴とするものである。
【００１５】
請求項２の発明に係る半導体装置は、請求項１に記載の半導体装置において、隣り合う前記半導体チップの間の前記樹脂に、２つの切断部分をそれぞれ設けたことを特徴とするものである。
【００１６】
請求項３の発明に係る半導体装置は、請求項１又は２に記載の半導体装置において、
前記端子は、前記半導体チップと電気的に接続されたランドを含むことを特徴とするものである。
【００１７】
請求項４の発明に係る半導体装置は、請求項３に記載の半導体装置において、前記端子は、前記ランド上に形成された半田ボールを更に含むことを特徴とするものである。
【００１８】
請求項５の発明に係る半導体装置の製造方法は、基板の表面に複数の半導体チップを搭載する工程と、
前記複数の半導体チップを一括して封止樹脂で封止する工程と、
前記基板の裏面に複数の端子を形成する工程であって、隣り合う半導体チップの最も近接する端子の間隔が、半導体チップにおける端子の間隔の整数倍となるように端子を形成する工程と、
前記複数の半導体チップの電気的試験を行う工程と、
前記樹脂および前記基板を切断して、前記半導体チップを個片化する工程と、
を含むことを特徴とするものである。
【００１９】
請求項６の発明に係る半導体装置の製造方法は、請求項５に記載の製造方法において、
前記電気的試験は、前記半導体チップにおける端子の間隔と同じ間隔でグリッド状に配置したテストコンタクトピンを用いて行うことを特徴とするものである。
【００２０】
請求項７の発明に係る半導体装置の製造方法は、請求項５又は６に記載の製造方法において、
前記半導体チップを個片化する工程は、隣り合う半導体チップの間を２回切断することを特徴とするものである。
【００２１】
請求項８の発明に係る半導体装置の製造方法は、請求項５から７の何れかに記載の製造方法において、
前記複数の端子を形成する工程は、前記半導体チップと電気的に接続された複数のランドを形成する工程を含むことを特徴とするものである。
【００２２】
請求項９の発明に係る半導体装置の製造方法は、請求項８に記載の製造方法において、
前記複数の端子を形成する工程は、前記ランド上に半田ボールを形成する工程を更に含むことを特徴とするものである。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００２４】
実施の形態１．
図１〜図８を参照して、本発明の実施の形態１による半導体装置用基板、及び半導体装置の製造方法について説明する。なお、本実施の形態１においては、半導体装置用基板としてＢＧＡ基板を用いた例について説明する。
図１は本発明の実施の形態１による半導体装置の表面を示す図であり、図２は図１に示した半導体装置の断面図であり、図３は図１に示した半導体装置の裏面を示す図である。また、図４は図１に示した樹脂封止部を透視した状態を示す図であり、図５は図４のａ−ａ断面図である。また、図６は樹脂封止部の切断部分を示す図であり、図７は半導体装置の裏面の切断部分を示す拡大図であり、図８は切断された半導体装置の断面図である。
【００２５】
図１〜図８において、参照符号１は半導体装置用基板（以下「基板」という。）、２は樹脂封止部、３は半田ボール（端子）、４は半導体チップ、５はワイヤ、６は切断部分、７は切り残し部分、８はパッケージ（半導体装置）、１１はテストコンタクトピンを示している。
【００２６】
先ず、本実施の形態１による半導体装置について説明する。
図１及び図２に示すように、基板１の表面に、複数の樹脂封止部２が形成されている。また、図４及び図５に示すように、樹脂封止部２内には、ワイヤ５によって基板１と電気的に接続された複数の半導体チップ４が設けられている。
【００２７】
また、図３及び図５に示すように、基板１の裏面に、樹脂封止部２内の半導体チップ４に対応して、外部電極用の端子としての複数の半田ボール３が形成されている。ここで、隣り合う半導体チップ４（又はパッケージ８）の最も近接する半田ボール３の間隔Ａが、半導体チップ４（又はパッケージ８）における半田ボール３の間隔Ｂのｎ倍（ｎは１以上の整数）となるように、半田ボール３が配置されている。例えば、パッケージサイズが０．８ｍｍ×０．８ｍｍの場合、間隔Ａが９．６ｍｍ（＝０．８ｍｍ×１２）であり、間隔Ｂが０．８ｍｍである。なお、半田ボール３は、半導体チップ４と電気的に接続されたランド（９）を介して形成されている（図１７参照）。また、ｎの値は、通常、２〜２０の範囲で設定される。言い換えれば、間隔Ａは、間隔Ｂの２〜２０倍に設定される。
また、図５に示すように、半田ボール３の間隔Ｂと同じ間隔（例えば、０．８ｍｍ）でテストコンタクトピン１１がグリッド状に配置されている。このテストコンタクトピン１１を用いて半導体装置の電気的試験が行われる（後述）。
【００２８】
また、図６〜図８に示すように、樹脂封止部２および基板１において隣り合う半導体チップ４の間に、ダイサーによって切断される２つの切断部分６がそれぞれ設けられている。この２つの切断部分６の間、すなわち半導体チップ４（又はパッケージ８）の間の部分が、切り残し部７となる。この切り残し部７は、所望のパッケージサイズに応じて、その大きさが変わる部分である。すなわち、この切り残し部７の大きさを変えることにより、所望のパッケージサイズが得られる。例えば、上記パッケージサイズの場合、切断部分６の幅が０．３５ｍｍであり、切り残し部７の幅が０．９ｍｍである。
【００２９】
次に、半導体装置の製造方法について説明する。
先ず、図４及び図５に示すように、基板１の表面に複数の半導体チップ４を搭載し、基板１と半導体チップ４とをワイヤ５を用いて電気的に接続する。
次に、複数の半導体チップ４を一括して樹脂封止して、樹脂封止部２を形成する。
【００３０】
次に、基板１の裏面に、半導体チップと電気的に接続された複数の半田ボール搭載用ランド（図１７参照）を形成する。そして、ランド上に半田ボール３を形成する。ここで、外部電極用の端子として機能するランド及び半田ボール３は、隣り合う半導体チップ４の最も近接する端子の間隔Ａが、半導体チップ４における端子の間隔Ｂのｎ倍（ｎは１以上の整数）となるように形成する。例えば、パッケージサイズが８ｍｍ×８ｍｍの場合、間隔Ａが９．６ｍｍ（０．８ｍｍ×１２）で、間隔Ｂが０．８ｍｍとなるように、ランドおよび半田ボール３を形成する。
【００３１】
次に、基板１上に複数の半導体チップ４が搭載された状態で、且つ複数の半導体チップ４の電気的試験を同時に行う。ここで、電気的試験は、図５に示すように、半田ボール３の間隔Ｂと同じ間隔（例えば０．８ｍｍ）でグリッド状に配置されたテストコンタクトピン１１を用いて行う。
【００３２】
そして、電気的試験を終了した後、ダイサーによって、樹脂封止部２および基板１に設けられた切断部分６を切断する。ここで、所望のパッケージサイズを得るため、隣り合う半導体チップ４（又はパッケージ８）間に、例えば０．９ｍｍ幅の切り残し部７が残るように、それぞれ２回切断する。これにより、パッケージ８が個片化される。
【００３３】
以上説明したように、本実施の形態１では、隣り合う半導体チップ４の最も近接する端子（ランド９、半田ボール３）の間隔Ａが、半導体チップ４における端子の間隔Ｂのｎ倍（ｎは１以上の整数）となるように、端子の位置を共通化した。このため、半導体チップ４における端子の間隔Ｂと同じ間隔でグリット状に配置したテストコンタクトピン１１を１種類準備すれば、樹脂封止部２内のパッケージサイズが変わった場合でも、同じテストコンタクトピン１１で電気的試験を行うことができる。よって、テスト治工具のコストを大幅に削減することができる。
さらに、テスト治工具の交換に要する時間、すなわちパッケージ切替ロスもなくなり、効率的に電気的試験を行うことができる。
【００３４】
また、基板状態で複数のパッケージ８（又は半導体チップ４）を同時にテストできるため、電気的試験の生産性が大幅に向上する。さらに、パッケージが小型化した場合でも、電気的試験時や搬送時におけるパッケージの脱落を防止することができる。
【００３５】
また、本実施の形態１では、パッケージ８を個片化する際に、切り残し部７を残して、樹脂封止部２および基板１を２回切断することとした。このため、上述のように、端子位置の共通化を図っても、所望のパッケージサイズの半導体装置が得られる。
【００３６】
なお、本実施の形態１では、半導体装置用基板としてＢＧＡ基板を用いた場合、すなわちＢＧＡタイプのパッケージについて説明したが、これに限られず、ＬＧＡタイプのパッケージについても適用することができる。この場合、端子としての半田ボール３を形成しなければよい。
【００３７】
【発明の効果】
本発明によれば、半導体装置における端子位置を共通化することによって、半導体装置の電気的試験に用いられる治工具のコストを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置の表面を示す図である。
【図２】図１に示した半導体装置用基板の断面図である。
【図３】図１に示した半導体装置の裏面を示す図である。
【図４】図１に示した樹脂封止部を透視した状態を示す図である。
【図５】図４のａ−ａ断面図である。
【図６】樹脂封止部の切断部分を示す図である。
【図７】半導体装置の裏面の切断部分を示す拡大図である。
【図８】切断された半導体装置の断面図である。
【図９】従来の半導体装置の表面を示す図である。
【図１０】図９に示した半導体装置の断面図である。
【図１１】図９に示した半導体装置の裏面を示す図である。
【図１２】図９に示した樹脂封止部を透視した状態を示す図である。
【図１３】図１２のｂ−ｂ断面図である。
【図１４】樹脂封止部の切断部分を示す図である。
【図１５】半導体装置の裏面の切断部分を示す拡大図である。
【図１６】切断された半導体装置の断面図である。
【図１７】図１６に示した半田ボールの近傍を示す断面図である。
【符号の説明】
１　半導体装置用基板、　２　樹脂封止部、　３　半田ボール、　４　半導体チップ、　５　ワイヤ、　６　切断部分、　７　切り残し部分、　８　パッケージ（半導体装置）、　９　ランド、　１１　テストコンタクトピン。

Claims (9)

  1. 基板の表面に搭載された複数の半導体チップと、
    前記複数の半導体チップを一括して封止する封止樹脂と、
    前記基板の裏面に形成された複数の端子であって、隣り合う前記半導体チップの最も近接する該端子の間隔が、前記半導体チップにおける該端子の間隔の整数倍である端子と、
    を備えたことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    隣り合う前記半導体チップの間の前記樹脂に、２つの切断部分をそれぞれ設けたことを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記端子は、前記半導体チップと電気的に接続されたランドを含むことを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記端子は、前記ランド上に形成された半田ボールを更に含むことを特徴とする半導体装置。
  5. 基板の表面に複数の半導体チップを搭載する工程と、
    前記複数の半導体チップを一括して封止樹脂で封止する工程と、
    前記基板の裏面に複数の端子を形成する工程であって、隣り合う半導体チップの最も近接する端子の間隔が、半導体チップにおける端子の間隔の整数倍となるように端子を形成する工程と、
    前記複数の半導体チップの電気的試験を行う工程と、
    前記樹脂および前記基板を切断して、前記半導体チップを個片化する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の製造方法において、
    前記電気的試験は、前記半導体チップにおける端子の間隔と同じ間隔でグリッド状に配置したテストコンタクトピンを用いて行うことを特徴とする半導体装置の製造方法。
  7. 請求項５又は６に記載の製造方法において、
    前記半導体チップを個片化する工程は、隣り合う半導体チップの間を２回切断することを特徴とする半導体装置の製造方法。
  8. 請求項５から７の何れかに記載の製造方法において、
    前記複数の端子を形成する工程は、前記半導体チップと電気的に接続された複数のランドを形成する工程を含むことを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の製造方法において、
    前記複数の端子を形成する工程は、前記ランド上に半田ボールを形成する工程を更に含むことを特徴とする半導体装置の製造方法。
JP2002200930A 2002-07-10 2002-07-10 半導体装置の製造方法 Expired - Fee Related JP4002143B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002200930A JP4002143B2 (ja) 2002-07-10 2002-07-10 半導体装置の製造方法
US10/336,801 US7166490B2 (en) 2002-07-10 2003-01-06 Semiconductor device with terminals, and method of manufacturing the same
TW092104639A TW588443B (en) 2002-07-10 2003-03-05 Semiconductor device, and method of manufacturing the same
DE10310536A DE10310536B4 (de) 2002-07-10 2003-03-11 Halbleitervorrichtung und Herstellungsverfahren dafür
KR10-2003-0015643A KR100536114B1 (ko) 2002-07-10 2003-03-13 반도체장치 및 반도체장치의 제조방법
CNB031199593A CN100378966C (zh) 2002-07-10 2003-03-14 半导体器件及其制造方法
US11/473,081 US7348191B2 (en) 2002-07-10 2006-06-23 Semiconductor device with terminals, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002200930A JP4002143B2 (ja) 2002-07-10 2002-07-10 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2004047600A true JP2004047600A (ja) 2004-02-12
JP2004047600A5 JP2004047600A5 (ja) 2005-10-27
JP4002143B2 JP4002143B2 (ja) 2007-10-31

Family

ID=29997135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002200930A Expired - Fee Related JP4002143B2 (ja) 2002-07-10 2002-07-10 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US7166490B2 (ja)
JP (1) JP4002143B2 (ja)
KR (1) KR100536114B1 (ja)
CN (1) CN100378966C (ja)
DE (1) DE10310536B4 (ja)
TW (1) TW588443B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4002143B2 (ja) * 2002-07-10 2007-10-31 株式会社ルネサステクノロジ 半導体装置の製造方法
TWI231578B (en) * 2003-12-01 2005-04-21 Advanced Semiconductor Eng Anti-warpage package and method for making the same
DE102004020187B4 (de) * 2004-04-22 2006-07-13 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
KR101010250B1 (ko) * 2009-10-14 2011-01-21 대건종합건축사사무소 주식회사 정원을 갖는 공동주택
KR20200130593A (ko) * 2019-05-10 2020-11-19 에스케이하이닉스 주식회사 플립 칩 패키지 제조방법 및 플립 칩 테스트 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197941A (ja) 1984-10-19 1986-05-16 Toshiba Corp 半導体ウエハにおけるテスト回路部
JPH0763788A (ja) * 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法
US5956601A (en) * 1996-04-25 1999-09-21 Kabushiki Kaisha Toshiba Method of mounting a plurality of semiconductor devices in corresponding supporters
US6284566B1 (en) * 1996-05-17 2001-09-04 National Semiconductor Corporation Chip scale package and method for manufacture thereof
JPH10135258A (ja) 1996-10-30 1998-05-22 Hitachi Ltd 多連配線基板およびそれを用いた半導体装置の製造方法
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
JPH10256417A (ja) * 1997-03-07 1998-09-25 Citizen Watch Co Ltd 半導体パッケージの製造方法
JPH10284760A (ja) * 1997-04-11 1998-10-23 Oki Electric Ind Co Ltd 受発光ダイオードアレイチップの製造方法
JPH1197494A (ja) * 1997-09-18 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法
US6246250B1 (en) * 1998-05-11 2001-06-12 Micron Technology, Inc. Probe card having on-board multiplex circuitry for expanding tester resources
JP2000040721A (ja) * 1998-07-22 2000-02-08 Mitsubishi Electric Corp チップスケールパッケージのテスト方法
US6117704A (en) * 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
US6251695B1 (en) * 1999-09-01 2001-06-26 S3 Graphics Co., Ltd. Multichip module packaging process for known good die burn-in
JP2001135658A (ja) * 1999-11-08 2001-05-18 Towa Corp 電子部品の組立方法及び組立装置
JP2001144197A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
JP2001203293A (ja) 2000-01-18 2001-07-27 Fujitsu Ltd 半導体装置の製造方法
JP3522177B2 (ja) 2000-02-21 2004-04-26 株式会社三井ハイテック 半導体装置の製造方法
JP2001267492A (ja) * 2000-03-14 2001-09-28 Ibiden Co Ltd 半導体モジュールの製造方法
JP2001298121A (ja) 2000-04-17 2001-10-26 Suzuki Co Ltd 電子部品用フイルム、その製造方法およびこれに用いる金型
JP4475761B2 (ja) 2000-07-26 2010-06-09 日本テキサス・インスツルメンツ株式会社 半導体パッケージ用絶縁フィルム及びその製造方法
JP4002143B2 (ja) * 2002-07-10 2007-10-31 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
US20040007783A1 (en) 2004-01-15
KR100536114B1 (ko) 2005-12-14
CN1467830A (zh) 2004-01-14
TW588443B (en) 2004-05-21
DE10310536A1 (de) 2004-01-29
KR20040005573A (ko) 2004-01-16
CN100378966C (zh) 2008-04-02
US7348191B2 (en) 2008-03-25
US7166490B2 (en) 2007-01-23
JP4002143B2 (ja) 2007-10-31
DE10310536B4 (de) 2006-03-02
US20060240596A1 (en) 2006-10-26
TW200401415A (en) 2004-01-16

Similar Documents

Publication Publication Date Title
EP2622635B1 (en) Singulation of ic packages
US8383962B2 (en) Exposed die pad package with power ring
KR100236633B1 (ko) 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
US7671452B1 (en) Microarray package with plated contact pedestals
JP2874682B2 (ja) 半導体装置
US7348191B2 (en) Semiconductor device with terminals, and method of manufacturing the same
US6479306B1 (en) Method for manufacturing semiconductor device
JP2000183218A (ja) Ｉｃパッケージの製造方法
KR100288174B1 (ko) 반도체 펠릿 및 반도체 장치 조립 방법
JPH11330256A (ja) 半導体装置およびその製造方法
JP2000003985A (ja) 半導体装置の製造方法
JP2006049694A (ja) 二重ゲージ・リードフレーム
JP2003338589A (ja) Ｂｇａパッケージ及びその製造方法
JP2004047600A5 (ja)
JP2005191258A (ja) 半導体装置の製造方法
JP2003273313A (ja) 半導体装置およびその製造方法
JP2004253518A (ja) 半導体装置及び半導体装置の製造方法
JP7156673B2 (ja) 半導体装置
WO1999028970A1 (fr) Dispositif a semi-conducteur et procede de production
KR100306133B1 (ko) 멀티플 라인 그리드 어레이 패키지
JP2001203293A (ja) 半導体装置の製造方法
JP2004031562A (ja) 半導体装置およびその製造方法
JP2004031561A (ja) 半導体装置およびその製造方法
KR100541686B1 (ko) 반도체 칩 패키지의 제조 방법
JPH11330257A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4002143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees