JP2000040721A - チップスケールパッケージのテスト方法 - Google Patents
チップスケールパッケージのテスト方法Info
- Publication number
- JP2000040721A JP2000040721A JP10206202A JP20620298A JP2000040721A JP 2000040721 A JP2000040721 A JP 2000040721A JP 10206202 A JP10206202 A JP 10206202A JP 20620298 A JP20620298 A JP 20620298A JP 2000040721 A JP2000040721 A JP 2000040721A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- test
- frame substrate
- scale package
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 ハンドリングを容易に行なうことができるよ
うにすると共に、半田のコンタクトピンへの転位を防止
できるＣＳＰのテスト方法を提供する。 【解決手段】 フレーム基板１上にＩＣチップ２が載置
された状態でボール付け用穴７内に金メッキされたラン
ド７ａを設け、このランド７ａにコンタクトピン６ａを
コンタクトすることによりテストを行ない、その後半田
ボール３を付け、最後に最終形状に切断する。
うにすると共に、半田のコンタクトピンへの転位を防止
できるＣＳＰのテスト方法を提供する。 【解決手段】 フレーム基板１上にＩＣチップ２が載置
された状態でボール付け用穴７内に金メッキされたラン
ド７ａを設け、このランド７ａにコンタクトピン６ａを
コンタクトすることによりテストを行ない、その後半田
ボール３を付け、最後に最終形状に切断する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＣＳＰ（ＦＢＧ
Ａ）の製造工程におけるテスト方法に関するものであ
る。
Ａ）の製造工程におけるテスト方法に関するものであ
る。
【０００２】
【従来の技術】図７(ａ)は従来のＣＳＰ（チップスケー
ルパッケージ）のアセンブリ及びテスト方法におけるボ
ール付後のフレーム状態を示す平面図、図７(ｂ)は同じ
く側面図、図７(ｃ)はフレーム状態から切断した状態を
示す側面図である。図において、１１はフレーム基板、
１２はＩＣチップ、１３は半田ボール、１４は最終形状
ＩＣである。先ずアセンブリ工程においては、フレーム
基板１１にＩＣチップ１２を載せモールド封止を行な
い、半田ボール１３を付けた後最終形状ＩＣ１４に切断
し、その後テスト工程に移行する。
ルパッケージ）のアセンブリ及びテスト方法におけるボ
ール付後のフレーム状態を示す平面図、図７(ｂ)は同じ
く側面図、図７(ｃ)はフレーム状態から切断した状態を
示す側面図である。図において、１１はフレーム基板、
１２はＩＣチップ、１３は半田ボール、１４は最終形状
ＩＣである。先ずアセンブリ工程においては、フレーム
基板１１にＩＣチップ１２を載せモールド封止を行な
い、半田ボール１３を付けた後最終形状ＩＣ１４に切断
し、その後テスト工程に移行する。
【０００３】次にテスト工程において搬送、ハンドリン
グする方法を図８において説明する。図において、１５
はＩＣハンドリングアーム、１６はＩＣトレイ、１７は
ＩＣ位置決めブロック、１８はＩＣテストソケットであ
る。
グする方法を図８において説明する。図において、１５
はＩＣハンドリングアーム、１６はＩＣトレイ、１７は
ＩＣ位置決めブロック、１８はＩＣテストソケットであ
る。
【０００４】
【発明が解決しようとする課題】従来のＣＳＰのテスト
方法は以上のようになされているので、フレーム状態か
ら最終形状に切断した後にテスト工程において搬送、ハ
ンドリングする方法を採用するため、ＣＳＰはチップス
ケールパッケージのため小型であり、テスト工程内にお
けるハンドリングが難しいという問題点があった。また
外形寸法が標準化されないため、外形寸法を基準として
位置決め保持する治工具、例えばＩＣトレイ、ＩＣ位置
決めブロック、ＩＣテストソケット等の種類が増大し、
治工具のコスト増大を招くという問題点も有していた。
方法は以上のようになされているので、フレーム状態か
ら最終形状に切断した後にテスト工程において搬送、ハ
ンドリングする方法を採用するため、ＣＳＰはチップス
ケールパッケージのため小型であり、テスト工程内にお
けるハンドリングが難しいという問題点があった。また
外形寸法が標準化されないため、外形寸法を基準として
位置決め保持する治工具、例えばＩＣトレイ、ＩＣ位置
決めブロック、ＩＣテストソケット等の種類が増大し、
治工具のコスト増大を招くという問題点も有していた。
【０００５】また、最終形状に切断する際の加工精度の
ばらつきにより、位置決めを行なうための外形寸法と、
テストする際に接触させる半田ボールの相対的な位置精
度が悪く、電気的特性試験を行なう際のコンタクトの位
置ずれによるコンタクト不良が発生し、また半田ボール
の変形及び半田ボールの半田がソケットの接触子に転位
し接触子の寿命を低下させるといった問題点もあった。
ばらつきにより、位置決めを行なうための外形寸法と、
テストする際に接触させる半田ボールの相対的な位置精
度が悪く、電気的特性試験を行なう際のコンタクトの位
置ずれによるコンタクト不良が発生し、また半田ボール
の変形及び半田ボールの半田がソケットの接触子に転位
し接触子の寿命を低下させるといった問題点もあった。
【０００６】この発明は上記のような問題点を解消する
ためになされたものであり、ハンドリングを易しくでき
るようにすると共に、半田のコンタクトピンへの転位に
よるヒゲ発生、酸化膜による絶縁不良、半田ボール変形
といったトラブルを削減できるテスト方法を提供するこ
とを目的とする。
ためになされたものであり、ハンドリングを易しくでき
るようにすると共に、半田のコンタクトピンへの転位に
よるヒゲ発生、酸化膜による絶縁不良、半田ボール変形
といったトラブルを削減できるテスト方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】この発明の請求項１に係
るチップスケールパッケージのテスト方法は、フレーム
基板上にＩＣチップが載置されたチップスケールパッケ
ージのテスト方法であって、多数のＩＣチップが載置さ
れた状態でフレーム基板上の半田ボール接続面に金メッ
キされたランドを設け、このランドにコンタクトピンを
コンタクトすることによりテストを行ない、その後半田
ボール付けを行ない最終形状に切断するものである。
るチップスケールパッケージのテスト方法は、フレーム
基板上にＩＣチップが載置されたチップスケールパッケ
ージのテスト方法であって、多数のＩＣチップが載置さ
れた状態でフレーム基板上の半田ボール接続面に金メッ
キされたランドを設け、このランドにコンタクトピンを
コンタクトすることによりテストを行ない、その後半田
ボール付けを行ない最終形状に切断するものである。
【０００８】この発明の請求項２に係るチップスケール
パッケージのテスト方法は、フレーム基板上にＩＣチッ
プが載置されたチップスケールパッケージのテスト方法
であって、フレーム基板を外形寸法一定に切断した状態
でフレーム基板上の半田ボール接続面に金メッキされた
ランドを設け、このランドにコンタクトピンをコンタク
トすることによりテストを行ない、その後半田ボール付
けを行ない最終形状に切断するものである。
パッケージのテスト方法は、フレーム基板上にＩＣチッ
プが載置されたチップスケールパッケージのテスト方法
であって、フレーム基板を外形寸法一定に切断した状態
でフレーム基板上の半田ボール接続面に金メッキされた
ランドを設け、このランドにコンタクトピンをコンタク
トすることによりテストを行ない、その後半田ボール付
けを行ない最終形状に切断するものである。
【０００９】この発明の請求項３に係るチップスケール
パッケージのテスト方法は、ＩＣテストソケットの位置
決めピンと嵌合する位置決め用穴をフレーム基板に設け
たものである。
パッケージのテスト方法は、ＩＣテストソケットの位置
決めピンと嵌合する位置決め用穴をフレーム基板に設け
たものである。
【００１０】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施形態を図について説明する。図１(ａ)，(ｂ)にお
いて、１はフレーム基板、２はＩＣチップ、３は半田ボ
ール、４ａは最終形状ＩＣである。図に示すように、ア
センブリ工程において、フレーム基板１にＩＣチップ２
を載せ、モールドを行ない半田ボール３を付ける。ＣＳ
Ｐの製造工程において用いられるＩＣチップ２が複数個
連結されたフレーム状態で、アセンブリ工程における半
田ボール３付けまで完了した製品を最終形状に切断する
前にテスト工程が実施されるのである。そして複数の工
程を経るように装置内をハンドリング並びに工程間搬送
が行なわれ、テスト工程完了後に最終形状に切断され
る。
一実施形態を図について説明する。図１(ａ)，(ｂ)にお
いて、１はフレーム基板、２はＩＣチップ、３は半田ボ
ール、４ａは最終形状ＩＣである。図に示すように、ア
センブリ工程において、フレーム基板１にＩＣチップ２
を載せ、モールドを行ない半田ボール３を付ける。ＣＳ
Ｐの製造工程において用いられるＩＣチップ２が複数個
連結されたフレーム状態で、アセンブリ工程における半
田ボール３付けまで完了した製品を最終形状に切断する
前にテスト工程が実施されるのである。そして複数の工
程を経るように装置内をハンドリング並びに工程間搬送
が行なわれ、テスト工程完了後に最終形状に切断され
る。
【００１１】以上のように、フレーム状態というある一
定の外形サイズに限定され、共通化されたものをハンド
リングするため、装置内の段取替部品が共通化され、コ
スト削減が可能となる。またハンドリングの対象物が大
きいため、ハンドリングが容易となり、トラブルが低減
されると共に装置の機構が簡単となり、コスト削減を実
現させることができる。
定の外形サイズに限定され、共通化されたものをハンド
リングするため、装置内の段取替部品が共通化され、コ
スト削減が可能となる。またハンドリングの対象物が大
きいため、ハンドリングが容易となり、トラブルが低減
されると共に装置の機構が簡単となり、コスト削減を実
現させることができる。
【００１２】上記説明においては、最終形状に切断する
前にテスト工程を行なう場合について説明したが、アセ
ンブリ工程において半田ボール３付けまで完了したフレ
ーム状態の製品をＩＣチップ２のサイズに関わりなく、
ＩＣチップ２の外周を一定寸法に切断した単体デバイス
の状態でテスト工程を行なってもよい。即ち、図２
(ａ)，(ｂ)に示すように、アセンブリ工程において、フ
レーム基板１にＩＣチップ２を載せ、モールド封止を行
ない、単に半田ボール３を付ける。そして図２(ｃ)に示
すように、外形寸法一定（Ａ×Ｂ）に切断して単体デバ
イス４ｂの状態を形成してテスト工程を実行し、複数の
工程を経るように装置内をハンドリング並びに工程間搬
送が行なわれ、テスト工程完了後に図２(ｄ)に示すよう
に、最終形状に再度切断するのである。
前にテスト工程を行なう場合について説明したが、アセ
ンブリ工程において半田ボール３付けまで完了したフレ
ーム状態の製品をＩＣチップ２のサイズに関わりなく、
ＩＣチップ２の外周を一定寸法に切断した単体デバイス
の状態でテスト工程を行なってもよい。即ち、図２
(ａ)，(ｂ)に示すように、アセンブリ工程において、フ
レーム基板１にＩＣチップ２を載せ、モールド封止を行
ない、単に半田ボール３を付ける。そして図２(ｃ)に示
すように、外形寸法一定（Ａ×Ｂ）に切断して単体デバ
イス４ｂの状態を形成してテスト工程を実行し、複数の
工程を経るように装置内をハンドリング並びに工程間搬
送が行なわれ、テスト工程完了後に図２(ｄ)に示すよう
に、最終形状に再度切断するのである。
【００１３】以上のようにして、一定寸法のＩＣをハン
ドリングするため、装置内の段取替部品装置間の搬送に
用いる治工具等の共通化を図ることができ、コスト削減
が可能となる。またハンドリングの対象物が最終形状の
ＩＣよりも大きくなるためハンドリングが容易となる。
ドリングするため、装置内の段取替部品装置間の搬送に
用いる治工具等の共通化を図ることができ、コスト削減
が可能となる。またハンドリングの対象物が最終形状の
ＩＣよりも大きくなるためハンドリングが容易となる。
【００１４】上記動作を実施する際、フレーム基板１の
製造工程において、ＩＣチップ２の周辺に図３(ａ)，
(ｂ)に示すように位置決め用穴５を加工することによ
り、半田ボール３の位置に対して位置精度を良くするこ
とができる。即ち、テスト工程において、半田ボール３
とコンタクトし電気的特性を試験するＩＣテストソケッ
ト６等のデバイスの位置決め精度を要する部位に位置決
め用穴５を設ける。これにより位置決め用穴５と位置決
めピン６ａとを嵌合させることにより、半田ボール３の
精度の高い位置決めが可能となる。
製造工程において、ＩＣチップ２の周辺に図３(ａ)，
(ｂ)に示すように位置決め用穴５を加工することによ
り、半田ボール３の位置に対して位置精度を良くするこ
とができる。即ち、テスト工程において、半田ボール３
とコンタクトし電気的特性を試験するＩＣテストソケッ
ト６等のデバイスの位置決め精度を要する部位に位置決
め用穴５を設ける。これにより位置決め用穴５と位置決
めピン６ａとを嵌合させることにより、半田ボール３の
精度の高い位置決めが可能となる。
【００１５】以上のように、最終形状でテスト工程を行
なわないため、製造工程における装置内での位置決め用
穴５を特別に設けることが可能なり、この位置決め用穴
５を用いて処理することによって、精度の良い位置決め
が可能となり、コンタクト不良等のトラブルを回避する
ことができる。
なわないため、製造工程における装置内での位置決め用
穴５を特別に設けることが可能なり、この位置決め用穴
５を用いて処理することによって、精度の良い位置決め
が可能となり、コンタクト不良等のトラブルを回避する
ことができる。
【００１６】更に別の変形例として、半田ボール３を付
ける前の状態でテスト工程を処理することもできる。即
ち、図４(ａ)，(ｂ)に示すように、ボール付け用穴７を
加工すると共に、半田ボール３を付ける前に金メッキさ
れたランド７ａにコンタクトピン６ｂをコンタクトさせ
る。テスト完了後、半田ボール３付けを行ない、最終形
状に切断する。これにより、酸化されにくく、又半田の
コンタクトピン６ｂへの転位によるコンタクト不良が発
生しなくなる。
ける前の状態でテスト工程を処理することもできる。即
ち、図４(ａ)，(ｂ)に示すように、ボール付け用穴７を
加工すると共に、半田ボール３を付ける前に金メッキさ
れたランド７ａにコンタクトピン６ｂをコンタクトさせ
る。テスト完了後、半田ボール３付けを行ない、最終形
状に切断する。これにより、酸化されにくく、又半田の
コンタクトピン６ｂへの転位によるコンタクト不良が発
生しなくなる。
【００１７】以上の動作をフレーム状態でテストする場
合と単体デバイスの状態でテストする場合とに分けて説
明する。フレーム状態でテストする場合には、図５
(ａ)，(ｂ)に示すようにアセンブリ工程によって、フレ
ーム基板１にＩＣチップ２を載せモールド封止し、この
状態でテスト工程を実施する。その後、図５(ｃ)に示す
ように半田ボール３を付け、最後に図５(ｄ)に示すよう
に最終形状に切断する。
合と単体デバイスの状態でテストする場合とに分けて説
明する。フレーム状態でテストする場合には、図５
(ａ)，(ｂ)に示すようにアセンブリ工程によって、フレ
ーム基板１にＩＣチップ２を載せモールド封止し、この
状態でテスト工程を実施する。その後、図５(ｃ)に示す
ように半田ボール３を付け、最後に図５(ｄ)に示すよう
に最終形状に切断する。
【００１８】次に単体デバイスの状態でテストする場合
には、図６(ａ)，(ｂ)に示すようにアセンブリ工程によ
って、フレーム基板１にＩＣチップ２を載せモールド封
止し、図６(ｃ)に示すように外形寸法一定に切断し、こ
の状態でテスト工程を実施する。その後、図６(ｄ)に示
すように半田ボール３を付け、最後に図６(ｅ)に示すよ
うに最終形状に切断する。
には、図６(ａ)，(ｂ)に示すようにアセンブリ工程によ
って、フレーム基板１にＩＣチップ２を載せモールド封
止し、図６(ｃ)に示すように外形寸法一定に切断し、こ
の状態でテスト工程を実施する。その後、図６(ｄ)に示
すように半田ボール３を付け、最後に図６(ｅ)に示すよ
うに最終形状に切断する。
【００１９】以上のように、テスト工程におけるコンタ
クトを金メッキされたランド部７ａで行なうことによ
り、従来多く発生していた半田のコンタクトピン６ｂへ
の転位によるヒゲ発生、酸化膜による絶縁不良、半田ボ
ール３の変形といったトラブルの発生を削減することが
できる。
クトを金メッキされたランド部７ａで行なうことによ
り、従来多く発生していた半田のコンタクトピン６ｂへ
の転位によるヒゲ発生、酸化膜による絶縁不良、半田ボ
ール３の変形といったトラブルの発生を削減することが
できる。
【００２０】
【発明の効果】この発明の請求項１又は請求項２に係る
チップスケールパッケージのテスト方法によれば、テス
ト工程におけるコンタクトを金メッキされたランド部で
行なうようにしたので、従来多く発生していた半田のコ
ンタクトピンへの転位によるヒゲ発生、酸化膜による絶
縁不良、半田ボールの変形といったトラブルの発生を削
減することができる。
チップスケールパッケージのテスト方法によれば、テス
ト工程におけるコンタクトを金メッキされたランド部で
行なうようにしたので、従来多く発生していた半田のコ
ンタクトピンへの転位によるヒゲ発生、酸化膜による絶
縁不良、半田ボールの変形といったトラブルの発生を削
減することができる。
【００２１】この発明の請求項３に係るチップスケール
パッケージのテスト方法によれば、フレーム基板に設け
られた位置決め用穴にＩＣテストソケットの位置決めピ
ンを嵌合するので、精度の良い位置決めが可能となり、
コンタクト不良等のトラブルを回避することができる。
パッケージのテスト方法によれば、フレーム基板に設け
られた位置決め用穴にＩＣテストソケットの位置決めピ
ンを嵌合するので、精度の良い位置決めが可能となり、
コンタクト不良等のトラブルを回避することができる。
【図１】 この発明の実施形態によるＣＳＰのテスト方
法を示す平面図(ａ)及び側面図(ｂ)である。
法を示す平面図(ａ)及び側面図(ｂ)である。
【図２】 この発明の実施形態によるＣＳＰのテスト方
法を示す平面図(ａ)，(ｃ)及び側面図(ｂ)，(ｄ)であ
る。
法を示す平面図(ａ)，(ｃ)及び側面図(ｂ)，(ｄ)であ
る。
【図３】 この発明の実施形態によるＣＳＰのテスト方
法を示す平面図(ａ)及び側面図(ｂ)である。
法を示す平面図(ａ)及び側面図(ｂ)である。
【図４】 この発明の実施形態によるＣＳＰのテスト方
法を示す平面図(ａ)及び側面図(ｂ)である。
法を示す平面図(ａ)及び側面図(ｂ)である。
【図５】 この発明の実施形態によるＣＳＰのテスト方
法を示す平面図(ａ)，(ｃ)及び側面図(ｂ)，(ｄ)であ
る。
法を示す平面図(ａ)，(ｃ)及び側面図(ｂ)，(ｄ)であ
る。
【図６】 この発明の実施形態によるＣＳＰのテスト方
法を示す平面図(ａ)，(ｃ)及び側面図(ｂ)，(ｄ)であ
る。
法を示す平面図(ａ)，(ｃ)及び側面図(ｂ)，(ｄ)であ
る。
【図７】 従来のＣＳＰのテスト方法を示す平面図(ａ)
及び側面図(ｂ)，(ｃ)である。
及び側面図(ｂ)，(ｃ)である。
【図８】 従来のＣＳＰテスト工程内の装置のハンドリ
ング状態を示す構成図である。
ング状態を示す構成図である。
１ フレーム基板、２ ＩＣチップ、３ 半田ボール、
５ 位置決め用穴、６ＩＣテストソケット、６ａ 位置
決めピン、６ｂ コンタクトピン、７ａ ランド。
５ 位置決め用穴、６ＩＣテストソケット、６ａ 位置
決めピン、６ｂ コンタクトピン、７ａ ランド。
Claims (3)
- 【請求項１】 フレーム基板上にＩＣチップが載置され
たチップスケールパッケージのテスト方法において、多
数のＩＣチップが載置された状態で上記フレーム基板上
の半田ボール接続面に金メッキされたランドを設け、こ
のランドにコンタクトピンをコンタクトすることにより
テストを行ない、その後半田ボール付けを行ない最終形
状に切断することを特徴とするチップスケールパッケー
ジのテスト方法。 - 【請求項２】 フレーム基板上にＩＣチップが載置され
たチップスケールパッケージのテスト方法において、上
記フレーム基板を外形寸法一定に切断した状態で上記フ
レーム基板上の半田ボール接続面に金メッキされたラン
ドを設け、このランドにコンタクトピンをコンタクトす
ることによりテストを行ない、その後半田ボール付けを
行ない最終形状に切断することを特徴とするチップスケ
ールパッケージのテスト方法。 - 【請求項３】 ＩＣテストソケットの位置決めピンと嵌
合する位置決め用穴をフレーム基板に設けたことを特徴
とする請求項１又は請求項２記載のチップスケールパッ
ケージのテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10206202A JP2000040721A (ja) | 1998-07-22 | 1998-07-22 | チップスケールパッケージのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10206202A JP2000040721A (ja) | 1998-07-22 | 1998-07-22 | チップスケールパッケージのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040721A true JP2000040721A (ja) | 2000-02-08 |
| JP2000040721A5 JP2000040721A5 (ja) | 2005-10-27 |
Family
ID=16519488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10206202A Pending JP2000040721A (ja) | 1998-07-22 | 1998-07-22 | チップスケールパッケージのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000040721A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038257A1 (ja) * | 2004-09-30 | 2006-04-13 | Renesas Technology Corp. | 半導体装置の製造方法 |
| CN100378966C (zh) * | 2002-07-10 | 2008-04-02 | 三菱电机株式会社 | 半导体器件及其制造方法 |
-
1998
- 1998-07-22 JP JP10206202A patent/JP2000040721A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100378966C (zh) * | 2002-07-10 | 2008-04-02 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| WO2006038257A1 (ja) * | 2004-09-30 | 2006-04-13 | Renesas Technology Corp. | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9805980B2 (en) | Method of manufacturing a semiconductor device | |
| US6392433B2 (en) | Method and apparatus for testing semiconductor devices | |
| US20050127535A1 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| US6340838B1 (en) | Apparatus and method for containing semiconductor chips to identify known good dies | |
| JP2995264B2 (ja) | 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法 | |
| KR100571512B1 (ko) | 소잉소터장치의 반도체 패키지 이송방법 및 그 시스템 | |
| JP2000040721A (ja) | チップスケールパッケージのテスト方法 | |
| JP2006120827A (ja) | 半導体装置の製造方法 | |
| JPH11111650A (ja) | 半導体装置の製造方法、半導体装置およびその製造方法に用いる治具 | |
| JP2000040721A5 (ja) | ||
| KR101762644B1 (ko) | 인라인 방식으로 리워크를 수행하는 반도체 패키지 제조 시스템 및 방법 | |
| JP3789741B2 (ja) | 基板搬送用治具 | |
| JPH02222568A (ja) | 半導体装置およびその製造方法、並びにその半導体装置の位置合わせ方法および位置合わせ装置 | |
| KR0163870B1 (ko) | 리드가 분리된 노운 굳 다이 검사용 리드프레임 | |
| JP2001203293A (ja) | 半導体装置の製造方法 | |
| US7485493B2 (en) | Singulating surface-mountable semiconductor devices and fitting external contacts to said devices | |
| JPH0737949A (ja) | 半導体装置のリードフレーム、半導体装置のテスト用コンタクタ及び半導体装置の製造方法 | |
| JPH1098060A (ja) | 電子部品の製造方法及びその電子部品の検査方法 | |
| JPH04359554A (ja) | 半導体装置の実装方法 | |
| JPH04277673A (ja) | 半導体装置 | |
| JPH10115659A (ja) | ベアチップテスト用治具 | |
| JP2002368173A (ja) | 電子部品の製造装置及び製造方法 | |
| JP2002334963A (ja) | 電子部品の製造装置及び製造方法 | |
| JPH0722457A (ja) | 位置決め装置およびその位置決め装置を組み込んだ半導体デバイス製造装置 | |
| JPH0719867B2 (ja) | 樹脂封止型半導体装置の外部リード成形方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050713 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |