JP2003521119A - コンデンサが集積された電子パッケージ - Google Patents

コンデンサが集積された電子パッケージ

Info

Publication number
JP2003521119A
JP2003521119A JP2001555112A JP2001555112A JP2003521119A JP 2003521119 A JP2003521119 A JP 2003521119A JP 2001555112 A JP2001555112 A JP 2001555112A JP 2001555112 A JP2001555112 A JP 2001555112A JP 2003521119 A JP2003521119 A JP 2003521119A
Authority
JP
Japan
Prior art keywords
capacitor
conductive
layer
conductive layer
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001555112A
Other languages
English (en)
Other versions
JP2003521119A5 (ja
JP4878100B2 (ja
Inventor
ジョン・ディ・ガイシンガー
ポール・エム・ハービー
ロバート・アール・キーシュク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of JP2003521119A publication Critical patent/JP2003521119A/ja
Publication of JP2003521119A5 publication Critical patent/JP2003521119A5/ja
Application granted granted Critical
Publication of JP4878100B2 publication Critical patent/JP4878100B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

(57)【要約】 第１面と第２面とを有する導電トレース層を備えた電子パッケージである。導電トレース層は、複数の相互接続パッドを画定するようにパターニングされる。導電トレース層の第１面には、フレキシブル誘電体基板が取付けられる。第１導電層と、第２導電層と、第１導電層と第２導電層との間に配置された誘電体材料の層と、を有するフレキシブルコンデンサが、導電トレース層の第２面に隣接した第１導電層と共に取付けられる。コンデンサの第１導電層と誘電体材料層とを通って、複数の相互接続領域が延在する。コンデンサの導電層の各々と相互接続パッドの対応するセットとの間に、相互接続部材が接続される。コンデンサの第１導電層は、相互接続パッドの第１セットに電気的に接続され、コンデンサの第２導電層は、相互接続パッドの第２セットに電気的に接続される。相互接続パッドの第２セットに対応する相互接続部材は、相互接続領域のうちの１つを通って延在する。相互接続パッドの各々に隣接する誘電体基板を通って、孔が延在する。コンデンサの第２導電層に隣接して、補強部材が取付けられる。誘電体基板、導電トレース層およびコンデンサを通って、機器収容領域が形成される。

Description

【発明の詳細な説明】
【０００１】 背景技術 本明細書に開示されている本発明は、概して電子パッケージに関し、特にコン
デンサが集積された電子パッケージに関する。
【０００２】 電子パッケージは、マイクロプロセッサ、ビデオコントローラおよびメモリ等
の電子機器の取付けおよび取扱いを容易にする。テープボールグリッドアレイパ
ッケージ（以下、ＴＢＧＡパッケージと呼ぶ）は、フレキシブル回路テクノロジ
のファインライン能力を利用し、他の多くのタイプの電子パッケージ構造と比較
した場合に、優れた配線密度とワイヤボンドはんだパッド密度とを提供する。し
かしながら、現行のＴＢＧＡパッケージでは単層アーキテクチャであるため、多
層プラスチックおよびセラミックボールグリッドアレイパッケージと比較した場
合、電源および接地の分配能力が制限される。
【０００３】 電子パッケージの個々の電気機器からのシステムレベル電源をデカップリング
するために、コンデンサが使用される。電子機器を電源からデカップリングする
ことにより、電子パッケージの電源分配網におけるノイズ全体が低減される。し
かしながら、高速電子機器に関連する速度および電流の増大により、これらのタ
イプのコンデンサに関連するインダクタンスがそれらの高速での動作を抑制する
ため、従来のコンデンサ構造は、適当な性能を提供しない。電子パッケージの相
互接続インダクタンスは、コンデンサへのおよびコンデンサからの電流の高速伝
達を妨げることにより、コンデンサを抑制（ｃｈｏｋｅ）する。
【０００４】 コンデンサを電子パッケージに直接組込むことにより、相互接続インダクタン
スが非常に低い著しいデカップリング静電容量が提供される。さらに、コンデン
サの電極は、電子パッケージ内に優れた電源分配を提供するパッケージの基準電
圧面としての役割を果たすことができる。この方法は、電子パッケージ内の電子
機器の非常に高速な動作を容易にする。
【０００５】 米国特許第４，９４５，３９９号は、集積され分散されたコンデンサを有する
ピングリッドアレイパッケージを開示している。そのパッケージは、２つの金属
層とその間の誘電体層とを有する回路を含む。金属層のうちの第１層は、信号ト
レースと電極とを含む。金属層のうちの第２層は、第２電極としての役割を果た
す。コンデンサは、第１および第２金属層の電極がオーバラップする領域に形成
される。ピンは、電極を含む、回路の種々の層を通って延在する開口内に配置さ
れる。回路の第１金属層の領域は、信号経路指定領域と電極領域とに分割され、
コンデンサの静電容量が制限される。この構造のピングリッドアレイパッケージ
は、製造が高価である。また、ピンが電極層に侵入するため、このタイプの構造
は、所与のサイズのパッケージに対する利用可能な静電容量を低減する。
【０００６】 Ｌａｕｆｆｅｒ等に付与された米国特許第５，０２７，２５３号は、薄膜コン
デンサが組込まれた多層回路パッケージを開示している。そのパッケージは、少
なくとも２つの信号コアを有し、それらコアの各々がコンデンサの対応する電極
に相互接続されている。このように、信号コアは、互いに容量結合されている。
この参照文献に開示されているコンデンサ構造は、電子パッケージにおいて電源
を半導体デバイスからデカップリングすることについて対応していない。さらに
、コンデンサと半導体デバイスとの間に接地コアがあるため、半導体デバイスを
電極に接続するために、電源コアを通って延在する実質的に長い導電リード線と
導電スルーホールとが必要である。これらリード線が長くなることによってイン
ダクタンスが増大し、それによってコンデンサが提供する電気的性能の向上が低
減する。
【０００７】 電子パッケージの電気特性を制御する要求は、電子機器の動作スピードが増大
するにしたがってより重大になってきている。電子パッケージが電子機器の所望
の電流要求を満たすことができないことにより、電子パッケージ内に電圧降下に
関連するノイズがもたらされる。従来の電子パッケージ構成において電源および
接地分配を改善するために、電子パッケージにおいてコンデンサを使用すること
は、本技術分野において周知である。しかしながら、電子パッケージにおいてノ
イズを低減するためにコンデンサを使用する従来の解決法と従来のコンデンサ設
計とからは、電子パッケージにおいて高速電子機器と共に使用するためには限ら
れた成果しか提供されなかった。また、従来の解決法は、ＴＢＧＡキャビティダ
ウンワイヤボンド電子パッケージにおいて低インピーダンス電源分配構造を費用
効率よく提供することができるという点では限界がある。
【０００８】 したがって、必要なことは、上記解決法の欠点を克服する電子パッケージの高
速デバイスのための経済的かつ汎用性のあるノイズ低減解決法を提供する回路ア
センブリ構造である。
【０００９】 要約 本発明は、概して、電子パッケージにおけるインピーダンスを制御する回路ア
センブリ構成を提供する。大規模の平行板コンデンサは、誘電体材料によって分
離された２つの電極を有する。電極は、電子パッケージのための基準電圧面とし
ての役割を果たす。電極のうちの少なくとも１つは、両電極がコンデンサの共通
面からアクセス可能であるようにパターニングされる。コンデンサは、第１の電
極が電子パッケージの相互接続回路部分に隣接して取付けられるように配置され
る。電子パッケージの電子機器部分は、コンデンサの電極のうちの１つ以上に直
接または間接的に、電気的に接続される。
【００１０】 ２つの電極のうちの一方のみがパターニングされることが好ましい。また、パ
ターニングされた電極のサイズおよび構成により、コンデンサの実効静電容量の
低減が最小限になり、かつ、回路の導電トレース層と２つの電極のうちの第２電
極との間の相互接続距離が短縮されることもまた好ましい。短い相互接続距離を
維持することにより、関連するインダクタンスが低減される。
【００１１】 コンデンサは、好ましくは薄膜平行板タイプのコンデンサである。コンデンサ
の好ましい誘電体材料には、チタン酸バリウムと、チタン酸ストロンチウムと、
チタン酸バリウム、チタン酸バリウムストロンチウム、酸化チタン、チタン酸ジ
ルコン鉛および酸化タンタル等の高誘電率粒子と混合された重合体と、が含まれ
る。一般的な薄膜平行板コンデンサの静電容量は、約１ｎＦ／ｃｍ２から約１０
０ｎＦ／ｃｍ２である。
【００１２】 相互接続回路は、好ましくは、フレキシブル誘電体基板層を有するテープボー
ルグリッドアレイ回路である。相互接続回路のための好ましい誘電体基板には、
ポリイミドとポリエステルフィルムが含まれる。
【００１３】 本発明の一実施形態では、電子パッケージは、第１面と第２面とを有する導電
トレース層を有する。導電トレース層は、複数の相互接続パッドを画定するよう
にパターニングされる。導電トレース層の第１面には、誘電体基板が取付けられ
る。第１導電層と、第２導電層と、それらの間に配置される誘電体材料の層と、
を有するコンデンサが、第１導電層が導電トレース層の第２面に隣接するように
取付けられる。コンデンサの第１導電層と誘電体材料層とを通って、複数の相互
接続領域が延在する。コンデンサの導電層の各々と相互接続パッドの対応するセ
ットとの間に、相互接続部材が接続される。コンデンサの第１導電層は、相互接
続パッドの第１セットに電気的に接続され、コンデンサの第２導電層は、相互接
続パッドの第２セットに電気的に接続される。相互接続パッドの第２セットに対
応する相互接続部材は、相互接続領域のうちの１つを通って延在する。
【００１４】 本発明の他の実施形態は、第１面と第２面とを有する導電トレース層を備えた
電子パッケージを提供する。導電トレース層は、複数の相互接続パッドを画定す
るようにパターニングされる。導電トレース層の第１面には、フレキシブル誘電
体基板が取付けられる。第１導電層と、第２導電層と、それらの間に配置された
誘電体材料の層と、を有するフレキシブルコンデンサが、第１導電層が導電トレ
ース層の第２面に隣接するように取付けられる。コンデンサの第１導電層と誘電
体材料層とを通って、複数の相互接続領域が延在する。コンデンサの導電層の各
々と相互接続パッドの対応するセットとの間に、相互接続部材が接続される。コ
ンデンサの第１導電層は、相互接続パッドの第１セットに電気的に接続され、コ
ンデンサの第２導電層は、相互接続パッドの第２セットに電気的に接続される。
相互接続パッドの第２セットに対応する相互接続部材は、相互接続領域のうちの
１つを通って延在する。
【００１５】 相互接続パッドの各々に隣接する誘電体基板を通って、孔が延在する。コンデ
ンサの第２導電層に隣接して、補強部材が取付けられる。誘電体基板、導電トレ
ース層およびコンデンサを通って、機器収容領域が形成される。
【００１６】 本発明のさらなる実施形態は、電子パッケージにおけるインピーダンスを低減
する方法を提供する。本方法は、複数の相互接続パッドを画定するようにパター
ニングされた導電トレース層と、導電トレース層の第１面に取付けられた誘電体
基板と、を有する相互接続回路を形成することを含む。第１導電層と、第２導電
層と、第１導電層と第２導電層との間に配置される誘電体材料の層と、を有する
コンデンサが形成される。コンデンサの第１導電層と誘電体材料の層とを通って
複数の開口が形成されることにより、複数の相互接続領域が画定される。コンデ
ンサは、その第１導電層が導電トレース層の第２面に隣接するように、相互接続
回路に取付けられる。コンデンサの第１導電層は、相互接続パッドの第１セット
に電気的に接続され、コンデンサの第２導電層は、相互接続パッドの第２セット
に電気的に接続される。
【００１７】 以下の用語は、本明細書で使用される場合は以下の意味を有する。 １．「大規模コンデンサ」という用語は、導電トレース層の領域のかなりの部
分を囲むコンデンサを言う。 ２．「薄膜コンデンサ」という用語は、１００ミクロン未満の厚さを有する電
極と２０ミクロン以下の厚さを有する誘電体層とを有するコンデンサを言う。 ３．「相互接続回路」という用語は、電子機器の電源、接地および／または情
報信号を電子システムまたは装置の次のレベルのパッケージングに経路指定する
回路を言う。 ４．「相互接続インダクタンス」という用語は、相互接続構造のタイプと、相
互接続回路と電子パッケージ内の電子機器との間の相互接続構造の長さと、に関
連するインダクタンスを言う。 ５．「相互接続領域」という用語は、コンデンサの第１導電層と誘電体層とを
通って形成された開口を言う。コンデンサのはんだボールパッドと第２導電層と
の間の電気接続等の複数の電気的相互接続は、相互接続領域を通して行うことが
できる。
【００１８】 図面の詳細な説明 図１および図２に、本発明による大規模コンデンサ１０の実施形態を示す。上
に定義したように、コンデンサ１０は、好ましくは薄膜、平行板コンデンサであ
る。コンデンサ１０は、第１導電層１１と、第２導電層１２と、第１導電層１１
と第２導電層１２との間に配置された誘電体層１３（図２）と、を有する。誘電
体層１３は、０．５μｍから３０μｍまでの厚さを有する。
【００１９】 第１導電層１１と誘電体層１３とは、複数の第１電極１４を画定するようにパ
ターニングされる。第１導電層１１と誘電体層１３とのパターニングは、複数の
第１相互接続領域１７と第２相互接続領域１８とを画定する。他の実施形態では
、第１導電層１１は、第１電極１４の各々が、隣接する電極１４間に形成された
導電ストリップによって各隣接する第１電極１４に電気的に接続されるように、
パターニングされてよい。第２導電層１２は、好ましくは、パターニングされず
、第２電極１６を画定する。第１導電層１１、第２導電層１２および誘電体層１
３を通して、デバイス収容領域２０が形成される。第１相互接続領域１７の各々
は、２つの隣接する第１電極１４間に配置され、第２相互接続領域１８は、デバ
イス収容領域２０の周縁部の周りに延在する。
【００２０】 コンデンサ１０の共通面からの第２電極１６と第１電極１４とへのアクセスを
可能にするように、第１導電層１１と誘電体層１３とがパターニングされている
、ということが本発明の重要な態様である。第１電極１４のパターニングされた
部分のサイズを限定し位置を制御することによって、コンデンサ１０の実効静電
容量の低減を最小限にすることができる。第１導電層１１と誘電体層１３とは、
エッチングまたはレーザアブレーション等の既知のプロセスを使用することによ
ってパターニングされてよい。デバイス収容領域２０は、押抜き、レーザ切断等
の周知のプロセスによって形成されてよい。
【００２１】 図３に、ｔＢＧＡキャビティダウンワイヤボンドパッケージ等の電子パッケー
ジ２１の実施形態を示す。電子パッケージ２１は、第１面２４ａに誘電体基板２
６が取付けられた導電トレース層２４を含む、フレキシブル相互接続回路２２を
提供する。上述したコンデンサ１０を導電トレース層２４の第２面２４ｂに取付
けるために、第１接着層２８が使用される。第１接着層２８は、電気的絶縁接着
剤から作製される。補強部材３２をコンデンサ１０に取付けるために、第２接着
層３０が使用される。マイクロプロセッサ等の電子機器３６を補強部材３２に取
付けるために、第３接着層３３が使用される。補強部材３２と第２電極１６とを
同じ電圧で維持することが望ましい場合、第２接着層３０は、電気的導電接着材
料から作製されてよい。補強部材３２と第２電極１６とを異なる電圧で維持する
ことが望ましい場合、第２接着層３０は、非導電接着材料から作製されてよい。
第３接着層３３は、静電放電による電子機器３６の損傷を予防するのを補助する
ために、導電材料から作製されてよい。
【００２２】 フレキシブル相互接続回路２２の導電トレース層２４は、一般に、フレキシブ
ル相互接続回路２２を通して電源および信号を経路指定する複数のトレース３４
を有するようにパターニングされる。電子機器３６は、複数のワイヤボンディン
グパッド３６ａを有する。各トレース３４は、ワイヤボンドパッド等のボンディ
ングパッド３４ａと、はんだボールパッド等の相互接続パッド３４ｂと、を有す
る。ワイヤ３８は、各ボンディングパッド３４ａと電子機器３６のボンディング
パッド３６ａのうちの対応する１つとの間に接続される。
【００２３】 第１電極１４と第２電極１６との各々は、はんだプラグ等、夫々の相互接続部
材４２によりトレース３４のうちの対応する１つに接続される。各相互接続部材
４２は、夫々のトレース３４とコンデンサ１０の電極１４、１６のうちの対応す
る１つとの間の第１接着層２８を通って延在する。第２電極１６と対応するトレ
ースとの間に接続される各相互接続部材４２は、第１または第２相互接続領域１
７、１８に配置される。コンデンサ１０のパターニングされた構成は、第２電極
１６と対応する１つまたは複数のトレース３４との間の短い電気経路を提供し、
それによって電子パッケージ２１によって示されるインピーダンスが低減する。
各相互接続部材４２が、およそ９０％の錫とおよそ１０％の鉛とを含むはんだ等
の高溶解温度はんだから作製されることが好ましい。
【００２４】 第１接着層２８と第２接着層３０とに対して適当な非導電接着剤は、ＤｕＰｏ
ｎｔにより商品名ＫＪで販売されているポリイミドベースの接着フィルムである
ことが分かった。誘電体基板２６に対して適当な材料は、ＤｕＰｏｎｔにより商
品名ＫＡＰＴＯＮＥで販売されているもの等のポリイミドフィルムであることが
分かった。種々の導電接着剤が購入可能である。上に詳述した材料が適当である
が、種々の誘電体基板および接着層に対して適当な他の多くの材料が購入可能で
あるということが予期される。
【００２５】 ここで図３と図４とを参照すると、相互接続パッド３４ｂの第１セットは、第
１相互接続領域１７と位置合せされる。相互接続パッド３４ｂの第２セットは、
第１電極１４のうちの１つと位置合せされる。相対的に短い相互接続長を提供す
るために、第１電極１４と第２電極１６とが対応する相互接続パッド３４ｂに対
し近接していることが好ましく、それによってインダクタンスの低減が助長され
る。相互接続パッド３４ｂの第１および第２セットは、基準電圧を電子機器３６
に経路指定するように設計される。相互接続パッド３４ｂの第３セットは、電子
機器３６との間で信号を経路指定するように設計されており、電極１４、１６ま
たはコンデンサ１０の相互接続領域１７、１８に対する配置に対して限定されな
い。
【００２６】 図５に、コンデンサ１１０を含む電子パッケージ１２１の他の実施形態を示す
。コンデンサ１１０は、第１電極１１４と第２電極１１６とを有する。電子パッ
ケージ１２１は、複数のワイヤ１３８によって第１電極１１４と第２電極１１６
とに直接電気的に接続される複数のボンディングパッド１３６ａを有する電子機
器１３６を有する。第１電極１１４は、第２電極１１６とは異なる電圧で維持さ
れる。この構成では、第１および第２電極１１４、１１６は、電子機器１３６に
対する基準電圧面としての役割を果たす。
【００２７】 図６に、コンデンサ２１０を有する電子パッケージ２２１のさらなる実施形態
を示す。コンデンサ２１０は、第１電極２１４と第２電極２１６とを有する。こ
の実施形態では、第２電極２１６は、導電接着層２３０によって補強部材２３２
に電気的に接続される。電子パッケージ２２１は、複数のワイヤ２３８によって
第１電極２１４と補強部材２３２とに直接電気的に接続される複数のボンディン
グパッド２３６ａを有する電子機器２３６を有する。第１電極２１４は、第２電
極２１６および補強部材２３２とは異なる電圧で維持される。この構成では、第
１電極２１４と補強部材２３２とは、電子機器２３６に対する基準電圧面として
の役割を果たす。
【００２８】 コンデンサの静電容量を、コンデンサに取付けられた電子機器の周波数、電圧
および電流仕様と一致させる必要がある。さらに、本発明による電子パッケージ
は、電子機器に十分な電流を供給するために十分高い静電容量を有するコンデン
サを有していなければならない。コンデンサの静電容量は、電極のオーバラップ
領域、誘電体材料の厚さおよび誘電体材料の誘電率等の変化するものによって影
響を受ける。これら属性は、所与の電子機器およびパッケージ構造に対して所望
の静電容量を提供するように調整することができる。
【００２９】 本発明にしたがって構成された電子パッケージは、高度に制御された静電結合
を示す。高度に制御された静電結合により、電源および接地相互接続の割当が、
電気的性能の喪失がごくわずかで、他の設計要件でなく第１電極のパターニング
に基づくことが可能となる。
【００３０】 本発明によるＴＢＧＡキャビティダウン電子パッケージにおいて、コンデンサ
は、相互接続回路とスチフナとの間に配置される。この構成では、コンデンサの
電極と誘電体材料とは、電子機器から基板レベルの相互接続コンポーネントに電
気的相互接続を経路指定するために必要なスルーホールによって中断されない。
電極および誘電体層におけるこれらのタイプの断絶を無くすことにより、コンデ
ンサの実効静電容量が増大する。
【００３１】 本発明による電子パッケージは、最終用途での適用においていくつかの利点を
提供するいくつかの特徴を有する。コンデンサの実効面積は、導電層のうちの１
つのみをパターニングすることによって最大化される。静電容量は、両電極の共
通面積に対して直接比例し、それによって、コンデンサの実効面積を最大化する
ことにより静電容量の最大化が助長される。電極間の高度に制御された静電結合
により、パッケージにおける電源および接地分配のインピーダンスが低減する。
電子機器との間の戻り電流は、コンデンサの導電層の両方で伝わることが可能で
ある。電極は、基準電圧面としての役割を果たすことにより、電子パッケージに
対する電源分配を提供するために使用されてよい。電子機器の電源および接地入
力は、相互接続回路のトレース層を通すのではなくコンデンサの対応する電極に
直接相互接続されてよい。本明細書で開示した構成を有し本明細書で開示した方
法で接続されたコンデンサを採用する電子パッケージは、優れた相互接続インピ
ーダンス特性を示し、パッケージのノイズを低減する。
【００３２】 コンデンサ製作プロセスの詳細な説明 表面に有機防食剤（例えば、ベンゾトリアゾール誘導体）および圧延プロセス
からの残油等の材料が存在する場合がある銅箔かまたは他の導電基板は、好まし
くは１００ミクロン未満の厚さを有する。例えば、誘電体層と銅箔の層との間の
十分な接着を確実にするために、銅箔には表面処理が施される。例えば、箔をア
ルゴン・酸素プラズマ、気中コロナで処理することにより、除去を行うことがで
き、あるいは、本技術分野においてよく理解されているように、湿式化学処理を
使用することが可能である。箔の両側に接着している微粒子は、例えば、Ｗｅｂ
Ｓｙｓｔｅｍｓ Ｉｎｃ．から商品名「Ｕｌｔｒａｃｌｅａｎｅｒ」で購入可
能な超音波／真空繊維洗浄装置を使用して除去することができる。好ましくは、
銅箔は、この表面処理ステップ中に引掻かれ、凹まされ、または曲げられること
がない。それは、かかる表面の凹凸がコーティングの問題および／または欠陥を
もたらす可能性があるためである。均一でないコーティングは、コンデンサの静
電容量に悪影響を及ぼす可能性があり、導電層間に短絡をもたらす可能性がある
。
【００３３】 誘電体材料の混合物は、任意にチタン酸バリウム等の誘電性または絶縁性粒子
を含む、および任意にエポキシ用の触媒を含む、エポキシ等の樹脂を提供するこ
とによって作成されてよい。粒子上の吸収された水または残留物、例えば製造プ
ロセスからもたらされる炭酸塩は、ある時間特定の温度で、例えば１５時間３５
０℃で空気中の粒子を加熱することによって、使用する前に粒子の表面から除去
することができる。加熱後、粒子は、混合物で使用する前にデシケータに保管さ
れてよい。
【００３４】 チタン酸バリウム粒子とエポキシとの混合物は、チタン酸バリウムと、エポキ
シ、例えばケトンの溶剤溶液と、分散剤と、を混合することによって作成されて
よい。一般に、水／氷容器を備えた高せん断力のロータ・ステータミキサ（６０
００ｒｐｍ）が使用される。従来からのボールミリングも他の例示的な方法であ
る。混合物は、乱されることなく置かれることが可能であり、そのため凝集物は
コンテナの底部に沈殿することが可能である。沈殿は、約１２時間以上続くこと
が可能である。代替的に、混合物は、例えば最終濾過ステップで使用されるメッ
シュサイズの約１０倍のメッシュサイズを有する粗フィルタを通して濾過するこ
とができる。最終濾過ステップとして、混合物はその後、例えば、２マイクロメ
ータ（μｍ）から５μｍのメッシュサイズを有するステンレス鋼メッシュフィル
タかまたは等価物を通して濾過される。濾過された混合物は、固体含有量および
チタン酸バリウム／エポキシ比について分析される。所望の合成物は、必要に応
じて追加の濾過された溶剤および／またはエポキシを加えることによって得られ
る。混合物は、溶剤系でコーティングされてよく、あるいは、有機結合剤がコー
ティングを可能にするため十分低い粘度を有する液体である場合は、溶剤は省略
されてよい。
【００３５】 混合物は、分散剤、電気的絶縁層が望ましい場合は好ましくはアニオン分散剤
等の添加剤と、溶剤と、を含んでよい。分散剤の例には、ＩＣＩ Ａｍｅｒｉｃ
ａｓから商品名「Ｈｙｐｅｒｍｅｅｒ ＰＳ３」で購入可能なポリエステルとポ
リアミンとの重合体が含まれる。溶剤の例には、メチルエチルケトンとメチルイ
ソブチルケトンとが含まれ、それらは共に、ウィスコンシン州、Ｍｉｌｗａｕｋ
ｅｅのＡｌｄｒｉｃｈ Ｃｈｅｍｉｃａｌから購入可能である。好ましいシステ
ムでは、他の添加剤は必要でないが、粘度を変更するためかまたはレベルコーテ
ィングをもたらすための物質等、追加の成分を使用することが可能である。
【００３６】 混合物に、触媒または硬化剤を加えてよい。触媒または硬化剤が使用される場
合、その触媒または硬化剤は、コーティングステップの前に加えることができる
。好ましくは、触媒または硬化剤は、コーティングステップの直前に加えられる
。
【００３７】 有用な触媒には、アミンおよびイミダゾールが含まれる。塩基性表面を有する
、すなわち７より大きいｐＨを有する粒子が無い場合、例示的な触媒は、スルホ
ニウム塩等、酸性種をもたらす、すなわち７未満のｐＨを有するものを含むこと
ができる。購入可能な触媒は、ウィスコンシン州ＭｉｌｗａｕｋｅｅのＡｌｄｒ
ｉｃｈ Ｃｈｅｍｉｃａｌから購入可能な２，４，６−トリス（ジメチルアミノ
メチル）フェノールである。一般に、触媒は、樹脂の重量に基づいて、０．５か
ら８重量％、好ましくは０．５％から１．５％、好ましくは０．５％から１％で
あるの範囲の量で使用され、。
【００３８】 例示的な硬化剤には、ポリアミン、ポリアミド、ポリフェノールおよびそれら
の誘導体が含まれる。購入可能な硬化剤は、デラウェア州、Ｗｉｌｍｉｎｇｔｏ
ｎのＥ．Ｉ．ＤｕＰｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ Ｃｏｍｐａｎｙから購入可
能な１，３−フェニレンジアミンである。一般に、硬化剤は、樹脂の重量に基づ
いて、１０から１００重量％、好ましくは１０から５０重量％の範囲の量で使用
される。
【００３９】 洗浄された銅箔は、あらゆる適当な方法、例えばコーティングされた基板を形
成するグラビアコータを使用して、混合物によってコーティングされる。好まし
くは、コーティングステップは、汚染を最小限にするためにクリーンルームで行
われる。乾燥厚さは、混合物の固体含有量と、グラビアロールとコーティング基
板との相対速度と、使用されるグラビアのセル容積と、によって決まる。一般に
、０．５μｍから２μｍまでの範囲の乾燥厚さに達するために、固体含有量は、
２０から６０重量％の範囲である。コーティングは、約１００℃未満の平均温度
でコータのオーブンにおいて、半硬化乾燥状態になるまで乾燥される。好ましく
は、コーティングは、約３０℃の温度で開始し約１００℃の温度で終了して段階
的に乾燥され、その後、ロールに巻回される。より高い最終乾燥温度、例えば約
２００℃までを使用することができるが、必要ではない。概して、乾燥ステップ
中に、非常にわずかな架橋結合が発生する。すなわち、その目的は、本来、可能
な限り多くの溶剤を除去することである。残された溶剤により、コーティングが
ロールに格納された時のブロッキング（すなわち、望ましくない層間接着）と不
十分な接着とがもたらされる可能性がある。混合物が乾燥すると、コーティング
は、誘電体層が形成された導電基板を有する。
【００４０】 欠陥を避けるための技術には、コーティング混合物のインライン式の濾過と脱
気とが含まれる。さらに、硬化を必要とする樹脂が使用される場合、電気的絶縁
または電気的導電層の少なくとも一方が、電気的絶縁層でコーティングされた２
つの基板を貼合する前に、好ましくは空気中で部分的に硬化されることが好まし
い。特に、基板の接着は、貼合の前にコーティングを熱処理することによって強
化されてよい。熱処理の時間は、特に高温で、好ましくは短く、概して１０分未
満である。
【００４１】 貼合は、好ましくは、上述したコーティングされた基板のうちの２つを使用す
ることによって行われる。コーティングされた基板のうちの１つは、ラミネータ
に達する前に、例えば約２分間から約１０分間、約１５０℃から約１８０℃の範
囲の温度で、オーブンを通過してよい。この予熱ステップは、コーティングされ
た基板の一方または両方に対して行うことができる。好ましくは、電気的絶縁層
は、貼合中に何にも接触してはならず、貼合はクリーンルームで行われるべきで
ある。
【００４２】 本発明によるコンデンサを作製するために、約１５０℃から約２００℃までの
範囲の温度、好ましくは約１５０℃まで加熱された２つのニップローラを有する
ラミネータを使用することにより、コーティングされた基板が誘電体層から誘電
体層へ貼合される。ラミネータロールに、好ましくは３４ｋＰａから２８０ｋＰ
ａ（５ｐｓｉから４０ｐｓｉ）の範囲の圧力、好ましくは１００ｋＰａ（１５ｐ
ｓｉ）の適当な空気圧が供給される。ローラスピードは、いかなる適当な値に設
定することも可能であり、約１２から約３６インチ／分（０．５〜１．５ｃｍ／
秒）の範囲、より好ましくは０．６４ｃｍ／秒（１５インチ／分）である。この
プロセスは、同様にバッチモードで行うことができる。
【００４３】 貼合された基板は、所望の長さのシートに切断することができ、あるいは適当
なコアに巻回される。貼合が完了すると、好ましいクリーンルーム設備はもはや
必要でない。
【００４４】 樹脂が硬化を必要とする場合、貼合された材料はその後硬化される。例示的な
硬化温度には、約１４０℃から約２００℃の範囲、好ましくは約１４０℃から約
１７０℃の範囲の温度が含まれ、例示的な硬化時間には、約６０分から約１５０
分まで、好ましくは約６０分から約１００分までの範囲の時間が含まれる。
【００４５】 導電基板がコーティング時に十分柔軟であるかまたは貼合および／または硬化
中に軟化する場合、誘電体層の導電基板への接着は強化されてよい。すなわち、
銅箔は、コーティング前にアニールされるかまたは後続の処理中にアニールされ
る。アニーリングは、基板アニール温度が樹脂の硬化温度以下である場合、コー
ティングステップの前に、あるいは硬化または乾燥ステップの結果として、導電
基板を加熱することによって行われてよい。硬化または乾燥と貼合とが行われる
温度より低いアニール温度で導電基板を使用することが好ましい。アニーリング
条件は、使用される導電基板によって異なる。好ましくは、銅の場合、プロセス
のこれら段階のいずれかにおいて、導電基板は、１０ｇ負荷を使用して約７５ｋ
ｇ／ｍｍ２未満のビッカーズ硬さを得る。この硬さに達するために銅に対して好
ましい温度範囲は、約１００℃から約１８０℃まで、より好ましくは約１２０℃
から約１６０℃までの範囲である。
【００４６】 本発明によるコンデンサは、打抜きまたはレーザ切断等のあらゆる適当なプロ
セスを使用することによって貼合された基板から切取られる。任意に、導電層お
よび／または誘電体層の一方または両方は、別個の電極と相互接続領域とを形成
するようにパターニングされてよい。コンデンサの種々の層をパターニングする
ために、本技術分野において周知のあらゆる適当なパターニング技術が使用され
てよい。例えば、導電層と誘電体層とのパターニングは、本技術分野において周
知であるようなフォトリソグラフィによりおよび／またはレーザアブレーション
により行われてよい。
【００４７】 フォトリソグラフィは、導電層の一方または両方に対してフォトレジストを塗
布することによって行われてよく、それはその後、露光および現像されることに
より対応する層に隠され露出されたパターンを形成する。そして、コンデンサが
エッチング溶液に晒された場合、コンデンサの選択された領域と層とを除去する
ことができる。そして、フォトレジストの残りの領域を除去するために、水酸化
カリウム等の剥離剤が採用される。このプロセスにより、望ましくないコンデン
サの領域および層を除去することができる。
【００４８】 レーザアブレーションは、レーザを使用することによってコンデンサから誘電
体層等の材料を選択的に熱的除去することにより、行われてよい。フォトリソグ
ラフィとレーザアブレーションとが、組合せて使用されてよい。
【００４９】 以前の構造に対し、本発明による回路アセンブリと電子パッケージとによって
示される電気的性能が大幅に改良される。相互接続回路の相互接続パッドがコン
デンサの導電層と電気的に接続されるのを可能にするために、コンデンサの導電
トレース層と誘電体層との複雑なパターニングが必要でない。これらパッケージ
における信号トレースは、信号トレースのインダクタンスが制御されるように電
極に対して近接した状態で維持される。さらに、本発明はまた、コンデンサの隣
接した電極間の比較的高い静電容量と、信号トレースとコンデンサの隣接する電
極との間の比較的低い静電容量と、を提供する。静電容量およびインダクタンス
特性により、比較的低いインピーダンスがもたらされ、本発明による電子パッケ
ージにおける戻り電流がコンデンサの導電層のいずれかにおいて有効に伝わるこ
とが可能になる。
【００５０】 したがって、添付の特許請求の範囲は、広く、かつ本明細書において開示され
る実施形態および説明の範囲と一貫するように解釈されることが適当である。
【図面の簡単な説明】
【図１】 薄膜平行板タイプのコンデンサの実施形態を図式的に示す平面図
である。
【図２】 図１の線２−２に沿って取出した断面図である。
【図３】 相互接続回路の導電トレース層を通して薄膜、平行板コンデンサ
に接続された電子機器を含むパッケージの実施形態を示す断面図である。
【図４】 コンデンサの相互接続領域に対するはんだボール割当の実施形態
を図式的に示す平面図である。
【図５】 コンデンサに電気的に直接接続された電子機器を含む電子パッケ
ージの実施形態を示す断面図である。
【図６】 コンデンサとスチフナとに直接電気的に接続された電子機器を含
む電子パッケージの実施形態を示す断面図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年３月１３日（２００１．３．１３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ， ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，Ｋ Ｇ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ， ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ， ＺＷ (72)発明者 ロバート・アール・キーシュク アメリカ合衆国55133−3427ミネソタ州セ ント・ポール、ポスト・オフィス・ボック ス33427 【要約の続き】 よびコンデンサを通って、機器収容領域が形成される。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 電子パッケージであって、 第１面と第２面とを有し、複数の相互接続パッドを画定するようにパターニン
    グされる導電トレース層と、 該導電トレース層の該第１面に取付けられる誘電体基板と、 第１導電層と、第２導電層と、該第１導電層と該第２導電層との間に配置され
    る誘電体材料の層と、を有し、該第１導電層が該導電トレース層の該第２面に隣
    接して取付けられるコンデンサと、 該コンデンサの該第１導電層と該誘電体材料層とを通って延在する複数の相互
    接続領域と、 該コンデンサの該導電層の各々と該相互接続パッドの対応するセットとの間に
    接続された相互接続部材であって、該コンデンサの該第１導電層が該相互接続パ
    ッドの第１セットに電気的に接続され、該コンデンサの該第２導電層が該相互接
    続パッドの第２セットに電気的に接続され、相互接続パッドの該第２セットに対
    応する相互接続部材が、該相互接続領域のうちの１つを通って延在する、相互接
    続部材と、 を具備する電子パッケージ。
  2. 【請求項２】 前記第１電極が第１基準電圧で維持され、前記第２電極が、
    該第１基準電圧とは異なる第２基準電圧で維持される請求項１記載の電子パッケ
    ージ。
  3. 【請求項３】 前記コンデンサの前記第２導電層に隣接して取付けられた電
    気的導電補強部材と、前記誘電体基板、前記導電トレース層および該コンデンサ
    を通って延在する機器収容領域と、をさらに具備し、該補強部材の該機器収容領
    域に取付けられる電子機器をさらに具備する請求項１記載の電子パッケージ。
  4. 【請求項４】 前記電子機器が複数のボンディングパッドを有し、該ボンデ
    ィングパッドのうちの第１ボンディングパッドと前記コンデンサの前記第１導電
    層との間に電気的に接続された第１ワイヤと、該ボンディングパッドのうちの第
    ２ボンディングパッドと該コンデンサの前記第２導電層および前記補強部材のう
    ちの少なくとも１つとの間に電気的に接続された第２ワイヤと、をさらに具備す
    る請求項３記載の電子パッケージ。
  5. 【請求項５】 前記コンデンサの前記第２導電層と前記補強部材との間に配
    置された電気的導電接着剤をさらに具備する請求項４記載の電子パッケージ。
  6. 【請求項６】 前記コンデンサの前記誘電体材料が、５ｕｍから３０ｕｍま
    での厚さを有する請求項１記載の電子パッケージ。
  7. 【請求項７】 前記誘電体材料が、高誘電率粒子と混合された非導電重合体
    から作製され、該高誘電率粒子が、チタン酸バリウム、チタン酸バリウムストロ
    ンチウム、酸化チタン、チタン酸ジルコン鉛および酸化タンタルからなるグルー
    プから選択された材料から形成されている請求項１記載の電子パッケージ。
  8. 【請求項８】 前記誘電体基板が、複数の孔を有し、該孔の各々が、前記コ
    ンデンサの前記相互接続領域のうちの１つに隣接して配置される請求項１記載の
    電子パッケージ。
  9. 【請求項９】 前記誘電体基板が、ポリイミドフィルムを有する請求項１記
    載の電子パッケージ。
  10. 【請求項１０】 前記相互接続部材がはんだプラグである請求項１記載の電
    子パッケージ。
  11. 【請求項１１】 各相互接続パッドがはんだボールパッドである請求項１記
    載の電子パッケージ。
  12. 【請求項１２】 電子パッケージであって、 第１面と第２面とを有し、複数の相互接続パッドを画定するようにパターニン
    グされた導電トレース層と、 該導電トレース層の該第１面に取付けられたフレキシブル誘電体基板と、 第１導電層と、第２導電層と、該第１導電層と該第２導電層との間に配置され
    た誘電体材料の層と、を有し、該第１導電層が該導電トレース層の該第２面に隣
    接して取付けられるフレキシブルコンデンサと、 該コンデンサの該第１導電層と該誘電体材料層とを通って延在する複数の相互
    接続領域と、 該コンデンサの該導電層の各々と該相互接続パッドの対応するセットとの間に
    接続された相互接続部材であって、該コンデンサの該第１導電層が該相互接続パ
    ッドの第１セットに電気的に接続され、該コンデンサの該第２導電層が該相互接
    続パッドの第２セットに電気的に接続され、相互接続パッドの該第２セットに対
    応する相互接続部材が、該相互接続領域のうちの１つを通って延在する、相互接
    続部材と、 該相互接続パッドの各々に隣接する該誘電体基板を通って延在する孔と、 該コンデンサの該第２導電層に隣接して取付けられる補強部材と、 該誘電体基板、該導電トレース層および該コンデンサを通って形成される機器
    収容領域と、 を具備する電子パッケージ。
JP2001555112A 2000-01-25 2000-05-25 コンデンサが集積された電子パッケージ Expired - Fee Related JP4878100B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/491,302 2000-01-25
US09/491,302 US7064412B2 (en) 2000-01-25 2000-01-25 Electronic package with integrated capacitor
PCT/US2000/014414 WO2001056054A1 (en) 2000-01-25 2000-05-25 Electronic package with integrated capacitor

Publications (3)

Publication Number Publication Date
JP2003521119A true JP2003521119A (ja) 2003-07-08
JP2003521119A5 JP2003521119A5 (ja) 2007-07-12
JP4878100B2 JP4878100B2 (ja) 2012-02-15

Family

ID=23951623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001555112A Expired - Fee Related JP4878100B2 (ja) 2000-01-25 2000-05-25 コンデンサが集積された電子パッケージ

Country Status (9)

Country Link
US (2) US7064412B2 (ja)
EP (1) EP1250709B1 (ja)
JP (1) JP4878100B2 (ja)
KR (1) KR100661937B1 (ja)
AT (1) ATE345576T1 (ja)
AU (1) AU2000252898A1 (ja)
DE (1) DE60031887T2 (ja)
HK (1) HK1051087B (ja)
WO (1) WO2001056054A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245226A (ja) * 2005-03-02 2006-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064412B2 (en) * 2000-01-25 2006-06-20 3M Innovative Properties Company Electronic package with integrated capacitor
US7356952B2 (en) * 2002-06-17 2008-04-15 Philip Morris Usa Inc. System for coupling package displays to remote power source
US7055119B2 (en) * 2003-07-31 2006-05-30 International Business Machines Corporation Customized mesh plane, method and computer program product for creating customized mesh planes within electronic packages
US7202563B2 (en) * 2004-03-25 2007-04-10 Kabushiki Kaisha Toshiba Semiconductor device package having a semiconductor element with resin
US20070177331A1 (en) * 2005-01-10 2007-08-02 Endicott Interconnect Technologies, Inc. Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
US8607445B1 (en) 2005-01-10 2013-12-17 Endicott Interconnect Technologies, Inc. Substrate having internal capacitor and method of making same
US7772974B2 (en) * 2005-02-28 2010-08-10 Cypak Ab Tamper evident seal system and method
JP4621049B2 (ja) * 2005-03-25 2011-01-26 富士通株式会社 配線基板の製造方法
US20060213957A1 (en) * 2005-03-26 2006-09-28 Addington Cary G Conductive trace formation via wicking action
US20080006552A1 (en) * 2006-07-10 2008-01-10 The Procter & Gamble Company Pallet display assembly
US7731085B2 (en) * 2006-07-10 2010-06-08 The Procter + Gamble Company Product display
US9730078B2 (en) * 2007-08-31 2017-08-08 Fisher-Rosemount Systems, Inc. Configuring and optimizing a wireless mesh network
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
WO2010147939A1 (en) * 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2010141316A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2010147782A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Simulated wirebond semiconductor package
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US8583850B2 (en) 2011-02-14 2013-11-12 Oracle America, Inc. Micro crossbar switch and on-die data network using the same
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9552977B2 (en) * 2012-12-10 2017-01-24 Intel Corporation Landside stiffening capacitors to enable ultrathin and other low-Z products
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10312731B2 (en) 2014-04-24 2019-06-04 Westrock Shared Services, Llc Powered shelf system for inductively powering electrical components of consumer product packages
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
KR20210045876A (ko) * 2019-10-17 2021-04-27 에스케이하이닉스 주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148746A (ja) * 1995-11-20 1997-06-06 Kyocera Corp 多層配線基板及び半導体素子収納用パッケージ
JPH1126943A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 多層配線基板およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780352A (en) 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
US4945399A (en) 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
FR2621173B1 (fr) 1987-09-29 1989-12-08 Bull Sa Boitier pour circuit integre de haute densite
JP2592308B2 (ja) 1988-09-30 1997-03-19 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
US5027253A (en) 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JPH0470818A (ja) * 1990-07-12 1992-03-05 Fujitsu Ltd 高誘電性膜及びその形成方法並びにその高誘電性膜を用いた液晶表示パネル
US5212402A (en) 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
JP2962951B2 (ja) * 1992-11-19 1999-10-12 京セラ株式会社 半導体素子収納用パッケージ
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
JP3245329B2 (ja) * 1995-06-19 2002-01-15 京セラ株式会社 半導体素子収納用パッケージ
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
KR100277314B1 (ko) * 1996-11-08 2001-01-15 모기 쥰이찌 박막콘덴서 및 이를탑재한반도체장치
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
ATE521087T1 (de) * 1998-10-02 2011-09-15 Raytheon Co Mehrchipmodule mit eingebetteten kondensatoren
US7064412B2 (en) * 2000-01-25 2006-06-20 3M Innovative Properties Company Electronic package with integrated capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148746A (ja) * 1995-11-20 1997-06-06 Kyocera Corp 多層配線基板及び半導体素子収納用パッケージ
JPH1126943A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 多層配線基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245226A (ja) * 2005-03-02 2006-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4659488B2 (ja) * 2005-03-02 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20060203458A1 (en) 2006-09-14
HK1051087B (zh) 2007-06-29
US7064412B2 (en) 2006-06-20
EP1250709A1 (en) 2002-10-23
KR100661937B1 (ko) 2006-12-28
EP1250709B1 (en) 2006-11-15
JP4878100B2 (ja) 2012-02-15
DE60031887D1 (de) 2006-12-28
US7388275B2 (en) 2008-06-17
DE60031887T2 (de) 2007-07-05
US20030015787A1 (en) 2003-01-23
ATE345576T1 (de) 2006-12-15
KR20020069020A (ko) 2002-08-28
AU2000252898A1 (en) 2001-08-07
HK1051087A1 (en) 2003-07-18
WO2001056054A1 (en) 2001-08-02

Similar Documents

Publication Publication Date Title
JP2003521119A (ja) コンデンサが集積された電子パッケージ
TWI322475B (en) Capacitive devices, organic dielectric laminates, multilayer structures incorporating such devices, and methods of making thereof
JP3400677B2 (ja) プリント回路基板内に埋め込まれたキャパシタを作製する方法、及びその埋め込まれたキャパシタを有するプリント回路基板
WO2006016589A1 (ja) 誘電層構成材料の製造方法及びその製造方法で得られた誘電層構成材料、誘電層構成材料を用いてキャパシタ回路形成部材を製造する方法及びその製造方法で得られたキャパシタ回路形成部材及び、該誘電層構成材料又は／及びキャパシタ回路形成部材を用いて得られる多層プリント配線板。
CN101917819B (zh) 印刷线路板
US7351915B2 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
KR100716824B1 (ko) 하이브리드 재료를 이용한 커패시터 내장형 인쇄회로기판및 그 제조방법
JP2002536825A (ja) 受動電気物品、その回路物品、および受動電気物品を含む回路物品
KR20070042560A (ko) 다층 프린트 배선판의 제조 방법 및 그 제조 방법으로얻어진 다층 프린트 배선판
EP1422055A1 (en) Capacitor layer forming both-side copper-clad laminated heet and production method therefor
US20070177331A1 (en) Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
WO2010126989A1 (en) Thin-film capacitor structures embedded in semiconductor packages and methods of making
JPH0690074A (ja) 超小型電子回路パッケージの製造方法
JPH11340367A (ja) 多層配線基板およびその製造方法
JP3188856B2 (ja) 多層プリント配線板の製造方法
JP2008227153A (ja) キャパシタ内蔵多層プリント配線板用誘電体材料，キャパシタ部材とキャパシタ内蔵多層プリント配線板およびキャパシタ内蔵多層プリント配線板の製造方法
JP2001267751A (ja) コンデンサ内蔵基板およびその製造方法
US8501575B2 (en) Method of forming multilayer capacitors in a printed circuit substrate
JP2000277922A (ja) 多層プリント配線板及びその製造方法
US20100270646A1 (en) Thin-film capacitor structures embedded in semiconductor packages and methods of making
JP4075569B2 (ja) プリント配線板製造用材料及びプリント配線板及びその製造方法
JP2006123232A (ja) 誘電体フィラー含有樹脂層付銅箔及びその誘電体フィラー含有樹脂層付銅箔を用いて得られたプリント配線板
JP2003017861A (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees