JP2003506216A - 回路シンギュレーションシステム及び方法 - Google Patents

回路シンギュレーションシステム及び方法

Info

Publication number
JP2003506216A
JP2003506216A JP2001513943A JP2001513943A JP2003506216A JP 2003506216 A JP2003506216 A JP 2003506216A JP 2001513943 A JP2001513943 A JP 2001513943A JP 2001513943 A JP2001513943 A JP 2001513943A JP 2003506216 A JP2003506216 A JP 2003506216A
Authority
JP
Japan
Prior art keywords
laser beam
laser
cutting
mirror
lens
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001513943A
Other languages
English (en)
Other versions
JP2003506216A5 (ja
Inventor
コンロン，ピーター
マホン，ジェームズ
ボイル，エイドリアン
オーウェン，マーク
Original Assignee
イクシィル・テクノロジー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11042109&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2003506216(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by イクシィル・テクノロジー・リミテッド filed Critical イクシィル・テクノロジー・リミテッド
Publication of JP2003506216A publication Critical patent/JP2003506216A/ja
Publication of JP2003506216A5 publication Critical patent/JP2003506216A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Dicing (AREA)
  • Electrotherapy Devices (AREA)

Abstract

(57)【要約】 ＩＣパッケージ、回路基板のようなフレックス回路からなる電子回路は、結合している積層材料のレーザ切断によりシンギュレートされる。このレーザビームは、波長が４００ｎｍ未満で、最小エネルギー密度が１００Ｊ／ｃｍ2又は最小パワー密度が１ＧＷ／ｃｍ2である。この方法により、清浄化及び中間のハンドリングの必要がなくなり、かつスループットが大幅に改善される。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、回路基板または集積回路パッケージを切断する方法及び装置に関す
る。
【０００２】
【背景技術】
近年、マイクロエレクトロニクス産業には、ラップトップコンピュータ及び移
動電話のような軽量薄型の消費者向け電子製品への強い願望がある。これらの消
費者向け電子製品には、低コスト、薄型及び軽量集積回路パッケージの高スルー
プットアセンブリが要求される。集積回路は多数のユニットにパッケージ化され
て所望のスループットを達成し、かつハンドリングの要求を少なくしている。こ
の工程の最後には、パッケージ化されたデバイスをシンギュレートすることが必
要である。
【０００３】 集積回路パッケージの面積を少なくすることにより、その上でこれらのデバイ
スがその機能を実現する回路基板の面積を少なくすることが可能である。このた
め、回路基板はより軽くかつより小型になっている。
【０００４】 集積回路パッケージまたは回路基板が作られる材料には、例えば銅層、ガラス
繊維層またはウィーブ（ｗｅａｖｅ）、ＦＲ４、ＢＴガラス／エポキシ、接着剤
、オーバコート材、はんだマスクまたは半導体が含まれる。別のタイプの回路基
板は、ポリマーをベースにした柔軟な（フレックス）回路である。また、本発明
は、液晶シートまたはディスプレイに使用されるようなエレクトロクロミック誘
電体薄膜のような薄い層を切断するのに適用される。
【０００５】 図Ａ（ａ）乃至Ａ（ｄ）は、いくつかのＢＧＡデバイスが取り付けられたスト
リップの例を示している。図Ａ（ａ）では、オーバコート材料１が、ダイ２と、
前記ダイと基板３間の電気的接続とを保護している。組立工程には、孔あけを容
易にするためにツール用穴及び切り込み部分４の存在が要求される。図Ａ（ｂ）
のストリップは、切り込みストリップが無い点を除いて図Ａ（ａ）のそれと類似
しており、図Ａ（ｃ）のストリップでは、ツール用穴が無い。図Ａ（ｄ）のスト
リップでは、前記オーバコート材料が多数のダイを覆っている。このような状態
において、ＢＧＡのシンギュレーションには、前記オーバコート材料をも切断す
ることが要求される。添付図面における破線５は、個々のパッケージをシンギュ
レートするための切断線を示している。
【０００６】 多数ユニットチップスケールパッケージアセンブリの別の例が図Ｂに示されて
いる。この実施例では、ダイが基板上に二次元にマウントされて、ＢＧＡパッケ
ージ６のＮｘＮアセンブリを形成している。図Ｂは前記アセンブリの下側を示し
ている。はんだボール７が回路基板の正しい位置に配置され、かつ次にリフロー
される。ここでリフローされた前記はんだボールは回路基板とパッケージ間の電
気的接点を形成する。前記ダイへの電気的接続は、パッケージの基板を介して行
われる。前記基板の各層は銅層、ガラス繊維層またはウィーブ、ＦＲ４、ＢＴガ
ラス／エポキシ、接着剤、オーバコート材料、はんだマスクまたは半導体である
。図Ｂにおける端面図に関して、前記基板は多くの場合に、はんだマスク８、銅
９、誘電体１０、ガラス１１及びエポキシ１２を含む多数の層で構成される。層
９に銅の代わりに金または別の導体を用いることができる。
【０００７】 図Ｃは、多数の回路基板２１を含む回路基板パネルの例を示している。このよ
うなパネルは、「スマートカード」または移動電話回路に使用されるものである
。前記回路基板の材料は、銅層、ガラス繊維層またはウィーブ、ＦＲ４、ＢＴガ
ラス／エポキシ、接着剤、オーバコート、はんだマスク、または回路基板製造に
おいて使用される他の材料からなる積層膜から作られた硬質または柔軟な材料で
ある。
【０００８】 前記回路基板は柔軟な材料で形成することができる。このタイプの回路は一般
に、銅、接着剤及びキャプトン（登録商標）ポリイミドのようなポリマまたは所
望の機械的特性を有する別のポリマからなる層で作られる。
【０００９】 また、電子産業では、液晶ディスプレイまたは量産されるディスプレイアセン
ブリに液晶、エレクトロクロミックまたはより一般的に薄膜シートが使用される
。
【００１０】 現在のシンギュレーションの方法に関して、図Ｂは、ＢＧＡ／ＣＳＰデバイス
の製造の現在の方法に関連する最終工程を示している。関連するデバイス及びシ
ステムの性質により、ウエハソーでのシンギュレーション工程を支持するために
いくつかのハンドリング及び清浄化工程を追加しなければならない。これらの工
程には次のものが含まれる。 ・ボート、パネルまたはトレーにおける電気テスト及びレーザマーキング。 ・ボートまたはトレーからの取り外し及び粘着性ＵＢテープへのマウント。 ・ソーを用いた切断及び清浄化。 ・ＵＢ硬化。 ・トレーへの配置。 ・マーキング及び検査。
【００１１】 チップスケールパッケージのソーイング及び孔あけ加工は、国際公開ＷＯ９９
／０３１２８（チップスケールパッケージのためのシンギュレーションシステム
）、及び国際公開ＷＯ９８／５２２１２（チップスケールパッケージを多層フィ
ルムストリップから分離する取り出し及び配置切断ヘッド）に記載されている。
ＵＢテープ、ウエハリング、ソーブレード及び洗浄溶液のようないくつかの消耗
品を使用しなければならない。
【００１２】 本発明の目的は、製造ラインのシンギュレーションレート要件に適合するのに
十分な速度で上記材料を切断するシステム及び方法を提供することにある。別の
目的は、付着する残渣の範囲を少なくすることにより及びハンドリング要件を少
なくすることによって、前記方法及び装置によってより高い歩留まりが得られる
ことである。
【００１３】
【発明の開示】
本発明によれば、電子回路を結合する積層材料を切断することにより前記電子
回路をシンギュレートするための方法であって、 次の特性即ち、４００ｎｍ未満の波長、及び、１００Ｊ／ｃｍ2最小エネルギ
ー密度または１ＧＷ／ｃｍ2の最小ピークパワー密度を有するレーザビームを生
成する過程と、 前記材料の特徴または基準に関してレーザビームを合わせる過程と、 切断が終わるまで前記レーザビームを前記材料に沿って向ける過程とからなる
方法が提供される。
【００１４】 ある実施例では、前記レーザビームは、連続パルスが空間的にオーバラップす
るように動かされ、そのオーバラップが５％乃至９５％の範囲内である。
【００１５】 ある実施例では、前記オーバラップが３０％乃至５０％の範囲内である。
【００１６】 別の実施例では、前記レーザビームが複数のパスで動かされる。
【００１７】 更に別の実施例では、前記レーザビームが５より多いパスで動かされる。
【００１８】 或る実施例では、前記レーザビームが１ｋＨｚより大きいパルス繰返し数で生
成される。
【００１９】 或る実施例では、前記積層構造の厚さが前記レーザビームの焦点深度によって
画定される厚さまでである。
【００２０】 或る実施例では、前記積層材料が、ＰＴエポキシ、ガラス繊維、銅、金、ポリ
イミド、接着剤、オーバーモールド材料、アンダーフィル、導体、誘電体、硬化
剤、安定剤、プロテクタまたは他の電子パッケージに使用される材料から選択さ
れる２つまたはそれ以上の層を含む。
【００２１】 別の実施例では、前記積層材料の個々の前記層が、異なるアブレーション及び
イオン化速度、並びに異なる非線形吸収及び非イオン化係数を有する。
【００２２】 更に別の実施例では、前記レーザビームが、特定の繰返し数でピークの特性平
均出力を有する固体レーザから生成される。
【００２３】 或る実施例では、前記レーザビームが、前記繰返し数が増加しまたは減少する
につれて平均出力が低下するように制御され、かつ最大平均出力の前記繰返し数
以外の繰返し数において個々のパルスエネルギーが増加するにもかかわらず、他
のレーザ切断パラメータによりこれら繰返し数のいずれか以外の繰返し数で最大
切断速度が達成される。
【００２４】 或る実施例では、前記レーザビームの平均出力が３Ｗより大きく、パルス幅が
１００ナノ秒未満、連続パルスの空間的オーバラップが１０−７０％かつビーム
径が１／ｅ2点の空間的強度プロフィルにおいて７０ミクロン未満である。
【００２５】 或る実施例では、前記レーザビームが、９００乃至１６００ｎｍ波長範囲内の
基本発光を有し、かつレーザキャビティ内またはレーザキャビティ外に適当な結
晶を配置することにより得られるこの波長の１／２、１／３、１／４、１／５次
の第２、第３、第４または第５次高調波生成を有するダイオードレーザ励起利得
媒体デバイスにより生成される。
【００２６】 或る実施例では、前記レーザデバイスが、Ｎｄ：ＹＡＧ、ＮＤ：ＹＬＦ、Ｎｄ
：ＹＶＯ４または要求される範囲内で耐久性を有しかつ４００ｎｍ未満の動作波
長への高調波生成を有する他の組合せの不純物：母体利得媒体からなる。
【００２７】 或る実施例では、前記レーザビームが、１または複数のスキャニングガルバノ
メータに取り付けられた１つまたは複数のミラーを用いてワーク表面に送られ、
かつ要求されたスポットサイズが、前記ガルバノメータのミラーより前の段にお
いて及び前記ガルバノメータのミラーより後の段において平坦な視野レンズから
なるレンズにより軸上（ｏｎ−ａｘｉｓ）レンズ位置調整を用いることによって
、またはこれらのレンズの組合せを用いることによって達成される。
【００２８】 或る実施例では、前記レーザビームが、１つまたは複数の平行移動ステージに
取り付けられた１つまたは複数のミラーを用いて送られ、かつ焦点合わせが、サ
ンプル表面より前に取り付けられかつ集束ビームがサンプル表面に送られるよう
にビーム伝送ミラーと共に動く可動ミラーまたはレンズより前の望遠鏡または軸
上レンズを用いることによって達成される。
【００２９】 別の実施例では、前記レーザビームを短くしかつ集束させて、前記レーザビー
ムが送られる範囲にわたって最適のスポットサイズの特定の割合の範囲内に前記
ビームウェストが有るように選択されるテレスコープまたはスキャンレンズで切
断平面における所望のスポットサイズを達成し、かつ前記範囲がその部分の厚さ
より大きい。
【００３０】 更に別の実施例では、アシストガスを用いて切断過程を補助し、残渣が材料表
面に付着するのを防止しかつ、前記アシストガスが連続レーザ光パルスの散乱ま
たは吸収を生じないように切断過程で生成される材料を除去する。
【００３１】 更に別の実施例では、前記アシストガスを用いて不活性雰囲気を提供し、切断
時に好ましくない特定の光化学及び光物理的反応の形成が起こるのを防止する。
【００３２】 或る実施例では、真空吸引過程を用いて、切断面で生成されるヒューム及び固
体残渣を取り出す。
【００３３】 或る実施例では、前記レーザビームの前記材料表面上の特徴に対する位置合わ
せが、それに沿って切断がおこる座標を提供するイメージ処理手段及びセンサを
用いて達成され、かつビーム位置決め機構が、所望の切断経路に前記レーザビー
ムが確実に追従するように制御される。
【００３４】 別の側面によれば、本発明によって、材料により相互結合された電子回路の組
を支持するための手段と、 ４００ｎｍ未満の波長、及び、１００Ｊ／ｃｍ2の最小エネルギー密度または
１ＧＷ／ｃｍ2のピークパワー密度を有するレーザビームを生成するための手段
からなるレーザビーム源と、 前記材料にレーザビームを向けるためおよびそれを切断線に沿って向け、電子
回路をシンギュレートするための手段からなるビーム位置決め機構とを備える回
路シンギュレーションシステムが提供される。
【００３５】 或る実施例では、前記ビーム位置決めシステムが、少なくともそのいくつかが
前記レーザビームを向けるために可動である一連のミラーと収束レンズとからな
る。
【００３６】 或る実施例では、前記ミラーが直線的に移動可能である。
【００３７】 別の実施例では、前記ミラーが回転可能である。
【００３８】
【発明を実施するための最良の形態】
本発明は、添付図面を参照しつつ、以下に例示されるいくつかの実施態様に関
する詳細な説明からより明確に理解することができる。 本発明は、図１に示すように、シンギュレーションのためのレーザビームの使
用に基づくものである。この方法は、パッケージを「ソーイング」するのに紫外
レーザを使用する。前記レーザは、気化した残渣のみが生成され、消耗品を使用
せず、かつ切断エッジに全くチッピングや微小クラックを生じない優れた品質の
切断を行う。
【００３９】 紫外レーザパルスを用いた材料の光アブレーティブ分解の概念は、１９８２年
にスリニバシン（Srinivasin）によって紹介された。（R.Srinavasan他、Applie
d physics letters、４１、第５７６ページ、１９８２）。材料除去のための基
本的機構は、紫外波長における個々の光子のエネルギーが材料を一体に保持する
結合のエネルギーに近いという点において、より長い波長の工程とは異なる。い
くつかの代表的な結合の共有結合の強度の例が表１に示されている。加えて、室
温において、吸収バンドの幅は、少なくとも有機共有結合について、４００ｎｍ
未満（＜３ｅＶ）の波長範囲内でのパルス紫外放射は光アブレーティブ分解を生
じさせるのに十分であることで十分である。
【００４０】 表１：多価有機化合物における共有結合の強度（出典：handbook of chemistr
y and physics、Ｆ２３９頁、Ed.1978-1979、ＣＲＣ press）。このエネルギー
を有する光子の対応する波長が同様に示されている。
【表１】
【００４１】 本願発明者による光アブレーティブ分解の研究から、次の結論を引き出すこと
ができる。 ・ある閾値のフルエンスまたは強度以下では、全くアブレーションが認められな
い。しかしながら、光劣化が起こりかつ材料表面に形態学的な変化を生じさせる
ことがある。（P.E.Dyer 他, Journal of applied physics, 57, p1420, 1985;
J.H.Brannon 他, Journal of applied physics, 58, p2036, 1985; R.Srinivasa
n 他, Applied physics 61 p372, 1987） ・アブレーションされている表面から剥がれる破片は、材料の小クラスタ及びガ
ス状の産物からなる。（R.C.Estler 他, Applied physics letters, 49, p1175,
1986; G.Koren 他, Applied physics letters, 44, p1112, 1984; G.S.Hansen
他, Jounal of applied physics, p1878. 1990.） ・ポリイミドの３０８ｎｍのアブレーションを例外として（D.L. Singleton 他, Chemical physics, 144, p415, 1990）、レーザパルスの有効作用時間及び形状
は、アブレーションに決定的効果を有することが報告されている。（R.Srinivas
an 他, Applied physics letters, 53, p1233, 1988） ・一般に光アブレーションプロセスは、２０ｎｓのレーザパルス幅より小さい速
い時間スケールで起こる。 ・パルスの衝突及び吸収に続いて爆風が生じる。（R.Srinivasan 他, Jounal of
applied physics, 68, p1842, 1990） ・吸収係数は、低いパワー密度（ｍＷ／ｃｍ2）で定義され、かつエッチングレ
ートは非常に高い方のパワー密度（ｍＷ乃至ＭＷ／ｃｍ2）での材料除去を表す
。アブレーションは吸収と共に開始するので、多くの場合に吸収係数αとエッチ
ング深さとの間に関連がある。すなわち、強い吸収剤は弱い吸収剤よりも低いア
ブレーション閾値（パワー密度）を持つことになる。しかしながら、強い吸収剤
のエッチングレートは、光子のエネルギーは大部分がより浅い深さに制限される
ので、より小さいものであり得る。これは共通の意見である。しかしながら、こ
れは決して一般的な場合ではない。吸収は必要条件にすぎない。これは十分では
ない。高い吸収剤は、放射性においてまたは熱的にそのもとの基底状態に戻すこ
とが可能である。光アブレーションを起こすには、結合の切断すなわち、励起状
態（光化学反応）または基底状態（光熱的反応）を介して反応物質から産物への
反応が必要である。第２にαの分光測定とアブレーションレジーム間における異
なる強度レジームのために、多光子吸収のような非線形現象が、パワー密度と共
にエッチングレートの劇的な増加へ（及び恐らくは飽和へ）と導く虞がある。こ
のように、２つの物質は類似のα（すなわち、低い強度において）を有するが、
一方の材料で２光子または多光子吸収が始まるので、完全に異なるエッチングレ
ート（高い強度において）となる。例えば、３５５ｎｍにおいて、有機物の芳香
族間はまだ励起されていない（２４０−２８０ｎｍで吸収ピーク）。しかし、十
分な出力−光子で結合の切断が起こり得る。 ・前記プロセスを実際通りに説明することは、（i）大部分の断面及びリラクセ
ーション時間が不明であること、及び（ii）多分子事象（すなわち、切断された
結合のエネルギーがマトリックスに消散する様子）、機械的特性、及び熱的特性
が同様に重要な場合にアブレーションガ固体で起こることから、困難である。
【００４２】 本発明の装置は、紫外固体レーザを用いてボールグリッドアレー、回路基板材
料および、積層パッケージのような薄板を形成し得る他の「薄膜」型材料のよう
なチップスケールのパッケージを形成する材料を切断する。
【００４３】 固体ＹＡＧ／ＹＬＦ及びＮＶＯ４レーザ及び可視または赤外での基本レーザ発
光で動作する他のレーザは、二次及び三次高調波発生、二次の非線形結晶に混合
される和及び差分周波数を介して紫外レーザに変換することができる。
【００４４】 一例として、「三次高調波」レジームで動作するレーザを用いて、３Ｗを越え
る平均出力で、大抵のＢＧＡ加工ラインのスループットに適合するのに必要な切
断レートを満足させるまたはそれをしのぐ結果が得られることを本願出願人は確
認した。
【００４５】 前記装置は、上述した紫外レーザシステムとビーム位置決め機構とを備える。
前記ビーム位置決め機構は、図２に示すような多軸ステージまたは図３に示すよ
うなスキャニングガルバノメータとすることができる。
【００４６】 図２には、ビーム位置決め機構３０が示されている。フレーム３１は、シンギ
ュレートされるターゲット３２を支持する。光路は、 ３３：レーザビーム発生源 ３４：ビーム光学（エキスパンダ） ３５：固定ミラー ３６：固定ミラー ３７：Ｘ方向に可動なミラー ３８：Ｙ方向に可動なミラー ３９：パッケージの特徴に合わせるためのカメラ、及び ４０：集束レンズ。
【００４７】 平行移動可能なステージを用いることの利点は、次の通りである。 ・広い範囲にわたって小さなスポットサイズが可能である。 ・スポットサイズの変化が、ミラーの制御によって効果的に排除できる。 ・高度に繰り返し可能で正確な位置決め。
【００４８】 切断加工は、入射ビームの経路に沿ってかつ光電検出器へと背面反射される、
切断されている材料の表面から反射される光エネルギーを観測することによって
、リアルタイムでモニタすることができる。前記材料が完全に切断された場合に
は、反射面が無くなり、かつ前記検出器における信号がバックグラウンドレベル
、理想的にはゼロにまで降下する。前記反射光はＵ．Ｖ．レーザ光とすることが
でき、その場合にレーザ波長のためのビームスプリッタが使用される。別の実施
例では、紫外光（例えば、３５５ｎｍ）に対して透過性を有するミラーを用いて
、二次高調波波長（例えば５３２ｎｍ）のような二次波長を反射する。この場合
、紫外波長における入力した出力の犠牲はない。
【００４９】 別の可能性は、フィードバック機構が切断過程において発生するプルームの可
視−赤外発光である。このプルームが存在しない場合には、切断が行われておら
ず、サンプルは切断されてしまっている。前記プルームの存在は、切断が起こっ
ていることの証拠としてとらえることができる。更に、前記プルームの分光内容
によって、切断されている材料に関する情報が得られる。
【００５０】 多層材料の切断のリアルタイム制御は、切断スキャン時のパルスの各位置にお
ける分光出力をモニタすることによって可能である。制御点から、一端信号が送
られかつ次の測定が起こる前に処理されると、パルス−パルスベースでレーザの
出力パラメータを制御することが可能である。これは、積層パッケージのような
複合材料が切断表面において材料の分布に変化があるような場合に有利である。
加えて、層が一端完全に切断されると、次の層について切断加工が最適化される
ように大急ぎでレーザのパラメータを変化させることができる。
【００５１】 ビームの送出及び位置の制御に関する第２のオプションは、スキャニングガル
バノメータを用いることである。図３はその基本的なジオメトリを示している。
２つのミラーが、該ミラーが取り付けられた軸を回転させる電流駆動式ガルバノ
メータのコイルに取り付けられている。位置Ａから位置Ｄへのスキャニングは、
ガルバノメータ２をそのミラーがこの線に沿って反射するように配向させた状態
で、ガルバノメータ１を角度Ｇ１までスキャニングすることによって達成される
。位置Ａから位置Ｂへのスキャニングは、ガルバノメータ１をＡＤ線上の位置Ａ
について固定した状態で、ガルバノメータ２を角度Ｇ２にまで回転させることに
よって実現される。従って、二次元上のいかなる位置も、２つのミラーの動きの
組合せによって消すことができる。ガルバノメータを用いた方法によって、高度
な加速及び減速時間が可能となり、その結果として動きと動きの間の時間を最小
にしかつ加工時間への影響が最小になる。
【００５２】 集束させたレーザビームをワーク表面に送るためには、平坦な視野レンズまた
はｚ軸焦点調整を用いることが必要である。回路基板及びチップスケールのパッ
ケージ材料を紫外レーザで除去するのに、ガルバノメータ及びガントリシステム
双方が可能である。その選択は、切断加工の正確な要件に依存する。
【００５３】 ガルバノメータを用いた方法での高加速に高い精度が要求される場合には、こ
れはガルバノメータとＸＹステージまたはガントリとを用いた方法の組合せによ
って提供することができる。例えば、見本をガルバノメータの構成の下側にある
ＸＹステージ上に取り付けることができる。光速度及び光加速度は、ガルバノメ
ータの動作を介して小さい面積について高い精度で行うことが可能であり、ＸＹ
ステージによって高精度でより遅い動きが可能である。より遅い動きの数が少な
い場合には、全体として処理時間への影響は無視し得ることになる。このガルバ
ノメータ／ＸＹステージの組合せによって、精度及び速度を開発することが可能
になる。
【００５４】 レーザの種類、レーザ出力の使用、ビーム送出方法及び切断使用とする材料の
全てが、材料を切断する速度及びその結果である切断の品質に影響を与える。
【００５５】 上述した光学的構成は、切断しようとする表面にレーザビームを送り出す。レ
ンズを用いて、前記ビームを小径で、高強度のスポットに集束させる。前記レー
ザは、１ｋＨｚより大きいレートで連続的にパルスを発射する。切断は、切断で
きるようにパルス間のオーバラップが十分であるような速度でサンプル上をビー
ムでスキャニングする（またはビームの中にサンプルをスキャニングする）こと
によって達成される。切断速度及び品質を最大にするためには、正しいオーバラ
ップ要素を確保しかつ同じ経路に多数のパスを用いて材料を切断することが必要
であることが確かめられた。切断加工への研究から、本願発明者は以下のことを
確認した。
【００５６】 ・レーザ材料及びスキャニングのパラメータが、最適の切断速度及び品質のため
に最適化しなければならないパラメータの組を形成する。 ・平均出力、繰返し数、及びスキャニング速度の関係を用いて、多数のパスを用
いることにより平均出力で切断速度の線形スケーリングを確保することが可能で
ある。 ・切断品質は、同様にオーバラップによって影響される。 ・より高いピークパワー密度が要求される場合に、焦点サイズは小さくまたは大
きくすることができ、かつ対応するオーバラップパラメータを調整する（繰返し
数またはスキャニング速度を調整することによって）することができる。 ・エッチングレートまたは切断速度に関する高パワー密度（＞１００ＭＷ／ｃｍ 2 ）のスケーリング法則は、低出力（１ＫＷから１００ＭＷ／ｃｍ2）について観
測されるものと異なる。
【００５７】 パラメータ空間 （ａ）レーザパラメータ レーザビームの波長 パルスエネルギ：パルスエネルギは、パルス列の単一のパルス内のエネルギで
あり、かつエネルギ密度はｃｍ2当たりの値である。
【００５８】 繰返し数は、毎秒当たりのパルスの数を定義する。
【００５９】 スキャニング速度：サンプルに関するレーザのスキャニング速度は、一定の繰
返し数で所定のスポットサイズについて要求される空間的なオーバラップにより
定義される。
【００６０】 オーバラップ：オーバラップは、連続している他のパルスと空間的にオーバラ
ップするビーム径の割合として定義される。
【００６１】 スポットサイズ：スポットサイズまたはビーム径は、切断面におけるピークパ
ワー密度（Ｗ／ｃｍ2）及びフルエンス（Ｊ／ｃｍ2）を決定する。また、スポッ
トサイズは所望のオーバラップを達成するのにサンプルに関してレーザをどの速
度でスキャニングすべきかを決定する。
【００６２】
【数１】
【００６３】 平均出力は、１秒に全パルスにより送られるパルスエネルギである。エネルギ
ｘ繰返し数。
【００６４】
【数２】
【００６５】 パルス幅：パルス幅はピーク出力及びピークパワー密度を決定する。
【００６６】
【数３】
【００６７】 ピークパワー密度は単位面積（ｃｍ2）当たり送られるピーク出力である。
【００６８】 （ｂ）材料パラメータ 吸収計数 線形吸収係数αは、パルスの溶込み深さを決定する。ベール・ランバートの法
則は次のように表される。
【００６９】
【数４】
【００７０】 従って、入射強度Ｉ0が５０％低減する（Ｉ＝Ｉ0／２）深さは次の式で与えら
れる。
【００７１】
【数５】
【００７２】 ２光子吸収は、全吸収を次の式で与えられる線形及び強度依存吸収係数の合計
としてとることによって理解される。
【００７３】
【数６】
【００７４】 ここで、α0はｍ-1における線形吸収係数であり、α2はｍ／Ｗにおける２光子
吸収係数であり、かつＩはＷ／ｍ2における強度である。
【００７５】 一定強度の波についてかつ２光子吸収が起こる波長において、その結果生じる
波の強度の減少は次の式によって数学的に表すことができる。
【００７６】
【数７】
【００７７】 ここで、ｚは、波が伝搬するメータ単位の距離である。この式の積分によって
、伝搬する距離の関数として波の強度が与えられる。
【００７８】
【数８】
【００７９】 ここで、Ｉ0は、波の初期強度である。無視可能な２光子吸収がある場合、α2 は０であり、かつこの式は線形吸収に関する前記ベール・ランバート法則に変形
される。２光子吸収が存在する場合には、強度制限効果が起こる。
【００８０】 これらの式を考慮すると、次の結論が導き出される。 ・低強度吸収係数が０の場合でさえ、エネルギは吸収され得る。（Ａ） ・強度が減少すると、吸収される全エネルギが減少する（Ａ）。 ・２光子吸収の存在下で強度が下がると、強度が閾値Ｉthより上である深さが同
様に減少する。
【００８１】 多光子吸収： ２光子吸収と同様に、３及び多光子吸収は、上述した手順を用いて定義するこ
とができる。
【００８２】 非線形吸収： 他の非線形吸収過程には、吸収飽和、逆過飽和吸収、光イオン化が含まれる。
【００８３】 アシストガスを用いて、残渣が確実にサンプル表面上に再付着しないようにす
ることが可能である。また、いくつかのガスは、材料の光除去を強化することが
でき、かつ他のものは好ましくない非清浄な化学過程を抑制することができる。
【００８４】 切断速度スケーリングパラメータ 上述したパラメータ空間に基づいて、次のように言うことができる。 ・波長は４００ｎｍ未満にすべきである。
【００８５】 最小エネルギ密度は１００Ｊ／ｃｍ2にすべきであり、または最小ピークパワ
ー密度は１．０ＧＷ／ｃｍ2にすべきである。
【００８６】 所定のレーザパルスエネルギについて、スキャニング速度及び繰返し数によっ
てオーバラップが定義される。スキャニング速度及び繰返し数を増やすことによ
り、前記オーバラップは維持することができ、スキャニングの数は一定に維持さ
れるが、切断に要する時間は、スキャニング速度の減少に従って線形に減少する
、すなわち切断速度は線形に減少する。 ・所定のパルス繰返し数、スキャン速度及びオーバラップ（５％−９５％）につ
いて、サンプルを切断するのに必要なパスの数は、パルスのエネルギが増加する
につれて減少する。最適の切断速度で作動する４Ｗまでの平均出力を有し、かつ
これを実現するように設定されたパラメータを有するＵＶ固体レーザについては
、一般にこの増加が線形の傾向を示す。標準的な光アブレーションと同様に、非
線形吸収及びイオン化の効果が、より高いパワー密度レジーム（１００ＭＷ／ｃ
ｍ2を越える）において起こる。 ・従って、切断速度がパルスエネルギへの線形または線形以上の依存性で減少す
る。上述したＵＶレーザについては、次のことにより、切断を実現するのに必要
なスキャニングの数を減らすことができる。 ・３Ｗの低出力で切断速度を最適化すること、及び ・変更される唯一のパラメータがパルスエネルギ（例えば１５Ｗの平均出力を与
える）であるように平均パワー出力を上向きに拡大すること。
【００８７】 材料によって、スキャンの数を５だけ（１５Ｗ／３Ｗ、線形）、５以上（超線
形）または５未満（飽和状態）減らして完全な切断を達成することが可能な場合
がある。一般に、チップスケールパッケージ、回路基板及びフレックス回路にお
ける材料については、切断速度はパルスエネルギが減少するにつれて線形にまた
は「超」線形に増加する。
【００８８】 上述したスケーリングの法則の１例として、厚さ１ｍｍの多層構造を考える。
本願発明者は、３Ｗの平均出力で４．２ｍｍ／ｓの切断速度を実現する。これは
、５．５ｋＨｚの繰り返し数、９５ｎｓのパルス幅、１００ｍｍ／ｓでのスキャ
ニング及び２５ミクロンのスポットサイズで達成される。これには、完全に切断
しかつ所望の品質を達成するのに、全部で２４パスが必要である。この例につい
て、対応するエネルギ密度（すなわちフルエンス）及びピークパワー密度は次の
ように計算することができる。
【００８９】
【数９】
【００９０】 スキャン速度を３００ｍｍ／ｓに増加し、かつ繰返し数を１６．５ｋＨｚに増
加し、かつ同じパルスエネルギを取ると、少なくとも１２．６ｍｍ／ｓの切断速
度を実現することが可能である。これには、９Ｗの平均出力を必要とする。これ
は、ダイオード励起ＵＶ固体レーザの能力の範囲内である。
【００９１】 この繰返し数で出力を更に増加（例えば１８Ｗに）し、かつ他の全てのパラメ
ータを維持した場合には、この速度を２倍にして２５．２ｍｍ／ｓという結果を
得ることができる。
【００９２】 上記パラメータの全てを同じに維持すると、パルス幅を減らすことによって更
に改善（切断速度が増加）することが可能である。一定エネルギについてパルス
幅を減らすことは、ピーク出力を減少させる結果となる。非線形のプロセスは、
ピーク出力に強く依存し、かつ非線形吸収、イオン化または材料除去の速度に貢
献する屈折プロセスがある場合には、パルス幅の減少が材料除去の速度を増加さ
せることになり、その結果切断速度が増加する。また、アブレーションは強いパ
ルス幅依存性を示す。
【００９３】 サンプルにおけるビームエネルギ／パワー密度に影響を与える別のパラメータ
はビーム径である。サンプルにおいてより小さいビームウエストに収束させるこ
とは、サンプルにおけるピークパワー密度、平均パワー密度及びエネルギ密度の
増加を生じる結果となる。これらは全て材料除去を増加させる結果となる。結局
は、しかしながら、切断される領域の「カーフ」即ち幅が物理的に材料の除去を
妨げ、材料除去の速度を維持するのに十分なカーフ幅を確保することが必要であ
る。考慮しなければならない第２の要素は、被写界深度である。よりきつく収束
させることは被写界深度を小さくすることになる。最後に、位置決めシステムの
再現性は、より小さいビームサイズについて重要なものとなる。これらの要素を
考慮して、最適のビーム径は８〜７０ミクロンの範囲内にある。
【００９４】 そこで、パラメータ空間は次のように定義される（特に順序はない）。 パルス幅：＜１００ｎｓ ビームウエスト：＜７０ミクロン 平均出力：＞３Ｗ 繰返し数：＞１ｋＨｚ パスの数：＞１ 波長：＜４００ｎｍ オーバラップ（繰返し数及び切断速度に依存）：５％乃至９５％で好ましくは３
０％乃至５０％。 １００Ｊ／ｃｍ2の最小エネルギ密度または１．０ＧＷ／ｃｍ2の最小ピークパワ
ー密度。
【００９５】 実施例： 実施例１：フレックス回路パッケージ及び液晶シート レーザは、三倍周波数ＱスイッチＮｄ：Ｙａｇレーザであった。レーザの安定
性は平均値に関して７％良好であり、かつモード動作は基本的なＴＥＭ00であっ
た。動作の仕様を表２に示す。
【００９６】 表２：実施例１に関するレーザパラメータ
【表２】
【００９７】 ５つの代表的なフレックス回路材料について切断パラメータを使用した。サン
プルは、はんだマスク、ポリーミド及び接着剤を様々に積層したもので構成され
ている。 サンプル＃１： ５層の材料を含む。２−ポリイミド、２−接着剤、１−はんだ
マスク。 サンプル＃１Ａ： このサンプルは、一方の側のヒートボンディング領域の上に
はんだマスクが連続していることを除いて、サンプル＃１と同一である。 サンプル＃２： このサンプルは３層の材料を含む。１−ポリイミド、２−はん
だマスク。 サンプル＃３： このサンプルは非銅領域（non-copper loaded areas）に５層
を含む。３−ポリイミド、２−接着剤。 サンプル＃４： このサンプルは３層の材料を含む。（１−液晶ポリマ、２−は
んだマスク）
【００９８】 最適の繰返し数は、繰返し数及びスキャニング速度を変化させ、同様のオーバ
ラップを確保しかつ機械加工を終わらせるのに必要なパスの数を数えることによ
って確立された。繰返し数は１５ｋＨｚまで調整できるにもかかわらず、最適の
機械加工性能は、平均出力がピークに近いときに得られる。この点において、各
パルスエネルギーは最大ではないが、全送出エネルギーは可能な最も早い時間で
切断が行われるようなものとなる。
【００９９】 図４及び図５の線図から導き出される結論は次の通りである。 ・０．５ＧＷ／ｃｍ2より上のパワー密度では、パルスエネルギのみを変化させ
ることによって、飽和なしに切断速度が増加する。この関係は、サンプルの種類
及び厚さによって僅かに変化するが、その関係は線形的に比例して又はそれより
良好に定義することができる。
【０１００】 実施例２： オーバーモールドボールグリッドアレイパッケージ： オーバラ
ップの影響。 実施例１と同じレーザ動作パラメータを用いて、厚さ１ｍｍのオーバモールド
ＢＧＡパッケージの切断速度は、３Ｗ平均出力で４．２ｍｍ／秒と測定された。
これは、１００ｍｍ／ｓの速度で２４パスを用いて達成された。（ＦＷＨＭ強度
点において約５０％のオーバラップ）。得られたエッジの２０倍及び１００倍の
ＳＥＭ像がそれぞれ図６及び図７に示されている。このサンプルは、はんだマス
ク、ガラス繊維マトリックス、エポキシ及び接着剤、銅及びオーバコート領域を
有する。エッジの品質に欠陥がないことは明らかである。現れた開放空間はおそ
らく前記オーバコート材料の自由体積によるものである。
【０１０１】 ２つのパス及び８．３ｍｍ／秒の速度でスキャニングして実験を繰り返した。
これは２５μｍのスポットについて９３％のオーバラップに相当する。エッジの
２０倍及び１００倍のＳＥＭ像が図８及び図９にそれぞれ示されている。切断品
質が５０％オーバラップの場合ほど良好でないこと、及びこれは所望の切断品質
を達成する上で重要な要素であることは非常に明らかである。
【０１０２】 次の実施例はレーザビーム出力の要件を示している。 １ｍｍ厚さ多層オーバモールドＢＧＡパッケージ（実施例２を参照） 使用した平均出力＝３Ｗ 繰返し数５．５ｋＨｚ スポットサイズ２５μｍ（１／ｅ２） スキャン速度１００ｍｍ／ｓ 切断に要したパスの数＝２４ 有効切断速度＝４．２ｍｍ／秒
【０１０３】
【数１０】
【０１０４】 焦点深度：
【０１０５】
【数１１】
【０１０６】 ここで、ω（ｚ）は、ω0である最小ビームウエストから距離ｚにあるビーム
ウエストであり、かつλは波長である。５％のスポットサイズの変化を許容する
と、すなわちω（ｚ）＝１．０５ω0。
【０１０７】 ω0＝２５μｍでかつ３５５ｎｍの波長においてｚ＝Δｚを求める。
【０１０８】
【数１２】
【０１０９】 このデータから本願発明者は、エネルギー密度、ピークパワー密度及び平均パ
ワー密度レジームが独特であり、かつこのレジームが存在し得る焦点深度によっ
て紫外光を用いたレーザ機械加工について全く新しいパラメータの組が得られる
と結論づけることができる。
【０１１０】 ３Ｗより大きい平均出力を有するこのタイプのレーザを用いることによって、
電子製品の製造分野で使用されているような多層及び複合材料の効率的な機械加
工に適応し得るパワー密度の全く新しいレジームが得られる。
【０１１１】 上記説明が理解されるように、本発明によって従来技術に対して次のような利
点が得られる。 １．速度の改善： ・部品がパネル、ストリップ又はボートにおいて前の工程から直接移される。 ・例えば、１ｍｍの厚さを有するパッケージのシンギュレーションについては、
５Ｗレーザで１０００ＵＰＨ（時間当たりのユニット）より大きな速度が達成さ
れる。これは出力が大きいほど大きくなる。 ・清浄処理が必要ない。
【０１１２】 ２．既存のソーに対するコスト低減 ダイヤモンドソーの使用と異なり、レーザによる切断加工はウエハソーに関連
するコスト、ＵＶテープ、純水、乾燥及びソーの消耗品のためのコストを生じな
い。
【０１１３】 ３．空間 レーザの除去加工に要する空間はクラス１０００クリーンルーム面積において
より少ない。レーザによる除去加工及び検査に必要なのは、従来のソーイング、
ハンドリング及び検査設備のために約５ｍ3であったのに対して、約２ｍ3にすぎ
ない。
【０１１４】 ４．切断品質 本発明の除去方法は、その結果生じる「カーフ」が非常に小さい。一般に、従
来の方法では、ソーに２５０μｍの捨て面積が与えられ、かつ１７５ミクロンを
切断に使用する。本発明では、捨て面積が２５ミクロン又はそれ以下である。従
って、本発明によって部品、特に小さい部品についてより大きな「物的財産」が
達成される。又、本発明によって応力がより少なくかつ微少クラックのないエッ
ジが実現される。
【０１１５】 本発明は上述した実施態様に限定されるものでなく、その技術的範囲内におい
て構成及び詳細な部分を様々に変化させることができる。
【図面の簡単な説明】
【図１】 本発明の切断方法を示す概略図である。
【図２】 切断のためのレーザビームの制御を示す図である。
【図３】 切断のためのレーザビームの制御を示す図である。
【図４】 切断性能を示す線図である。
【図５】 切断性能を示す線図である。
【図６】 切断した材料の断面を示す写真である。
【図７】 切断した材料の断面を示す写真である。
【図８】 切断した材料の断面を示す写真である。
【図９】 切断した材料の断面を示す写真である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｂ２３Ｋ 26/14 Ｂ２３Ｋ 26/14 Ｚ Ｈ０５Ｋ 3/00 Ｈ０５Ｋ 3/00 Ｎ Ｘ // Ｂ２３Ｋ 101:42 Ｂ２３Ｋ 101:42 (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ， ＹＵ，ＺＡ，ＺＷ (72)発明者 ボイル，エイドリアン アイルランド国，カウンティ・キルデア， モナスタラビン，タファー・グローブ・９ (72)発明者 オーウェン，マーク 米国，オレゴン州・97006，ビーバートン， ノースウエスト・テルシャイア・ドライ ブ・16075 Ｆターム(参考） 4E068 AE01 CA02 CA03 CA07 CA09 CB05 CC02 CD13 CG01 CG02 CK01 DA11

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 電子回路を結合する積層材料を切断することにより前記電
    子回路をシンギュレートするための方法であって、 次の特性即ち、４００ｎｍ未満の波長、及び、１００Ｊ／ｃｍ2最小エネルギ
    ー密度または１ＧＷ／ｃｍ2の最小ピークパワー密度を有するレーザビームを生
    成する過程と、 前記材料の特徴または基準に関してレーザビームを合わせる過程と、 切断が終わるまで前記レーザビームを前記材料に沿って向ける過程とからなる
    方法。
  2. 【請求項２】 前記レーザビームは、連続パルスが空間的にオーバラップ
    するように動かされ、そのオーバラップが５％乃至９５％の範囲内であることを
    特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記オーバラップが３０％乃至５０％の範囲内であること
    を特徴とする請求項２に記載の方法。
  4. 【請求項４】 前記レーザビームが複数のパスで動かされることを特徴と
    する請求項１または２に記載の方法。
  5. 【請求項５】 前記レーザビームが５より大きい数のパスで動かされるこ
    とを特徴とする請求項４に記載の方法。
  6. 【請求項６】 前記レーザビームが、１ｋＨｚより大きいパルス繰返し数
    で生成されることを特徴とする請求項１乃至５のいずれかに記載の方法。
  7. 【請求項７】 前記積層構造の厚さが前記レーザビームの焦点深度によっ
    て画定される厚さまでであることを特徴とする請求項１乃至６のいずれかに記載
    の方法。
  8. 【請求項８】 前記積層材料が、ＰＴエポキシ、ガラス繊維、銅、金、ポ
    リイミド、接着剤、オーバーモールド材料、アンダーフィル、導体、誘電体、硬
    化剤、安定剤、プロテクタまたは他の電子パッケージに使用される材料から選択
    される２つまたはそれ以上の層を含むことを特徴とする請求項１乃至７のいずれ
    かに記載の方法。
  9. 【請求項９】 前記積層材料の個々の前記層が、異なるアブレーション及
    びイオン化速度、並びに異なる非線形吸収及び非イオン化係数を有することを特
    徴とする請求項１乃至８のいずれかに記載の方法。
  10. 【請求項１０】 前記レーザビームが、特定の繰返し数でピークの特性平均
    出力を有する固体レーザから生成されることを特徴とする請求項１乃至９のいず
    れかに記載の方法。
  11. 【請求項１１】 前記レーザビームが、前記繰返し数が増加しまたは減少す
    るにつれて平均出力が低下するように制御され、かつ最大平均出力の前記繰返し
    数以外の繰返し数において個々のパルスエネルギーが増加するにもかかわらず、
    他のレーザ切断パラメータによりこれら繰返し数のいずれか以外の繰返し数で最
    大切断速度が達成されることを特徴とする請求項１乃至１０のいずれかに記載の
    方法。
  12. 【請求項１２】 前記レーザビームの平均出力が３Ｗより大きく、パルス幅
    が１００ナノ秒未満、連続パルスの空間的オーバラップが１０−７０％かつビー
    ム径が１／ｅ2点の空間的強度プロフィルにおいて７０ミクロン未満であること
    を特徴とする請求項１乃至１１のいずれかに記載の方法。
  13. 【請求項１３】 前記レーザビームが、９００乃至１６００ｎｍ波長範囲内
    の基本発光を有し、かつレーザキャビティ内またはレーザキャビティ外に適当な
    結晶を配置することにより得られるこの波長の１／２、１／３、１／４、１／５
    次の第２、第３、第４または第５次高調波生成を有するダイオードレーザ励起利
    得媒体デバイスにより生成されることを特徴とする請求項１乃至１２のいずれか
    に記載の方法。
  14. 【請求項１４】 前記レーザデバイスが、Ｎｄ：ＹＡＧ、ＮＤ：ＹＬＦ、Ｎ
    ｄ：ＹＶＯ４または要求される範囲内で耐久性を有しかつ４００ｎｍ未満の動作
    波長への高調波生成を有する他の組合せの不純物：母体利得媒体からなることを
    特徴とする請求項１３に記載の方法。
  15. 【請求項１５】 前記レーザビームが、１または複数のスキャニングガルバ
    ノメータに取り付けられた１つまたは複数のミラーを用いてワーク表面に送られ
    、かつ要求されたスポットサイズが、前記ガルバノメータのミラーより前の段に
    おいて及び前記ガルバノメータのミラーより後の段において平坦な視野レンズか
    らなるレンズにより軸上（ｏｎ−ａｘｉｓ）レンズ位置調整を用いることによっ
    て、またはこれらのレンズの組合せを用いることによって達成されることを特徴
    とする請求項１乃至１４のいずれかに記載の方法。
  16. 【請求項１６】 前記レーザビームが、１つまたは複数の平行移動ステージ
    に取り付けられた１つまたは複数のミラーを用いて送られ、かつ焦点合わせが、
    サンプル表面より前に取り付けられかつ集束ビームがサンプル表面に送られるよ
    うにビーム伝送ミラーと共に動く可動ミラーまたはレンズより前の望遠鏡または
    軸上レンズを用いることによって達成されることを特徴とする請求項１乃至１６
    のいずれかに記載の方法。
  17. 【請求項１７】 前記レーザビームを短くしかつ集束させて、前記レーザビ
    ームが送られる範囲にわたって最適のスポットサイズの特定の割合の範囲内に前
    記ビームウェストが有るように選択されるテレスコープまたはスキャンレンズで
    切断平面における所望のスポットサイズを達成し、かつ前記範囲がその部分の厚
    さより大きいことを特徴とする請求項１乃至１６のいずれかに記載の方法。
  18. 【請求項１８】 アシストガスを用いて切断過程を補助し、残渣が材料表面
    に付着するのを防止しかつ、前記アシストガスが連続レーザ光パルスの散乱また
    は吸収を生じないように切断過程で生成される材料を除去することを特徴とする
    請求項１乃至１７のいずれかに記載の方法。
  19. 【請求項１９】 前記アシストガスを用いて不活性雰囲気を提供し、切断時
    に好ましくない特定の光化学及び光物理的反応の形成が起こるのを防止すること
    を特徴とする請求項１８に記載の方法。
  20. 【請求項２０】 真空吸引過程を用いて、切断面で生成されるヒューム及び
    固体残渣を取り出すことを特徴とする請求項１乃至１９のいずれかに記載の方法
    。
  21. 【請求項２１】 前記レーザビームの前記材料表面上の特徴に対する位置合
    わせが、それに沿って切断がおこる座標を提供するイメージ処理手段及びセンサ
    を用いて達成され、かつビーム位置決め機構が、所望の切断経路に前記レーザビ
    ームが確実に追従するように制御されることを特徴とする請求項１乃至２０のい
    ずれかに記載の方法。
  22. 【請求項２２】 実質的に添付図面に関連して記載されている方法。
  23. 【請求項２３】 材料により相互結合された電子回路の組を支持するための
    手段と、 ４００ｎｍ未満の波長、及び、１００Ｊ／ｃｍ2の最小エネルギー密度または
    １ＧＷ／ｃｍ2のピークパワー密度を有するレーザビームを生成するための手段
    からなるレーザビーム源と、 前記材料にレーザビームを向けるためおよびそれを切断線に沿って向け、電子
    回路をシンギュレートするための手段からなるビーム位置決め機構とを備える回
    路シンギュレーションシステム。
  24. 【請求項２４】 前記ビーム位置決めシステムが、少なくともそのいくつか
    が前記レーザビームを向けるために可動である一連のミラーと収束レンズとから
    なることを特徴とする請求項２３に記載の回路シンギュレーションシステム。
  25. 【請求項２５】 前記ミラーが直線的に可動であることを特徴とする請求項
    ２４に記載の回路シンギュレーションシステム。
  26. 【請求項２６】 前記ミラーが回転可能であることを特徴とする請求項２４
    に記載の回路シンギュレーションシステム。
JP2001513943A 1999-08-03 2000-08-03 回路シンギュレーションシステム及び方法 Pending JP2003506216A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IE990664 1999-08-03
IE990664 1999-08-03
PCT/IE2000/000095 WO2001010177A1 (en) 1999-08-03 2000-08-03 A circuit singulation system and method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012266877A Division JP2014007375A (ja) 1999-08-03 2012-12-06 回路個片化システム及び方法

Publications (2)

Publication Number Publication Date
JP2003506216A true JP2003506216A (ja) 2003-02-18
JP2003506216A5 JP2003506216A5 (ja) 2013-07-18

Family

ID=11042109

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001513943A Pending JP2003506216A (ja) 1999-08-03 2000-08-03 回路シンギュレーションシステム及び方法
JP2012266877A Pending JP2014007375A (ja) 1999-08-03 2012-12-06 回路個片化システム及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012266877A Pending JP2014007375A (ja) 1999-08-03 2012-12-06 回路個片化システム及び方法

Country Status (8)

Country Link
US (1) US6781093B2 (ja)
EP (1) EP1201108B1 (ja)
JP (2) JP2003506216A (ja)
AT (1) ATE252816T1 (ja)
AU (1) AU6178200A (ja)
DE (1) DE60006127T2 (ja)
IE (1) IE20000618A1 (ja)
WO (1) WO2001010177A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537511A (ja) * 2005-03-22 2008-09-18 フィーコ ベースローテン フェンノートシャップ 制御された切断端面（ｃｕｔｅｄｇｅ）で製品（ｐｒｏｄｕｃｔ）を分離する方法および装置、並びにこれにより分離された製品
KR101605037B1 (ko) * 2010-01-15 2016-04-01 동우 화인켐 주식회사 편광판 절단 방법
KR101605034B1 (ko) * 2010-01-15 2016-04-01 동우 화인켐 주식회사 편광판 절단 방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020056347A1 (en) * 2000-11-15 2002-05-16 Signey Ferdinand S. Method and system for cutting integrated circuit packages
NL1016701C2 (nl) * 2000-11-24 2002-05-27 Fico Bv Werkwijze en inrichting voor het uit een vlakke drager verwijderen van een dragerdeel.
JP2003037085A (ja) 2001-07-06 2003-02-07 Data Storage Inst レーザ照射を用いた基板切断方法および装置
US7357486B2 (en) 2001-12-20 2008-04-15 Hewlett-Packard Development Company, L.P. Method of laser machining a fluid slot
US7754999B2 (en) 2003-05-13 2010-07-13 Hewlett-Packard Development Company, L.P. Laser micromachining and methods of same
US6969822B2 (en) 2003-05-13 2005-11-29 Hewlett-Packard Development Company, L.P. Laser micromachining systems
JP2005252196A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置及びその製造方法
US6972244B1 (en) * 2004-04-23 2005-12-06 National Semiconductor Corporation Marking semiconductor devices through a mount tape
US20060097430A1 (en) * 2004-11-05 2006-05-11 Li Xiaochun UV pulsed laser machining apparatus and method
NL2000028C2 (nl) * 2006-03-16 2007-09-18 Fico Bv Inrichting voor het geautomatiseerd lasersnijden van een vlakke drager voorzien van omhulde elektronische componenten.
NL2000039C2 (nl) * 2006-03-28 2007-10-01 Fico Bv Werkwijze en inrichting voor het afschermen van omhulde elektronische componenten tijdens lasersnijden.
US20080067160A1 (en) * 2006-09-14 2008-03-20 Jouni Suutarinen Systems and methods for laser cutting of materials
GB2458475B (en) * 2008-03-18 2011-10-26 Xsil Technology Ltd Processing of multilayer semiconductor wafers
US8399281B1 (en) * 2011-08-31 2013-03-19 Alta Devices, Inc. Two beam backside laser dicing of semiconductor films
US8361828B1 (en) * 2011-08-31 2013-01-29 Alta Devices, Inc. Aligned frontside backside laser dicing of semiconductor films
US20140227498A1 (en) * 2011-09-20 2014-08-14 3M Innovative Properties Company Method, system for manufacturing a circuit board, and the circuit board thereof
US9412702B2 (en) * 2013-03-14 2016-08-09 Intel Corporation Laser die backside film removal for integrated circuit (IC) packaging
US9914985B2 (en) * 2014-09-09 2018-03-13 G.C. Laser Systems, Inc. Laser ablation and processing methods and systems
CN107205318B (zh) * 2016-03-17 2021-01-29 塔工程有限公司 划片设备和划片方法
CN106404786A (zh) * 2016-11-04 2017-02-15 中国科学院长春光学精密机械与物理研究所 一种电路板图像扫描装置
KR20190126780A (ko) * 2017-02-09 2019-11-12 유에스 신써틱 코포레이션 에너지 가공된 다결정 다이아몬드 컴팩트들 및 이에 관련된 방법
JP2019093449A (ja) * 2017-11-27 2019-06-20 日東電工株式会社 プラスチックフィルムのレーザ加工方法及びプラスチックフィルム
CN110178228A (zh) * 2017-12-19 2019-08-27 君泰创新（北京）科技有限公司 除膜处理方法和设备
CN109635467B (zh) * 2018-12-18 2020-12-04 深圳市华星光电半导体显示技术有限公司 印刷电路板裁切率的获取方法
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
PL430653A1 (pl) * 2019-07-18 2021-01-25 Gryglicki Rafał Phu Kontakt Sposób wycinania użytków z folii polipropylenowej oraz urządzenie do realizacji tego sposobu
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
CN111001948A (zh) * 2019-12-17 2020-04-14 广州京海科技有限公司 一种用于铝合金板材加工的高效型激光切割设备
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06142971A (ja) * 1992-11-05 1994-05-24 Ishikawajima Harima Heavy Ind Co Ltd 紫外パルスレーザ光を用いた水中加工装置
JPH08201813A (ja) * 1995-01-27 1996-08-09 Toshiba Corp 液晶ディスプレイ用レーザリペア方法及びその装置
JPH09219482A (ja) * 1996-02-08 1997-08-19 Hitachi Constr Mach Co Ltd 半導体装置の位置決め装置及びダムバー切断装置
JPH1076382A (ja) * 1996-08-30 1998-03-24 Advantest Corp レーザ加工装置の位置決め方法
JPH10225788A (ja) * 1997-02-14 1998-08-25 Koike Sanso Kogyo Co Ltd レーザ切断方法及びレーザ切断トーチ
JPH10277747A (ja) * 1997-04-08 1998-10-20 Toshiba Corp 被加工物の加工処理方法および加工処理装置
JPH10328878A (ja) * 1997-06-05 1998-12-15 Fuji Electric Corp Res & Dev Ltd レーザ加工装置
WO1999003688A1 (en) * 1997-07-16 1999-01-28 Otis Elevator Company Method and compositions for laser imprinting, and articles imprinted using such methods and compositions
JPH11104879A (ja) * 1997-10-01 1999-04-20 Nkk Corp レーザ切断ノズルおよびレーザ切断方法
JPH11151584A (ja) * 1997-11-17 1999-06-08 Toshiba Corp レーザ加工方法及びその装置
JPH11170072A (ja) * 1997-09-02 1999-06-29 Seiko Epson Corp レーザー加工方法及び装置、並びに非導電性透明基板の回路形成方法及び装置
JPH11188490A (ja) * 1997-12-26 1999-07-13 Sumitomo Heavy Ind Ltd レーザ穴明け加工装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0466287A (ja) * 1990-07-03 1992-03-02 Sharp Corp 電気回路装置の製造方法
JPH0785509B2 (ja) * 1990-10-15 1995-09-13 日本メクトロン株式会社 キャリアテープ付可撓性回路基板及びその製造法
JPH04333299A (ja) * 1991-05-08 1992-11-20 Toshiba Corp フィルム状基板の切断方法
US5500505A (en) * 1994-05-09 1996-03-19 General Electric Company Method for cutting epoxy/carbon fiber composite with lasers
US5593606A (en) * 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JP3023320B2 (ja) * 1996-12-27 2000-03-21 イビデン株式会社 レーザ加工装置、多層プリント配線板の製造装置及び製造方法
EP1852209B1 (en) 1996-11-20 2013-08-14 Ibiden Co., Ltd. Laser machining apparatus for manufacturing a multilayered printed wiring board
JP3233060B2 (ja) * 1997-02-26 2001-11-26 株式会社デンソー 樹脂製品のレーザ加工方法
US5928526A (en) * 1997-04-29 1999-07-27 Stellex Microwave Systems, Inc. Method for manufacturing a substrate having an irregular shape
AU7481798A (en) * 1997-05-13 1998-12-08 Taltec Systems, Inc. Pick and place cutting head that separates chip scale packages from a multi-layered film strip
WO1999003128A2 (en) 1997-07-09 1999-01-21 Systemation Engineered Products, Inc. Singulation system for chip-scale packages
US6472295B1 (en) * 1999-08-27 2002-10-29 Jmar Research, Inc. Method and apparatus for laser ablation of a target material

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06142971A (ja) * 1992-11-05 1994-05-24 Ishikawajima Harima Heavy Ind Co Ltd 紫外パルスレーザ光を用いた水中加工装置
JPH08201813A (ja) * 1995-01-27 1996-08-09 Toshiba Corp 液晶ディスプレイ用レーザリペア方法及びその装置
JPH09219482A (ja) * 1996-02-08 1997-08-19 Hitachi Constr Mach Co Ltd 半導体装置の位置決め装置及びダムバー切断装置
JPH1076382A (ja) * 1996-08-30 1998-03-24 Advantest Corp レーザ加工装置の位置決め方法
JPH10225788A (ja) * 1997-02-14 1998-08-25 Koike Sanso Kogyo Co Ltd レーザ切断方法及びレーザ切断トーチ
JPH10277747A (ja) * 1997-04-08 1998-10-20 Toshiba Corp 被加工物の加工処理方法および加工処理装置
JPH10328878A (ja) * 1997-06-05 1998-12-15 Fuji Electric Corp Res & Dev Ltd レーザ加工装置
WO1999003688A1 (en) * 1997-07-16 1999-01-28 Otis Elevator Company Method and compositions for laser imprinting, and articles imprinted using such methods and compositions
JPH11170072A (ja) * 1997-09-02 1999-06-29 Seiko Epson Corp レーザー加工方法及び装置、並びに非導電性透明基板の回路形成方法及び装置
JPH11104879A (ja) * 1997-10-01 1999-04-20 Nkk Corp レーザ切断ノズルおよびレーザ切断方法
JPH11151584A (ja) * 1997-11-17 1999-06-08 Toshiba Corp レーザ加工方法及びその装置
JPH11188490A (ja) * 1997-12-26 1999-07-13 Sumitomo Heavy Ind Ltd レーザ穴明け加工装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537511A (ja) * 2005-03-22 2008-09-18 フィーコ ベースローテン フェンノートシャップ 制御された切断端面（ｃｕｔｅｄｇｅ）で製品（ｐｒｏｄｕｃｔ）を分離する方法および装置、並びにこれにより分離された製品
KR101605037B1 (ko) * 2010-01-15 2016-04-01 동우 화인켐 주식회사 편광판 절단 방법
KR101605034B1 (ko) * 2010-01-15 2016-04-01 동우 화인켐 주식회사 편광판 절단 방법

Also Published As

Publication number Publication date
JP2014007375A (ja) 2014-01-16
EP1201108A1 (en) 2002-05-02
EP1201108B1 (en) 2003-10-22
ATE252816T1 (de) 2003-11-15
US20040020901A1 (en) 2004-02-05
IE20000618A1 (en) 2001-03-07
US6781093B2 (en) 2004-08-24
WO2001010177A1 (en) 2001-02-08
DE60006127D1 (de) 2003-11-27
DE60006127T2 (de) 2004-07-22
AU6178200A (en) 2001-02-19

Similar Documents

Publication Publication Date Title
JP2003506216A (ja) 回路シンギュレーションシステム及び方法
TWI819817B (zh) 雷射處理設備、雷射處理工件的方法及相關配置
TWI403379B (zh) 以短脈衝，固態紫外線雷射做微加工
TWI242792B (en) Method and apparatus for cutting a multi-layer substrate by dual laser irradiation
US6566628B2 (en) Method and device for thin-film ablation of a substrate
CN1257038C (zh) 半导体材料的激光加工
JP5096040B2 (ja) レーザー加工方法及びレーザー加工品
JPH10508798A (ja) 紫外線レーザ装置及び多層ターゲットに孔を形成する方法
JP5839923B2 (ja) パシベーション膜が積層された基板のアブレーション加工方法
JP2005135964A (ja) ウエーハの分割方法
JP2002540950A5 (ja)
TW201330077A (zh) 晶片附著膜之燒蝕加工方法
JP5839390B2 (ja) アブレーション加工方法
CA2532959A1 (en) Failure analysis methods and systems
JP2004179302A (ja) 半導体ウエーハの分割方法
CN1527754A (zh) 半导体中微结构的紫外线激光烧蚀的图案化
JP2005142303A (ja) シリコンウエーハの分割方法および分割装置
JP2000202664A (ja) レ―ザ穴あけ加工方法
JP2005123329A (ja) 板状物の分割方法
JP2013081947A (ja) 半導体基板のアブレーション加工方法
Huske Burr and stress-free cutting of flexible printed circuits
JP2002126886A (ja) レーザ穴あけ加工装置
JP2013081949A (ja) 半導体基板のアブレーション加工方法
JP4563704B2 (ja) 印刷マスク製造方法
Porneala et al. Selective removal of conformal coatings by pulsed ultraviolet lasers

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100426

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111019

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111227

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20120118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130424

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130604

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20130604