JP2003332450A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2003332450A JP2003332450A JP2002140078A JP2002140078A JP2003332450A JP 2003332450 A JP2003332450 A JP 2003332450A JP 2002140078 A JP2002140078 A JP 2002140078A JP 2002140078 A JP2002140078 A JP 2002140078A JP 2003332450 A JP2003332450 A JP 2003332450A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- pad
- semiconductor integrated
- integrated circuit
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】本発明は、プローブの針による測定限界を超え
て狭ピッチでパッドを配置しながらも、プローブの針を
パッドに確実に接触させて試験することが可能な半導体
集積回路を提供することを目的とする。 【解決手段】半導体集積回路は、第１の大きさを有する
複数の第１のパッドと、第１の大きさより小さな第２の
大きさを有する複数の第２のパッドと、第１の切り替え
状態で複数の第１のパッドをそれぞれ対応する複数の第
１の内部回路に接続すると共に、第２の切り替え状態で
複数の第２のパッドにそれぞれ繋がる複数の第２の内部
回路を複数の第１のパッドにそれぞれ接続するスイッチ
回路を含み、複数の第１のパッド及び複数の第２のパッ
ドは混在して一列に配置される。
て狭ピッチでパッドを配置しながらも、プローブの針を
パッドに確実に接触させて試験することが可能な半導体
集積回路を提供することを目的とする。 【解決手段】半導体集積回路は、第１の大きさを有する
複数の第１のパッドと、第１の大きさより小さな第２の
大きさを有する複数の第２のパッドと、第１の切り替え
状態で複数の第１のパッドをそれぞれ対応する複数の第
１の内部回路に接続すると共に、第２の切り替え状態で
複数の第２のパッドにそれぞれ繋がる複数の第２の内部
回路を複数の第１のパッドにそれぞれ接続するスイッチ
回路を含み、複数の第１のパッド及び複数の第２のパッ
ドは混在して一列に配置される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
関し、詳しくはパッドがインラインで配置される半導体
集積回路に関する。
関し、詳しくはパッドがインラインで配置される半導体
集積回路に関する。
【従来の技術】ＬＳＩ（大規模集積回路）には外部との
信号入出力のためにパッドが設けられるが、一般により
多くの機能を１つのＬＳＩチップで実現しようとする
と、必要な信号入出力数が増大しパッド数もまた増大す
る結果となる。またＬＳＩの回路集積度が増大してチッ
プサイズが小さくなると、パッドのサイズ及びピッチを
チップサイズの減少に応じて小さくしてやる必要があ
る。
信号入出力のためにパッドが設けられるが、一般により
多くの機能を１つのＬＳＩチップで実現しようとする
と、必要な信号入出力数が増大しパッド数もまた増大す
る結果となる。またＬＳＩの回路集積度が増大してチッ
プサイズが小さくなると、パッドのサイズ及びピッチを
チップサイズの減少に応じて小さくしてやる必要があ
る。
【０００２】特に、液晶表示パネルを駆動するためのド
ライバＩＣ等ではデータ入出力数が膨大な数であり、１
つのＬＳＩ上に多数のパッドが狭ピッチで並べられるこ
とになる。これらのパッドは一般に、インラインで（即
ち一直線上に並んで）配置される。
ライバＩＣ等ではデータ入出力数が膨大な数であり、１
つのＬＳＩ上に多数のパッドが狭ピッチで並べられるこ
とになる。これらのパッドは一般に、インラインで（即
ち一直線上に並んで）配置される。
【０００３】図１は、液晶表示パネルを駆動するドライ
バＩＣ等のＬＳＩのパッド配置を示す図である。
バＩＣ等のＬＳＩのパッド配置を示す図である。
【０００４】図１のＬＳＩチップ１０上には、複数のパ
ッド１１が２列にインラインで配置される。図２は、複
数のパッド１１のサイズ及びレイアウトの一例を示す図
である。
ッド１１が２列にインラインで配置される。図２は、複
数のパッド１１のサイズ及びレイアウトの一例を示す図
である。
【０００５】図２に示されるように、パッド１１は縦７
０μｍで横３５μｍの矩形形状であり、隣同士は１５μ
ｍ間隔で配置される。パッド１１の中心から中心の距離
としてパッドのピッチを定義すると、この場合のピッチ
は５０μｍとなる。
０μｍで横３５μｍの矩形形状であり、隣同士は１５μ
ｍ間隔で配置される。パッド１１の中心から中心の距離
としてパッドのピッチを定義すると、この場合のピッチ
は５０μｍとなる。
【発明が解決しようとする課題】工場で製造されたＬＳ
Ｉは、出荷時に動作テストが実行される。動作テストに
おいては、プローブの複数の針をＬＳＩの複数のパッド
に同時に接触させることで、必要なテスト信号の入力及
び出力信号の検出を行う。この出力信号の観測結果に基
づいて、ＬＳＩの動作が不良であるか否かを判定する。
Ｉは、出荷時に動作テストが実行される。動作テストに
おいては、プローブの複数の針をＬＳＩの複数のパッド
に同時に接触させることで、必要なテスト信号の入力及
び出力信号の検出を行う。この出力信号の観測結果に基
づいて、ＬＳＩの動作が不良であるか否かを判定する。
【０００６】一般にプローブの針はそれ自体で１５μｍ
程度の太さがあり、位置決めには最低でも例えば５μｍ
程度の誤差が発生する。針をパッドに接触させるときに
は確実に接触させないと、コンタクト不良が発生して正
しいテストが実行できなくなってしまう。こうした理由
のために、図２の例に示されるように、パッドの大きさ
３５μｍ程度及びパッドのピッチ５０μｍ程度が、確実
な接触をさせ且つ隣との誤った接触を避けることが可能
な限界に近い。パッドの大きさをこれより小さくしたの
では確実な接触状態を確保することが難しくなり、また
パッドのピッチをこれより小さくしたのでは針が隣のパ
ッドと誤った接触をする恐れがある。プローブの針を細
くすれば更なる狭ピッチにも対応可能ではあるが、針の
耐久性等に問題が生じることになり好ましくない。
程度の太さがあり、位置決めには最低でも例えば５μｍ
程度の誤差が発生する。針をパッドに接触させるときに
は確実に接触させないと、コンタクト不良が発生して正
しいテストが実行できなくなってしまう。こうした理由
のために、図２の例に示されるように、パッドの大きさ
３５μｍ程度及びパッドのピッチ５０μｍ程度が、確実
な接触をさせ且つ隣との誤った接触を避けることが可能
な限界に近い。パッドの大きさをこれより小さくしたの
では確実な接触状態を確保することが難しくなり、また
パッドのピッチをこれより小さくしたのでは針が隣のパ
ッドと誤った接触をする恐れがある。プローブの針を細
くすれば更なる狭ピッチにも対応可能ではあるが、針の
耐久性等に問題が生じることになり好ましくない。
【０００７】以上を鑑みて、本発明は、プローブの針に
よる測定限界を超えて狭ピッチでパッドを配置しながら
も、プローブの針をパッドに確実に接触させて試験する
ことが可能な半導体集積回路を提供することを目的とす
る。
よる測定限界を超えて狭ピッチでパッドを配置しながら
も、プローブの針をパッドに確実に接触させて試験する
ことが可能な半導体集積回路を提供することを目的とす
る。
【課題を解決するための手段】本発明の半導体集積回路
は、第１の大きさを有する複数の第１のパッドと、該第
１の大きさより小さな第２の大きさを有する複数の第２
のパッドと、第１の切り替え状態で該複数の第１のパッ
ドをそれぞれ対応する複数の第１の内部回路に接続する
と共に、第２の切り替え状態で該複数の第２のパッドに
それぞれ繋がる複数の第２の内部回路を該複数の第１の
パッドにそれぞれ接続するスイッチ回路を含み、該複数
の第１のパッド及び該複数の第２のパッドは混在して一
列に配置されることを特徴とする。
は、第１の大きさを有する複数の第１のパッドと、該第
１の大きさより小さな第２の大きさを有する複数の第２
のパッドと、第１の切り替え状態で該複数の第１のパッ
ドをそれぞれ対応する複数の第１の内部回路に接続する
と共に、第２の切り替え状態で該複数の第２のパッドに
それぞれ繋がる複数の第２の内部回路を該複数の第１の
パッドにそれぞれ接続するスイッチ回路を含み、該複数
の第１のパッド及び該複数の第２のパッドは混在して一
列に配置されることを特徴とする。
【０００８】上記半導体集積回路においては、プローブ
の針と確実な接触を確保することが可能な幅のプローブ
接触用の第１のパッドを、それより幅の小さな第２のパ
ッドと混在させて一列に配置することで、プローブ接触
用のパッドと同一幅のパッドを並べた場合よりもピッチ
を狭くしてパッド密度を増加させる。更に、プローブ接
触用の第１のパッド以外の幅の狭い第２のパッドについ
ては、そのパッドに対応する入出力信号をプローブ接触
用のパッドを介して入出力可能なように、内部にスイッ
チ回路を設ける。テスト動作においては、プローブ接触
用のパッドにのみプローブの針を接触させて、スイッチ
回路の切り替え状態を制御することで、プローブ接触用
のパッド及び幅の狭いパッドを含む全てのパッドに対応
する信号をプローブ接触用のパッドを介して入出力す
る。これにより、プローブの針とパッドとの間の確実な
接触を確保しながらも、半導体集積回路のパッドのピッ
チを狭くして、信号入出力のバンド幅を増大させること
が出来る。
の針と確実な接触を確保することが可能な幅のプローブ
接触用の第１のパッドを、それより幅の小さな第２のパ
ッドと混在させて一列に配置することで、プローブ接触
用のパッドと同一幅のパッドを並べた場合よりもピッチ
を狭くしてパッド密度を増加させる。更に、プローブ接
触用の第１のパッド以外の幅の狭い第２のパッドについ
ては、そのパッドに対応する入出力信号をプローブ接触
用のパッドを介して入出力可能なように、内部にスイッ
チ回路を設ける。テスト動作においては、プローブ接触
用のパッドにのみプローブの針を接触させて、スイッチ
回路の切り替え状態を制御することで、プローブ接触用
のパッド及び幅の狭いパッドを含む全てのパッドに対応
する信号をプローブ接触用のパッドを介して入出力す
る。これにより、プローブの針とパッドとの間の確実な
接触を確保しながらも、半導体集積回路のパッドのピッ
チを狭くして、信号入出力のバンド幅を増大させること
が出来る。
【発明の実施の形態】以下に本発明の実施例を添付の図
面を用いて詳細に説明する。
面を用いて詳細に説明する。
【０００９】図３は、本発明による半導体集積回路のパ
ッド配置を示す図である。図３の半導体集積回路２０
は、例えば液晶表示パネルを駆動するドライバＩＣ等で
あり、複数の第１のパッド２１及び複数の第２のパッド
２２が交互にインラインで配置され、このパッド列が２
列設けられている。図４は、複数の第１のパッド２１及
び複数の第２のパッド２２についてサイズ及びレイアウ
トの一例を示す図である。
ッド配置を示す図である。図３の半導体集積回路２０
は、例えば液晶表示パネルを駆動するドライバＩＣ等で
あり、複数の第１のパッド２１及び複数の第２のパッド
２２が交互にインラインで配置され、このパッド列が２
列設けられている。図４は、複数の第１のパッド２１及
び複数の第２のパッド２２についてサイズ及びレイアウ
トの一例を示す図である。
【００１０】図４に示されるように、パッド２１は縦７
０μｍで横３５μｍの矩形形状である。またパッド２２
はパッド２１よりも小さく、縦７０μｍで横２５μｍの
矩形形状である。パッド２１の隣にはパッド２２が来る
ようにパッド２１及び２２が交互に配置され、隣同士の
バッド間の間隔は１５μｍ間隔である。パッド２１の中
心からパッド２２の中心まで距離としてパッドのピッチ
を定義すると、この場合のピッチは４５μｍとなる。
０μｍで横３５μｍの矩形形状である。またパッド２２
はパッド２１よりも小さく、縦７０μｍで横２５μｍの
矩形形状である。パッド２１の隣にはパッド２２が来る
ようにパッド２１及び２２が交互に配置され、隣同士の
バッド間の間隔は１５μｍ間隔である。パッド２１の中
心からパッド２２の中心まで距離としてパッドのピッチ
を定義すると、この場合のピッチは４５μｍとなる。
【００１１】このように本発明による半導体集積回路２
０においては、プローブの針と確実な接触を確保するこ
とが可能なパッドの大きさ（例えば幅３５μｍ）のパッ
ドと、それより小さなパッド（例えば幅２５μｍ）とを
交互に一列上に配置する。この場合、幅２５μｍの小さ
なパッドについては確実な接触を確保することが難し
く、またパッド間のピッチが４５μｍとなってしまい、
プローブの針と隣のパッドとの誤った接触を確実に避け
ることも難しくなる。従って、針を各パッドに一対一に
接触させることが極めて難しくなってしまう。そこで本
発明においては、第１のパッド２１（幅３５μｍ）をプ
ローブによる接触対象のパッドとして、第２のパッド２
２（幅２５μｍ）は半導体集積回路の試験においては使
用しないこととする。しかしテストにおいては第２のパ
ッド２２に対応する信号を検出することは必ず必要にな
るので、ＬＳＩ内部に第２のパッド２２に対応する信号
を第１のパッド２１に供給するための信号切り替え手段
を設ける。
０においては、プローブの針と確実な接触を確保するこ
とが可能なパッドの大きさ（例えば幅３５μｍ）のパッ
ドと、それより小さなパッド（例えば幅２５μｍ）とを
交互に一列上に配置する。この場合、幅２５μｍの小さ
なパッドについては確実な接触を確保することが難し
く、またパッド間のピッチが４５μｍとなってしまい、
プローブの針と隣のパッドとの誤った接触を確実に避け
ることも難しくなる。従って、針を各パッドに一対一に
接触させることが極めて難しくなってしまう。そこで本
発明においては、第１のパッド２１（幅３５μｍ）をプ
ローブによる接触対象のパッドとして、第２のパッド２
２（幅２５μｍ）は半導体集積回路の試験においては使
用しないこととする。しかしテストにおいては第２のパ
ッド２２に対応する信号を検出することは必ず必要にな
るので、ＬＳＩ内部に第２のパッド２２に対応する信号
を第１のパッド２１に供給するための信号切り替え手段
を設ける。
【００１２】図５は、本発明による半導体集積回路にお
ける信号切り替え手段を示す回路図である。
ける信号切り替え手段を示す回路図である。
【００１３】図５に示されるように、本発明による半導
体集積回路２０は、複数の第１のパッド２１、複数の第
２のパッド２２、切り替え信号用パッド３０、スイッチ
コントロール回路３１、信号切り替え手段である複数の
スイッチ回路３２、複数の出力バッファ３３−１乃至３
３−６、種々のＬＳＩ内部回路３４−１乃至３４−６を
含む。ＬＳＩ内部回路３４−１乃至３４−６から供給さ
れる信号が、対応する出力バッファ３３−１乃至３３−
６を介して、パッド２１或いは２２に出力信号として出
力される。なお図５では６つの出力用のパッドに対応す
る回路部分のみを示すが、実際には６つ以上のパッドが
図３のように設けられており、各出力用パッドに対して
図５と同様の回路構成が設けられる。
体集積回路２０は、複数の第１のパッド２１、複数の第
２のパッド２２、切り替え信号用パッド３０、スイッチ
コントロール回路３１、信号切り替え手段である複数の
スイッチ回路３２、複数の出力バッファ３３−１乃至３
３−６、種々のＬＳＩ内部回路３４−１乃至３４−６を
含む。ＬＳＩ内部回路３４−１乃至３４−６から供給さ
れる信号が、対応する出力バッファ３３−１乃至３３−
６を介して、パッド２１或いは２２に出力信号として出
力される。なお図５では６つの出力用のパッドに対応す
る回路部分のみを示すが、実際には６つ以上のパッドが
図３のように設けられており、各出力用パッドに対して
図５と同様の回路構成が設けられる。
【００１４】１つの第１のパッド２１と１つの第２のパ
ッド２２とで１対をなし、各対に対してスイッチ回路３
２が設けられる。スイッチ回路３２は、スイッチコント
ロール回路３１によりその切り替え状態が制御され、第
１の切り替え状態ではＡ側の端子にパッド２１が接続さ
れ、第２の切り替え状態ではＢ側の端子にパッド２１が
接続される。これにより第１の切り替え状態では、ＬＳ
Ｉ内部回路３４−１、３４−３、及び３４−５の出力信
号が第１のパッド２１に供給され、ＬＳＩ内部回路３４
−２、３４−４、及び３４−６の出力信号が第２のパッ
ド２２に供給される。また第２の切り替え状態では、Ｌ
ＳＩ内部回路３４−２、３４−４、及び３４−６の出力
信号が第１のパッド２１及び第２のパッド２２の両方に
供給される。
ッド２２とで１対をなし、各対に対してスイッチ回路３
２が設けられる。スイッチ回路３２は、スイッチコント
ロール回路３１によりその切り替え状態が制御され、第
１の切り替え状態ではＡ側の端子にパッド２１が接続さ
れ、第２の切り替え状態ではＢ側の端子にパッド２１が
接続される。これにより第１の切り替え状態では、ＬＳ
Ｉ内部回路３４−１、３４−３、及び３４−５の出力信
号が第１のパッド２１に供給され、ＬＳＩ内部回路３４
−２、３４−４、及び３４−６の出力信号が第２のパッ
ド２２に供給される。また第２の切り替え状態では、Ｌ
ＳＩ内部回路３４−２、３４−４、及び３４−６の出力
信号が第１のパッド２１及び第２のパッド２２の両方に
供給される。
【００１５】半導体集積回路２０の通常動作時には第１
の切り替え状態を使用し、ＬＳＩ内部回路の出力信号は
一対一に対応するパッドから出力される。
の切り替え状態を使用し、ＬＳＩ内部回路の出力信号は
一対一に対応するパッドから出力される。
【００１６】半導体集積回路２０のテスト動作時には、
プローブの複数の針４０を図５に示されるように複数の
第１のパッド２１に同時に接触させる。プローブの針４
０のうちの一本は切り替え信号用パッド３０に接触され
る。例えば切り替え信号用パッド３０に供給する信号の
電位レベルを制御することで、スイッチコントロール回
路３１の動作を制御する。このスイッチコントロール回
路３１の動作によって、スイッチ回路３２の切り替え状
態を第１の切り替え状態と第２の切り替え状態との何れ
かに設定する。半導体集積回路２０のテスト動作時に
は、第１の切り替え状態を使用してＬＳＩ内部回路３４
−１、３４−３、及び３４−５の出力信号を第１のパッ
ド２１に供給し、プローブの針４０により出力信号を検
出する。また第２の切り替え状態を使用してＬＳＩ内部
回路３４−２、３４−４、及び３４−６の出力信号を第
１のパッド２１に供給し、プローブの針４０により出力
信号を検出する。
プローブの複数の針４０を図５に示されるように複数の
第１のパッド２１に同時に接触させる。プローブの針４
０のうちの一本は切り替え信号用パッド３０に接触され
る。例えば切り替え信号用パッド３０に供給する信号の
電位レベルを制御することで、スイッチコントロール回
路３１の動作を制御する。このスイッチコントロール回
路３１の動作によって、スイッチ回路３２の切り替え状
態を第１の切り替え状態と第２の切り替え状態との何れ
かに設定する。半導体集積回路２０のテスト動作時に
は、第１の切り替え状態を使用してＬＳＩ内部回路３４
−１、３４−３、及び３４−５の出力信号を第１のパッ
ド２１に供給し、プローブの針４０により出力信号を検
出する。また第２の切り替え状態を使用してＬＳＩ内部
回路３４−２、３４−４、及び３４−６の出力信号を第
１のパッド２１に供給し、プローブの針４０により出力
信号を検出する。
【００１７】このようにして、テスト動作においてプロ
ーブの針４０を第１のパッド２１にのみ接触させた状態
で、第１のパッド２１に通常動作時に対応する信号を測
定するだけでなく、第２のパッド２２に通常動作時に対
応する信号の測定も可能になる。なお図５においては、
第１のパッド２１及び第２のパッド２２は双方共にＬＳ
Ｉ内部回路からの信号を外部に出力するパッドとして示
したが、ある一対のパッド２１及びパッド２２において
その一方或いは双方が、ＬＳＩ内部回路に対して信号を
外部から入力するパッドであってもよい。この場合であ
っても、上記同様にスイッチコントロール回路３１及び
スイッチ回路３２による信号切り替えが可能であること
は言うまでもない。この時、外部からの信号入力を受け
る部分においては、図５の構成における出力バッファの
代わりに入力バッファを設ける構成となる。
ーブの針４０を第１のパッド２１にのみ接触させた状態
で、第１のパッド２１に通常動作時に対応する信号を測
定するだけでなく、第２のパッド２２に通常動作時に対
応する信号の測定も可能になる。なお図５においては、
第１のパッド２１及び第２のパッド２２は双方共にＬＳ
Ｉ内部回路からの信号を外部に出力するパッドとして示
したが、ある一対のパッド２１及びパッド２２において
その一方或いは双方が、ＬＳＩ内部回路に対して信号を
外部から入力するパッドであってもよい。この場合であ
っても、上記同様にスイッチコントロール回路３１及び
スイッチ回路３２による信号切り替えが可能であること
は言うまでもない。この時、外部からの信号入力を受け
る部分においては、図５の構成における出力バッファの
代わりに入力バッファを設ける構成となる。
【００１８】図６は、本発明による半導体集積回路にお
けるパッド配列の変形例を示す図である。
けるパッド配列の変形例を示す図である。
【００１９】本発明によるパッド配列は、必ずしも大き
さの異なる２種類のパッドを交互に配置するものに限ら
れない。例えば図６に示されるように、大きさの異なる
２種類のパッド２１と２３とを混在させて配置し、プロ
ーブの針と確実な接触を確保することが可能な大きさ
（例えば幅３５μｍ）のパッド２１の間に、幅の狭いパ
ッド２３を複数個（図では２つずつ）配置してもよい。
この際、パッド２３は図４のパッド２２と同一の大きさ
であっても或いは更に狭い幅のものであってもよい。な
おスイッチ回路としては、１つのパッド２１に対して２
つのパッド２３が設けられるのであれば、図７のような
３つの端子の何れかに選択的に接続するスイッチ回路３
２Ａを使用することになる。このスイッチ回路３２Ａに
は、パッド２１を端子Ａ乃至Ｃにそれぞれ接続する第１
乃至第３の切り替え状態が存在することになる。
さの異なる２種類のパッドを交互に配置するものに限ら
れない。例えば図６に示されるように、大きさの異なる
２種類のパッド２１と２３とを混在させて配置し、プロ
ーブの針と確実な接触を確保することが可能な大きさ
（例えば幅３５μｍ）のパッド２１の間に、幅の狭いパ
ッド２３を複数個（図では２つずつ）配置してもよい。
この際、パッド２３は図４のパッド２２と同一の大きさ
であっても或いは更に狭い幅のものであってもよい。な
おスイッチ回路としては、１つのパッド２１に対して２
つのパッド２３が設けられるのであれば、図７のような
３つの端子の何れかに選択的に接続するスイッチ回路３
２Ａを使用することになる。このスイッチ回路３２Ａに
は、パッド２１を端子Ａ乃至Ｃにそれぞれ接続する第１
乃至第３の切り替え状態が存在することになる。
【００２０】また図６においては、各パッド２１の間に
パッド２３を同数配置したが、パッド２１の間に設けら
れるパッド２３の数が場所により異なっても構わない。
またパッド２３の大きさ（幅）が必ずしも一定である必
要はない。
パッド２３を同数配置したが、パッド２１の間に設けら
れるパッド２３の数が場所により異なっても構わない。
またパッド２３の大きさ（幅）が必ずしも一定である必
要はない。
【００２１】このように本発明においては、プローブの
針と確実な接触を確保することが可能な幅（例えば３５
μｍ）のプローブ接触用のパッドを、それより幅の小さ
なパッドと混在させて一列に配置することで、プローブ
接触用のパッドと同一幅のパッドを並べた場合よりもピ
ッチを狭くしてパッド密度を増加させる。更に、プロー
ブ接触用のパッド以外の幅の狭いパッドについては、そ
のパッドに対応する入出力信号をプローブ接触用のパッ
ドを介して入出力可能なように、内部にスイッチ回路を
設ける。テスト動作においては、プローブ接触用のパッ
ドにのみプローブの針を接触させて、スイッチ回路の切
り替え状態を制御することで、プローブ接触用のパッド
及び幅の狭いパッドを含む全てのパッドに対応する信号
をプローブ接触用のパッドを介して入出力する。これに
より、プローブの針とパッドとの間の確実な接触を確保
しながらも、半導体集積回路のパッドのピッチを狭くし
て信号入出力のバンド幅を増大させることが出来る。
針と確実な接触を確保することが可能な幅（例えば３５
μｍ）のプローブ接触用のパッドを、それより幅の小さ
なパッドと混在させて一列に配置することで、プローブ
接触用のパッドと同一幅のパッドを並べた場合よりもピ
ッチを狭くしてパッド密度を増加させる。更に、プロー
ブ接触用のパッド以外の幅の狭いパッドについては、そ
のパッドに対応する入出力信号をプローブ接触用のパッ
ドを介して入出力可能なように、内部にスイッチ回路を
設ける。テスト動作においては、プローブ接触用のパッ
ドにのみプローブの針を接触させて、スイッチ回路の切
り替え状態を制御することで、プローブ接触用のパッド
及び幅の狭いパッドを含む全てのパッドに対応する信号
をプローブ接触用のパッドを介して入出力する。これに
より、プローブの針とパッドとの間の確実な接触を確保
しながらも、半導体集積回路のパッドのピッチを狭くし
て信号入出力のバンド幅を増大させることが出来る。
【００２２】以上、本発明を実施例に基づいて説明した
が、本発明は上記実施例に限定されるものではなく、特
許請求の範囲に記載の範囲内で様々な変形が可能であ
る。
が、本発明は上記実施例に限定されるものではなく、特
許請求の範囲に記載の範囲内で様々な変形が可能であ
る。
【発明の効果】本発明においては、プローブの針と確実
な接触を確保することが可能な幅のプローブ接触用のパ
ッドを、それより幅の小さなパッドと混在させて一列に
配置することで、プローブ接触用のパッドと同一幅のパ
ッドを並べた場合よりもピッチを狭くしてパッド密度を
増加させる。テスト動作においては、プローブ接触用の
パッドにのみプローブの針を接触させて、スイッチ回路
の切り替え状態を制御することで、全てのパッドに対応
する信号をプローブ接触用のパッドを介して入出力す
る。これにより、プローブの針とパッドとの間の確実な
接触を確保しながらも、半導体集積回路のパッドのピッ
チを狭くして、信号入出力のバンド幅を増大させること
が出来る。
な接触を確保することが可能な幅のプローブ接触用のパ
ッドを、それより幅の小さなパッドと混在させて一列に
配置することで、プローブ接触用のパッドと同一幅のパ
ッドを並べた場合よりもピッチを狭くしてパッド密度を
増加させる。テスト動作においては、プローブ接触用の
パッドにのみプローブの針を接触させて、スイッチ回路
の切り替え状態を制御することで、全てのパッドに対応
する信号をプローブ接触用のパッドを介して入出力す
る。これにより、プローブの針とパッドとの間の確実な
接触を確保しながらも、半導体集積回路のパッドのピッ
チを狭くして、信号入出力のバンド幅を増大させること
が出来る。
【図１】液晶表示パネルを駆動するドライバＩＣ等のＬ
ＳＩのパッド配置を示す図である。
ＳＩのパッド配置を示す図である。
【図２】複数のパッドのサイズ及びレイアウトの一例を
示す図である。
示す図である。
【図３】本発明による半導体集積回路のパッド配置の一
例を示す図である。
例を示す図である。
【図４】複数の第１のパッド及び複数の第２のパッドに
ついてサイズ及びレイアウトの一例を示す図である。
ついてサイズ及びレイアウトの一例を示す図である。
【図５】本発明による半導体集積回路における信号切り
替え手段を示す回路図である。
替え手段を示す回路図である。
【図６】本発明による半導体集積回路におけるパッド配
列の変形例を示す図である。
列の変形例を示す図である。
【図７】本発明による半導体集積回路における信号切り
替え手段の別の例を示す回路図である。
替え手段の別の例を示す回路図である。
【符号の説明】
２０ 半導体集積回路
２１ 第１のパッド
２２ 第２のパッド
３０ 切り替え信号用パッド
３１ スイッチコントロール回路
３２ スイッチ回路
３３−１、３３−２、３３−３、３３−４、３３−５、
３３−６ 出力バッファ ３４−１、３４−２、３４−３、３４−４、３４−５、
３４−６ ＬＳＩ内部回路
３３−６ 出力バッファ ３４−１、３４−２、３４−３、３４−４、３４−５、
３４−６ ＬＳＩ内部回路
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 27/04 Ｇ０１Ｒ 31/28 Ｕ
Ｆターム(参考） 2G132 AA00 AK07 AK15 AK22 AL03
AL05
4M106 AA01 AD01 BA01 BA14
5F038 BE01 BE04 BE06 BE07 DF17
EZ20
5F044 EE02
5F064 DD43 DD45 DD46
Claims (10)
- 【請求項１】第１の大きさを有する複数の第１のパッド
と、 該第１の大きさより小さな第２の大きさを有する複数の
第２のパッドと、 第１の切り替え状態で該複数の第１のパッドをそれぞれ
対応する複数の第１の内部回路に接続すると共に、第２
の切り替え状態で該複数の第２のパッドにそれぞれ繋が
る複数の第２の内部回路を該複数の第１のパッドにそれ
ぞれ接続するスイッチ回路を含み、該複数の第１のパッ
ド及び該複数の第２のパッドは混在して一列に配置され
ることを特徴とする半導体集積回路。 - 【請求項２】該複数の第１のパッド及び該複数の第２の
パッドと一列上に混在して配置される該第１の大きさよ
り小さな第３の大きさを有する複数の第３のパッドを更
に含み、該スイッチ回路は第３の切り替え状態で該複数
の第３のパッドにそれぞれ繋がる複数の第３の内部回路
を該複数の第１のパッドにそれぞれ接続することを特徴
とする請求項１記載の半導体集積回路。 - 【請求項３】該第１のパッド及び該第２のパッドは交互
に一列に配置されることを特徴とする請求項１記載の半
導体集積回路。 - 【請求項４】該第１のパッドはテスト用プローブの針が
確実な接触状態を確保可能な大きさであることを特徴と
する請求項１記載の半導体集積回路。 - 【請求項５】該第１のパッドは幅が３５μｍ以上である
ことを特徴とする請求項４記載の半導体集積回路。 - 【請求項６】該第２のパッドはテスト用プローブの針が
確実な接触状態を確保可能な最小限の大きさより小さい
ことを特徴とする請求項４記載の半導体集積回路。 - 【請求項７】第３のパッドと、 該スイッチ回路の切り替え状態を該第３のパッドからの
入力に応じて制御するスイッチコントロール回路を更に
含むことを特徴とする請求項１記載の半導体集積回路。 - 【請求項８】複数の第１のパッドと、 該第１のパッドより小さな複数の第２のパッドと、 該第２のパッドを該第１のパッドに接続可能なスイッチ
回路を含み、該複数の第１のパッド及び該複数の第２の
パッドは混在して一列に配置されることを特徴とする半
導体集積回路。 - 【請求項９】該スイッチ回路はテスト動作時に該第２の
パッドを該第１のパッドに接続することを特徴とする請
求項８記載の半導体集積回路。 - 【請求項１０】該第１のパッドはテスト用プローブの針
が確実な接触状態を確保可能な実質上最小限の大きさで
あることを特徴とする請求項８記載の半導体集積回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002140078A JP4313544B2 (ja) | 2002-05-15 | 2002-05-15 | 半導体集積回路 |
| US10/430,341 US6849956B2 (en) | 2002-05-15 | 2003-05-07 | Semiconductor integrated circuit with shortened pad pitch |
| TW092112819A TWI223403B (en) | 2002-05-15 | 2003-05-12 | Semiconductor integrated circuit with shortened pad pitch |
| KR1020030030496A KR100933413B1 (ko) | 2002-05-15 | 2003-05-14 | 반도체 집적 회로 |
| CNB031311962A CN1296999C (zh) | 2002-05-15 | 2003-05-15 | 具有缩短的焊盘间距的半导体集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002140078A JP4313544B2 (ja) | 2002-05-15 | 2002-05-15 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003332450A true JP2003332450A (ja) | 2003-11-21 |
| JP4313544B2 JP4313544B2 (ja) | 2009-08-12 |
Family
ID=29416926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002140078A Expired - Fee Related JP4313544B2 (ja) | 2002-05-15 | 2002-05-15 | 半導体集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6849956B2 (ja) |
| JP (1) | JP4313544B2 (ja) |
| KR (1) | KR100933413B1 (ja) |
| CN (1) | CN1296999C (ja) |
| TW (1) | TWI223403B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007205761A (ja) * | 2006-01-31 | 2007-08-16 | Sharp Corp | 集積回路およびそのテスト方法 |
| US7564255B2 (en) | 2005-02-21 | 2009-07-21 | Nec Electronics Corporation | Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test |
| US7782688B2 (en) | 2007-01-10 | 2010-08-24 | Samsung Electronics Co., Ltd. | Semiconductor memory device and test method thereof |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1487015B1 (en) * | 2003-06-10 | 2011-05-04 | STMicroelectronics Srl | Semiconductor electronic device and method of manufacturing thereof |
| JP2009239259A (ja) * | 2008-03-04 | 2009-10-15 | Elpida Memory Inc | 半導体装置 |
| CN101545942B (zh) * | 2008-03-27 | 2013-05-08 | 矽创电子股份有限公司 | 用于测试连接垫的电路 |
| TWI407348B (zh) * | 2010-11-01 | 2013-09-01 | Au Optronics Corp | 接觸墊陣列 |
| US8860448B2 (en) * | 2011-07-15 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test schemes and apparatus for passive interposers |
| CN102314009A (zh) * | 2011-09-09 | 2012-01-11 | 深圳市华星光电技术有限公司 | 液晶显示模组及液晶显示面板 |
| TWI463155B (zh) | 2012-12-24 | 2014-12-01 | Novatek Microelectronics Corp | 具有薄膜覆晶封裝的電子裝置 |
| CN103915416B (zh) * | 2013-01-08 | 2016-12-28 | 联咏科技股份有限公司 | 具有薄膜覆晶封装的电子装置 |
| CN104363700B (zh) * | 2014-11-13 | 2018-02-13 | 深圳市华星光电技术有限公司 | 印刷电路板 |
| TWI571642B (zh) * | 2015-09-10 | 2017-02-21 | 新特系統股份有限公司 | 使用單一探針測試晶片的多個連接墊的測試裝置及方法 |
| KR20210040531A (ko) | 2019-10-04 | 2021-04-14 | 에스케이하이닉스 주식회사 | 와이어를 이용한 반도체 장치 및 스택형 반도체 패키지 |
| CN111308815B (zh) * | 2020-02-28 | 2023-04-18 | 上海中航光电子有限公司 | 阵列基板及显示面板 |
| TWI747303B (zh) * | 2020-05-29 | 2021-11-21 | 友達光電股份有限公司 | 測試電極組及測試系統 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2605687B2 (ja) * | 1986-04-17 | 1997-04-30 | 三菱電機株式会社 | 半導体装置 |
| JPS63178538A (ja) * | 1987-01-20 | 1988-07-22 | Nec Corp | 半導体集積回路装置 |
| JPS63199439A (ja) | 1987-02-16 | 1988-08-17 | Hitachi Ltd | 半導体集積回路装置 |
| US5254482A (en) * | 1990-04-16 | 1993-10-19 | National Semiconductor Corporation | Ferroelectric capacitor test structure for chip die |
| JPH0529457A (ja) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH05166902A (ja) | 1991-12-18 | 1993-07-02 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH07182859A (ja) * | 1993-12-21 | 1995-07-21 | Toshiba Corp | 半導体集積回路装置 |
| JP3181000B2 (ja) * | 1994-03-29 | 2001-07-03 | ローム株式会社 | 半導体集積回路装置 |
| JP2888755B2 (ja) * | 1994-04-28 | 1999-05-10 | 株式会社メガチップス | 半導体装置 |
| US5521530A (en) * | 1994-08-31 | 1996-05-28 | Oki Semiconductor America, Inc. | Efficient method and resulting structure for integrated circuits with flexible I/O interface and power supply voltages |
| JP2818546B2 (ja) * | 1994-12-28 | 1998-10-30 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
| JP3130769B2 (ja) * | 1995-09-28 | 2001-01-31 | 山口日本電気株式会社 | 半導体装置 |
| JPH1022299A (ja) * | 1996-07-08 | 1998-01-23 | Oki Electric Ind Co Ltd | 半導体集積回路 |
| US5734661A (en) * | 1996-09-20 | 1998-03-31 | Micron Technology, Inc. | Method and apparatus for providing external access to internal integrated circuit test circuits |
| JP2000100814A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 半導体装置 |
| JP2001185680A (ja) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置 |
-
2002
- 2002-05-15 JP JP2002140078A patent/JP4313544B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-07 US US10/430,341 patent/US6849956B2/en not_active Expired - Lifetime
- 2003-05-12 TW TW092112819A patent/TWI223403B/zh not_active IP Right Cessation
- 2003-05-14 KR KR1020030030496A patent/KR100933413B1/ko active IP Right Grant
- 2003-05-15 CN CNB031311962A patent/CN1296999C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7564255B2 (en) | 2005-02-21 | 2009-07-21 | Nec Electronics Corporation | Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test |
| JP2007205761A (ja) * | 2006-01-31 | 2007-08-16 | Sharp Corp | 集積回路およびそのテスト方法 |
| US7782688B2 (en) | 2007-01-10 | 2010-08-24 | Samsung Electronics Co., Ltd. | Semiconductor memory device and test method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US6849956B2 (en) | 2005-02-01 |
| US20030214008A1 (en) | 2003-11-20 |
| CN1482679A (zh) | 2004-03-17 |
| CN1296999C (zh) | 2007-01-24 |
| JP4313544B2 (ja) | 2009-08-12 |
| KR100933413B1 (ko) | 2009-12-22 |
| TW200402844A (en) | 2004-02-16 |
| TWI223403B (en) | 2004-11-01 |
| KR20030089462A (ko) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003332450A (ja) | 半導体集積回路 | |
| KR100390747B1 (ko) | 반도체칩, 반도체장치용 패키지, 프로브 카드 및 패키지 테스트 방법 | |
| EP0414378B1 (en) | An adapter for integrated circuit elements and a method using the adapter for testing assembled elements | |
| US20040183985A1 (en) | Liquid crystal display apparatus | |
| US7308624B2 (en) | Voltage monitoring test mode and test adapter | |
| US6888365B2 (en) | Semiconductor wafer testing system | |
| JP3509001B2 (ja) | 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 | |
| JP2006261391A (ja) | 半導体装置およびその検査方法 | |
| JPH07225258A (ja) | 半導体装置 | |
| JP2001215463A (ja) | Ｌｃｄドライバのコモン出力設定回路及び設定方法並びにｌｃｄドライバ用半導体装置 | |
| JPH07245330A (ja) | 集積回路評価装置 | |
| JPH09260443A (ja) | 半導体装置及びそのテスト方法 | |
| JPH11183548A (ja) | Ｉｃ接続試験方法 | |
| JP4137082B2 (ja) | 半導体装置の試験装置 | |
| KR100470989B1 (ko) | 검증용프로우브카드 | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| JP2004095802A (ja) | 半導体試験装置 | |
| JP2942353B2 (ja) | 半導体装置のテスト方法およびテスト回路 | |
| JPH04320044A (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JPH0749363A (ja) | チップオンボード基板のショート検出方法 | |
| JP2002022809A (ja) | 半導体装置 | |
| JP2000258501A (ja) | Ｉｃ試験装置用電源装置 | |
| KR20070017788A (ko) | 미세 피치의 패드를 가진 집적회로, 집적회로 검사용프로브 카드 및 검사 방법 | |
| JP2000236005A (ja) | Ｌｃｄコントローラｉｃ | |
| JPH04236440A (ja) | 半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4313544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |