KR100390747B1 - 반도체칩, 반도체장치용 패키지, 프로브 카드 및 패키지 테스트 방법 - Google Patents

반도체칩, 반도체장치용 패키지, 프로브 카드 및 패키지 테스트 방법 Download PDF

Info

Publication number
KR100390747B1
KR100390747B1 KR10-2000-0002360A KR20000002360A KR100390747B1 KR 100390747 B1 KR100390747 B1 KR 100390747B1 KR 20000002360 A KR20000002360 A KR 20000002360A KR 100390747 B1 KR100390747 B1 KR 100390747B1
Authority
KR
South Korea
Prior art keywords
input
semiconductor chips
semiconductor chip
output
semiconductor
Prior art date
Application number
KR10-2000-0002360A
Other languages
English (en)
Other versions
KR20000071264A (ko
Inventor
타마이시게키
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20000071264A publication Critical patent/KR20000071264A/ko
Application granted granted Critical
Publication of KR100390747B1 publication Critical patent/KR100390747B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

기판을 유효하게 이용하고 테스트시간을 단축함에 의해 제조 비용이 감소된다. TCP에 탑재된 인접하는 2개의 LCD 드라이버칩은, 서로 대향하여 배치된 입력리드측 또는 출력리드측으로 배치되고, 입력 테스트단자 및 출력 테스트단자가 공통으로 되어 있다. 이 배치에 의해, LCD 드라이버칩의 탑재 피치가 감소되어 기판을 유효하게 이용하여, 비용을 감소시킨다. 이 경우, LCD 드라이버칩의 양단으로부터 보았을 때 동수번째의 입력단자는, 동전위의 전원 또는 신호가 입력되도록 배치된다. 다음, 양 LCD 드라이버에 대해 공통의 입력 테스트단자에 입력신호를 인가하고, 각 출력 테스트단자로부터의 출력을 동시에 측정함으로써, 양 LCD 드라이버가 1회의 프로빙에 의해 동시에 테스트된다. 이에 따라, 테스트시간이 단축되어 테스트시의 비용이 감소된다.

Description

반도체칩, 반도체장치용 패키지, 프로브 카드 및 패키지 테스트 방법{SEMICONDUCTOR CHIP, SEMICONDUCTOR DEVICE PACKAGE, PROBE CARD AND PACKAGE TESTING METHOD}
본 발명은, 표시패널 구동용의 집적회로 등이 형성된 반도체칩, 이 반도체칩을 탑재한 반도체장치용 패키지, 이 반도체장치용 패키지의 테스트에 사용하는 프로브 카드 및 이 프로브 카드를 사용하는 패키지 테스트방법에 관한 것이다.
종래, LCD 장치의 LCD(액정표시) 드라이버칩의 탑재방법으로서, LCD 패널의 하부 유리기판상에 직접 칩을 탑재하는 COG(칩 온 글래스) 실장방식 및 TCP(테이프 캐리어 패키지) 실장방식이 알려져 있다. 후자의 TCP 실장방식에 의하면, LCD 드라이버칩이 탑재된 테이프 형상의 TCP가 사용되고, LCD 패널의 하부 유리기판상에 제공된 전극과 TCP상의 도체패턴을 ACF(이방성 도전막)를 통해 열압착방식으로 접합함에 의해 LCD 드라이버칩이 LCD 패널의 주변에 탑재된다.
상기 TCP는, 도 10에 도시된 바와 같이 구성된다. 도 10에서, 테이프 형상의 기판(1)상에, 복수의 LCD 드라이버(2,2,···)가 소정의 방향으로 일렬로 소정의 간격으로 탑재된다. 각 LCD 드라이버(2)는, LCD 드라이버칩(3), 입력리드(4), 출력리드(5), 입력 테스트단자(6) 및 출력 테스트단자(7)로 구성된다. 그리고, 각 LCD 드라이버(2)는, 파선(8)에 의해 나타내진 TCP 펀칭 사이즈에 따라 펀칭되고, 최종적인 LCD 드라이버(2)의 형태가 형성된다.
기판(1)상에 배치되는 각 LCD 드라이버칩(3)은, 기판(1)의 양측에 소정 간격으로 형성된 스프로켓 홀(9,10)의 중심의 좌표가 LCD 드라이버칩(3)의 중심의 좌표와 길이방향으로 일치하는 위치에 배치된다(최우측에 배치된 LCD 드라이버칩(3)을 참조). 따라서, LCD 드라이버칩(3)은, 스프로켓 홀(9,10)의 피치의 정수배 간격으로 배치된다. 예컨대, 입력 테스트단자(6)의 선단에서 출력 테스트단자(7)의 후단까지 6.0mm의 길이를 갖는 LCD 드라이버(2)의 경우, 스프로켓 홀(9,10)의 피치는 JIS 규격에 따라 4.75mm로 규격화된다. 따라서, 스프로켓 홀(9,10)의 2 피치 간격으로 LCD드라이버(2)가 배치된다.
다음, 출력 테스트단자(7)에 대해 설명한다. 출력 테스트단자(7)의 배열이 도 10에 간략히 도시되어 있지만, 실제의 배열은, 도 11에 도시된 바와 같이, 기판(1)의 길이방향으로 4열로 배치된다. 출력 테스트단자(7)의 복수열 배치는, LCD 드라이버칩(3)의 출력단자 수, 프로버의 프로브 피치에 의해 결정되는 출력 테스트단자(7)의 최소허용 사이즈 및 TCP 폭에 따라 결정된다.
한편, 몇 년 동안, LCD 모듈의 비용을 감소시키기 위해, 각 LCD 드라이버(2)의 출력 수를 증가시켜, LCD 장치당 사용되는 LCD 드라이버(2) 수를 감소시키는 방법이 검토되었다. 본 방법에 의하면, 상술한 바와 같은 출력 테스트단자(7)의 복수열 배치는 필수조건이 되고, 출력수에 따라 4 내지 6 이상 열의 복수열 배치가 채용되었다.
그러나, 상기 종래의 TCP 구성은 이하의 문제가 있다. 즉, 상기 TCP 구성에 의하면, 출력 테스트단자(7)가 복수열로 배치된다. 따라서, 입력 테스트단자(6)의최선단에서 출력 테스트단자(7)의 최후단까지의 길이가 길게 되고, 결과적으로, 기판(1)의 길이가 길게 된다. 그리고, 기판(1)의 길이는, LCD 드라이버칩(3)의 배열 피치가, 4.75mm로 규격화되는 스프로켓 홀(9,10)의 피치의 정수배로 되어야 하고 더 증가되어야 한다. 따라서, 기판(1)이 유효하게 이용되지 않는다. 그 결과, LCD 드라이버(2)당 비용이 불리하게 증가된다.
따라서, 본 발명의 목적은, 기판의 유효한 이용과 테스트시간을 단축함으로써 비용이 감소될 수 있는 반도체칩, 이 반도체칩을 탑재한 반도체장치용 패키지, 이 반도체장치용 패키지의 테스트에 사용되는 프로브 카드 및 이 프로브 카드를 사용하는 패키지 테스트방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은, 전원 및 신호가 입력되는 입력단자를 갖는 반도체칩을 제공하며,
상기 입력단자는, 단자들을 반도체칩의 양단으로부터 보았을 때 동수번째의 입력단자에는 동전위의 전원 또는 동전위의 신호가 공급되도록 배치된다.
상기 구성에 의하면, 반도체칩의 입력단자열에 입력되는 신호의 순서가 반대로 될 수 있다. 또한, 2개의 반도체칩이 서로 대향하여 배치된 입력단자로 배치되면, 동전위의 전원 또는 동전위의 신호가 입력되는 입력단자가 서로 대향하여 배치된다. 따라서, 상기한 경우, 서로 대향하는 입력단자에 동일 전원이 공급되더라도 전원 단락회로는 발생하지 않는다.
일 실시예에서, 인접하는 2개의 반도체칩들은, 그 칩들중 어느 하나의 방향이 다른 하나에 대해 180도의 각도로 회전되도록 배치된다.
상기 구성에 의하면, 인접하는 2개의 반도체칩은 역방향으로 배치된다. 따라서, 상기 구성은, 인접하는 2개의 반도체칩에 속하고 서로 대향하는 입력단자에 동일 전원 또는 신호가 입력되는 것을 가능하게 하고, 양 반도체칩의 입력 테스트단자를 공통화함으로써 배열 피치의 감소를 가능하게 한다.
일 실시예에서, 인접하는 2개의 반도체칩의 서로 대향하는 입력단자들이 입력 리드에 의해 서로 접속되고,
인접하는 2개의 반도체칩의 서로 대향하는 출력단자들이 출력 리드에 의해 서로 접속된다.
상기 구성에 의하면, 인접하는 2개의 반도체칩의 입력단자 사이의 거리 및 출력단자 사이의 거리가 감소될 수 있어, 반도체칩당 배열 피치가 감소된다.
일 실시예에서, 상기 입력 리드에는 인접하는 2개의 반도체칩에 공통인 입력 테스트단자가 제공되고,
상기 출력 리드에는, 인접하는 2개의 반도체칩에 공통인 출력 테스트단자가 제공된다.
상기 구성에 의하면, 인접하는 2개의 반도체칩중 어느 하나의 입력 테스트단자 및 인접하는 2개의 반도체칩중 어느 하나의 출력 테스트단자가 제거되어, 입력단자 사이의 거리 및 출력단자 사이의 거리가 감소된다. 이에 의해, 반도체칩당 배열 피치가 감소된다.
또한, 본 발명은, 전원 및 신호가 입력되는 입력단자를 갖는 반도체칩을 제공하며,
상기 입력단자는, 반도체칩의 양단으로부터 단자들을 보았을 때 동수번째의 입력단자 쌍중 일부에 동전위의 전원 또는 동전위의 신호가 공급되도록 배치된다.
상기 구성에 의하면, 반도체칩의 양단으로부터 보았을 때 동수번째의 입력단자에서, 동전위의 전원 또는 동전위의 신호가 입력되는 한 쌍의 입력단자에 입력되는 신호가 반대로 될 수 있다. 또한, 2개의 반도체칩이 서로 대향하여 배치된 입력단자로 배치되면, 동전위의 전원 또는 동전위의 신호가 입력되는 입력단자가 서로 대향하여 배치된다. 따라서, 서로 대향하는 입력단자에 동일 전원이 공급되더라도 전원 단락회로는 발생하지 않는다.
일 실시예에서, 인접하는 2개의 반도체칩들은, 그 칩들중 어느 하나의 방향이 다른 하나에 대해 180도의 각도로 회전되도록 배치된다.
상기 구성에 의하면, 인접하는 2개의 반도체칩은 서로 역방향으로 배치된다. 따라서, 인접하는 2개의 반도체칩에 속하여 서로 대향하고 동전위의 전원 또는 동전위의 신호가 입력되는 입력단자에, 동일 전원 또는 신호가 입력될 수 있다.
일 실시예에서, 상기 입력단자가 서로 대향하게 배치된 상기 2개의 반도체칩은 쌍으로 작용하고,
인접하는 2개의 반도체칩의 서로 대향하는 출력단자들이 출력 리드에 의해 서로 접속된다.
상기 구성에 의하면, 인접하는 2개의 반도체칩의 출력단자 사이의 거리가 감소될 수 있어, 반도체칩당 배열 피치가 감소된다.
일 실시예에서, 쌍으로 작용하는 상기 2개의 반도체칩의 서로 대향하게 배치된 입력단자들중, 동전위의 전원 또는 동전위의 신호가 공급되는 적어도 한 쌍에 관련된 입력단자들이 접속 리드에 의해 서로 접속된다.
상기 구성에 의하면, 한 쌍으로 작용하는 인접하는 2개의 반도체칩에 속하고 접속리드에 의해 접속되는 한 쌍의 입력단자는 공통으로 될 수 있다.
일 실시예에서, 상기 출력 리드에는, 상기 인접하는 2개의 반도체칩에 공통인 출력 테스트단자가 제공되며,
상기 각 반도체칩의 입력단자에는 입력 테스트단자가 접속되고, 상기 접속 리드는 서로 대향하는 입력 테스트 단자들 사이에 제공된다.
상기 구성에 의하면, 인접하는 2개의 반도체칩중 어느 하나의 출력 테스트단자가 삭제되어, 출력단자 사이의 거리가 감소된다. 이에 의해, 반도체칩당 배열 피치가 감소된다.
일 실시예에서, 상기 패키지는, 테이프 형상의 기판상에 상기 반도체칩을 탑재함에 의해 얻어지는 테이프 캐리어 패키지이다.
상기 구성에 의하면, 테이프 형상의 기판상에 탑재된 인접하는 2개의 반도체칩의 서로 대향하는 입력단자 사이의 거리 또는 서로 대향하는 출력단자 사이의 거리가 감소되어, 반도체칩의 배열 피치가 감소된다. 따라서, 기판이 유효하게 이용되어, 비용이 감소된다.
일 실시예에서, 상기 패키지는, 직사각형 기판상에 상기 반도체칩을 탑재함에 의해 얻어지는 칩 온 필름 실장용 패키지이다.
상기 구성에 의하면, 직사각형의 기판상에 탑재된 인접하는 2개의 반도체칩의 서로 대향하는 입력단자 사이의 거리 또는 서로 대향하는 출력단자 사이의 거리가 감소되어, 반도체칩의 배열 피치가 감소된다. 따라서, 기판이 유효하게 이용되어, 비용이 감소된다.
일 실시예의 프로브 카드는:
인접하는 2개의 반도체칩에 대해 공통인 입력 테스트 단자 및 인접하는 2개의 반도체칩의 출력 테스트 단자에 동시에 접속될 수 있도록 배치된 프로브를 포함함으로써,
상기 인접한 2개의 반도체칩이 1회의 프로빙에 의해 테스트될 수 있다.
상기 구성에 의하면, 프로브 카드에 의해 프로빙된 입력 테스트단자는, 인접하는 2개의 반도체칩에 대해 공통의 입력 테스트단자이다. 그리고, 인접하는 2개의 반도체칩의 입력단자는, 각 반도체칩의 양단으로부터 보았을 때 동수번째의 입력단자에는 동전위의 전원 또는 동전위의 신호가 입력되도록 배치된다. 따라서, 프로브 카드에 의해 인접하는 2개의 반도체칩에 대해 공통의 입력 테스트단자에 신호 및 전원을 공급하고, 반도체칩의 각 출력 테스트단자의 출력을 검출함으로써, 인접하는 2개의 반도체칩이 1회의 프로빙에 의해 지장없이 테스트된다.
일 실시예의 프로브 카드는:
인접하는 2개의 반도체칩에 대해 공통인 출력 테스트 단자 및 인접하는 2개의 반도체칩의 입력 테스트 단자에 동시에 접속될 수 있도록 배치된 프로브를 포함함으로써,
상기 인접한 2개의 반도체칩이 1회의 프로빙에 의해 테스트될 수 있다.
상기 구성에 의하면, 프로브 카드에 의해 프로빙된 출력 테스트단자는, 인접하는 2개의 반도체칩에 대해 공통의 출력 테스트단자이다. 따라서, 인접하는 2개의 반도체칩의 각 입력 테스트단자에 독립적으로 신호 및 전원을 공급하고, 양 반도체칩에 대해 공통의 출력 테스트단자로부터의 출력을 순차 검출함으로써, 인접하는 2개의 반도체칩이 1회의 프로빙에 의해 테스트된다.
일 실시예의 프로브 카드는:
쌍으로 작용하는 2개의 반도체칩의 입력 테스트 단자 및 2개의 반도체칩의 출력 테스트 단자에 동시에 접속될 수 있도록 배치된 프로브를 포함함으로써,
쌍으로 작용하는 2개의 반도체칩은 1회의 프로빙에 의해 테스트될 수 있다.
상기 구성에 의하면, 한 쌍으로 작용하는 2개의 반도체칩의 입력단자가, 각 반도체칩의 양단으로부터 보았을 때 동수번째의 입력단자에는 동전위의 전원 또는 동전위의 신호가 입력되도록 배치되면, 다음과 같이 테스트가 실행된다. 즉, 2개의 반도체칩의 입력 테스트단자에 동일 신호 및 전원이 동시에 공급되고, 양 반도체칩의 출력 테스트단자의 출력이 동시에 검출된다. 이에 의해, 한 쌍으로 작용하는 2개의 반도체칩이 1회의 프로빙에 의해 테스트된다.
또한, 한 쌍으로 작용하는 2개의 반도체칩중 일부의 입력단자가, 각 반도체칩의 양단으로부터 보았을 때 동수번째의 입력단자에는 동전위의 전원 또는 동전위의 신호가 입력되도록 배치되면, 다음과 같이 테스트가 실행된다. 즉, 2개의 반도체칩중 어느 하나의 입력 테스트단자에 신호 및 전원이 공급되고, 상기 반도체칩의출력 테스트단자의 출력이 검출된다. 다음, 다른 반도체칩의 입력 테스트단자에 신호 및 전원이 공급되고, 상기 반도체칩의 출력 테스트단자의 출력이 검출된다. 이에 의해, 한 쌍으로 작용하는 2개의 반도체칩이 1회의 프로빙에 의해 테스트된다.
일 실시예의 프로브 카드는:
인접하는 2개의 반도체칩에 대해 공통인 출력 테스트 단자 및 인접하는 2개의 반도체칩의 입력 테스트 단자에 동시에 접속될 수 있도록 배치된 프로브를 포함함으로써,
상기 인접한 2개의 반도체칩이 1회의 프로빙에 의해 테스트될 수 있다.
상기 구성에 의하면, 프로브 카드에 의해 프로빙된 출력 테스트단자는 인접하는 2개의 반도체칩에 대해 공통의 출력 테스트단자이다. 따라서, 인접하는 2개의 반도체칩의 입력 테스트단자에 독립적으로 신호 및 전원을 공급하고, 양 반도체칩에 대해 공통의 출력 테스트단자로부터의 출력을 순차 검출함으로써, 인접하는 2개의 반도체칩이 1회의 프로빙에 의해 테스트된다.
일 실시예의 패키지 테스트방법은:
인접하는 2개의 반도체칩을 1회의 프로빙에 의해 테스트할 때, 반도체칩의 입력 테스트 단자 및 출력 단자중 적어도 하나에 대해 서로 반전된 신호입력순서 또는 서로 반전된 신호검출순서를 인접한 2개의 반도체칩에 적용하는 단계를 포함한다.
상기 구성에 의하면, 인접하는 2개의 반도체칩중 하나의 입력 테스트단자 또는 출력단자에 대한 신호입력순서 또는 신호검출순서가, 다른 반도체칩의 입력 테스트단자 또는 출력단자의 대응하는 순서에 대해 반전된다. 따라서, 인접하는 2개의 반도체칩의 입력 테스트단자 또는 출력단자에 프로빙한 채로, 인접하는 2개의 반도체칩의 신호입력 또는 신호검출이 독립적으로 실행된다. 즉, 1회의 프로빙에 의해 인접하는 2개의 반도체칩의 테스트가 독립적으로 실행된다.
도 1은 본 발명의 반도체장치용 패키지로서의 TCP의 평면도;
도 2는 도 1의 출력 테스트단자의 실제의 배열을 나타내는 도면;
도 3은 도 1의 LCD 드라이버칩의 단자배치예를 나타내는 도면;
도 4는 도 1의 TCP에 대한 TCP 테스트용 프로브 카드의 프로브위치를 나타내는 도면;
도 5는 도 4와는 다른 TCP 테스트용 프로브 카드의 프로브위치를 나타내는 도면;
도 6은 도 1과는 다른 TCP의 평면도;
도 7은 도 6의 출력 테스트단자의 실제의 배열을 나타내는 도면;
도 8은 도 6의 TCP에 대한 TCP 테스트용 프로브 카드의 프로브위치를 나타내는 도면;
도 9는 도 8과는 다른 TCP 테스트용 프로브 카드의 프로브위치를 나타내는 도면;
도 10은 종래의 TCP의 평면도;
도 11은 도 10의 출력 테스트단자의 실제의 배열을 나타내는 도면; 및
도 12는 프로브 카드를 나타내는 도면이다.
이하, 본 발명을 도면으로 도시된 실시예에 의해 상세히 설명한다.
(제 1 실시예)
도 1은 제 1 실시예에 따른 반도체장치용 패키지로서의 TCP의 평면도이다. TCP(11)는, 테이프 형상의 기판(12)상에 복수의 LCD드라이버(13,···)가 탑재되어 제공된다. 각 LCD드라이버(13)는, 도 10에 도시된 종래의 TCP와 같이, LCD 드라이버칩(14), 입력리드(15), 출력리드(16), 입력 테스트단자(17) 및 출력 테스트단자(18)로 구성된다. 다음, 파선(19)에 의해 나타내진 TCP 펀칭 사이즈에 따른 펀칭에 의해 최종적인 LCD 드라이버(13)가 형성된다.
본 실시예의 TCP(11)에서, 서로 인접하는 2개의 LCD 드라이버(13,13)의 LCD 드라이버칩(14,14)은, 서로 대향하여 배치된 입력리드(15)측 또는 출력리드(16)측으로 배치되고, 서로 인접하는 2개의 LCD 드라이버(13)의 입력 테스트단자(17) 또는 출력 테스트단자(18)가 공통으로 되어 있다. 기판(12)상에 배치되는 LCD 드라이버칩(14)은, 도 10에 도시된 종래의 TCP의 경우와 같이, 기판(12)의 양측부에 소정간격으로 형성된 스프로켓 홀(20,21)의 중심 좌표가 LCD 드라이버칩(14)의 중심 좌표와 길이방향으로 일치하는 위치에 배치된다(도면에서, 가장 오른쪽에 배치된 LCD드라이버칩(14)을 참조).
다음, 출력 테스트단자(18) 및 입력 테스트단자(17)에 대해 설명한다. 도 1에서, 출력 테스트단자(18)의 배열이 간략하게 일렬로 나타내져 있지만, 실제의 배열은, 도 2에 도시된 바와 같이, 4개의 단자마다 기판(12)의 길이방향으로 4열로 배열된다. 본 실시예에서, LCD 드라이버칩(14a)의 출력단자(1)는, 출력리드(16a1)를 통해 출력 테스트단자(18a1(ON))에 접속되고, 또한 출력리드(16b1)를 통해 LCD 드라이버칩(14b)의 출력단자(N)에 접속된다. 동일하게, LCD 드라이버칩(14a)의 출력단자(2)는, 출력리드(16a2)를 통해 출력 테스트단자(18a2(ON-1))에 접속되고, 또한 출력리드(16b2)를 통해 LCD 드라이버칩(14b)의 출력단자(N-1)에 접속된다. 동일하게, LCD 드라이버칩(14a)의 출력단자(N)는, 출력 테스트단자(18a3(O1))를 통해 LCD 드라이버칩(14b)의 출력단자(1)에 접속된다.
한편, LCD 드라이버칩(14b)의 입력단자(1)는, 입력리드(15b)를 통해 입력 테스트단자(17b1(I1))에 접속되고, 또한 입력리드(15c)를 통해 LCD 드라이버칩(14c)의 입력단자(n)에 접속된다. 동일하게, LCD 드라이버칩(14b)의 입력단자(n)는, 입력 테스트단자(17b2(In))를 통해 LCD 드라이버칩(14c)의 입력단자(1)에 접속된다.
상기한 바와 같이, 본 실시예에서, 인접하는 LCD 드라이버칩(14a) 및 LCD 드라이버칩(14b)의 서로 대향하는 출력단자들이 출력 테스트단자(18a)를 통해 서로 접속된다. 한편, 인접하는 LCD 드라이버칩(14b) 및 LCD 드라이버칩(14c)의 서로 대향하는 입력단자들이 입력 테스트단자(17b)를 통해 서로 접속된다. 이 배열에 의해, 기판(12)상의 LCD 드라이버칩(14)의 탑재 피치가 감소될 수 있고, 기판(12)상에 배치되는 LCD 드라이버칩(14)의 수가 증가된다. 따라서, 기판(12)이 유효하게 이용될 수 있어, 1개의 LCD 드라이버(13)당 비용이 감소될 수 있다.
도 3은, 상기 LCD 드라이버칩(14)의 단자배치를 나타낸다. 본 실시예에서, LCD 드라이버칩(14)의 상기 입력단자측이 대향하여 배치되어 서로 접속되고, 출력단자측이 대향하여 배치되어 서로 접속됨으로써, 서로 접속되는 단자들 사이에 전원 단락회로 등이 발생되서는 안된다. 따라서, 도 3에서, 입력단자(1)와 입력단자(n)의 조합, 입력단자(2)와 입력단자(n-1)의 조합 및 입력단자(3)와 입력단자(n-2)의 조합 등, LCD 드라이버칩(14)의 양단으로부터 단자들을 보았을 때, 동수번째의 입력단자에는 동전위의 전원 또는 동전위의 신호가 입력되도록 배치되어야 한다.
일반적으로, LCD 드라이버칩(14)의 입력단자중, 전원 단자에 대해 언급하면, 예컨대, GND는 입력단자(1) 및 입력단자(n)에 입력되고, 또한 내부배선에 의해 LCD 드라이버칩(14)의 내부에 접속된다. 다른 전원(Vcc)은 입력단자(2) 및 입력단자(n-1)에 입력되고, 또한 내부배선에 의해 내부에 접속된다. 상기한 바와 같이, LCD에 인가되는 전원을 포함하는 전원단자에 관해서, LCD 드라이버칩(14)의 입력단자의 전위에 대해서는, 입력단자(1)와 입력단자(n)의 조합 및 입력단자(2)와 입력단자(n-1)의 조합 등에 의해 나타내진 바와 같이, 단자들의 배치는 대칭성을 갖는다. 즉, 자연스럽게, LCD 드라이버칩(14)의 양단으로부터 단자들을 보았을 때,동수번째의 입력단자에는 동전위의 전원이 입력되도록 입력단자들이 배치된다.
따라서, 도 2에서, LCD 드라이버칩(14b)의 입력단자(1,n)의 입력단자 모두가 LCD 드라이버칩(14c)의 입력단자(n,1)에 각각 접속되고, 동일 전원이 공급되더라도 정상 인가가 된다. 따라서, 본 실시예에 의하면, 서로 대향하는 LCD 드라이버칩(14b)의 입력단자(1,n) 및 LCD 드라이버칩(14c)의 입력단자(n,1)가, 입력 테스트단자(17b1(I1),17b2(In))를 통해 접속되어, 기판(12)이 절약된다.
이상, 전원단자가 설명되었다. 전원단자 이외의 신호입력단자에 대해서도, 상기 전원단자와 동일하게 대칭적으로 배치된 입력단자가 있으면, 입력단자는 입력단자에 대향하는 입력단자에 입력 테스트단자(17)를 통해 접속된다. 이 배치에 의해, 공통의 입력 테스트단자(17b)에서 LCD 드라이버칩(14b) 및 LCD 드라이버칩(14c)에 적절한 제어신호가 동시에 입력될 수 있다. 각 LCD 드라이버칩(14b,14c)의 출력 테스트단자(18,18)로부터의 양출력(1) 내지 양출력(N)을 동시에 측정함으로써, 양 LCD 드라이버칩(14b,14c)이 동시에 테스트될 수 있다.
도 4는, 도 12에 도시된 TCP 테스트용 프로브 카드(200)의 프로브위치를 나타낸다. LCD 드라이버칩(14b,14c)을 테스트할 때, 도 4에서 흑색으로 나타내진 입력 테스트단자(17b) 및 흑색으로 나타내진 출력 테스트단자(18a,18c)에 프로브 카드(200)의 프로브를 댄다. 따라서, LCD 드라이버칩(14b) 및 LCD 드라이버칩(14c)의 입력 테스트단자(17b)에 동시에 입력신호를 인가함으로써, LCD 드라이버칩(14b) 및 LCD 드라이버칩(14c)의 출력이 동시에 관측될 수 있다.
상기한 바와 같이, 한 번 프로브 카드의 프로브를 대면, 2개의 LCD 드라이버칩(14,14)이 동시에 테스트될 수 있다. 1개의 LCD 드라이버칩(14)의 테스트당, 프로브 카드의 상승 및 하강 시간 및 다음에 테스트되는 LCD 드라이버칩(14)까지의 프로브 카드의 이동 및 위치 정렬에 대한 시간이 단축될 수 있을 뿐만 아니라, 테스트 자체의 시간이 단축될 수 있다. 따라서, 본 실시예에 의하면, TCP(11)에 탑재된 LCD 드라이버칩(14)의 테스트시간이 단축될 수 있어 비용이 감소될 수 있다. 한번 프로브 카드의 프로브를 대는 시기마다, 1개의 LCD 드라이버칩(14)의 출력이 측정될 수 있다.
이 경우의 프로브 카드의 프로브 수는, LCD 드라이버칩(14)의 출력단자 수의 2배와 입력단자 수의 합계로 되어, 프로브 카드(200)의 가격이 비싸게 될 것이 예측된다. 그러나, 2개의 LCD 드라이버칩(14,14)이 동시에 테스트될 수 있기 때문에, 테스트시간의 단축에 의해 비용이 감소될 수 있다.
이 경우, LCD 드라이버칩(14b) 및 LCD 드라이버칩(14c)을 동시에 테스트할 때, LCD 드라이버칩(14a) 및 LCD 드라이버칩(14d)에는 프로브 카드(200)의 프로브를 통해 전원이 공급되지 않는다. 따라서, 양 LCD 드라이버칩(14a,14d)의 출력단자(1∼N)는 고임피던스를 갖는다. 따라서, 테스트되는 LCD 드라이버칩(14b,14c)의 출력단자(1∼N)의 출력을 테스트함에 있어 문제는 없다. 프로브 카드 및 프로브가, 공지의 기술을 사용하여 제공될 수 있어, 여기서는 설명을 생략한다.
도 5는, 도 4와는 다른 TCP 테스트용 프로브 카드의 프로브위치의 설명도이다. LCD 드라이버칩(14c,14d)을 테스트할 때, 도 5에서 흑색으로 나타내진 입력 테스트단자(17b,17d) 및 흑색으로 나타내진 출력 테스트단자(18c)에 프로브 카드의 프로브를 댄다. 이 경우, LCD 드라이버칩(14c)의 입력 테스트단자(17b) 및 LCD 드라이버칩(14d)의 입력 테스트단자(17d)에 독립한 입력신호를 인가하고, 양 LCD 드라이버칩(14c,14d)의 공통의 출력 테스트단자(18c)에 의해 개별적으로 출력을 관측할 수 있다. 프로브 카드의 프로브 수는, 도 4의 경우와는 다르게, LCD 드라이버칩(14)의 출력단자 수와 입력단자 수의 2배와의 합계로 된다. 이 경우, 통상, LCD 드라이버칩(14)의 입력단자 수는 출력단자 수보다 적다. 따라서, 도 5의 프로브 카드의 프로브 수는 도 4의 프로브 수보다 적다. 따라서, 프로브 카드의 가격이 종래의 프로브 카드보다 약간 비싸도록 억제될 수 있다.
LCD 드라이버칩(14c)을 테스트할 때, LCD 드라이버칩(14d)의 출력을 고임피던스상태로 하고, LCD 드라이버칩(14d)을 테스트할 때, LCD 드라이버칩(14c)의 출력을 고임피던스상태로 하는 것이 필요하다. LCD 드라이버칩(14c)을 테스트할 때, 입력 테스트단자(17b)에 소정의 전압이 인가되고, 입력 테스트단자(17d)가 개방된다. LCD 드라이버칩(14d)을 테스트할 때, 입력 테스트단자(17d)에 소정의 전압이 인가되고, 입력 테스트단자(17b)가 개방된다. 도 5에 도시된 TCP 테스트용 프로브 카드의 프로브위치의 경우, LCD 드라이버칩(14)의 출력단(도 2 참조)에 스위치 등을 삽입하는 방법이 있다.
예컨대, LCD 드라이버칩(14)의 모든 출력단자(출력단자(1) 내지 출력단자(N))의 직후에 아날로그 스위치가 제공된다. LCD 드라이버칩(14c)을 테스트할 때, LCD 드라이버칩(14c)의 각 출력단자에 제공된 아날로그 스위치를 온하고,LCD 드라이버칩(14d)의 각 출력단자에 제공된 아날로그 스위치를 오프하여 고임피던스상태로 함에 따라, 테스트가 가능하게 된다. 아날로그 스위치의 온 및 오프 동작은 대응하는 입력단자로부터의 신호에 의해 설정하는 것이 적당하다. 예컨대, 대응하는 입력단자로의 입력신호의 레벨이 "L"("H")이면, 출력단자(1) 내지 출력단자(N)의 아날로그 스위치가 회로구성에 있어서 모두 오프(온)된다. 아날로그 스위치는, M0S(금속산화막 반도체) 스위치, 트랜스미션 게이트 등의 공지의 기술에 의해 제공될 수 있다.
상기한 바와 같은 아날로그 스위치를 사용함에 의해, 도 5의 흑색으로 나타내진 입력 테스트단자(17b,17d) 및 흑색으로 나타내진 출력 테스트단자(18c)에 프로브 카드의 프로브를 댄 상태로, 먼저, LCD 드라이버칩(14c)의 입력단자(1) 내지 입력단자(n)에 소정의 신호 및 전원이 공급되고, LCD 드라이버칩(14c)의 출력단자(1) 내지 출력단자(N)가 출력 테스트단자(18c)에서 측정된다(이 경우, LCD 드라이버칩(14d)의 출력단자(1) 내지 출력단자(N)는 고임피던스상태로 된다). 그 후, 아날로그 스위치를 절환하고, LCD 드라이버칩(14d)의 출력(1∼N)을 상기한 상태와 동일한 상태로 측정(이 경우, LCD 드라이버칩(14c)의 출력단자(1) 내지 출력단자(N)가 고임피던스상태로 된다)함으로써 테스트가 실행될 수 있다. 본 예의 경우, 테스트시의 프로브 카드의 프로브에 대응하여 LCD 드라이버칩(14c) 및 LCD 드라이버칩(14d)의 출력단자가 서로 반전된다.
도 4 또는 도 5에 도시된 바와 같이, 입력 테스트단자(17) 및 출력 테스트단자(18)에 프로브 카드의 프로브를 대어 테스트를 실행하고, LCD 드라이버칩(14)이양호한 지를 판정한 후, 도면의 파선(19)에 의해 나타내진 TCP 펀칭 사이즈에 따라 펀칭함에 의해 개개의 TCP가 형성된다. 상기 설명에 의하면, TCP(11) 및 LCD 드라이버칩(14)을 보호하기 위한 솔더 레지스트, LCD 드라이버(13)를 밀봉하기 위한 수지 및 기판(12)상에 LCD 드라이버(13)를 탑재하는 방법에 대한 설명은, 공지의 기술이기 때문에 생략한다.
상기한 바와 같이, 본 실시예에서, TCP(11)상의 서로 인접하는 2개의 LCD 드라이버칩(14,14)은, 서로 마주 보게 배치된 입력리드(15)측 또는 출력리드(16)측으로 배치되고, 인접하는 LCD 드라이버칩(14,14)의 입력 테스트단자(17) 또는 출력 테스트단자(18)가 공통으로 되어 있다. 이 배치에 의해, 기판(12)상의 LCD 드라이버칩(14)의 탑재 피치가 감소될 수 있고, 기판(12)상에 배치되는 LCD 드라이버칩(14)의 수가 증가될 수 있다. 특히, 출력 테스트단자(18)가 도 2에 도시된 바와 같이 복수 열로 배치될 때, 상술한 효과는 현저하다.
예컨대, 도 10에 도시된 종래의 TCP의 경우, 입력 테스트단자(6)의 선단으로부터 출력 테스트단자(7)의 후단까지 6.0mm의 길이를 갖는 LCD 드라이버(2)는, 스프로켓 홀(9,10)의 2 피치 간격으로 배치되고, LCD 드라이버당 기판(1)의 길이는 9.5mm(= 4.75mm× 2)이다. 이에 대해, 제 1 실시예의 경우, 2개의 LCD 드라이버당 1개의 LCD 드라이버의 입력 테스트단자(17) 및 출력 테스트단자(18)가 생략될 수 있고, 2개의 LCD 드라이버(13)는 스프로켓 홀(20,21)의 2 피치 간격으로 배치될 수 있다. 상기한 경우, LCD 드라이버당 기판(1)의 길이는 4.75mm 이다. 따라서, 기판(12)이 유효하게 이용될 수 있어, 비용이 감소될 수 있다.
상기한 경우, LCD 드라이버칩(14)의 양단으로부터 보여지는 동수번째의 입력단자는, 동전위의 전원 및 동전위의 신호가 수신되도록 배치된다. 따라서, 상기 배치는, 서로 대향하는 LCD 드라이버칩(14b)의 입력단자(1∼n)와 LCD 드라이버칩(14c)의 입력단자(n∼1) 사이에 동전위의 전원 및 동전위의 신호가 입력되는 입력단자가, 입력 테스트단자(17b1(I1)∼17b2(In))를 통해 접속되도록 하여, 기판(12)의 절약을 도모할 수 있다. 이 배치에 의해, 양 LCD 드라이버칩(14b,14c)이 LCD 드라이버(14b,14c)에 대한 공통의 입력 테스트단자(17b)에 입력신호를 인가하여, 양 LCD 드라이버칩(14b,14c)의 출력 테스트단자(18a,18c)에서의 출력을 동시에 측정하거나, LCD 드라이버(14c,14d)의 입력 테스트단자(17b,17d)에 입력신호를 독립적으로 인가하여, LCD 드라이버칩(14c,14d)에 대한 공통의 출력 테스트단자(18c)에서의 출력을 교대로 측정함에 의해, 양 LCD 드라이버칩(14b,14c)이 테스트될 수 있다. 이에 의해, LCD 드라이버칩(14)의 테스트시간이 단축되어 테스트시의 비용이 감소될 수 있다.
(제 2 실시예)
본 실시예는, 2개의 LCD 드라이버칩으로 1 구성이 이루어지는 LCD 드라이버가 탑재된 TCP에 관한 것이다.
도 6은, 본 실시예에 따른 TCP의 평면도이다. TCP(31)에 제공된 기판(32), LCD 드라이버칩(34), 입력리드(35), 출력리드(36), 출력 테스트단자(39) 및 스프로켓 홀(41,42)은, 도 1에 도시된 TCP(11)의 기판(12), LCD 드라이버칩(14), 입력리드(15), 출력리드(16), 출력 테스트단자(18) 및 스프로켓 홀(20,21)과 동일한 구성및 기능을 갖는다.
본 실시예의 LCD 드라이버칩에 의하면, 서로 대향하여 배치된 입력리드(35)측에 서로 인접하여 배치된 2개의 LCD 드라이버칩(34,34)은 한 쌍으로 작용한다. 따라서, 본 실시예에서, 하나 걸러 LCD 드라이버칩(34)(도 6에서 좌로부터 2번째 및 4번째의 LCD 드라이버칩(34))이, 그 중심 좌표가 스프로켓 홀(41,42)의 중심 좌표와 기판(32)의 길이방향으로 일치하는 위치에 배치된다. 이 경우, 2개의 LCD 드라이버(34)는 스프로켓 홀(41,42)의 3 피치 간격으로 배치되고, LCD 드라이버당 기판(32)의 길이는 7.125mm(= 4.75mm×3/2)이다. 따라서, 도 10에 도시된 종래의 TCP의 경우와 비교하여 기판(32)의 전체 길이가 감소될 수 있어, 비용이 감소될 수 있다.
제 1 실시예의 인접하는 2개의 LCD 드라이버칩(14,14)은 1개의 입력 테스트단자(17)를 공유한다. 본 실시예에서, 한 쌍으로 작용하는 2개의 LCD 드라이버칩(34)은, 각각 독립으로 입력 테스트단자(37,38)를 갖는다. 다음, 입력 테스트단자(37,38)는 도 7에 도시된 바와 같이 구성된다.
즉, LCD 드라이버칩(34b)의 입력단자(1)는, 입력리드(35b)를 통해 입력 테스트단자(37b1(I1))에 접속되고, 또한, 접속리드(45)를 통해 LCD 드라이버칩(34c)의 입력 테스트단자(38c1(In))에 접속되고, 또한, 입력리드(35c)를 통해 LCD 드라이버칩(34c)의 입력단자(n)에 접속된다. LCD 드라이버칩(34b)의 입력단자(n)는, 입력 테스트단자(37b2(In)), 접속리드(46) 및 입력 테스트단자(38c2(I1))를 통해 LCD 드라이버칩(34c)의 입력단자(1)에 접속된다. 또한, LCD 드라이버칩(34b)의 입력단자(2,(n-1))와 LCD 드라이버칩(34c)의 입력단자((n-1),2) 사이에 동일한 접속이 제공된다. LCD 드라이버칩(34b)의 입력단자(3∼(n-2))는 입력 테스트단자(37b)에 접속된다. 동일하게, LCD 드라이버칩(34c)의 입력단자((n-2)∼3)는 입력 테스트단자(38c)에 접속된다.
또한, 이 경우, 전원에 대해 언급하면, 예컨대, GND는 입력단자(1) 및 입력단자(n)에 접속되고, 또한, 내부배선에 의해 LCD 드라이버칩(14)의 내부에 접속된다. 다른 전원(Vcc)은 입력단자(2) 및 입력단자(n-1)에 입력되고, 또한 내부배선에 의해 내부에 접속된다. 상기한 바와 같이, LCD에 인가되는 전원을 포함하는 전원단자에 대해서는, LCD 드라이버칩(34)의 입력단자의 전위에 대해 입력단자(1)와 입력단자(n)의 조합 및 입력단자(2)와 입력단자(n-1)의 조합 등과 같이, 단자의 배치가 대칭성을 갖는다. 따라서, 도 7에서, LCD 드라이버칩(34b)의 입력단자(1,2,(n-1),n) 및 LCD 드라이버칩(34c)의 입력단자(n,(n-1),2,1)가 서로 접속되고, 동일 전원이 단자에 공급되더라도, 전원의 단락회로 등이 발생하지 않고, 정상 인가가 얻어진다.
도 8은, TCP 테스트용 프로브 카드의 프로브위치를 나타낸다. 도 8을 참조하여, 본 실시예의 한 쌍으로 작용하는 LCD 드라이버칩(34b,34c)의 테스트에 대해 설명한다. 본 실시예의 LCD 드라이버칩(34b,34c)의 테스트는, 전원 이외의 입력단자의 배치 관계에 따라, 이하와 같이 달라진다.
먼저, 전원 이외의 입력단자의 배치가, 전원의 입력단자와 같이 대칭성을 갖는 경우에 대해 설명한다. 이 경우, LCD 드라이버칩(34)의 양단으로부터 단자들을 보았을 때 동수번째의 입력단자에는 동전위의 전원 또는 동전위의 신호가 입력된다. 따라서, 이 경우, 서로 대향하는 입력 테스트단자(37b,38c)에 동일한 신호가 입력되더라도 문제는 없다. 따라서, LCD 드라이버칩(34b) 및 LCD 드라이버칩(34c)을 테스트할 때, 흑색으로 나타내진 입력 테스트단자(37b,38c)에 프로브 카드의 프로브를 대어 소정의 동일한 입력을 인가하고, 흑색으로 나타내진 출력 테스트단자(39a,39c)에 프로브 카드의 프로브를 대어 출력(1∼N)을 교대로 측정함으로써, 한 쌍으로 작용하는 양 LCD 드라이버칩(34b,34c)이 양호한 지를 판정할 수 있다.
다음, 전원 이외의 신호의 입력단자의 배치가 대칭성이 없고, 내부배선이 없는 경우에 대해 설명한다. 이 경우, 전원 이외의 입력신호에 대해, 예컨대, LCD 드라이버칩(34b)을 테스트하기 위해, 상술한 바와 같이, 흑색으로 나타내진 테스트단자(37b,38c)에 프로브 카드의 프로브를 대어 소정의 동일한 입력이 인가되면, 인접하는 LCD 드라이버칩(34c)에는 적정한 입력신호가 인가되지 않는다. 그러나, 상기한 경우, 테스트는 입력신호가 적정할 지를 판정하는 것으로, LCD 드라이버칩(34c)이 손상되지는 않는다. 한 쌍으로 작용하는 LCD 드라이버칩(34b,34c)에 대한 실제적 테스트는 이하와 같이 실행된다.
먼저, LCD 드라이버칩(34b)의 입력 테스트단자(37b(38c))에 소정의 입력신호를 인가함으로써, LCD 드라이버칩(34b)의 출력 테스트단자(39a)에서 출력(1∼N)이 측정된다. LCD 드라이버칩(34b)의 테스트가 종료된 후, 입력신호가 반전되고, LCD드라이버칩(34c)에 적정한 신호가 입력된다. 즉, LCD 드라이버칩(34b)의 입력단자(1)에 인가된 입력신호가, 정반대측에 위치하는 LCD 드라이버칩(34c)의 입력단자(1)에 인가된다. 다음, LCD 드라이버칩(34c)의 출력 테스트단자(39c)에서 출력(1∼N)이 측정된다. 이 경우, 전원은 상술한 바와 같이 대칭 배치되기 때문에, 입력신호가 반전되더라도 문제는 없다.
상기한 바와 같이, 입력단자의 배치가 대칭성을 갖지 않으면, 양 LCD 드라이버칩(34b,34c)은 동시에 테스트될 수 없다. 그러나, 한 번 프로브 카드의 프로브를 대면, 2개의 LCD 드라이버칩(34,34)이 순차적으로 테스트될 수 있다. 이에 의해, 1개의 LCD 드라이버칩(34)의 테스트당 프로브 카드의 상승 및 하강 시간 및 다음에 테스트되는 LCD 드라이버칩(34)까지의 프로브 카드의 이동 및 위치 정렬 시간이 단축될 수 있는 동시에, 테스트 자체의 시간이 단축될 수 있어, 테스트시의 비용이 감소될 수 있다.
도 8에 도시된 TCP 테스트용 프로브 카드의 프로브위치의 경우에 프로브 카드의 프로브 수는, LCD 드라이버칩(34)의 전체 출력단자수와 전체 입력단자수의 합계의 2배로 되어, 프로브 카드의 가격이 비싸게 될 것이 예측된다. 그러나, 2개의 LCD 드라이버칩(34,34)이 동시에 테스트될 수 있기 때문에, 테스트시간의 단축에 의해 비용이 감소될 수 있다. 본 TCP(31)의 구성에 의하면, LCD 드라이버칩(34b)의 입력단자(n) 및 LCD 드라이버칩(34b)의 입력단자(1)가, LCD 드라이버칩(34c)의 입력단자(1) 및 LCD 드라이버칩(34c)의 인력단자(n)에 접속리드(45,46)를 통해 각각 접속된다. 따라서, 접속된 양 입력단자중 어느 하나의 프로빙이 생략될 수 있다.
도 9는, 도 8과는 다른 TCP 테스트용 프로브 카드의 프로브위치의 설명도이다. LCD 드라이버칩(34c,34d)을 테스트할 때, 도 9에서 흑색으로 나타내진 입력 테스트단자(38c,37d) 및 흑색으로 나타내진 출력 테스트단자(39c)에 프로브 카드의 프로브를 댄다. 이 경우, LCD 드라이버칩(34c)의 입력 테스트단자(38c) 및 LCD 드라이버칩(34d)의 입력 테스트단자(37d)에 독립적으로 입력신호를 인가함으로써, 양 LCD 드라이버칩(34c,34d)에 대한 공통의 출력 테스트단자(39c)에서 개개의 출력이 관측될 수 있다. 이 경우의 프로브 카드의 프로브 수는, 도 8에 도시된 경우와는 다르고, 도 5에 도시된 경우와 동일하게, LCD 드라이버칩(34)의 출력단자 수와 입력단자 수의 2배의 합계로 된다. 통상, LCD 드라이버칩(34)의 입력단자 수는 출력단자 수보다 적다. 따라서, 프로브 카드의 가격이, 종래의 프로브 카드보다 약간 비싸도록 억제될 수 있다.
LCD 드라이버칩(34c)을 테스트할 때, LCD 드라이버칩(34d)의 출력을 고임피던스상태로 하고, LCD 드라이버칩(34d)을 테스트할 때, LCD 드라이버칩(34c)의 출력을 고임피던스상태로 할 필요가 있다. LCD 드라이버칩(34c)을 테스트할 때, 입력 테스트단자(38c)에 소정의 전압이 인가되고, 입력 테스트단자(37d)가 개방된다. LCD 드라이버칩(34d)을 테스트할 때, 입력 테스트단자(37d)에 소정의 전압이 인가되고, 입력 테스트단자(38c)가 개방된다. 도 9에 도시된 TCP 테스트용 프로브 카드의 프로브위치의 경우, 도 5에 도시된 제 1 실시예의 TCP 테스트용 프로브 카드의 프로브위치의 경우와 동일하게, LCD 드라이버칩(34)의 출력단(도 7 참조)에 스위치 등을 삽입하는 방법이 있다.
상술한 실시예는, 반도체장치용 패키지의 일예로서 TCP의 경우에 대해 설명하였지만, 본 발명은 COF(막상의 칩) 실장방식에도 적용될 수 있다. COF 실장방식에 사용되는 플렉시블 기판의 경우, 이 플렉시블 기판이 테이프 형상 대신에 정방형 또는 직사각형을 갖는다. 따라서, 이 경우, TCP의 경우로부터 스프로켓 홀과 LCD 드라이버 사이의 위치관계에 대한 요소가 삭제되고, 다른 요소는 동일한 구성을 갖는다. 따라서, COF 실장방식에 사용되는 플렉시블 기판의 경우에도, 기판을 유효하게 이용할 수 있어, LCD 드라이버칩의 테스트시간이 단축되고, 비용이 감소될 수 있다.
상기로부터 분명한 바와 같이, 본 발명의 반도체칩에 의하면, 반도체칩의 양단으로부터 보았을 때, 동수번째의 입력단자에 동전위의 전원 또는 동전위의 신호가 공급되도록, 상기 입력단자가 배치된다. 따라서, 상기 입력단자 열에 입력되는 신호의 순서가 반대로 될 수 있다. 또한, 2개의 반도체칩이 서로 대향하여 배치된 입력단자로 배치되면, 서로 대향하는 입력단자에 동일 전원이 공급되더라도 전원 단락회로가 발생하지 않도록 할 수 있다.
일 실시예의 반도체장치용 패키지에 의하면, 인접하는 2개의 반도체칩은, 칩중 어느 한 쪽의 방향이 다른 쪽에 대해 180도의 각도로 회전되도록 배치된다. 이 배치에 의해, 인접하는 2개의 반도체칩의 서로 대향하는 입력단자에 동일 전원 또는 신호가 입력될 수 있다. 따라서, 양 반도체칩의 입력 테스트단자가 공통으로 될 수 있어, 반도체칩당 배열 피치가 감소될 수 있다.
일 실시예의 반도체장치용 패키지에 의하면, 인접하는 2개의 반도체칩의 서로 대향하는 입력단자는 입력리드에 의해 서로 접속되고, 인접하는 2개의 반도체칩의 서로 대향하는 출력단자는 출력리드에 의해 서로 접속된다. 이 배치에 의해, 인접하는 2개의 반도체칩의 입력단자 사이의 거리 및 출력단자 사이의 거리가 감소되어, 반도체칩당 배열 피치가 감소될 수 있다.
일 실시예의 반도체장치용 패키지에 의하면, 입력리드에는, 인접하는 2개의 반도체칩에 대해 공통의 입력 테스트단자가 제공되고, 출력리드에는, 인접하는 2개의 반도체칩에 대해 공통의 출력 테스트단자가 제공된다. 이 배치에 의해, 인접하는 2개의 반도체칩중 어느 하나의 입력 테스트단자 및 인접하는 2개의 반도체칩중 어느 하나의 출력 테스트단자가 삭제되어, 입력단자 사이의 거리 및 출력단자 사이의 거리가 감소된다. 따라서, 반도체칩당 배열 피치가 감소되어, 비용이 감소될 수 있다.
일 실시예의 반도체칩에 의하면, 반도체칩의 양단으로부터 보았을 때, 동수번째의 입력단자중 일부에 동전위의 전원 또는 동전위의 신호가 공급되도록, 입력단자가 배치된다. 이 배치에 의해, 동전위의 전원 또는 동전위의 신호가 입력되는 입력단자에 입력되는 신호가 반대로 될 수 있다. 또한, 2개의 반도체칩이 서로 대향하여 배치된 입력단자로 배치되면, 서로 대향하는 입력단자에 동일 전원이 공급되더라도, 전원 단락회로가 발생하지 않도록 할 수 있다.
일 실시예의 반도체장치용 패키지에 의하면, 인접하는 2개의 반도체칩은, 칩중 어느 한 쪽의 방향이 다른 쪽에 대해 180도의 각도로 회전되도록 배치된다. 이배치에 의해, 인접하는 2개의 반도체칩에 따른 서로 대향하는 입력단자 및 동전위의 전원 또는 동전위의 신호가 입력되는 입력단자에, 동일 전원 또는 신호가 입력될 수 있다.
일 실시예의 반도체장치용 패키지에 의하면, 입력단자가 서로 대향하는 2개의 반도체칩은 한 쌍으로 작용하고, 인접하는 2개의 반도체칩의 서로 대향하는 출력단자는 출력리드에 의해 서로 접속된다. 이 배치에 의해, 인접하는 2개의 반도체칩의 출력단자 사이의 거리가 감소될 수 있어, 반도체칩당 배열 피치가 감소될 수 있다.
일 실시예의 반도체장치용 패키지에 의하면, 한 쌍으로 작용하는 2개의 반도체칩의 서로 대향하는 입력단자중에서, 동전위의 전원 또는 동전위의 신호가 공급되는 입력단자 쌍중 적어도 한 쌍에 대한 입력단자가 접속리드에 의해 서로 접속된다. 따라서, 접속리드에 의해 접속되는 입력단자 쌍은 공통으로 될 수 있다.
일 실시예의 반도체장치용 패키지에 의하면, 출력리드에는 인접하는 2개의 반도체칩에 대해 공통의 출력 테스트단자가 제공되고, 각 반도체칩의 입력단자에 입력 테스트단자가 접속된다. 이 배치에 의해, 인접하는 2개의 반도체칩중 어느 하나의 출력 테스트단자가 삭제되어, 양 반도체칩의 출력단자 사이의 거리가 감소될 수 있다. 따라서, 반도체칩당 배열 피치가 감소되어, 비용이 감소될 수 있다.
일 실시예의 반도체장치용 패키지는, 반도체칩을 테이프 형상의 기판상에 탑재함에 의해 얻어진 TCP 이다. 따라서, 테이프 형상의 기판상에 탑재된 2개의 반도체칩의 서로 대향하는 입력단자 사이의 거리 또는 서로 대향하는 출력단자 사이의거리가 감소되어, 반도체칩의 배열 피치가 감소될 수 있다. 따라서, 기판이 유효하게 이용되어, 비용이 감소될 수 있다. 반도체칩이 기판의 스프로켓 홀과 위치 정렬하여 배치될 때, 상기 효과가 더 현저하게 된다.
일 실시예의 반도체장치용 패키지는, 반도체칩을 직사각형의 기판상에 탑재함에 의해 얻어진 COF 실장용 패키지에 의해 제공된다. 이 배치에 의해, 직사각형 기판상에 탑재된 인접하는 2개의 반도체칩의 서로 대향하는 입력단자 사이의 거리 및 서로 대향하는 출력단자 사이의 거리가 감소되어, 반도체칩의 배열 피치가 감소될 수 있다. 따라서, 기판이 유효하게 이용되어, 비용이 감소될 수 있다.
일 실시예의 프로브 카드는, 반도체장치용 패키지의 테스트에 사용되고, 인접하는 2개의 반도체칩에 대해 공통의 입력 테스트단자 및 인접하는 2개의 반도체칩의 출력 테스트단자에 동시에 접속될 수 있도록 배치된 프로브가 제공된다. 이 배치에 의해, 공통의 입력 테스트단자에 신호 및 전원을 공급하고 반도체칩의 출력 테스트단자의 출력을 검출함으로써, 인접하는 2개의 반도체칩이 1회의 프로빙에 의해 테스트될 수 있다. 따라서, 본 프로브 카드의 상승 및 하강시간 및 프로브 카드의 이동 및 위치 정렬 시간을 포함하는 테스트시간이 단축되어, 반도체칩의 테스트시의 비용이 감소될 수 있다. 상기한 경우, 양 반도체칩의 입력단자는, 각 반도체칩의 양단으로부터 보았을 때 동수번째의 입력단자에는 동전위의 전원 또는 동전위의 신호가 입력되도록 배치된다. 따라서, 지장없이 1회의 프로빙에 의해 인접하는 2개의 반도체칩이 테스트될 수 있다.
일 실시예의 프로브 카드는, 반도체장치용 패키지의 테스트에 사용되고, 인접하는 2개의 반도체칩에 대해 공통의 출력 테스트단자 및 인접하는 2개의 반도체칩의 입력 테스트단자에 동시에 접속될 수 있도록, 배치된 프로브가 제공된다. 이 배치에 의해, 인접하는 2개의 반도체칩의 입력 테스트단자에 독립적으로 신호 및 전원을 공급하고 양 반도체칩에 대해 공통의 출력 테스트단자로부터의 출력을 순차 검출함으로써, 인접하는 2개의 반도체칩이 1회의 프로빙에 의해 테스트될 수 있다. 따라서, 본 프로브 카드의 상승 및 하강 시간 및 프로브 카드의 이동 및 위치 정렬 시간을 포함하는 테스트시간이 단축되어, 반도체칩의 테스트시의 비용이 감소될 수 있다. 상기한 경우, 입력 테스트단자 수는 출력 테스트단자 수보다 적다. 따라서, 본 프로브 카드의 프로브 수가 청구항 11의 프로브 수보다 적게 될 수 있다.
일 실시예의 프로브 카드는, 반도체장치용 패키지의 테스트에 사용되고, 한 쌍으로 작용하는 2개의 반도체칩의 입력 테스트단자 및 2개의 반도체칩의 출력 테스트단자에 동시에 접속될 수 있도록 배치된 프로브가 제공된다. 이 배치에 의해, 한 쌍으로 작용하는 2개의 반도체칩에 따른 입력단자가, 개개의 반도체칩의 양단으로부터 보았을 때 동수번째의 입력단자에 동전위의 전원 또는 동전위의 신호가 입력되도록 배치되면, 2개의 반도체칩의 입력 테스트단자에 동일 신호 및 전원을 동시에 공급하고, 양 반도체칩의 출력 테스트단자의 출력을 교대로 검출함으로써, 상기 2개의 반도체칩이 1회의 프로빙에 의해 테스트될 수 있다.
또한, 한 쌍으로 작용하는 2개의 반도체칩의 일부의 입력단자가, 개개의 반도체칩의 양단으로부터 보았을 때 동수번째의 입력단자에 동전위의 전원 또는 동전위의 신호가 입력되도록 배치되면, 2개의 반도체칩중 어느 하나의 입력 테스트단자에 신호 및 전원을 공급하여, 상기 반도체칩의 출력 테스트단자의 출력을 검출하고, 다음에, 다른 반도체칩의 입력 테스트단자에 신호 및 전원을 공급하고 상기 반도체칩의 출력 테스트단자의 출력을 검출함으로써, 인접하는 2개의 반도체칩이 1회의 프로빙에 의해 테스트될 수 있다.
따라서, 본 발명에 의하면, 본 프로브 카드의 상승 및 하강 시간 및 프로브 카드의 이동 및 위치 정렬 시간을 포함하는 테스트시간이 단축되어, 반도체칩의 테스트시의 비용이 감소될 수 있다. 상기한 경우, 서로 대향하여 접속리드에 의해 서로 접속된 입력단자의 쌍중 어느 한 쪽에 대한 프로빙이 생략될 수 있다.
일 실시예의 프로브 카드는, 반도체장치용 패키지의 테스트에 사용되고, 인접하는 2개의 반도체칩에 대해 공통의 출력 테스트단자 및 인접하는 2개의 반도체칩의 입력 테스트단자에 동시에 접속될 수 있도록 배치된 프로브가 제공된다. 이 배치에 의해, 인접하는 2개의 반도체칩의 입력 테스트단자에 독립적으로 신호 및 전원을 공급하고, 양 반도체칩에 대해 공통의 출력 테스트단자로부터의 출력을 순차 검출함으로써, 인접하는 2개의 반도체칩이 1회의 프로빙에 의해 테스트될 수 있다. 따라서, 본 프로브 카드의 상승 및 하강 시간 및 프로브 카드의 이동 및 위치 정렬 시간을 포함하는 테스트시간이 단축되어, 반도체칩의 테스트시의 비용이 감소될 수 있다.
상기한 경우, 입력 테스트단자 수는 출력 테스트단자 수보다 적다. 따라서, 본 프로브 카드의 프로브 수가 청구항 13의 프로브 수보다 적게 될 수 있다.
일 실시예의 패키지 테스트방법에 의하면, 인접하는 2개의 반도체칩을 1회의프로빙에 의해 테스트할 때, 반도체칩의 입력 테스트단자 또는 출력단자의 적어도 하나에 대해 서로 반전된 신호입력순서 또는 서로 반전된 신호검출순서가 인접하는 2개의 반도체칩에 적용된다. 따라서, 인접하는 2개의 반도체칩의 입력 테스트단자 또는 출력단자에 프로빙한 채로, 인접하는 2개의 반도체칩의 신호입력 또는 신호검출이 독립적으로 실행될 수 있다. 즉, 본 발명에 의하면, 1회의 프로빙에 의해 인접하는 2개의 반도체칩에 대한 테스트가 독립적으로 실행될 수 있다.
본 발명이 설명되었지만, 다양한 방식으로 변경될 수 있음이 명백하다. 이러한 변경은 본 발명의 정신 및 범위로부터 벗어나지 않고, 당업자들에게 명백해진 이러한 모든 변경은 이하의 특허청구의 범위내에 포함되는 것으로 간주된다.

Claims (19)

  1. 삭제
  2. 테스트가 용이하도록 배열된 반도체장치용 패키지로서,
    기판;
    각각이 사각형이고 그리고 일측을 따라서 복수의 입력단자(1-n; n은 정수임)를 가지며 상기 일측과 반대측의 타측을 따라서 복수의 출력단자(1-N; N은 정수임)를 갖는 복수의 반도체칩;을 구비하고,
    상기 복수의 반도체 칩은 인접하는 칩들이 서로 180° 회전된 상태로 상기 기판 상에 장착되어, (a) 상기 복수의 반도체칩들중에서 제1 반도체칩의 입력단자(1)는 상기 복수의 반도체칩들중에서 인접하는 반도체칩의 입력단자(n)와 대향하고, 상기 복수의 반도체칩들중에서 제1 반도체칩의 입력단자(2)는 상기 복수의 반도체칩들중에서 상기 인접하는 반도체칩의 입력단자(n-1)와 대향하며, 이러한 쌍짓기(pairing)가 상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 인접하는 반도체칩의 모든 입력단자에 대하여 계속되고, (b) 상기 복수의 반도체칩들중에서 제1 반도체칩의 출력단자(1)는 상기 복수의 반도체칩들중에서 다른 인접하는 반도체칩의 출력단자(N)와 대향하고, 상기 복수의 반도체칩들중에서 제1 반도체칩의 출력단자(2)는 상기 복수의 반도체칩들중에서 상기 다른 인접하는 반도체칩의 출력단자(N-1)와 대향하며, 이러한 쌍짓기(pairing)가 상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 다른 인접하는 반도체칩의 모든 출력단자에 대하여 계속되며;
    상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 인접하는 반도체칩의 상기 쌍짓기된(paired) 각 입력단자들은 각각의 입력리드들에 의해 서로 접속되고;
    상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 다른 인접하는 반도체칩의 상기 쌍짓기된(paired) 각 출력단자들은 각각의 출력리드들에 의해 서로 접속되는 것을 특징으로 하는 반도체장치용 패키지.
  3. 삭제
  4. 제2항에 있어서,
    상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 인접하는 반도체칩의 상기 쌍짓기된(paired) 각 입력리드들은 각각의 입력 테스트단자를 통해 접속되고;
    상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 다른 인접하는 반도체칩의 상기 쌍짓기된(paired) 각 출력리드들은 각각의 출력 테스트단자를 통해 접속되는 것을 특징으로 하는 반도체장치용 패키지.
  5. 삭제
  6. 테스트가 용이하도록 배열된 반도체장치용 패키지로서,
    기판;
    각각이 사각형이고 그리고 일측을 따라서 복수의 입력단자(1-n; n은 정수임)를 가지며 상기 일측과 반대측의 타측을 따라서 복수의 출력단자(1-N; N은 정수임)를 갖는 복수의 반도체칩;을 구비하고,
    상기 복수의 반도체 칩은 인접하는 칩들이 서로 180° 회전된 상태로 상기 기판 상에 장착되어, (a) 상기 복수의 반도체칩들중에서 제1 반도체칩의 입력단자(1)는 상기 복수의 반도체칩들중에서 인접하는 반도체칩의 입력단자(n)와 대향하고, 상기 복수의 반도체칩들중에서 제1 반도체칩의 입력단자(2)는 상기 복수의 반도체칩들중에서 상기 인접하는 반도체칩의 입력단자(n-1)와 대향하며, 이러한 쌍짓기(pairing)가 상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 인접하는 반도체칩의 모든 입력단자에 대하여 계속되고, (b) 상기 복수의 반도체칩들중에서 상기 제1 반도체칩의 출력단자(1)는 상기 복수의 반도체칩들중에서 다른 인접하는 반도체칩의 출력단자(N)와 대향하고, 상기 복수의 반도체칩들중에서 상기 제1 반도체칩의 출력단자(2)는 상기 복수의 반도체칩들중에서 상기 다른 인접하는 반도체칩의 출력단자(N-1)와 대향하며, 이러한 쌍짓기(pairing)가 상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 다른 인접하는 반도체칩의 모든 출력단자에 대하여 계속되며;
    상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 인접하는 반도체칩의 상기 쌍짓기된(paired) 입력단자들중 적어도 2개의 입력단자는 각각의 입력리드들에 의해 서로 접속되고;
    상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 다른 인접하는 반도체칩의 상기 쌍짓기된(paired) 각 출력단자들은 각각의 출력리드들에 의해 서로 접속되는 것을 특징으로 하는 반도체장치용 패키지.
  7. 삭제
  8. 삭제
  9. 제6항에 있어서,
    상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 인접하는 반도체칩의 상기 쌍짓기된(paired) 적어도 2개의 입력리드는 각각의 입력 테스트단자들을 통해 접속되며,
    상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 그리고 상기 다른 인접하는 반도체칩의 상기 쌍짓기된(paired) 각 출력리드들은 각각의 출력 테스트단자들을 통해 접속되는 것을 특징으로 하는 반도체장치용 패키지.
  10. 제2항에 있어서,
    상기 패키지는 테이프 형상의 기판 상에 상기 복수의 반도체칩을 탑재하여 얻어진 테이프 캐리어 패키지인 것을 특징으로 하는 반도체장치용 패키지.
  11. 제6항에 있어서,
    상기 패키지는 테이프 형상의 기판 상에 상기 복수의 반도체칩을 탑재하여 얻어진 테이프 캐리어 패키지인 것을 특징으로 하는 반도체장치용 패키지.
  12. 제2항에 있어서,
    상기 패키지는 사각형 기판 상에 상기 복수의 반도체칩을 탑재하여 얻어진 칩온필름(chip on film) 실장용 패키지인 것을 특징으로 하는 반도체장치용 패키지.
  13. 제6항에 있어서,
    상기 패키지는 사각형 기판 상에 상기 복수의 반도체칩을 탑재하여 얻어진 칩온필름(chip on film) 실장용 패키지인 것을 특징으로 하는 반도체장치용 패키지.
  14. 제4항의 반도체장치용 패키지의 테스트에 사용되는 프로브 카드로서,
    상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 상기 인접하는 반도체칩에 공통인 상기 입력 테스트단자와 그리고 상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 상기 다른 인접하는 반도체칩에 공통인 상기 출력 테스트단자에 동시에 접속되도록 배치된 프로브들을 구비하여,
    상기 복수의 반도체칩들중에서 다수의 반도체칩이 1회의 프로빙(probing)에 의해 테스트될 수 있는 것을 특징으로 하는 프로브 카드.
  15. 삭제
  16. 삭제
  17. 제9항의 반도체장치용 패키지의 테스트에 사용되는 프로브 카드로서,
    상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 상기 인접하는 반도체칩에 공통인 상기 입력 테스트단자와 그리고 상기 복수의 반도체칩들중에서 상기 제1 반도체칩과 상기 다른 인접하는 반도체칩에 공통인 상기 출력 테스트단자에 동시에 접속되도록 배치된 프로브들을 구비하여,
    상기 복수의 반도체칩들중에서 다수의 반도체칩이 1회의 프로빙(probing)에 의해 테스트될 수 있는 것을 특징으로 하는 프로브 카드.
  18. 삭제
  19. 제17항의 프로브 카드를 사용하는 패키지 테스트 방법으로서,
    상기 복수의 반도체칩들중에서 상기 인접하는 반도체칩들을 1회의 프로빙에 의해 테스트하기 위하여 상기 입력 테스트단자중 적어도 하나와 상기 출력 단자중 적어도 하나를 통해 서로 반전된 테스트 신호 입력순서 또는 서로 반전된 테스트 신호 검출순서를 상기 복수의 반도체칩들중에서 상기 인접하는 반도체칩들에 적용하는 단계를 구비하는 패키지 테스트 방법.
KR10-2000-0002360A 1999-01-19 2000-01-19 반도체칩, 반도체장치용 패키지, 프로브 카드 및 패키지 테스트 방법 KR100390747B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01044099A JP3484365B2 (ja) 1999-01-19 1999-01-19 半導体装置用パッケージ、この半導体装置用パッケージのテスト時に使用するプローブカード、および、このプローブカードを用いたパッケージのテスト方法
JP11-10440 1999-01-19

Publications (2)

Publication Number Publication Date
KR20000071264A KR20000071264A (ko) 2000-11-25
KR100390747B1 true KR100390747B1 (ko) 2003-07-10

Family

ID=11750227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0002360A KR100390747B1 (ko) 1999-01-19 2000-01-19 반도체칩, 반도체장치용 패키지, 프로브 카드 및 패키지 테스트 방법

Country Status (4)

Country Link
US (1) US6344754B1 (ko)
JP (1) JP3484365B2 (ko)
KR (1) KR100390747B1 (ko)
TW (1) TW445617B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006794A1 (en) * 2000-01-10 2003-01-09 Hung-Tse Chiang Tape carrier package testing method
KR100403621B1 (ko) * 2001-03-30 2003-10-30 삼성전자주식회사 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법
JP3895163B2 (ja) 2001-11-29 2007-03-22 富士通株式会社 液晶パネルドライバ装置
EP1345197A1 (en) * 2002-03-11 2003-09-17 Dialog Semiconductor GmbH LCD module identification
US7554347B2 (en) * 2002-03-19 2009-06-30 Georgia Tech Research Corporation High input/output density optoelectronic probe card for wafer-level test of electrical and optical interconnect components, methods of fabrication, and methods of use
US7202682B2 (en) * 2002-12-20 2007-04-10 Formfactor, Inc. Composite motion probing
US6940301B2 (en) * 2003-12-12 2005-09-06 Au Optronics Corporation Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel
US7218127B2 (en) 2004-02-18 2007-05-15 Formfactor, Inc. Method and apparatus for probing an electronic device in which movement of probes and/or the electronic device includes a lateral component
JP4368704B2 (ja) * 2004-03-12 2009-11-18 三井金属鉱業株式会社 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体
JP5087961B2 (ja) * 2005-08-05 2012-12-05 セイコーエプソン株式会社 基板の両面に実装可能な集積回路装置及び電子機器
JP5087869B2 (ja) * 2005-08-05 2012-12-05 セイコーエプソン株式会社 基板の両面に実装可能な集積回路装置及び電子機器
KR100734290B1 (ko) 2005-11-28 2007-07-02 삼성전자주식회사 출력 채널이 공유되는 테스트 패드를 구비하는 필름형반도체 패키지 및 필름형 반도체 패키지의 테스트 방법,테스트 채널이 공유되는 패턴을 구비하는 테스트 장치 및반도체 장치 그리고 반도체 장치에서의 테스트 방법
KR20060122804A (ko) * 2006-11-11 2006-11-30 윤재완 디스플레이 패널 검사용 프로브 블록
KR101387922B1 (ko) * 2007-07-24 2014-04-22 삼성디스플레이 주식회사 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치
US20130063912A1 (en) * 2011-09-14 2013-03-14 Liang-Chan Liao Cof packaging method and structure for lcd driver chips
JP5824337B2 (ja) * 2011-11-16 2015-11-25 株式会社アドバンテスト 試験用キャリア
TW201327728A (zh) * 2011-12-26 2013-07-01 Novatek Microelectronics Corp 薄膜覆晶封裝之基板
USD751555S1 (en) * 2013-03-05 2016-03-15 Japan Electronic Materials Corp. Probe card case
KR102525875B1 (ko) 2016-06-24 2023-04-27 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780925A (en) * 1992-10-28 1998-07-14 International Business Machines Corporation Lead frame package for electronic devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0526746Y2 (ko) * 1987-07-14 1993-07-07
US4956602A (en) * 1989-02-14 1990-09-11 Amber Engineering, Inc. Wafer scale testing of redundant integrated circuit dies
US5237201A (en) * 1989-07-21 1993-08-17 Kabushiki Kaisha Toshiba TAB type semiconductor device and method of manufacturing the same
DE69133311T2 (de) * 1990-10-15 2004-06-24 Aptix Corp., San Jose Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
JPH05299456A (ja) * 1992-04-20 1993-11-12 Toshiba Corp 樹脂封止型半導体装置
JPH0621174A (ja) * 1992-07-03 1994-01-28 Sharp Corp マイクロ波集積回路ウエハ
JPH06230086A (ja) * 1992-09-22 1994-08-19 Nec Corp Ｌｓｉのテスト回路
FR2700063B1 (fr) * 1992-12-31 1995-02-10 Sgs Thomson Microelectronics Procédé de test de puces de circuit intégré et dispositif intégré correspondant.
US6046600A (en) * 1995-10-31 2000-04-04 Texas Instruments Incorporated Process of testing integrated circuit dies on a wafer
US5888837A (en) * 1996-04-16 1999-03-30 General Electric Company Chip burn-in and test structure and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780925A (en) * 1992-10-28 1998-07-14 International Business Machines Corporation Lead frame package for electronic devices

Also Published As

Publication number Publication date
US20020014895A1 (en) 2002-02-07
TW445617B (en) 2001-07-11
US6344754B1 (en) 2002-02-05
JP3484365B2 (ja) 2004-01-06
KR20000071264A (ko) 2000-11-25
JP2000208717A (ja) 2000-07-28

Similar Documents

Publication Publication Date Title
KR100390747B1 (ko) 반도체칩, 반도체장치용 패키지, 프로브 카드 및 패키지 테스트 방법
KR100235477B1 (ko) 표시장치 및 그 검사 방법
KR100240818B1 (ko) 테이프캐리어패키지를 구비한 액정표시장치
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
KR102578051B1 (ko) 필름형 패키지 및 이를 구비한 디스플레이 장치
CN111123591A (zh) 阵列基板、显示面板及显示装置
US20070064192A1 (en) Liquid crystal display apparatus
US6218201B1 (en) Method of manufacturing a liquid crystal display module capable of performing a self-test
CN106920495B (zh) 集成电路、液晶显示器及其检测方法
KR100420191B1 (ko) 액정 디스플레이
CN109658855A (zh) 阵列基板、显示模组及其测试方法、显示面板
CN111308815A (zh) 阵列基板及显示面板
KR100529225B1 (ko) 액정 표시 패널의 검사용 프로브, 액정 표시 패널의 검사 장치및 검사 방법
KR100933413B1 (ko) 반도체 집적 회로
KR100490194B1 (ko) 액정표시패널및액정표시패널의검사방법
CN111462666A (zh) 阵列基板母板及其检测方法、阵列基板、显示装置
US6483042B2 (en) Substrate for mounting semiconductor integrated circuit device
KR101269289B1 (ko) 액정표시장치
KR20020088450A (ko) 액정표시장치 어레이 기판
KR20000007892A (ko) 액정 표시 장치용 패널
US20040090585A1 (en) Apparatus for inspecting liquid crystal panel
KR20070057325A (ko) 표시 기판 및 이의 검사 방법
KR20000014950A (ko) 엘시디 패널 테스트용 지그
KR20040061673A (ko) 액정표시장치의 검사 장치
KR19980022522A (ko) 정전기 방지형 액정 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee