CN106920495B - 集成电路、液晶显示器及其检测方法 - Google Patents

集成电路、液晶显示器及其检测方法 Download PDF

Info

Publication number
CN106920495B
CN106920495B CN201710293583.5A CN201710293583A CN106920495B CN 106920495 B CN106920495 B CN 106920495B CN 201710293583 A CN201710293583 A CN 201710293583A CN 106920495 B CN106920495 B CN 106920495B
Authority
CN
China
Prior art keywords
electrically connected
bumps
pin
group
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710293583.5A
Other languages
English (en)
Other versions
CN106920495A (zh
Inventor
林能毅
刘建志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN106920495A publication Critical patent/CN106920495A/zh
Application granted granted Critical
Publication of CN106920495B publication Critical patent/CN106920495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected

Abstract

本发明公开了一种集成电路，集成电路具有第一脚位、电压输出电路电性连接第一脚位、电流接收电路电性连接第二脚位以及比较电路电性连接该电流接收电路。电压输出电路输出第一电流并由第二脚位流入电流接收电路并输出一输出电流，比较电路将该输出电流与一参考电流比较之后输出一输出信号。

Description

集成电路、液晶显示器及其检测方法
技术领域
本发明有关于一种集成电路，特别是一种可供使用者判断接脚连接状况的资讯的集成电路。
背景技术
在现有技术中，在液晶显示器组装的过程中，常需要检测集成电路的接脚与连接垫连接状况，然而由于集成电路的体积较小，若在接线较为复杂的情况下，利用电表测量阻值的方式则更加显得困难且复杂，因此如何有效地判断集成电路的接脚连接状况即成为一个有待解决的课题。
发明内容
本发明的一实施例揭露一种集成电路，集成电路包含第一脚位、第一选择电路用以电性连接该第一脚位、电压输出电路电性连接该第一选择电路并输出第一电流、第二脚位、第二选择电路用以电性连接该第二脚位、电流接收电路电性连接该第二选择电路接收该第一电流并输出一输出电流以及比较电路电性连接该电流接收电路，比较电路将该输出电流与一参考电流比较之后输出一输出信号。
本发明的另一实施例揭露一种液晶显示器驱动集成电路压合状态测试方法，测试方法包含：设定集成电路操作于压合状态测试模式，设定压合阻抗临界值，产生对应该压合阻抗临界值的一参考电流，选择所欲测试的位置，该集成电路通过第一脚位输出一第一电流，集成电路接收由第二脚位流入的该第一电流并产生一输出电流以及若该输出电流大于该参考电流，输出一第一信号；若该输出电流小于该参考电流，输出一第二信号。
本发明的又一实施例揭露一种液晶显示器，包含基板、第一群组凸块位于该基板、第二群组凸块位于该基板且相邻于该第一群组凸块以及一集成电路具有多个第一脚位与多个第二脚位，其中该第一群组凸块或该第二群组凸块中分别至少有两个凸块电性连接且该第一群组凸块中电性连接的两个凸块与该第二群组凸块中电性连接的两个凸块分别电性连接对应的该集成电路第一脚位与第二脚位。
综上所述，根据本发明的实施例所提供的集成电路及判断接脚连与连接垫的连接状况的方法，可以快速有效地测量到集成电路的接脚与连接垫的连接状况。且由于集成电路采用电流比较的方式计算阻抗判断接脚与连接垫的连接状况，计算压合阻抗精准度较佳，同时在集成电路内部占用较小面积，可降低电路复杂度以及集成电路的成本。
附图说明
图1为显示器的压合阻抗的检测系统的示意图
图2为显示面板的示意图。
图3A为显示面板与本发明第一实施例的集成电路结合的示意图。
图3B为显示面板与本发明第二实施例的集成电路结合的示意图。
图4为电性连接的两个第二凸块沿着为A-A’的剖面图。
图5A为本发明第一实施例的驱动晶片中测试电路的部分示意图。
图5B为本发明第二实施例的驱动晶片中测试电路的部分示意图。
图6为操作流程图。
图7为第一群组凸块、第二群组凸块以及第三群组凸块相对位置示意图。
其中，附图标记：
101101～103、201～203 电池化成设备
100 显示面板
102 基板
104 非显示区
106 显示区
108 压合区
110 第一导线
111 第一群组凸块
111a 第一群组凸块的第一凸块
111b 第一群组凸块的第二凸块
112 第二导线
113 第二群组凸块
113a 第二群组凸块的第一凸块
113b 第二群组凸块的第二凸块
114 第三导线
115 第四导线
117 第三群组凸块
200 电路板
300 驱动晶片
301 第一脚位
302 第二脚位
303 第一连接脚位
304 第二连接脚位
310 暂存器
400 系统板
400a 异方性导电胶
400b 异方性导电胶
501 电压输出电路
502 第一选择电路
503 第二选择电路
504 电流接收电路
505 比较电路
A-A’ 剖面线
A1 第一群组凸块总面积
A2 第二群组凸块与第三群组凸块总面积
C1 第一群组凸块111的中心位置
C2 集成电路中心位置
C3 第二群组凸块与第三群组凸块的中心位置
D1 第一群组凸块的中心位置离集成电路的中心位置的距离
D2 第二群组凸块与第三群组凸块的中心位置离集成电路的中心位置的距离
d1 第二群组凸块的中心位置与第三群组凸块的的中心位置在Y方向的距离
d2 不使用记忆体的集成电路在Y方向的长度
d3 使用记忆体的集成电路在Y方向的长度
DL 数据线
Rline 导线114的阻值
Rbump1 第一脚位与对应凸块的阻值
Rbump2 第二脚位与对应凸块的阻值
SL 扫描线
P 像素结构
T 开关元件
PE 像素电极
I1 第一电流
I2 输出电流
Icomp 参考电流
V1 第一预设电压
V2 第二预设电压
Vref 第一输入电压
Vi 第二输入电压
Vo 输出信号
WB1 第二群组凸块在X方向宽度
WB2 第三群组凸块在X方向宽度
具体实施方式
下文举实施例配合所附图式作详细说明，以更好地理解本案的态样，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，根据业界的标准及惯常做法，图式仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
在全篇说明书与申请专利范围所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。
此外，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。
本发明所描述的电性连接举例为直接电性连接或间接电性连接，间接电性连接为直接电性连接以外的电性连接方式，间接电性连接譬如为电性连接路径中有其他的构件(譬如为电路,晶体管,电容,二极管,电阻或其他电子元件)，但不以限制本发明。
此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。
图1是根据本发明一实施例的显示器的压合阻抗的检测系统的示意图，图2是图1的显示面板的示意图，图3是图1的显示面板与集成电路结合的示意图。请同时参照图1、图2与图3，本实施例的显示器的压合阻抗的检测系统包括显示面板100、至少一电路板200、至少一驱动晶片300以及至少一系统板400。
显示面板100具有多条第一导线110电性连接第一群组凸块(连接垫，OLB)111以及多条第二导线112电性连接第二群组凸块113(连接垫，ILB)，第一导线110用于输出各种信号到显示面板内侧的电路以及像素也就是往显示区方向延伸并与显示区内的线路电性连接，第二导线112则用于接收由外部输入的信号举例来说是电性连接到系统板400，也就是往显示区的反方向延伸，如图3所示。
更详细来说，请参考图2，显示面板100包括基板102、多条扫描线SL、多条数据线DL以及多个像素结构P、多条第一导线110以及多条第二导线112。显示面板例如可以是液晶显示面板、有机发光显示面板、电泳显示面板或是电浆显示面板等等。
基板102的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。基板102具有压合区(Bonding region)108、显示区106以及非显示区104。
扫描线SL与数据线DL是设置在基板102上，且从显示区106延伸到非显示区104。像素结构P设置于基板102的显示区106中，且每一像素结构P跟对应的扫描线SL与数据线DL电性连接。根据本实施例，像素结构P包括开关元件T以及像素电极PE，开关元件T与扫描线SL以及数据线DL电性连接，且像素电极PE与开关元件T电性连接。上述的开关元件T可以是底部栅极型薄膜晶体管或顶部栅极型薄膜晶体管。像素电极PE可为穿透式像素电极、反射式像素电极或是半穿透半反射式像素电极。
另外，扫描线SL与数据线DL自显示区106延伸到非显示区104之后，再各自与对应的第一导线110电性连接，电性连接驱动晶片300。在图2所标示的压合区108表示晶片压合区域，换言之，驱动晶片300实际上是压合在压合区108中。
请参考图3A，图3A为本发明的一实施例，驱动晶片300包括多个电压输出电路501、多个电流接收电路504以及多个比较电路505，比较电路505电性连接电流接收电路504，直接整合在驱动晶片300内，在其他实施例里，也可不须整合在单一驱动晶片300中，驱动晶片300另具有至少一第一脚位301与对应的电压输出电路501电性连接、至少一第二脚位302与对应的电流接收电路504电性连接、多个第一连接脚位303、多个第二连接脚位304，多个第一连接脚位303与显示面板100的第一导线110电性连接以及多个第二连接脚位304与第二导线112电性连接。根据本实施例，驱动晶片300的连接脚位303是经由显示面板100的第一群组凸块111而与第一导线110电性连接，驱动晶片300的第二连接脚位304是经由显示面板100的第二群组凸块113而与第二导线112电性连接。在第一群组凸块中111中具有第一凸块111a与第二凸块111b，第一凸块111a用于与第一连接脚位303相连接，其中X方向相邻的两个第二凸块111b通过第三导线114电性连接且两个电性连接的第二凸块111b一个与第一脚位301电性连接另一个与第二脚位302电性连接但两个电性连接的第二凸块111b不与第一导线110电性连接，在其他实施例里第二凸块111b可以是Y方向的相邻或者是跨过多个第一凸块111a之后再电性连接；在第二群组凸块中113中具有第一凸块113a与第二凸块113b，第一凸块113a用于与第二连接脚位304相连接，在X方向两个相邻的第二凸块113b通过第四导线115电性连接且两个电性连接的第二凸块113b一个与第一脚位301电性连接另一个与第二脚位302电性连接但两个电性连接的第二凸块113b不与第二导线112电性连接，在其他实施例里第二凸块113b可以是Y方向的相邻或者是跨过多个第一凸块113a之后再电性连接。
请参考图3B，图3B为本发明的另一实施例，驱动晶片300包括电压输出电路501、第一选择电路502、第二选择电路503、电流接收电路504以及比较电路505，直接整合在驱动晶片300内，在其他实施例里，也可不须整合在单一驱动晶片300中，驱动晶片300具有至少一第一脚位301、至少一第二脚位302、多个第一连接脚位303、多个第二连接脚位304，多个第一连接脚位303与显示面板100的第一导线110电性连接以及多个第二连接脚位304与第二导线112电性连接。根据本实施例，驱动晶片300的第一连接脚位303是经由显示面板100的第一群组凸块111而与第一导线110电性连接，驱动晶片300的第二连接脚位304是经由显示面板100的第二群组凸块113而与第二导线112电性连接。在第一群组凸块111中具有第一凸块111a与第二凸块111b，第一凸块111a用于与第一连接脚位303相连接，其中X方向相邻的两个第二凸块111b通过第三导线114电性连接且两个电性连接的第二凸块111b一个与第一脚位301电性连接另一个与第二脚位302电性连接但两个电性连接的第二凸块111b不与第一导线110电性连接，在其他实施例里第二凸块111b可以是Y方向的相邻或者是跨过多个第一凸块111a之后再电性连接；在第二群组凸块113中具有第一凸块113a与第二凸块113b，第一凸块113a用于与第二连接脚位304相连接，在X方向两个相邻的第二凸块113b通过第四导线115电性连接且两个电性连接的第二凸块113b一个与第一脚位301电性连接另一个与第二脚位302电性连接但两个电性连接的第二凸块113b不与第二导线112电性连接，在其他实施例里第二凸块113b可以是Y方向的相邻或者是跨过多个第一凸块113a之后再电性连接。
请参考图4，图4为图3电性连接的两个第二凸块111b沿着为A-A’的剖面图，集成电路300的第一脚位301与第一群组凸块111中的通过第三导线114电性连接的两个第二凸块111b的其中之一电性连接，第二脚位302则与另一第二凸块111b电性连接。在本实施例中，第二凸块111b一般利用异方性导电胶(ACF)400b跟第一301或第二脚位302电性连接。
根据本实施例，驱动晶片300藉由异方性导电胶400a,400b而黏着于显示面板100上，并且使驱动晶片300的第一脚位301及第二脚位302与显示面板100的对应的第二凸块111b电性连接。更详细来说，通常显示面板100于制作完成之后，会在显示面板100上的特定区域内设置异方性导电胶(ACF)400a,400b，之后再将驱动晶片300放置于异方性导电胶400a,400b上。随后，藉由热压合程序使得驱动晶片300藉由异方性导电胶400a,400b黏着于显示面板100上，并且使驱动晶片300的多个第一脚位301、多个第二脚位302、多个第一连接脚位303以及多个第二连接脚位304与显示面板100电性连接，此为该项技艺者所熟知，因此不再赘述。
一般来说，每一压合的脚位与显示面板上的凸块皆存在一压合阻抗，在本实施例中，举例来说，第一脚位301与第二凸块111b存在压合阻抗Rbump1，第二脚位302与第二凸块111b存在压合阻抗Rbump2以及存在两个连接第二凸块111b的第三导线114存在线阻抗Rline，上述压合程序若有异常时，便会导致驱动晶片300与显示面板100之间的压合阻抗过高。
请参考图5A，图5A为驱动晶片300中关于测试电路的部分示意图，电压输出电路501电性连接该些第一脚位301，电流接收电路504电性连接该些第二脚位302，比较电路505电性连接该电流接收电路504；图5B为驱动晶片300中关于测试电路的另一实施例，与图5A不同的地方在于驱动晶片300具有第一选择电路502与第二选择电路503，第一选择电路502，举例来说，可以为多工器或任意的开关电路，电性连接该些第一脚位301，电压输出电路501与该第一选择电路502电性连接，第二选择电路503，举例来说，可以为多工器或任意的开关电路，电性连接该些第二脚位302，电压接收电路504与该第二选择电路503电性连接，电压输出电路501具有一个第一晶体管5011以及一个第一放大器5012，第一晶体管5011的第一端电性连接第一预设电压V1，举例来说，可为系统高电压Vdd，第一晶体管的5011的第二端电性连接该第一选择电路502以及第一晶体管5011的控制端与第一放大器5012的输出端电性连接，第一放大器5012的第一端电性连接该第一选择电路502以及第一放大器5012的第二端电性连接一第一输入电压Vref；电流接收电路504具有一个第二晶体管5041、一个第二放大器5042以及一个第三晶体管5043，第二晶体管的5041的第一端电性连接第二预设电压V2，举例来说，可为系统低电压Vss，第二晶体管5041的第二端电性连接该第二选择电路503，第二晶体管5041的控制端与第二放大器5042的输出端电性连接，且该第二放大器5042的第一端电性连接该第二选择电路503以及该第二放大器5042的第二端电性连接一第二输入电压Vi，举例来说，可为系统低电压Vss，第三晶体管5043的第一端电性连接该第二预设电压V2，举例来说，可为系统低电压Vss，第三晶体管5043的控制端电性连接第二放大器5042的输出端以及第三晶体管5043的第二端输出该输出电流I2，由于第二晶体管5041与第三晶体管5043组成电流镜的架构，因此通过调整第二与第三晶体管的通道长度与宽度的比例可以调整输出的电流值，举例来说，该第二晶体管具有一第一通道长度L1与一第一通道宽度W1，该第三晶体管具有一第二通道长度L2与一第二通道宽度W2且W1/L1＝N*W2/L2，则输出电流I2会等于N倍的第一电流I1；比较电路505接收第三晶体管5043所输出的输出电流与参考电流Icomp进行比较，若大于或等于参考电流Icomp，则输出信号Vo输出高逻辑电平，若小于参考电流，则输出信号Vo输出低逻辑电平。
继续参照图5与图6，图6为操作流程图，底下将说明运作原理，当需要检测某一区集成电路脚位与凸块的压合状况时，先设定集成电路操作于测试模式，接着设定测试区域，藉由输出选择信号控制第一选择电路与第二选择电路分别连接特定区域的第一脚位301与第二脚位302(即连接到特定区域的凸块)，由于该些凸块藉由导线电性连接，举例来说，图3A中的第一群组凸块111中的两个第二凸块111b藉由第三导线114电性连接或第二群组凸块113中的两个第二凸块113b藉由第四导线115电性连接，在此以第二凸块111b为例，因此与电压输出电路501、第二凸块111b、第三导线114、第二凸块111b以及电流接收电路504形成回路，由于导线具有阻值Rline，第一脚位、第二脚位与对应的凸块分别存在阻值Rbump1以及Rbump2，而在另一实施例图3B中，电压输出电路501、第一选择电路502、第二凸块111b、第三导线114、第二凸块111b、第二选择电路503以及电流接收电路504形成回路，选择电路的阻抗为开关阻抗可视为忽略，因此会有一第一电流I1：
I1＝Vref/(Rline+Rbump1+Rbump2)
由电压输出电路501流出经过凸块111b与导线114之后再流入电流接收电路504，电流接收电路504具有由第二晶体管5041与第三晶体管5043构成的电流镜，由于第二晶体管5041的通道宽度为M第三晶体管5043的通道宽度为N，因此输出电流I2：
I2＝N/M*I1
该输出电流I2流到比较电路505之后与设定的参考电流Icomp进行比较，输出电流I2若小于参考电流Icomp，则输出信号Vo输出低逻辑电平代表脚位与凸块的连接状况不佳，因此阻值高于标准，若大于或等于输出低逻辑电平代表脚位与凸块的连接状况良好，则输出信号Vo输出高逻辑电平，因此阻值低于或等于标准，接着再重复上述步骤可以测试所有的区域结合状况,举例来说，在第二晶体管5041的通道宽度与第三晶体管5043的通道宽度相同的设计的前提下，假设压合阻抗卡控值设20ohm,Icomp＝10mV/20＝0.5mA，当实际压合阻抗Rline+Rbump1+Rbump2＝10ohm,I1＝10/10＝1mA＝I2,I2>Icomp,比较电路505输出高(High)电平，表示压合阻抗符合规格；反之，当实际压合阻抗Rline+Rbump1+Rbump2＝25ohm,I1＝10mv/25ohm＝0.4mA＝I2,I2<Icomp,比较电路505输出低(Low)电平，表示压合阻抗不符规格。由上述的公式可以了解到，输入电流Icomp与Vref相关，因此可藉由调整第一输入电压Vref卡控不同的压合阻抗值，以适应不同的检测标准增加检测弹性。
本实施例中，比较电路505的结果是直接输出，在其他实施例，上述的驱动晶片300更包括暂存器310，用以暂时储存比较电路505的信息，等全部测试完毕在一次输出结果到系统板400。
请参考图7，在本实施例中，显示面板100另具有一第三群组凸块117设置在邻近第二群组凸块113的区域，该第二群组凸块113由最左边的凸块的左边界到最右边凸块的右边界的长度为WB1而该第三群组凸块117由最左边的凸块的左边界到最右边凸块的右边界的长度为WB2，除此之外，第二群组凸块113的数量与第三区组凸块117的数量不一定要相同。由已知力矩的公式中：
Figure BDA0001282488520000111
更详细来说，第一群组凸块111构成了总面积A1，第二群组凸块113与第三群组凸块117构成了总面积A2，中心距离D1则是第一群组凸块111的中心位置C1与集成电路300的中心位置C2之间的距离，中心距离D2则是第二群组凸块113与第三群组凸块117构成的中心位置C3与集成电路300的中心位置C2间的距离，由力矩公式可以知道当输入垫的总面积增加的时候，力矩会下降，而增加与第二群组凸块113在X方向宽度实质相同的第三群组凸块117可以增加输入垫的总面积A2。在一些实施例中，集成电路300会使用到记忆体，因此为了降低力矩必须满足下列公式：
d1≤d3-d2
其中，第二群组凸块113的中心位置与第三群组凸块117的中心位置在Y方向的距离为d1，原始未使用记忆体的集成电路300在Y方向的长度为d2，使用记忆体的集成电路300的长度为d3，通过这样的设计可以让力矩维持在较低的水平以提高压合的良率。
虽然在本实施例中是绘示出一个驱动晶片300为例来说明，然，本发明不限制驱动晶片300的数目。实际上，驱动晶片300的数目与显示面板100的尺寸有关。因此，驱动晶片300可为至少一栅极驱动晶片、至少一源极驱动晶片、至少一集成电路整合晶片或是其组合。
综上所述，根据本发明的实施例所提供的集成电路及判断集成电路的接脚连接状况的方法，可有效且准确的测量到集成电路的接脚与凸块的压合状况，因此在取得故障原因之后，更可简化维修的复杂度。除此之外，通过增加的第三群组凸块可有效降低力矩以增加压合良率。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (12)

1.一种液晶显示器，其特征在于，包含：
一显示面板包括一基板、多条扫描线、多条数据线、多个像素结构、多条第一导线以及多条第二导线，该多条扫描线、该多条数据线、该多个像素结构、该多条第一导线以及该多条第二导线设置在该基板上，该基板具有一压合区、一显示区以及一非显示区，该多条扫描线以及该多条数据线从该显示区延伸到该非显示区之后再各自与对应的第一导线电性连接且电性连接一驱动晶片，该驱动晶片压合在该压合区中，该多个像素结构设置于该显示区中且每一该像素结构跟对应的扫描线与数据线电性连接；
一第一群组凸块位于该基板的该压合区中，该多条第一导线电性连接部分该第一群组凸块，该多条第一导线用于输出各种信号到该多个像素结构；
一第二群组凸块位于该基板的该压合区中且相邻于该第一群组凸块，该多条第二导线电性连接部分该第二群组凸块，该多条第二导线用于接收由外部输入的信号且电性连接到一系统板；以及
该驱动晶片包括一集成电路具有多个第一脚位与多个第二脚位；其中
该第一群组凸块与该第二群组凸块中分别至少有两凸块电性连接且该第一群组凸块中电性连接的两凸块与该第二群组凸块中电性连接的两凸块分别电性连接对应的该集成电路该第一脚位与该第二脚位，其中该第一群组凸块中该至少两凸块为相邻的两个凸块通过一第三导线电性连接且两个电性连接的该相邻的两个凸块一个与对应的该第一脚位电性连接另一个与对应的该第二脚位电性连接但该相邻的两个凸块不与第一导线电性连接，其中该第二群组凸块中该至少两凸块为相邻的两个凸块通过一第四导线电性连接且两个电性连接的该相邻的两个凸块一个与对应的该第一脚位电性连接另一个与对应的该第二脚位电性连接但该相邻的两个凸块不与第二导线电性连接；
该集成电路包含：
一电压输出电路，电性连接该第一脚位；
一电流接收电路，电性连接该第二脚位，用以输出一输出电流，该电流接收电路包含：
一第二晶体管，具有一第一端电性连接一第二预设电压，一第二端电性连接该第二脚位以及一控制端；
一第二放大器，具有一输出端电性连接该控制端，一第一端电性连接该第二脚位以及一第二端电性连接一第二输入电压；以及
一第三晶体管，具有一第一端电性连接该第二预设电压，一控制端电性连接该第二放大器的该输出端以及一第二端输出该输出电流；以及一比较电路，电性连接该电流接收电路并将该输出电流与一参考电流比较，若大于或等于该参考电流，则输出高逻辑电平，代表脚位与对应的凸块的连接状况良好，若小于该参考电流，则输出低逻辑电平，代表脚位与对应的凸块的连接状况不佳，其中该电压输出电路、电流接收电路以及比较电路在该第三导线与该第四导线之间。
2.如权利要求1所述的液晶显示器，其特征在于，该第一群组凸块包含一第一凸块与一第二凸块，该第一凸块电性连接向该基板一第一侧延伸的该第一导线并电性连接该显示区，该至少两电性连接的凸块皆为该第二凸块。
3.如权利要求2所述的液晶显示器，其特征在于，该第一群组凸块沿一第一方向排列且在第一群组中电性连接的至少两凸块沿一第二方向排列。
4.如权利要求1所述的液晶显示器，其特征在于，该第二群组凸块包含一第一凸块与一第二凸块，该第一凸块电性连接向该基板一第二侧延伸的该第二导线并电性接该系统板，该至少两电性连接的凸块皆为该第二凸块。
5.如权利要求4所述的液晶显示器，其特征在于，该第二群组凸块沿一第一方向排列并有一第一宽度且在第二群组中电性连接的该至少两凸块沿该第一方向排列。
6.如权利要求1所述的液晶显示器，其特征在于，该集成电路更包含：
一第一选择电路，具有一第一端用以电性连接该第一脚位，一第二端用以电性连接该电压输出电路；以及
一第二选择电路，具有一第一端用以电性连接该第二脚位，一第二端用以电性连接该电流接收电路与该电压输出电路。
7.如权利要求1或6所述的液晶显示器，其特征在于，该电压输出电路包含：
一第一晶体管，具有一第一端电性连接一第一预设电压，一第二端电性连接该第一脚位以及一控制端；以及
一第一放大器，具有一输出端电性连接该控制端，一第一端电性连接该第一脚位以及一第二端电性连接一第一输入电压。
8.如权利要求1所述的液晶显示器，其特征在于，该第二晶体管具有一第一通道长度L1与一第一通道宽度W1，该第三晶体管具有一第二通道长度L2与一第二通道宽度W2且W1/L1＝N*W2/L2。
9.如权利要求5所述的液晶显示器，其特征在于，更包含一第三群组凸块，其宽度为WB2，相邻于该第二群组凸块设置，且WB2实质上等于该第二群组凸块的宽度。
10.一种集成电路，其特征在于，包含：
一第一脚位；
一电压输出电路，电性连接该第一脚位；
一第二脚位；
一电流接收电路，电性连接该第二脚位；
一比较电路，电性连接该电流接收电路；
一第一选择电路，具有一第一端用以电性连接该第一脚位，一第二端用以电性连接该电压输出电路；以及
一第二选择电路，具有一第一端用以电性连接该第二脚位，一第二端用以电性连接该电流接收电路；
该电压输出电路包含：
一第一晶体管，具有一第一端电性连接一第一预设电压，一第二端电性连接该第一选择电路以及一控制端；以及
一第一放大器，具有一输出端电性连接该控制端，一第一端电性连接该第一选择电路以及一第二端电性连接一第一输入电压；
该电流接收电路包含：
一第二晶体管，具有一第一端电性连接一第二预设电压，一第二端电性连接该第二选择电路以及一控制端；
一第二放大器，具有一输出端电性连接该控制端，一第一端电性连接该第二选择电路以及一第二端电性连接一第二输入电压；以及
一第三晶体管，具有一第一端电性连接该第二预设电压，一控制端电性连接该第二放大器的该输出端以及一第二端输出一输出电流。
11.如权利要求10所述的集成电路，其特征在于，该第二晶体管具有一第一通道长度L1与一第一通道宽度W1，该第三晶体管具有一第二通道长度L2与一第二通道宽度W2且W1/L1＝N*W2/L2。
12.一种液晶显示器驱动如权利要求1-9任一所述的液晶显示器的集成电路的压合状态测试方法，其特征在于，该测试方法包含：
设定该集成电路操作于一压合状态测试模式；
设定一压合阻抗临界值；
产生对应该压合阻抗临界值的一参考电流；
选择所欲测试的一位置；
该集成电路通过一第一脚位输出一第一电流；
该集成电路接收由一第二脚位流入的该第一电流并产生一输出电流；以及
若该输出电流大于该参考电流，输出一第一信号；
若该输出电流小于该参考电流，输出一第二信号。
CN201710293583.5A 2016-12-30 2017-04-28 集成电路、液晶显示器及其检测方法 Active CN106920495B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105144239 2016-12-30
TW105144239A TWI634340B (zh) 2016-12-30 2016-12-30 積體電路結構、顯示器件模組及其檢測方法

Publications (2)

Publication Number Publication Date
CN106920495A CN106920495A (zh) 2017-07-04
CN106920495B true CN106920495B (zh) 2020-09-29

Family

ID=59567832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710293583.5A Active CN106920495B (zh) 2016-12-30 2017-04-28 集成电路、液晶显示器及其检测方法

Country Status (3)

Country Link
US (1) US10261369B2 (zh)
CN (1) CN106920495B (zh)
TW (1) TWI634340B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517911B1 (ko) * 2018-01-02 2023-04-05 삼성디스플레이 주식회사 표시장치
CN109633302A (zh) * 2018-12-05 2019-04-16 武汉华星光电半导体显示技术有限公司 阻抗测试结构
CN110286531B (zh) * 2019-07-09 2021-07-23 武汉华星光电技术有限公司 显示装置及其制作方法
CN113990228A (zh) * 2020-07-27 2022-01-28 思电子系统意象公司 显示装置及其线缺陷的检测方法
CN112201188A (zh) * 2020-10-28 2021-01-08 南京中电熊猫液晶显示科技有限公司 一种显示装置及其源极芯片绑定的自动检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501499A (zh) * 2002-10-04 2004-06-02 ��ķ�ɷ����޹�˾ 具有电压反馈电路的半导体器件及利用它的电子设备
CN102122478A (zh) * 2010-11-12 2011-07-13 友达光电股份有限公司 显示器及其接合阻抗的检测系统以及检测方法
CN103903578A (zh) * 2012-12-27 2014-07-02 乐金显示有限公司 可检测接合缺陷的显示装置
CN105825889A (zh) * 2015-01-22 2016-08-03 力晶科技股份有限公司 晶体管测试电路及方法、半导体记忆装置以及半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3695307B2 (ja) 2000-10-25 2005-09-14 セイコーエプソン株式会社 配線基板、表示装置、半導体チップ及び電子機器
US6788142B2 (en) * 2001-11-19 2004-09-07 Broadcom Corporation Wide common mode differential input amplifier and method
JP2009025044A (ja) 2007-07-17 2009-02-05 Toshiba Corp 半導体装置
TWI484820B (zh) * 2008-05-08 2015-05-11 Univ Nat Chunghsing A image correction circuit, and a display device including the image correction circuit
US9508617B2 (en) * 2012-03-02 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Test chip, test board and reliability testing method
CN104246996B (zh) * 2012-04-17 2017-09-29 株式会社谷黑组 焊料凸块及其形成方法、以及具备有焊料凸块的基板及其制造方法
KR102073966B1 (ko) * 2013-12-11 2020-02-06 삼성디스플레이 주식회사 표시 패널 검사 시스템
EP3093635A4 (en) * 2014-01-08 2017-02-15 Asahi Kasei Microdevices Corporation Output-current detection chip for diode sensors, and diode sensor device
KR102153553B1 (ko) * 2014-03-26 2020-09-09 삼성디스플레이 주식회사 구동 집적 회로 패키지 및 이를 포함하는 표시 장치
US9437577B2 (en) * 2014-05-09 2016-09-06 Mediatek Inc. Package on package structure with pillar bump pins and related method thereof
TWM524482U (zh) * 2016-04-08 2016-06-21 Au Optronics Corp 顯示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501499A (zh) * 2002-10-04 2004-06-02 ��ķ�ɷ����޹�˾ 具有电压反馈电路的半导体器件及利用它的电子设备
CN102122478A (zh) * 2010-11-12 2011-07-13 友达光电股份有限公司 显示器及其接合阻抗的检测系统以及检测方法
CN103903578A (zh) * 2012-12-27 2014-07-02 乐金显示有限公司 可检测接合缺陷的显示装置
CN105825889A (zh) * 2015-01-22 2016-08-03 力晶科技股份有限公司 晶体管测试电路及方法、半导体记忆装置以及半导体装置

Also Published As

Publication number Publication date
US10261369B2 (en) 2019-04-16
TWI634340B (zh) 2018-09-01
US20180188572A1 (en) 2018-07-05
TW201823752A (zh) 2018-07-01
CN106920495A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
CN106920495B (zh) 集成电路、液晶显示器及其检测方法
CN110444135B (zh) 一种显示装置及其检测方法和覆晶薄膜
KR101765656B1 (ko) 구동 집적회로 및 이를 포함하는 표시장치
US9377635B2 (en) Display device capable of detecting bonding defect
US9013197B2 (en) Chip on glass substrate and method for measuring connection resistance of the same
US9835917B2 (en) Baseplate circuit and display panel
US9898943B2 (en) Liquid crystal display module
US9472131B2 (en) Testing of integrated circuit to substrate joints
KR102073966B1 (ko) 표시 패널 검사 시스템
CN107967887B (zh) 栅极驱动电路、走线短路点的测定方法以及显示面板
US20070064192A1 (en) Liquid crystal display apparatus
CN110867139A (zh) 一种阵列基板、显示面板及显示装置
JP3907131B2 (ja) 液晶表示装置を製造する方法
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
KR100390747B1 (ko) 반도체칩, 반도체장치용 패키지, 프로브 카드 및 패키지 테스트 방법
US6849956B2 (en) Semiconductor integrated circuit with shortened pad pitch
JP2006276115A (ja) 液晶モジュール
US20140327459A1 (en) Substrate of electronic device, electronic device including the same, and measuring method of resistance at connection portion
US20220115464A1 (en) Display device and method for manufacturing the same, and electronic apparatus
CN108761203B (zh) 接触电阻测试电路及芯片
TWI383235B (zh) 主動元件陣列基板
KR102206596B1 (ko) 표시 패널 검사 시스템
JPH095381A (ja) 液晶パネルと駆動回路素子の接続検査方法
US20080218495A1 (en) Circuit capable of selectively operating in either an inspecting mode or a driving mode for a display
KR20040061673A (ko) 액정표시장치의 검사 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant