TW201823752A - 積體電路結構、顯示器件模組及其檢測方法 - Google Patents

積體電路結構、顯示器件模組及其檢測方法 Download PDF

Info

Publication number
TW201823752A
TW201823752A TW105144239A TW105144239A TW201823752A TW 201823752 A TW201823752 A TW 201823752A TW 105144239 A TW105144239 A TW 105144239A TW 105144239 A TW105144239 A TW 105144239A TW 201823752 A TW201823752 A TW 201823752A
Authority
TW
Taiwan
Prior art keywords
electrically connected
bumps
pin
circuit
group
Prior art date
Application number
TW105144239A
Other languages
English (en)
Other versions
TWI634340B (zh
Inventor
林能毅
劉建志
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105144239A priority Critical patent/TWI634340B/zh
Priority to CN201710293583.5A priority patent/CN106920495B/zh
Priority to US15/600,073 priority patent/US10261369B2/en
Publication of TW201823752A publication Critical patent/TW201823752A/zh
Application granted granted Critical
Publication of TWI634340B publication Critical patent/TWI634340B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種積體電路，積體電路具有第一腳位、電壓輸出電路電性連接第一腳位、電流接收電路電性連接第二腳位以及比較電路電性連接該電流接收電路。電壓輸出電路輸出第一電流並由第二腳位流入電流接收電路並輸出一輸出電流，比較電路將該輸出電流與一參考電流比較之後輸出一輸出訊號。

Description

積體電路結構、顯示器件模組及其檢測方法
本揭露書係有關於一種積體電路，特別是一種可供使用者判斷接腳連接狀況之資訊的積體電路。
在習知技術中，在液晶顯示器組裝的過程中，常需要檢測積體電路之接腳與連接墊連接狀況，然而由於積體電路的體積較小，若在接線較為複雜的情況下，利用電表量測阻值的方式則更加顯得困難且複雜，因此如何有效地判斷積體電路之接腳連接狀況即成為一個有待解決的課題。
本揭露書之一實施例揭露一種積體電路，積體電路包含第一腳位、第一選擇電路用以電性連接該第一腳位、電壓輸出電路電性連接該第一選擇電路並輸出第一電流、第二腳位、第二選擇電路用以電性連接該第二腳位、電流接收電路電性連接該第二選擇電路接收該第一電流並輸出一輸出電流以及比較電路電性連接該電流接收電路，比較電路將該輸出電流與一參考電流比較之後輸出一輸出訊號。
本揭露書之另一實施例揭露一種液晶顯示器驅動積體電路壓合狀態測試方法，測試方法包含：設定積體電路操作於壓合狀態測試模式，設定壓合阻抗臨界值，產生對應該壓合阻抗臨界值的一參考電流，選擇所欲測試的位置，該積體電路透過第一腳位輸出一第一電流，積體電路接收由第二腳位流入的該第一電流並產生一輸出電流以及若該輸出電流大於該參考電流，輸出一第一訊號；若該輸出電流小於該參考電流，輸出一第二訊號。
本揭露書之又一實施例揭露一種液晶顯示器，包含基板、第一群組凸塊位於該基板、第二群組凸塊位於該基板且相鄰於該第一群組凸塊以及一積體電路具有複數第一腳位與複數個第二腳位，其中該第一群組凸塊或該第二群組凸塊中分別至少有兩個凸塊電性連接且該第一群組凸塊中電性連接的兩個凸塊與該第二群組凸塊中電性連接的兩個凸塊分別電性連接對應的該積體電路第一腳位與第二腳位。
綜上所述，根據本揭露書之實施例所提供之積體電路及判斷接腳連與連接墊的連接狀況的方法，可以快速有效地量測到積體電路之接腳與連接墊的連接狀況。且由於積體電路採用電流比較的方式計算阻抗判斷接腳與連接墊的連接狀況，計算壓合阻抗精準度較佳，同時在積體電路內部佔用較小面積，可降低電路複雜度以及積體電路的成本。
下文係舉實施例配合所附圖式作詳細說明，以更好地理解本案的態樣，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。此外，根據業界的標準及慣常做法，圖式僅以輔助說明為目的，並未依照原尺寸作圖，實際上各種特徵的尺寸可任意地增加或減少以便於說明。下述說明中相同元件將以相同之符號標示來進行說明以便於理解。
在全篇說明書與申請專利範圍所使用之用詞（terms），除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
此外，在本文中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指『包含但不限於』。此外，本文中所使用之『及／或』，包含相關列舉項目中一或多個項目的任意一個以及其所有組合。
於本文中，當一元件被稱為『連接』或『耦接』時，可指『電性連接』或『電性耦接』。『連接』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。
本揭露所描述的電性連接舉例為直接電性連接或間接電性連接，間接電性連接為直接電性連接以外的電性連接方式，間接電性連接譬如為電性連接路徑中有其他的構件(譬如為電路,電晶體,電容,二極體,電阻或其他電子元件)，但不以限制本發明。 此外，雖然本文中使用『第一』、『第二』、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本發明。
圖1是根據本發明一實施例之顯示器之壓合阻抗的檢測系統的示意圖，圖2是圖1之顯示面板的示意圖，圖3是圖1之顯示面板與積體電路結合的示意圖。請同時參照圖1、圖2與圖3，本實施例之顯示器之壓合阻抗的檢測系統包括顯示面板100、至少一電路板200、至少一驅動晶片300以及至少一系統板400。
顯示面板100具有多條第一導線110電性連接第一群組凸塊（連接墊，OLB）111以及多條第二導線112電性連接第二群組凸塊113（連接墊，ILB），第一導線110用於輸出各種訊號到顯示面板內側的電路以及畫素也就是往顯示區方向延伸並與顯示區内的綫路電性連接，第二導線112則用於接收由外部輸入的訊號舉例來説是電性連接到系統板400，也就是往顯示區的反方向延伸，如圖3所示。
更詳細來說，請參考圖2，顯示面板100包括基板102、多條掃描線SL、多條資料線DL以及多個畫素結構P、多條第一導線110以及多條第二導線112。顯示面板例如可以是液晶顯示面板、有機發光顯示面板、電泳顯示面板或是電漿顯示面板等等。
基板102之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。基板102具有壓合區(Bonding region) 108、顯示區106以及非顯示區104。
掃描線SL與資料線DL是設置在基板102上，且從顯示區106延伸到非顯示區104。畫素結構P設置於基板102之顯示區106中，且每一畫素結構P跟對應的掃描線SL與資料線DL電性連接。根據本實施例，畫素結構P包括開關元件T以及畫素電極PE，開關元件T與掃描線SL以及資料線DL電性連接，且畫素電極PE與開關元件T電性連接。上述之開關元件T可以是底部閘極型薄膜電晶體或頂部閘極型薄膜電晶體。畫素電極PE可為穿透式畫素電極、反射式畫素電極或是半穿透半反射式畫素電極。
另外，掃描線SL與資料線DL自顯示區106延伸到非顯示區104之後，再各自與對應的第一導線110電性連接，電性連接驅動晶片300。在圖2所標示之壓合區108表示晶片壓合區域，換言之，驅動晶片300實際上是壓合在壓合區108中。
請參考圖3A，圖3A為本揭露書的一實施例，驅動晶片300包括多個電壓輸出電路501、多個電流接收電路504、多個電流接收電路504電性連接以及比較電路505電性連接選擇電路502，直接整合在驅動晶片300內，在其他實施例裏，也可不須整合在單一驅動晶片300中，驅動晶片300另具有至少一第一腳位301與對應的電壓輸出電路501電性連接、至少一第二腳位302與對應的電流接收電路504電性連接、多個第一連接腳位303、多個第二連接腳位304，多個第一連接腳位303與顯示面板100之第一導線110電性連接以及多個第二連接腳位304與第二導線112電性連接。根據本實施例，驅動晶片300之連接腳位303是經由顯示面板100之第一群組凸塊111而與第一導線110電性連接，驅動晶片300之第二連接腳位304是經由顯示面板100之第二群組凸塊113而與第二導線112電性連接。在第一群組凸塊中111中具有第一凸塊111a與第二凸塊111b，第一凸塊111a用於與第一連接腳位303相連接，其中X方向相鄰的兩個第二凸塊111b透過第三導線114電性連接且兩個電性連接的第二凸塊111b一個與第一腳位301電性連接另一個與第二腳位302電性連接但兩個電性連接的第二凸塊111b不與第一導線110電性連接，在其他實施例裏111b可以是y方向的相鄰或者是跨過多個111a之後再電性連接；在第二群組凸塊中113中具有第一凸塊113a與第二凸塊113b，第一凸塊113a用於與第二連接腳位304相連接，在x方向兩個相鄰的第二凸塊113b透過第四導線115電性連接且兩個電性連接的第二凸塊113b一個與第一腳位301電性連接另一個與第二腳位302電性連接但兩個個電性連接的第二凸塊113b不與第二導線112電性連接，在其他實施例裏113b可以是y方向的相鄰或者是跨過多個113a之後再電性連接。
請參考圖3B，圖3B為本揭露書的另一實施例，驅動晶片300包括電壓輸出電路501、第一選擇電路502、第二選擇電路503、電流接收電路504以及比較電路505，直接整合在驅動晶片300內，在其他實施例裏，也可不須整合在單一驅動晶片300中，驅動晶片300具有至少一第一腳位301、至少一第二腳位302、多個第一連接腳位303、多個第二連接腳位304，多個第一連接腳位303與顯示面板100之第一導線110電性連接以及多個第二連接腳位304與第二導線112電性連接。根據本實施例，驅動晶片300之連接腳位303是經由顯示面板100之第一群組凸塊111而與第一導線110電性連接，驅動晶片300之第二連接腳位304是經由顯示面板100之第二群組凸塊113而與第二導線112電性連接。在第一群組凸塊中111中具有第一凸塊111a與第二凸塊111b，第一凸塊111a用於與第一連接腳位303相連接，其中X方向相鄰的兩個第二凸塊111b透過第三導線114電性連接且兩個電性連接的第二凸塊111b一個與第一腳位301電性連接另一個與第二腳位302電性連接但兩個電性連接的第二凸塊111b不與第一導線110電性連接，在其他實施例裏111b可以是y方向的相鄰或者是跨過多個111a之後再電性連接；在第二群組凸塊中113中具有第一凸塊113a與第二凸塊113b，第一凸塊113a用於與第二連接腳位304相連接，在x方向兩個相鄰的第二凸塊113b透過第四導線115電性連接且兩個電性連接的第二凸塊113b一個與第一腳位301電性連接另一個與第二腳位302電性連接但兩個個電性連接的第二凸塊113b不與第二導線112電性連接，在其他實施例裏113b可以是y方向的相鄰或者是跨過多個113a之後再電性連接。
請參考第圖4，圖4為圖3電性連接的兩個第二凸塊111b沿著為A-A’的剖面圖，積體電路300的第一腳位301與第一群組凸塊中的透過第三導綫114電性連接的兩個第二凸塊111b的其中之一電性連接，第二腳位302則與另一第二凸塊111b電性連接。在本實施例中，第二凸塊111b一般利用異方性導電膠(ACF)400b跟第一301或第二腳位302電性連接。
根據本實施例，驅動晶片300藉由異方性導電膠400a, 400b而黏著於顯示面板100上，並且使驅動晶片300之第一腳位301及第二腳位302與顯示面板100之對應的第二凸塊111b電性連接。更詳細來說，通常顯示面板100於製作完成之後，會在顯示面板100上之特定區域內設置異方性導電膠(ACF)400a, 400b，之後再將驅動晶片300放置於異方性導電膠400a, 400b上。隨後，藉由熱壓合程序使得驅動晶片300藉由異方性導電膠400a, 400b黏著於顯示面板100上，並且使驅動晶片300的複數個第一腳位301、複數個第二腳位302、複數個第一連接腳位303以及複數個第二連接腳位304與面板100電性連接，此為該項技藝者所熟知，因此不再贅述。
一般來說，每一壓合的腳位與顯示面板上的凸塊皆存在一壓合阻抗，在本實施例中，舉例來説，第一腳位301與第二凸塊111b存在壓合阻抗Rbump1 ，第二腳位302與第二凸塊111b存在壓合阻抗Rbump2 以及存在兩個連接第二凸塊111b的第三導綫114存在綫阻抗Rline ，上述壓合程序若有異常時，便會導致驅動晶片300與顯示面板100之間的壓合阻抗過高。
請參考圖5A，圖5A為驅動晶片300中關於測試電路的部分示意圖，電壓輸出電路501電性連接該些第一腳位301，電流接收電路504電性連接該些第二腳位302，比較電路505電性連接該電流接收電路504；圖5B為驅動晶片300中關於測試電路的另一實施例，與圖5A不同的地方在於驅動晶片300具有第一選擇電路502與第二選擇電路503，第一選擇電路502，舉例來說，可以為多工器或任意的開關電路，電性連接該些第一腳位301，電壓輸出電路501與該第一選擇電路502電性連接，第二選擇電路503，舉例來說，可以為多工器或任意的開關電路，電性連接該些第二腳位302，電壓接收電路504與該第一選擇電路503電性連接，電壓輸出電路501具有一個第一電晶體5011以及一個第一放大器5012，第一電晶體5011的第一端電性連接第一預設電壓V1 ，舉例來説，可為系統高電壓Vdd ，第一電晶體的5011第二端電性連接該第一選擇電路502以及第一電晶體5011的控制端與第一放大器5012的輸出端電性連接，第一放大器5012的第一端電性連接該第一選擇電路502以及第一放大器5012的第二端電性連接一第一輸入電壓Vref ；電流接收電路504具有一個第二電晶體5041、一個第二放大器5042以及一個第三電晶體5043，第二電晶體的5041第一端電性連接第二預設電壓V2 ，舉例來説，可為系統低電壓Vss ，第二電晶體5041的第二端電性連接該第二選擇電路503，第二電晶體的5041控制端與第二放大器5042的輸出端電性連接，且該第二放大器5042的第一端電性連接該第二選擇電路503以及該第二放大器的5042第二端電性連接一第二輸入電壓Vi，舉例來説，可為系統低電壓Vss ，第三電晶體5043的第一端電性連接該第二預設電壓V2 ，舉例來説，可為系統低電壓Vss ，第三電晶體5043的控制端電性連接第二放大器5042的輸出端以及第三電晶體5043的第二端輸出該輸出電流I2 ，由於第二電晶體5041與第三電晶體5043組成電流鏡的架構，因此透過調整第二與第三電晶體的通道長度與寬度的比例可以調整輸出的電流值，舉例來説，該第二電晶體的具有一第一通道長度L1與一第一通道寬度W1，該第三電晶體的具有一第二通道長度L2與一第二通道寬度W2且W1/L1=N*W2/L2，則輸出電流I2 會等於N倍的第一電流I1 ；比較電路505接收第三電晶體5043所輸出的輸出電流與參考電流Icomp 進行比較，若大於或等於參考電流Icomp 則輸出訊號Vo輸出邏輯高準位，若小於參考電流則輸出訊號Vo輸出邏輯低準位。
繼續參照圖5與圖6，圖6為操作流程圖，底下將説明運作原理，當需要偵測某一區積體電路腳位與凸塊的壓合狀況時，先設定積體電路操作於測試模式，接著設定測試區域，藉由輸出選擇訊號控制第一選擇電路與第二選擇電路分別連接特定區域的第一腳位301與第二腳位302（即連接到特定區域的凸塊），由於該些凸塊藉由導綫電性連接，舉例來説，圖3A中的第一群組凸塊111中的兩個第二凸塊111b藉由第三導綫114電性連接或第二群組凸塊113中的兩個第二凸塊113b藉由第四導綫115電性連接，在此以第二凸塊111b為例，因此與電壓輸出電路501、第二凸塊111b、第三導綫114、第二凸塊111b以及電流接收電路504形成回路，由於導綫具有阻值Rline ，第一腳位、第二腳位與對應的凸塊分別存在阻值Rbump1 以及Rbump2 ，而在另一實施例圖3B中，電壓輸出電路501、第一選擇電路502、第二凸塊111b、第三導綫114、第二凸塊111b、第二選擇電路503以及電流接收電路504形成回路，選擇電路的阻抗為開關阻抗可視爲忽略，因此會有一第一電流I1
由電壓輸出電路501流出經過凸塊111b與導綫114之後再流入電流接收電路504，電流接收電路504具有由第二電晶體5041與第三電晶體5043構成的電流鏡，由於第二電晶體5041的通道寬度為M第三電晶體5043的通道寬度為N，因此輸出電流I2
該輸出電流I2 流到比較電路503之後與設定的參考電流Icomp 進行比較，輸出電流I2 若小於參考電流Icomp 則輸出訊號Vo輸出邏輯低準位代表腳位與凸塊的連接狀況不佳因此阻值高於標準，若大於或等於輸出邏輯低準位代表腳位與凸塊的連接狀況良好則輸出訊號Vo輸出邏輯高準位，因此阻值低於或等於標準，接著再重複上述步驟可以測試所有的區域結合狀況,舉例來説,在第二電晶體5041的通道寬度與第三電晶體5043的通道寬度相同的設計的前提下，假設壓合阻抗卡控值設20ohm, Icomp =10mV/20=0.5mA，當實際壓合阻抗Rline +Rbump1 +Rbump2 =10ohm, I1 =10/10=1mA=I2 , I2 ＞Icomp , 比較電路503輸出高（High）準位，表示壓合阻抗符合規格； 反之, 當實際壓合阻抗Rline +Rbump1 +Rbump2 =25ohm, I1 =10mv/25ohm=0.4mA=I2 , I2＜Icomp, 比較電路503輸出低（Low）準位，表示壓合阻抗不符規格。由上述的公式可以了解到，輸入電流Icomp 與Vref 相關，因此可藉由調整第一輸入電壓Vref 卡控不同的壓合阻抗值，以適應不同的檢測標準增加檢測彈性。
本實施例中，比較電路505的結果是直接輸出，在其他實施例，上述之驅動晶片300更包括暫存器310，用以暫時儲存比較電路505的訊息，等全部測試完畢在一次輸出結果到系統板400。
請參考圖7，在本實施例中，顯示面板100另具有一第三群組凸塊117設置在鄰近第二群組凸塊113的區域，該第二群組凸塊由最左邊的凸塊的左邊界到最右邊凸塊的右邊界的長度為WB1而該第三群組凸塊由最左邊的凸塊的左邊界到最右邊凸塊的右邊界的長度為WB2，除此之外，第二群組凸塊的數量與第三區組凸塊的數量不一定要相同。由已知力矩的公式中
更詳細來説，第一群組凸塊111構成了總面積A1，第二群組凸塊113與第三群組凸塊117構成了總面積A2，中心距離D1則是第一群組凸塊111的中心位置C1與積體電路300的中心位置C2之間的距離，中心距離D2則是第二群組凸塊113與第三群組凸塊117構成的中心位置C3與積體電路300的中心位置C2間的距離，由力矩公式可以知道當輸入墊的總面積增加的時候，力矩會下降，而增加與第二群組凸塊113在X方向寬度實質相同的第三群組凸塊117可以增加輸入墊的總面積A2。在一些實施例中，積體電路300會使用到記憶體，因此爲了降低力矩必須滿足下列公式
其中，第二群組凸塊113的中心位置與第三群組凸塊117的中心位置在y方向的距離為d1，原始未使用記憶體的積體電路300在y方向的長度為d2，使用記憶體的積體電路300的長度為d3，透過這樣的設計可以讓力矩維持在較低的水平以提高壓合的良率。
雖然在本實施例中是繪示出一個驅動晶片300為例來說明，然，本揭露書不限制驅動晶片300的數目。實際上，驅動晶片300的數目與顯示面板100的尺寸有關。因此，驅動晶片300可為至少一閘極驅動晶片、至少一源極驅動晶片、至少一積體電路整合晶片或是其組合。
綜上所述，根據本揭露書之實施例所提供之積體電路及判斷積體電路之接腳連接狀況的方法，可有效且準確的量測到積體電路之接腳與凸塊的壓合狀況，因此在取得故障原因之後，更可簡化維修的複雜度。除此之外，透過增加的第三群組凸塊可有效降低力矩以增加壓合良率。
以上所述僅為本揭露書之較佳實施例，凡依本揭露書申請專利範圍所做之均等變化與修飾，皆應屬本揭露書之涵蓋範圍。
101101～103、201～203‧‧‧電池化成設備
100‧‧‧顯示面板
102‧‧‧基板
104‧‧‧非顯示區
106‧‧‧顯示區
108‧‧‧壓合區
110‧‧‧第一導線
111‧‧‧第一群組凸塊
111a‧‧‧第一群組凸塊的第一凸塊
111b‧‧‧第一群組凸塊的第二凸塊
112‧‧‧第二導綫
113‧‧‧第二群組凸塊
113a‧‧‧第二群組凸塊的第一凸塊
113b‧‧‧第二群組凸塊的第二凸塊
114‧‧‧第三導線
115‧‧‧第四導線
117‧‧‧第三群組凸塊
200‧‧‧電路板
300‧‧‧驅動晶片
301‧‧‧第一腳位
302‧‧‧第二腳位
303‧‧‧第一連接腳位
304‧‧‧第二連接腳位
310‧‧‧暫存器
400‧‧‧系統板
400a‧‧‧異方性導電膠
400b‧‧‧異方性導電膠
501‧‧‧電壓輸出電路
502‧‧‧第一選擇電路
503‧‧‧第二選擇電路
504‧‧‧電流接收電路
505‧‧‧比較電路
A-A’‧‧‧剖面線
A1‧‧‧第一群組凸塊總面積
A2‧‧‧第二群組凸塊與第三群組凸塊總面積
C1‧‧‧第一群組凸塊111的中心位置
C2‧‧‧積體電路中心位置
C3‧‧‧第二群組凸塊與第三群組凸塊的中心位置
D1‧‧‧ 第一群組凸塊的中心位置離積體電路的中心位置的距離
D2‧‧‧第二群組凸塊與第三群組凸塊的中心位置離積體電路的中心位置的距離
d1‧‧‧第二群組凸塊的中心位置與第三群組凸塊的的中心位置在y方向的距離
d2‧‧‧不使用記憶體的積體電路在y方向的長度
d3‧‧‧使用記憶體的積體電路在y方向的長度
DL‧‧‧資料線
Rline‧‧‧導線114的阻值
Rbump1‧‧‧ 第一腳位與對應凸塊的阻值
Rbump2‧‧‧第二腳位與對應凸塊的阻值
SL‧‧‧掃描線
P‧‧‧畫素結構
T‧‧‧開關元件
PE‧‧‧畫素電極
I1‧‧‧第一電流
I2‧‧‧ 輸出電流
Icomp‧‧‧參考電流
V1‧‧‧第一預設電壓
V2‧‧‧ 第二預設電壓
Vref‧‧‧第一輸入電壓
Vi‧‧‧第二輸入電壓
Vo‧‧‧輸出訊號
WB1‧‧‧第二群組凸塊在X方向寬度
WB2‧‧‧第三群組凸塊在X方向寬度
圖1為顯示器之壓合阻抗的檢測系統的示意圖 圖2為顯示面板的示意圖。 圖3A為顯示面板與本揭露書第一實施例的積體電路結合的示意圖。 圖3B為顯示面板與本揭露書第二實施例的積體電路結合的示意圖。 圖4為電性連接的兩個第二凸塊沿著為A-A’的剖面圖。 圖5A為本揭露書第一實施例的驅動晶片中測試電路的部分示意圖。 圖5B為本揭露書第二實施例的驅動晶片中測試電路的部分示意圖。 圖6為操作流程圖。 圖7為第一群組凸塊、第二群組凸塊以及第三群組凸塊相對位置示意圖。

Claims (17)

  1. 一種液晶顯示器，其包含：一基板；一第一群組凸塊位於該基板；一第二群組凸塊位於該基板且相鄰於該第一群組凸塊；以及一積體電路具有複數第一腳位與複數個第二腳位；其中該第一群組凸塊與該第二群組凸塊中分別至少有兩凸塊電性連接且該第一群組凸塊中電性連接的兩凸塊與該第二群組凸塊中電性連接的兩凸塊分別電性連接對應的該積體電路該第一腳位與該第二腳位。
  2. 如申請專利範圍第1項所述之液晶顯示器，其中該第一群組凸塊包含一第一凸塊與一第二凸塊，該第一凸塊電性連接向該基板一第一側延伸的一第一導線並電性連接一顯示區，該至少兩電性連接的凸塊皆爲該第二凸塊。
  3. 如申請專利範圍第2項所述之液晶顯示器，其中該第一群組凸塊沿一第一方向排列且在第一群組中電性連接的至少兩凸塊沿一第二方向排列。
  4. 如申請專利範圍第1項所述之液晶顯示器，其中該第二群組凸塊包含一第一凸塊與一第二凸塊，該第一凸塊電性連接向該基板一第二側延伸的一第二導線並電性接一系統板，該至少兩電性連接的凸塊皆爲該第二凸塊。
  5. 如申請專利範圍第4項所述之液晶顯示器，其中該第二群組凸塊沿一第一方向排列並有一第一寬度且在第二群組中電性連接的該至少兩凸塊沿該第一方向排列。
  6. 如申請專利範圍第1項所述之液晶顯示裝置，其中該積體電路包含：一電壓輸出電路電性電性連接該第一腳位；一電流接收電路電性連接該第二腳位用以輸出一輸出電流；以及一比較電路電性連接該電壓輸出電路並將該輸出電流與一參考電流比較之後輸出一輸出訊號。
  7. 如申請專利範圍第6項所述之液晶顯示裝置，其中該積體電路更包含：一第一選擇電路具有一第一端用以電性連接該第一腳位，一第二端用以電性連接該電壓輸出電路；以及電壓輸出電路一第二選擇電路具有一第一端用以電性連接該第二腳位，一第二端用以電性連接該電流接收電路電壓輸出電路。
  8. 如申請專利範圍第6或7項所述之液晶顯示裝置，其中該電壓輸出電路包含：一第一電晶體具有一第一端電性連接一第一預設電壓，一第二端電性連接該第一腳位以及一控制端；以及一第一放大器具有一輸出端電性連接該控制端，一第一端電性連接該第一腳位以及一第二端電性連接一第一輸入電壓。
  9. 如申請專利範圍第6或7項所述之液晶顯示裝置，其中該電流接收電路包含：一第二電晶體具有一第一端電性連接一第二預設電壓，一第二端電性連接該第二腳位以及一控制端；一第二放大器具有一輸出端電性連接該控制端，一第一端電性連接該第二腳位以及一第二端電性連接一第二輸入電壓；以及一第三電晶體具有一第一端電性連接該第二預設電壓，一控制端電性連接該第二放大器的該輸出端以及一第二端輸出該輸出電流。
  10. 如申請專利範圍第9項所述之液晶顯示裝置，其中該第二電晶體的具有一第一通道長度L1與一第一通道寬度W1，該第三電晶體的具有一第二通道長度L2與一第二通道寬度W2且W1/L1=N*W2/L2。
  11. 如申請專利範圍第5項所述之液晶顯示器，更包含一第三群組凸塊其寬度爲相鄰於該第二群組凸塊設置，該，且WB2實質上等於該第二群組凸塊的寬度。
  12. 一種積體電路，包含：一第一腳位；一電壓輸出電路電性連接該第一腳位；一第二腳位；一電流接收電路電性連接該第二腳位；以及一比較電路電性連接該電壓輸出電路。
  13. 如申請專利範圍第12項所述之積體電路，其中更包含：一第一選擇電路具有一第一端用以電性連接該第一腳位，一第二端用以電性連接該電壓輸出電路；以及一第二選擇電路具有一第一端用以電性連接該第二腳位，一第二端用以電性連接該電流接收電路。
  14. 如申請專利範圍第12或13項所述之積體電路，其中該電壓輸出電路包含：一第一電晶體具有一第一端電性連接一第一預設電壓，一第二端電性連接該第一選擇器以及一控制端；以及一第一放大器具有一輸出端電性連接該控制端，一第一端電性連接該第一選擇器以及一第二端電性連接一第一輸入電壓。
  15. 如申請專利範圍第12或13項所述之積體電路，其中該電流接收電路包含：一第二電晶體具有一第一端電性連接一第二預設電壓，一第二端電性連接該第二選擇器以及一控制端；一第二放大器具有一輸出端電性連接該控制端，一第一端電性連接該第二選擇器以及一第二端電性連接一第二輸入電壓；以及一第三電晶體具有一第一端電性連接該第二預設電壓，一控制端電性連接該第二放大器的該輸出端以及一第二端輸出該輸出電流。
  16. 如申請專利範圍第15項所述之液晶顯示裝置，其中該第二電晶體的具有一第一通道長度L1與一第一通道寬度W1，該第三電晶體的具有一第二通道長度L2與一第二通道寬度W2且W1/L1=N*W2/L2。
  17. 一種液晶顯示器驅動積體電路壓合狀態測試方法，該測試方法包含：設定該積體電路操作於一壓合狀態測試模式；設定一壓合阻抗臨界值；產生對應該壓合阻抗臨界值的一參考電流；選擇所欲測試的一位置；該積體電路透過一第一腳位輸出一第一電流；該積體電路接收由一第二腳位流入的該第一電流並產生一輸出電流；以及若該輸出電流大於該參考電流，輸出一第一訊號；若該輸出電流小於該參考電流，輸出一第二訊號。
TW105144239A 2016-12-30 2016-12-30 積體電路結構、顯示器件模組及其檢測方法 TWI634340B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105144239A TWI634340B (zh) 2016-12-30 2016-12-30 積體電路結構、顯示器件模組及其檢測方法
CN201710293583.5A CN106920495B (zh) 2016-12-30 2017-04-28 集成电路、液晶显示器及其检测方法
US15/600,073 US10261369B2 (en) 2016-12-30 2017-05-19 Integrated circuit structure, display module, and inspection method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105144239A TWI634340B (zh) 2016-12-30 2016-12-30 積體電路結構、顯示器件模組及其檢測方法

Publications (2)

Publication Number Publication Date
TW201823752A true TW201823752A (zh) 2018-07-01
TWI634340B TWI634340B (zh) 2018-09-01

Family

ID=59567832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105144239A TWI634340B (zh) 2016-12-30 2016-12-30 積體電路結構、顯示器件模組及其檢測方法

Country Status (3)

Country Link
US (1) US10261369B2 (zh)
CN (1) CN106920495B (zh)
TW (1) TWI634340B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990228A (zh) * 2020-07-27 2022-01-28 思电子系统意象公司 显示装置及其线缺陷的检测方法
CN114585158A (zh) * 2020-11-16 2022-06-03 奇景光电股份有限公司 柔性印刷电路板及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517911B1 (ko) * 2018-01-02 2023-04-05 삼성디스플레이 주식회사 표시장치
CN109633302A (zh) * 2018-12-05 2019-04-16 武汉华星光电半导体显示技术有限公司 阻抗测试结构
CN110286531B (zh) * 2019-07-09 2021-07-23 武汉华星光电技术有限公司 显示装置及其制作方法
CN112201188A (zh) * 2020-10-28 2021-01-08 南京中电熊猫液晶显示科技有限公司 一种显示装置及其源极芯片绑定的自动检测方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3695307B2 (ja) 2000-10-25 2005-09-14 セイコーエプソン株式会社 配線基板、表示装置、半導体チップ及び電子機器
US6788142B2 (en) * 2001-11-19 2004-09-07 Broadcom Corporation Wide common mode differential input amplifier and method
KR100594872B1 (ko) * 2002-10-04 2006-06-30 롬 씨오.엘티디 전압귀환회로를 갖는 반도체 장치 및 이를 이용한 전자장치
JP2009025044A (ja) 2007-07-17 2009-02-05 Toshiba Corp 半導体装置
TWI484820B (zh) * 2008-05-08 2015-05-11 Univ Nat Chunghsing A image correction circuit, and a display device including the image correction circuit
CN102122478B (zh) * 2010-11-12 2014-08-13 友达光电股份有限公司 显示器及其接合阻抗的检测系统以及检测方法
US9508617B2 (en) * 2012-03-02 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Test chip, test board and reliability testing method
EP2840596B1 (en) * 2012-04-17 2017-11-22 Tanigurogumi Corporation Forming method of solder bumps and manufacturing method for substrate having solder bumps
KR101934439B1 (ko) 2012-12-27 2019-03-25 엘지디스플레이 주식회사 본딩 불량 검출이 가능한 디스플레이 장치
KR102073966B1 (ko) * 2013-12-11 2020-02-06 삼성디스플레이 주식회사 표시 패널 검사 시스템
US9863808B2 (en) * 2014-01-08 2018-01-09 Asahi Kasei Microdevices Corporation Output-current detection chip for diode sensors, and diode sensor device
KR102153553B1 (ko) * 2014-03-26 2020-09-09 삼성디스플레이 주식회사 구동 집적 회로 패키지 및 이를 포함하는 표시 장치
US9437577B2 (en) * 2014-05-09 2016-09-06 Mediatek Inc. Package on package structure with pillar bump pins and related method thereof
JP6132860B2 (ja) * 2015-01-22 2017-05-24 力晶科技股▲ふん▼有限公司 トランジスタテスト回路及び方法、半導体記憶装置、並びに半導体装置
TWM524482U (zh) * 2016-04-08 2016-06-21 Au Optronics Corp 顯示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990228A (zh) * 2020-07-27 2022-01-28 思电子系统意象公司 显示装置及其线缺陷的检测方法
CN114585158A (zh) * 2020-11-16 2022-06-03 奇景光电股份有限公司 柔性印刷电路板及显示装置

Also Published As

Publication number Publication date
US10261369B2 (en) 2019-04-16
US20180188572A1 (en) 2018-07-05
TWI634340B (zh) 2018-09-01
CN106920495B (zh) 2020-09-29
CN106920495A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
TWI634340B (zh) 積體電路結構、顯示器件模組及其檢測方法
TWI364084B (zh)
US9472131B2 (en) Testing of integrated circuit to substrate joints
US9835917B2 (en) Baseplate circuit and display panel
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
CN107967887B (zh) 栅极驱动电路、走线短路点的测定方法以及显示面板
US20140021968A1 (en) Chip on glass substrate and method for measuring connection resistance of the same
JP2005175492A (ja) 液晶ディスプレイパネルに接合した電子装置の接触抵抗を測る方法および、この測定方法用の液晶ディスプレイ
WO2014046099A1 (ja) 画像表示装置およびその実装検査方法
US20070064192A1 (en) Liquid crystal display apparatus
TWI383235B (zh) 主動元件陣列基板
US20150179678A1 (en) Liquid crystal display array substrate, source driving circuit and broken line repairing method
CN108761203B (zh) 接触电阻测试电路及芯片
KR102389037B1 (ko) 구동 ic 및 이를 구비하는 표시 장치
JP4710443B2 (ja) マルチチップモジュール
CN112185293B (zh) 显示驱动芯片、显示驱动膜上芯片封装结构及显示模块
JP7185502B2 (ja) 半導体装置、表示ドライバ及び表示装置
JP2006337034A (ja) 検査装置
TWI393898B (zh) 異向性導電膜黏合之電極間短路的量測方法
JP2012163466A (ja) 半導体装置
KR101139324B1 (ko) 액정표시장치
KR20040061673A (ko) 액정표시장치의 검사 장치
JP7392533B2 (ja) 検査システム
WO2022051929A1 (en) Method of fabricating array substrate, array substrate, display apparatus, and probe unit
KR100942507B1 (ko) 액정표시패널용 검사 장치