TWI364084B - - Google Patents

Download PDF

Info

Publication number
TWI364084B
TWI364084B TW96130596A TW96130596A TWI364084B TW I364084 B TWI364084 B TW I364084B TW 96130596 A TW96130596 A TW 96130596A TW 96130596 A TW96130596 A TW 96130596A TW I364084 B TWI364084 B TW I364084B
Authority
TW
Taiwan
Prior art keywords
measurement
path
bump
semiconductor
control
Prior art date
Application number
TW96130596A
Other languages
English (en)
Other versions
TW200828479A (en
Inventor
Kazutoshi Shimizume
Takaaki Yamada
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006226598A priority Critical patent/JP4187022B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200828479A publication Critical patent/TW200828479A/zh
Application granted granted Critical
Publication of TWI364084B publication Critical patent/TWI364084B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544Scanning methods, algorithms and patterns
    • G01R31/31855Interconnection testing, e.g. crosstalk, shortcircuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513Test of Multi-Chip-Moduls

Description

1364084 九、發明說明: 【發明所屬之技術領域】 本發明係關於可依各色多測定連接2半導體晶片間之&内 凸塊(主凸塊)之連接電阻之半導體裝置、半導體積體電 路、及凸塊電阻測定方法。 【先前技術】 近年來,利用半導體技術完成單丨封裝體化之系統 (SiP; System in Package;系統級封裝體)或模組化之系統 隨著電子機器之小型化’急速被導入應用。在此封裝體之 安裝基板上搭载有複數半導體晶片。 另一方面,系統具有複數類比電路部、數位電路部等處 理之信號相異之電路區塊,另外,高速、低速、高頻或低 頻等要求性能在電路區塊間各異,因此’欲全部以高位準 滿足此等性能,且利用共通之製程以低成本加以製造一般 而言’相當困難Μ旦’依各電路區塊完成封装體化時,卻 不能應付電子機器之小型化之要求β因此,有必要將複數 晶片搭載於丨個封裝體或i個模組,直接將該晶片間連接起 來。 ^由於電子機器之多功能化等理由,晶片間之連接數 逐漸增大,連接部之小型化成為必須要件。因此,取代金 屬線焊接法,邁向開始正式利用凸塊之新紀元。 在凸塊連接中,有並未布線至Sip之外部而僅在晶片間 布線之情形,且因需將封裝體之外型小型化,故有層疊複 數晶片之CoC(chip on chip ;層疊晶片)之連接型態。此晶 120693.doc 1364084 片間連接用之凸塊在與封裝體外部連接用之凸塊做區別之 意義上,一般被稱為"内凸塊"。 通承’在大型晶片(第1晶片)上載置小型之高性能晶片 (第2晶片)而連接凸塊。 例如,主信號處理LSI會將邏輯電路與£>]1入]^混載於一 個曰曰片上。邏輯電路之處理速度較快,有必要使用尖端製 程’但DRAM並不需要該種程度之處理速度,不使用昂貴 之尖端製程’也無問題。也就是說,與其利用混載⑽趟 與邏輯電路之晶片生產,不如以個別之晶片而使用個別之 生產製程更可廉價地生產。 也就疋說’ W舊的廉價製程生產DRAM,僅邏輯電路使 用尖端製程。在所完成之邏輯晶片(第i晶片)上以凸塊連接 DRAM晶片(第2晶片)而成為c〇c構造較可降低總成本。 或者’相反地,也有放在上面之第2晶片係以高性能之 特別製程製造’價格較昂貴之情形’此情形,可儘量提高 第2晶片之積體度,以謀求小型化。 因此在CoC中,存在有多數直徑數十[㈣程度之大小 之内凸塊連接。 預先在作為基體之第!晶片形成數百〜數千個凸塊陣列, 將第2 aa片之連接面定位於其上經加熱而予以壓接。但 在此時’凸塊有可能偏離第2晶片之凸塊而被連接,或因 條件之偏差等而在凸塊内產生空洞。故以相同之製造襄置 大里生產產品之期間,有可能生產出每i封裝體數百〜數千 個凸塊中混有此種可靠性低之凸塊連接處之情形。 120693.doc 1364084 =防止凸塊連接不良,生產之穩定化與篩選方法 發這兩點相當重要。 $ :使在COC中,心塊之連接不完全,只要能保持某種 程度之連接,也可正常地發揮功能,執行動作。 上,此種連接不良之產品上市之後,仍有可能因受到機: 性的應力等而使連接完全移位而不能執行動作。故為了將 :師選出W必要診斷連接之完全度。為此,有必要測 疋凸塊之連接電阻,並篩選出某值以上之電阻之製品。 作為檢測内凸塊之連接不良之方法,已知有在基體側之 +導體晶片、與搭載於其上之半導體晶片之雙方設置可將 凸塊間連接至1條電阻測定路徑之開關,#由測定此凸塊 間連接路徑之電阻值,以檢測有無連接不良處之方法(例 如參照專利文獻1)。 專利文獻1 .日本特開2003-185710號公報 【發明内容】 [發明所欲解決之問題] 然而,在專利文獻1所載之技術中,即使能夠檢測出完 全之凸塊處之斷線不良及連接幾乎移位之程度顯著之不 良,但卻不能檢測出不良程度低於此之不良。此係由於對 凸塊間連接路徑之兩端施加電壓而觀察其電阻值之情形, 凸塊之連接電阻之誤差及路徑之布線電阻之誤差會成為測 定誤差之故。 但,如上所述,若不能篩選出些微之連接不良,則不能 排除在市場上造成不良之可能性。又,在上述專利文獻丄 120693.doc — 中即使在可檢測連接不良之情形,也不能特別指 疋出:良處之凸塊。凸塊之不良處有分布之情形只要能 加以分析’瞭解其原因,就容易採取對策,但在上述專 利文獻1之方法中,卻不能特別指定出該種不良處之位 置。 , 方面,在專利文獻1雖未明示,但採用此方法之情 形i有必要在測定時電性切離晶片之内部電路與凸塊,在 測定結束後再連接内部電路與凸塊。 因此,例如不得不採取如圖丨所示之方法。 圖1係代表性地表示用於連接2晶片間之〗個凸塊Bx,在 同圖中模式地表不連接於該凸塊Bx之控制開關及内部電 路。 圖解之單1封裝體化之系統(Sip,以下僅稱為半導體元 件)1 00係具有2個半導體晶片,即晶片與晶片 B(1〇2),其間被凸塊Bx所連接。在晶片A(1〇1)與晶片 B(l〇2)分別形城内部電路,即電路1〇1八或電路i〇2a、與3 個阻斷控制用之開關Sa,Sb,Sc。 假定在通常動作時,信號由晶片B(l〇2)被送至晶片 A(101)時,開關Sb連接於電路1〇ia之輸入與凸塊之 間,開關Sc連接於電路1〇1A之輸出與半導體元件1〇〇之輪 出端子103之間。又,以電路1〇1 a為旁路,在凸塊以設有 連接輸出端子103用之開關sa。 此等構成之輸入與輸出之關係雖與上述相反,但同樣被 叹置於晶片B(102)。即,開關Sb連接於電路1〇16之輸出與 120693.doc 1364084 凸塊Bx之間,開關Sc連接於電路1〇1B之輸入與半導體元 件100之輸入端子104之間。又,以電路1〇18為旁路,在凸 塊Bx設有連接輸入端子1〇4用之開關Sa。 開關Sa被測試信號TS所控制,開關別與以被其反轉信號 之反轉測試信號TS一所控制。而,假定各開關在"丨"通電 時,在通常動作模式時,反轉測試信號TS一會因”丨"活化而 通電,因此,輸入端子104、電路1〇2A、凸塊Βχ、電路 101及輸出端子103被串聯連接。此時,測試信號TS為 "〇·',故開關Sa斷電。 另一方面,測試模式時,測試信號TS因”丨”活化,因 此,輸入端子104與輸出端子103間,經由2個開關Sa而直 接連接凸塊Bx。此時,反轉測試信號ts一,為”0",故開關 Sb與Sc均斷電》 測試時’將外部之LSI測試器1 〇5連接於輸出端子1 〇3與 輸入端子104之間,藉其内部之定電壓源1〇7將一定電壓施 加至凸塊Bx兩端。其時,藉LSI測試器1〇5内部之電流計 106測恆定電流值,依據此測定凸塊Βχ之連接電阻Rx。 但在此構成甲,測試模式時之測定路徑上串聯插入2個 通電狀態之開關Sa »相對於電晶體之通電電阻通常為數 [Ω]〜數十[Ω],測定對象之凸塊Βχ之連接電阻RM、到相當 懸殊,只有[πιΩ]級。而且,在專利文獻1之方法中,在此 測定路徑上還串聯連接數千個之多數其他凸塊之連接電 阻》因此,即使1個凸塊之連接電阻顯示異常值之情形, 測定結果仍可能被列入良品範圍,難以施行高精度之凸塊 120693.doc -10· 1364084 之連接電阻之測定。 為了咼精度地測定凸塊之連接電阻,也有人考慮為了測 定凸塊之連接電阻而定期地使分配有墊之測定專用之試驗 元件(即所謂假製品)流動於組裝製品之半導體元件之線 上’利用該試驗元件施行測定。 此間接的測定方法雖有助於生產線之穩定化,但因非直 接5式驗實際之製品’故不能篩選出[ppm]級之不良。又, 也有人考慮對製品施行在高溫與低溫中重複施加應力之溫 度循環試驗,使連接不完全之凸塊完全破壞,利用其後之 功能試驗形成可篩選之狀態而進行試驗,但無論哪一種情 形,試驗所花費之成本均相當高,且篩選精度亦差。 又,僅使用於CoC等晶片間之連接之内凸塊之情形,若 未裝入無上述不利現象之特別之試驗電路,則不能測定凸 塊之連接電阻。 但,即使考慮在LSI測試器與凸塊間構成試驗電路而可 測定連接電阻之情形,也因構成如圖丨所示之開關等之電 晶體之通電電阻,而使電阻測定精度變得非常差。而且, 異於圖1’在層疊3晶片之情形等,有中間之晶片未具有與 外部之連接端子之情形,該情形下,連圖丨所示之方法也 不能適用。 本發明欲解決之課題在於提供具備有可容易高精度且低 成本地測定複數個形成於半導體裝置内之晶片之相互連接 凸塊(内凸塊)之連接電阻之構成之半導體 體電路、及凸塊電阻測定方法。 體積 120693.doc [解決問題之技術手段] 本發明之半導體裝置係包含:^半導體晶片;及第2半 導體晶片,其係藉由除了晶片間動作所需數之主凸塊以外 還3有特疋數m、控制輸人凸塊,與前述第1半導體 =片連接;於前述第1及第2半導體晶片分別包含:複數測 疋路從開關,其係連接於各前述主凸塊;複數電流路徑開 關丄連接於前述主凸塊與前述測定路㈣關之各連接點; 及月i述測定路徑開關之控制電路;前述第^半導體晶片進 步包含複數測定、控制端子,其係用於輸人前述控制電 路之控制信號’供應流至前述電流路徑開關之恆定電流, 測定前述連接點之電壓。 在本發明中,最好,前述複數測定、控制輸入凸塊包 含:電流路徑凸塊·,測定路徑凸塊;及複數控制輸入凸 塊,則述複數測定、控制端子包含:測試信號輸入端子, 其係輸入接通前述電流路徑開關之測試信號;2個電流供 應端子,其係經由前述電流路徑凸塊將恆定電流供應至在 月'J述第1及第2半導體晶片之各側接通狀態之前述電流路徑 開關;前述控制信號之輸入端子,其係使設於前述第 第2半導體晶片各個之2個前述控制電路動作;及2個電壓 測定端子,其係用於經由前述測定路徑凸塊測定被供應前 述怪定電流之主凸塊兩端之電壓。 在本發明之更具體的一實施型態中,最好,在前述第1 及第2半導體晶片各個’於前述主凸塊與前述測定路徑開 關之各連接點設有前述電流路徑開關,將與前述測定路徑 120693.doc 12 1364084 開關之前述連接點相反側之節點共通連接;在前述第2半 . 導體晶片内,將前述測定路徑開關之共通連接節點連接至 1個前述測定路徑凸塊;在前述第丨半導體晶片内將在前 j第2半導體晶片内共通連接前述測定路徑開關之前述測 ; 定路徑凸塊連接至至少1個前述電壓測定端子,且在剩餘 : 之别述電壓測定端子連接前述測定路徑開關之共通連接節 點。 φ 在本發明之另一更具體的一實施型態中,最好,在前述 第t及第2半導體晶片之各内部,除了 2個以外之剩餘所有 月j述電机路彳空開關藉隔著1個連結鄰接之前述連接點間 而可串聯連接所有前述主凸塊;且共通連接與前述測定路 徑開關之前述連接點相反側之節點;在前述第2半導體晶 片内將則述2個電流路徑開關之1個連接至位於前述主凸 免之串聯連接路徑之一方端之前述連接點與前述電流路徑 2塊之間;且將前述測定路徑開關之共通連接節點連接至 # 引述測疋路徑凸塊;在前述第1半導體晶片内,將前述電 流路k凸塊連接至前述2個電流路徑端子之一方;經由前 述個電机路徑開關中剩餘之一個,將位於前述主凸塊之 $聯連接路;^之他方端之前述連接點連接至他方之前述電 - , ’ 月’返測定路徑凸塊連接至前述2個測定路 役端子之—個•曰iM* w ’ 牌則述測定路徑開關之前述共通連接點 連接至前述2個測定路役端子剩餘之一個。 j本發明中’最好,分別設在前述第1及第2半導體晶片 述控制電路係由與同一時鐘信號同步地轉送連接並聯 120693.doc -13- 1364084 連接於測定對象之主凸塊之前述測定路徑開關之資料之轉 送暫存器所形成;前述複數測定、控制凸塊包含時鐘信號 凸塊,其係將前述時鐘信號由前述第!半導體晶片送至前 述第2半導體晶片;前述複數測定、控制端子包含前述時 鐘信號之輸入端子。 在後者之實施型態中,另外’最好,前述複數測定、控 制凸塊包含測試信號凸塊’其係將接通前述複數電流路徑 開關之測試信號由前述第丨半導體晶片送至前述第2半導體 晶片;前述複數測$、控制端子包含前述測試信號之輸入 端子。 另外,最好,分別設在前述第丨及第2半導體晶片之前述 控制電路係由與同一時鐘信號同步地轉送接通並聯連接於 測定對象之主凸塊之前述電流路徑開關與前述測定路徑開 關中至少測定路徑開關之資料之轉送暫存器所形成;前述 第1及第2半導體晶片分別進一步包含:内部電路;複數阻 斷控制開關,其係在測試時切離前述内部電路與各主凸 塊;及反相器,其係產生前述測試信號之反轉信號而給與 前述複數阻斷控制開關之控制節點。 本發明之半導體積體電路係包含:内部電路;複數阻斷 控制開關;複數主凸塊,其係用於經由前述複數阻斷控制 開關連接控制與前述内部電路之連接、非連接之其他半導 體積體電路;複數測定路徑開關,其係連接至各前述主凸 塊;複數電流路徑開關,其係連接至前述主凸塊與測定路 徑開關之各連接點;前述測定路徑開關之控制電路;複數 120693.doc -14. 1364084 測定、控制端子,其係用於輸人前述控制電路之控制信 號,供應流至前述電流路徑開關之恆定電流,測定前述^ =之:壓,及複數測疋、控制凸塊,其係用於前述控制 仏就’刖述恆定電流及前述連接點之測定。 本發明之另一半導體積體電路係包含:内部電路;複數 阻斷控制開關;複數主凸塊,其係用於經由前述複數阻斷 控制開關連接控制與前述内部電路之連接、非連接之其他 半導體積體電路;複數測定路徑開關,其係連接至各前述 2凸塊;複數電流路徑開關’其係連接至前述主凸塊與測 疋路徑開關之各連接點;前述測定路徑開關之控制電路; 及複數測定、控制凸塊’其係用於由前述其他半導體積體 電路供應或執行前述前述控制㈣、前難定電流及前述 連接點之測定。 本發明之凸塊電阻測定方法係經由有別於前述主凸塊之 電流路程凸塊形成使^電流流至連接2個半導體晶片間 之二述主凸塊之電流路徑;,經由有別於前述主凸塊之測定 :仫凸塊將刖述恆定電流不流動之電壓測定路徑形成於 别述2個半導體晶# ;預先在各晶片設置可各主凸塊選擇 前述電流特與前述電壓敎㈣中至少電壓敎路徑之 控制電路;將前述怪定電流由一方晶片經由前述電流路徑 ^鬼^應至前料料彳f ;經由前料壓敎路徑由前述 方B曰片側測定出現於前述惶定電流流動之測定對象之主 凸塊兩端之電壓;由前述測定之電壓值與前述怪定電流值 測定前述測定對象之主凸塊之連接電阻。 120693.doc 15 1364084 [發明之效果] 依據本發明,可獲得可容易、高精度且低成本地測定晶 片間連接凸塊之電阻之利益。 【實施方式】 以下,參照圖式說明本發明之實施型態。 首先,說明本實施型態之測定方法之概略。 在本實施型態中,在凸塊電阻之測定中利用開耳芬法分 開電流路徑與電壓測定路徑,以提高測定精度。又,對所 有凸塊確保此電流路徑與電壓測定路徑。另外,使連接電 阻之不良凸塊處之特別指定更為容易。 奇;此特別扣疋方法,在將位址分配於欲測定之凸塊之 位置之情形,例如為了分配成4_個凸塊,需要13位元匯 机排與解媽盗’為測定而附加之電路之佔有面積會增大。 因此’在本實施型態中’藉移位暫存器之位址變化方 式可特別#曰定測定對象凸塊,且由於係移位暫存器可 利用1位元匯流排構成順向轉送其凸塊位址用之布線(以下 稱資料輸人布線)’故可儘量抑制測定用之晶片 大。 以下’依擄此等特徵,說明2例更詳細之實施型態。 又’在此,雖以2個晶片之Λ媸毺姐炎y , 月之凸塊連接為例,但本發明也可 過用於晶片層疊成3y®以卜夕. 双J層以上之情形、在作為基體之主晶片 之別處凸塊連接複數子片 均 ^任何一種情形其基本 -屬於以下所述之2晶片間之連接。 《第1實施型態》 I2〇693.d〇c 16 1364084 圖2係第1實施型態之半導體元件以之概略構成圖。 圖解之半導體元件^具有作為基體之主晶片(main
主晶片2與子晶片3分別具有執行其晶片功能之内部電 路’但此等在圖2中予以省略。在圖2中,設於晶片間之符 號"Ba”,”Bb",…所示之凸塊為晶片間動作所需之凸塊(主 凸塊),其他4個凸塊B1〜B4係為測定、控制而配合本發明 之適用所附加之凸塊(測定、控制凸塊)。主凸塊Ba,Bb,… 在圖中雖顯示2個,但在實際之元件中,設有數百個〜數千 個。 作為測定、控制凸塊’包含連接於電流路徑之凸塊(電 流路徑凸塊)B 1、連接於電壓測定路徑之凸塊(測定路徑凸 塊)B2、輸入作為位址變化用之控制信號之資料信號(位元
chiP)2、與凸料接於其上之子晶片(麵cMp)3。此2 片係以CoC被配置。 串)之凸塊B3、及輸入時鐘信號之凸塊(時鐘信號凸 塊)B4。 在主晶片2之下面(以圖之下邊表示),揭示6個外部端子
Ta,Tb,Tc,Td,Te,Tf。 其中’端子Ta與Tb係連接於電流路徑,連接於外部之 LSI測試器1〇5(參照圖1)之恆定電流源之端子。在圖中,顯 示LSI測試器1〇5内之電流計1〇6、定電壓源107。端子Ta連 接於測試器内之接地端,在接地端與端子Tb之間連接定電 壓源107與電流計1〇6。 端子Tc與Td係連接於電壓測定路徑之測定路徑端子。在 120693.doc 1364084 端子Tc與T d之間連接LSI測試器105内之電壓計108。 端子Te係連接於凸塊B3,係提供位址變化之資料輪入端 子0 端子Tf係時鐘輸入端子。資料及時鐘信號係由LSI測試 器1 〇 5被供應。 又’此等端子雖圖示成直接與LSI測試器105連接狀態, 但實際上係經由基板被連接。
由以上之端子配置可以知悉:本實施型態之半導體裝置 施行與外部連接之所有端子設於主晶片2側,並未利用端 子施行由子晶片3對基板之連接。雖也可將子晶片3連接至 基板,但在如此不將子晶片3連接至基板之情形下,仍可 試用本發明而顯示可個別地測定凸塊電阻,故在本實施型 態中’將所有端子設於主晶片2側。 在主晶片2,設有作為控制電路之移位暫存器42。又, 在子晶片3’言免有作為控制電路之移位暫存器4卜各移位
暫存器在本實施型態中,串聯連接複數正反器電路㈣。 此等係與上述主晶片2所提供之時鐘信號同步地執行動 作。 曰。日月2之移位暫存器42具有在凸塊〜之測定時輸出活 !·生邏輯位準’例如””之正反器電路㈣42a。此時,其他 之正反器電路全部輸出非活性邏輯位準”0”。次段之正反 器電路42b在凸塊Bb之測^時輸出活性邏輯,例如。此 時’包含之正反器雷拉^ 在内之其他之所有正反器電路 (FF)王輸出非活性邏輯位準"〇”。 120693.doc 1364084 號ts_ ’該反轉測試信號TS_可控制各晶片之内部電路之 連接與非連接(參照後述之圖4 )。 並設置凸 為輸入測試信號TS, 在主晶片2設置端子Tt 塊Bt(測試信號凸塊)作為在主晶片2、子晶片3間傳送測試 信號ts用之測定、控制&塊之…又,反相器在主晶片2 側认置1個也可設置2個將測試信號TS與反轉測試信號 TS—分別送至子晶片3用之凸塊。
如前所述,藉測試信號TS之輸入T之輸入,使電流路 徑開關Tl,Tab,Tbc,Tcd,Tde,T2全部通電。藉此鏈接開 關’即可形成1條電流路徑。
另方面,對應於資料信號之移位暫存器42與43之並聯 輸出所特別指定之測定對象之凸塊限定於丨個(在圖示例 中為凸塊Bc)。經由上述鏈接之1條電流路徑使恆定電流 流至此測定對象之凸塊之際,即使其途中有高電阻處,只 要怪定電流源之驅動能力充分高’也可流通一恆定電流。 因此,存在於此電流路徑之測定對象以外之主凸塊之連接 狀態及電流路徑開關之通電電阻之誤差對電流驅動不會造 成不良影響。X ’與第斤施型態同樣,為測定測定二象 之凸塊兩端之電壓,即使其他主凸塊之連接電阻有誤差, 對測定精度亦無影響。 又,在第2實施型態中,電晶體 '開關數每1主凸塊為3 個’比第1實施型態減少。 在上述第1及第2實施型態中,如圖4所示,利用符號 2B與”3B "表示在圖2或圖3以具體的電路元件表示之電路 120693.doc -23- 1364084 經由有別於主凸塊之電流路徑凸塊形成使恆定電流流至 連接2個半導體晶片間之前述主凸塊之電流路徑;
本發明之凸塊電阻測定方法係經由有別於主凸塊之測定 路徑凸塊形成使恆定電流流至連接2個半導體晶片間之主 凸塊之電流路徑,將未流過前述恆定電流之電壓測定路徑 經由有別於主凸塊之測定路徑凸塊形成於2個半導體晶 片,預先在各晶片设置可依各主凸塊選擇電流路徑與電壓 測定路徑中至少電壓測定路徑之控制電路;將前述恆定電 流由一方晶片經由前述電流路徑凸塊供應至電流路徑;經 由電壓測定路徑由前述一方晶片測定顯現於流過恆定電流 之測定對象之主凸塊兩端之電壓;由測定之電壓值與怪定 電流值測定測定對象之主凸塊之連接電阻。 、 【圖式簡單說明】 圖1係說明課題之圖,以連接2個晶片間之丨個凸 表,模式地表示連接於該凸塊為 尼心徑制開關及内部電路之
圖2係第!實施型態之半導體元件之概略構成圖。 圖3係第2實施型態之半導體元件之概略構成圖。 圖4係具有凸塊電阻之測定電路與内部電路之 之半導體裝置之全體圖。 ^關 【主要元件符號說明】 ΙΑ、1B 半導體元件 2 主晶片 2B 凸塊電阻之測定電路 120693.doc •25· 1364084
2C 内部電路 3 子晶片 3B 凸塊電阻之測定電路 3C 内部電路 42 ' 43 移位暫存器 42a等 正反器電路(FF) 105 LSI測試器 106 電流計 107 定電壓源 108 電壓計 T12a 等 測定路徑開關 T22a 等 電流路徑開關 Ta等 端子 Ba等 主凸塊 B1等 (測定、控制)凸塊 INV1 等 反相器 TS 測試信號 TS_ 反轉測試信號 120693.doc 26-

Claims (1)

1364084 月丨3日分王本 第096130596號專利申請案 中文申請專利範圍替換本(100年10月) 十、申請專利範園: 1. 2. 一種半導體裝置,其係包含: 第1半導體晶片;及 第2半導體晶片,其係藉由除了晶片間動作所需數之 主凸塊以外還含有特定數之測定、控制輸入凸塊之複數 凸塊,與前述第1半導體晶片連接; 於前述第1及第2半導體晶片分別包含: 複數測定路徑開關,其係連接於各前述主凸塊; 複數電流路徑開關,其係連接於前述主凸塊與前述 測定路徑開關之各連接點;及 前述測定路徑開關之控制電路; 前述第1半導體晶片進一步包含複數測定、控制端 子’其係用於輸入前述控制電路之控制信號,供應流至 前述電流路徑開關之恆定電流,測定前述連接點之電 壓。 如請求項1之半導體裝置,其令 前述複數測定、控制輸入凸塊包含: 電流路徑凸塊; 測定路徑凸塊;及 複數控制輸入凸塊; 前述複數測定、控制端子包含: 測試信號輸入端子’其係輸入接通前述電流路徑開 關之測試信號; 2個電流路徑端子,其係經由前述電流路徑凸塊將 120693-1001013.doc 1364084 恆定電流供應至在前述第1及第2半導體晶片之各側接通 狀態之前述電流路徑開關; 前述控制信號之輸入端子,其係使設於前述第1及 第2半導體晶片之各個之2個前述控制電路動作;及 2個測定路控端子’其係用於經由前述測定路徑凸 塊測定被供應前述丨亙定電流之主凸塊兩端之電壓。 3.如請求項2之半導體裝置,其中 在前述第1及第2半導體晶片之各個中,前述電流路徑 開關係設於前述主凸塊與前述測定路徑開關之各連接 點’與前述測定路徑開關之前述連接點相反側之節點係 共通連接; 在前述第2半導體晶片内’將前述測定路徑開關之共 通連接郎點連接至1個前述測定路徑凸塊; 在前述第1半導體晶片内,將在前述第2半導體晶片内 共通連接前述測定路徑開關之前述測定路徑凸塊連接至 至少1個前述測定路徑端子,且前述測定路徑開關之前 述共通連接節點係連接於剩餘之前述測定路徑端子。 4·如請求項2之半導體裝置,其中 在前述第1及第2半導體晶片之各内部, 除了 2個以外之剩餘所有之前述電流路徑開關係藉 由將鄰接之前述連接點間每隔丨個連結而可串聯連接 所有前述主凸塊;且 與前述測定路徑開關之前述連接點相反側之節點係 共通連接; 120693-10010l3.doc 1364084 在前述第2半導體晶片内, 將前述2個電流路徑開關之i個連接至位於前述主凸 塊之串聯連接路徑之一端之前述連接點與前述電流路 徑凸塊之間;且 將前述測定路徑開關之共通連接節點連接至前述測 定路徑凸塊; 在前述第1半導體晶片内, 將前述電流路徑凸塊連接至前述2個電流路徑端子 之一方; 經由前述2個電流路徑開關中剩餘之一個,將位於 前述主凸塊之串聯連接路徑之另一端之前述連接點連 接至另一方之前述電流路徑端子; 將前述測定路徑凸塊連接至前述2個測定路徑端子 之一個;且 將前述測定路徑開關之前述共通連接點連接至前述2 個測定路徑端子剩餘之一個。 5·如請求項3或4之半導體裝置,其中 分別設在前述第1及第2半導體晶片之前述控制電路係 由與同—時鐘信號同步地轉送接通並聯連接於測定對象 之主凸塊之前述測定路徑開關之資料之轉送暫存器所形 前述複數測定、控制凸塊包含時鐘信號凸塊,盆係將 ,述時鐘信號由前述第1半導體晶片送至前述第2半導體 晶片; 120693-100ioi3.doc 1364084 前述複數測定、控制端子包含前述時鐘信號之輸入端 子。 6. 如請求項4之半導體裝置,其中 前述複數測定、控制凸塊包含測試信號凸塊其係將 接通前述複數電流路徑開關之測試信號由前述第丨半導 體晶片送至前述第2半導體晶片; 則述複數測定、控制端子包含前述測試信號之輸入端 子。 7. 如請求項6之半導體裝置,其中 分別設在前述第1及第2半導體晶片之前述控制電路係 由與同一時鐘信號同步地轉送接通並聯連接於測定對象 之主凸塊之前述電流路徑開關與前述測定路徑開關中至 少測定路徑開關之資料之轉送暫存器所形成; 前述第1及第2半導體晶片分別進一步包含: 内部電路; 複數阻斷控制開關,其係在測試時切離前述内部電 路與各主凸塊;及 反相器,其係產生前述測試信號之反轉信號而給與 前述複數阻斷控制開關之控制節點。 8· 一種半導體積體電路,其係包含: 内部電路; 複數阻斷控制開關; 複數主凸塊,其係用於連接其他半導體積體電路,前 述其他半導體積體電路係經由前述複數阻斷控制開關控 120693-1001013.doc ^64084 制與前述内部電路之連接、非連接; 複數測定路徑開關, 複數電流路徑開關, 定路徑開關之各連接點 其係連接至各前述主凸塊; 其係連接至前述主凸塊與前述測 别述測定路徑開關之控制電路; 複數測定、控制端子,其係用於輸入前述控制電路之 ,制信號’供應流至前述電流路徑開關之恆;t電流,測 定前述連接點之電壓;及 複數測定、控制凸塊,直俜用私今 ^ '、你用於前述控制信號、前述 恆定電流及前述連接點之測定。 9· 一種半導體積體電路,其係包含: 内部電路; 複數阻斷控制開關; 複數主凸塊’其係用於連接其他半導體積體電路,前 述其他半導體龍電路隸由前述複數精控制開關控 制與前述内部電路之連接、非連接; 複數測定路徑開關,其係連接至各前述主凸塊; 複數電流路徑開關,其係連接至前述主凸塊與前述測 定路徑開關之各連接點; 刖述測疋路徑開關之控制電路;及 複數/則疋控制凸塊,其係用於由前述其他半導體積 體電路供應或執行之控制信號、恆定電流及前述連接點 之測定。 10.—種凸塊電阻測定方法,其係 120693-100iQi3.doc 1364084 紅由有別於主凸塊之電流路徑凸塊形成使恆定電流流 至連接2個半導體晶片間之前述主凸塊之電流路徑; ^由有別於前述主凸塊之敎路徑凸塊,將前述怪定 電流不流動之電壓測定路徑形成於前述2個半導體曰曰 片; 曰曰 預先在各晶片設置可依各主凸塊選擇前述電流路徑與 前述電壓測定路徑中至少電壓測定路徑之控制電路; 將刖述恆疋電流由一方晶片經由前述電流路徑凸塊供 應至前述電流路徑; 經由前述電壓測定路徑,由前述—方晶片側,測定出 現於前述恆定電流流動之測定對象之主凸塊兩端之電 壓; 由前述測定之電壓值與前述恆定電流值測定前述測定 對象之主凸塊之連接電阻。 120693-1001013.doc
TW96130596A 2006-08-23 2007-08-17 TWI364084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006226598A JP4187022B2 (ja) 2006-08-23 2006-08-23 半導体装置、半導体集積回路およびバンプ抵抗測定方法

Publications (2)

Publication Number Publication Date
TW200828479A TW200828479A (en) 2008-07-01
TWI364084B true TWI364084B (zh) 2012-05-11

Family

ID=39112781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96130596A TWI364084B (zh) 2006-08-23 2007-08-17

Country Status (5)

Country Link
US (1) US7626411B2 (zh)
JP (1) JP4187022B2 (zh)
KR (1) KR20080018133A (zh)
CN (1) CN101154654B (zh)
TW (1) TWI364084B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248363B (zh) * 2005-08-23 2012-01-18 日本电气株式会社 半导体器件、半导体芯片、芯片间互连测试方法以及芯片间互连切换方法
US7940059B2 (en) * 2008-08-25 2011-05-10 Freescale Semiconductor, Inc. Method for testing H-bridge
JP2010062266A (ja) * 2008-09-02 2010-03-18 Rohm Co Ltd 半導体モジュール
US8471582B2 (en) * 2009-01-27 2013-06-25 Qualcomm Incorporated Circuit for detecting tier-to-tier couplings in stacked integrated circuit devices
US8350586B2 (en) * 2009-07-02 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of deembedding
EP2302403A1 (en) * 2009-09-28 2011-03-30 Imec Method and device for testing TSVs in a 3D chip stack
WO2011121725A1 (ja) * 2010-03-30 2011-10-06 株式会社 東芝 電子装置および電子システム
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
KR101765656B1 (ko) * 2010-12-23 2017-08-08 삼성디스플레이 주식회사 구동 집적회로 및 이를 포함하는 표시장치
CN102332903B (zh) * 2011-08-02 2013-04-17 赖德龙 开关电路及使用开关电路的开关测试系统
KR101902938B1 (ko) * 2012-02-14 2018-11-13 에스케이하이닉스 주식회사 반도체 집적회로
KR20150027894A (ko) * 2013-08-30 2015-03-13 에스케이하이닉스 주식회사 반도체 장치
TWI555991B (zh) 2015-02-11 2016-11-01 友達光電股份有限公司 積體電路及判斷積體電路之接腳連接狀況的方法
EP3404428B1 (en) * 2017-05-17 2019-09-18 ams AG Circuit arrangement and method for resistance measurement
KR20190105337A (ko) * 2018-03-05 2019-09-17 삼성전자주식회사 반도체 메모리 장치
WO2020044871A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体試験装置、および、半導体装置の試験方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3794942B2 (ja) * 2001-07-09 2006-07-12 松下電器産業株式会社 マルチチップモジュール及びその接続テスト方法
JP2003185710A (ja) 2001-10-03 2003-07-03 Matsushita Electric Ind Co Ltd マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法
JP4215023B2 (ja) * 2005-04-13 2009-01-28 ソニー株式会社 複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法
JP5034781B2 (ja) * 2007-08-27 2012-09-26 富士通株式会社 半田バンプの高感度抵抗測定装置及び監視方法

Also Published As

Publication number Publication date
CN101154654B (zh) 2010-09-08
JP4187022B2 (ja) 2008-11-26
US20080048706A1 (en) 2008-02-28
JP2008051591A (ja) 2008-03-06
CN101154654A (zh) 2008-04-02
US7626411B2 (en) 2009-12-01
KR20080018133A (ko) 2008-02-27
TW200828479A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
TWI364084B (zh)
KR101240238B1 (ko) 반도체 디바이스 테스터용 인터페이스 장치
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
JP5098644B2 (ja) 半導体装置、および半導体チップ
US6833626B2 (en) Multichip module structure
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
TW200818367A (en) Semiconductor device having defect detecting function
KR20130044048A (ko) 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법
WO2007097053A1 (ja) 半導体集積回路とその検査方法
TW200923386A (en) Integrated circuit die structure simplifying IC testing and testing method thereof
KR100485462B1 (ko) 집적회로검사방법
EP2541415B1 (en) Fault mode circuits
US20100045325A1 (en) Test Pad Design for Reducing the Effect of Contact Resistances
TWI634340B (zh) 積體電路結構、顯示器件模組及其檢測方法
Wang et al. Tackling test challenges for interposer-based 2.5-D integrated circuits
US7181662B2 (en) On-chip test apparatus
JP2011165936A (ja) 積層チップ制御回路および積層半導体装置
JPH1082834A (ja) 半導体集積回路
KR100641471B1 (ko) 반도체 소자의 입력 ic 구조
JP2008306035A (ja) 半導体装置及びその検査方法
JP2009080126A (ja) 半導体装置
US20070300107A1 (en) Device test apparatus
JP3832945B2 (ja) 半導体装置の製造方法、半導体ウェハおよびその半導体ウェハを用いて行う半導体装置の検査方法、バーンイン装置
JP2002022809A (ja) 半導体装置
JP2004193253A (ja) 半導体ウェーハ検査用プローブの検査装置及び検査方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees