JP2002512736A

JP2002512736A - トレンチで分離されたバイポーラデバイス

Info

Publication number: JP2002512736A
Application number: JP54044598A
Authority: JP
Inventors: ノルストロム，ハンス; ティルステドト，オラ，クヌト; リンドグレン，アンデルス
Original assignee: テレフオンアクチーボラゲツトエルエムエリクソン（パブル）
Priority date: 1997-03-18
Filing date: 1998-03-18
Publication date: 2002-04-23
Also published as: CN1255238A; EP0970518A1; CN1174478C; EP0970518B1; CA2283775A1; US6121102A; AU6530298A; KR100382319B1; US6657242B1; TW472347B; WO1998042019A1; KR20000076438A

Abstract

(57)【要約】良好な導電率を有し、トレンチ（１１９）によって分離されたバイポーラ半導体デバイスの内部に位置し、例えばＮＰＮトランジスタのサブコレクタを形成する底部拡散層（１０３）のような内側層への電気接続部を製造するために、トレンチ内のホール（１５７）を使用する。このホールに導電性材料を充填し、このホールをデバイスの表面から底部拡散層（１０３）まで延長し、よってホール内の導電材料を底部拡散層に接触させる。選択的エッチング方法を使用することにより、ホール（１５７）をトレンチ（１１９）の側壁に整合させる。メタライゼーションのためのコンタクトホールの形成と同時に、このホールを形成し、メタライゼーション工程においてこのホールを充填し、底部拡散層に接触させることができる。ラテラルＰＮＰトランジスタでは、ベース領域の外側閉じ込め部を構成し、トンラジスタのまわり全体を通過する閉じた溝として、このホールを作成できる。かかる閉じたトレンチの外側側壁は上から見た場合、約４５度に面取りし、トレンチ内に過度に小さい角度を有する内側コーナーがないようにすることができる。このようにすることにより、酸化物を充填することが容易となる。

Description

【発明の詳細な説明】トレンチで分離されたバイポーラデバイス技術分野本発明は、バイポーラ半導体デバイスに関し、より詳細には、トレンチにより電気的に分離され、または閉じ込められたバイポーラトランジスタおよび半導体ダイオードに関する。背景バイポーラトランジスタを製造する際には、高度にドープされた内側層、即ち、底部拡散層または「埋め込み層」を使用できる。この底部拡散層の目的は、ＮＰＮトランジスタに対するコレクタの直列抵抗を低減し、対応するラテラルＰＮＰトランジスタに対するベース接続部として作動させることにある。高度にドープされた底部拡散層（前記ケースでは通常Ｎ＋タイプ）を導入することにより、部品の性能をかなり改善できる。部品を構築するシリコンプレートにエピタキシャル層を成長させる以前に製造されるこの様な底部拡散層は、Ｎ＋タイプの深い拡散層を含む領域を通して部品の表面から接続される。この領域では、表面でまずドーピングを行い、次にドーピングプロセスで導入された原子を適当な熱処理によりシリコンプレート内に、下方に深く拡散させている。同じシリコンプレート上に製造される個々の部品はエピタキシャル層を通し、シリコンプレート、即ち、前記ケースではＰタイプのシリコンである基板から成る内側または内部の材料まで延びる深いＰタイプの拡散層を含む領域により互いに分離できる。図１に示されるＮＰＮトランジスタについては、シリコンプレート３上でＮタイプのエピタキシャル層５を成長させる前に、Ｐ基板３の表面からの拡散により高度にドープされた内側層、即ち、底部拡散層を製造する。この底部拡散層１はコレクタのアクティブ領域７の全体の下に位置しており、コレクタ接続部の直列抵抗を低減するようになっている。この直列抵抗は、ＮＰＮトランジスタの場合には、通常、アクティブコレクタ領域７を形成するＮタイプの弱くドープされたシリコン層のかなり薄い領域によって決定される。抵抗率が低く、ＮＰＮトランジスタの場合Ｎ＋タイプである、高度にドープされた底部拡散層１によって、弱くドープされた真のコレクタ層７をこのようにシャント接続することにより、素子の性能をがなり改善できる。すなわち外部コレクタコンタクト９とコレクタのアクティブ部分７との間の抵抗を低減できる。次に、Ｎ＋タイプの前記底部拡散層１をＮ＋タイプの深い局部的な拡散層１１を介し、部品の表面から接続すると、いわゆるコレクタプラグが得られる。このコレクタプラグの上方面は外部のコレクタコンタクト９に接続される。この底部拡散層１はトランジスタのアクティブ領域のすべての下で延びるように位置する。従って、この拡散層はＰ層１３内の真のベース全体の下方およびＮ＋にドープされたエミッタ層１５の下方に延びる。既に述べたように、標準的なケースではＰタイプのシリコンである基板３までエピタキシャル層５を貫通して下方に延びるＰ＋タイプの深い局部的な拡散領域１７によって個々のトランジスタが互いに分離される。一部のＩＣ応用例では、ＰＮＰタイプのラテラルバイポーラトランジスタも使用される（図２ａおよび２ｂ参照）。この場合、本ケースにおいてもＮ＋タイプとなっている底部拡散層２１は、エピタキシャルＮ層である真のベース２３までの接続部を構成する。ベース２３に対する接触抵抗を更に低減するために、本例では部品の表面から底部拡散層２１まで延びるＮ＋タイプの深い局部的な拡散層２５も使用されている。本ケースにおける底部拡散層２１も、トランジスタのアクティブ領域全体の下方、すなわちＰ＋タイプの真のコレクタ２７の下方および同じくＰ＋にドープされているエミッタ２９全体の下方に延びている。図２ｂの平面図では、ＰＮＰトランジスタのほぼ正方形のレイアウトが示されており、種々の領域は正方形の構造体または正方形のフレーム状または環状構造体を形成している。このケースにおける底部拡散層を使用する利点として次のことが挙げられる。ｉ）ベース抵抗が低減できること。ｉｉ）Ｎタイプであるエピタキシャル層２３とＰタイプの基板３１との間の接続中間領域または接合部におけるホールの濃度を低減できること。従って、基板 −ベース−エミッタ、または、基板−ベース−コレクタによって形成される垂直の寄生ＰＮＰトランジスタに対する電流利得が低減される。このように、ＰＮＰトランジスタでは良好な電流増幅度および良好な周波数特性が得られる。本例でも、エピタキシャル層２３を貫通し、Ｐタイプのシリコンである基板３１まで下方に延びる深いＰ拡散層（図示せず）により部品を互いに分離できる。真の高性能を得たい高周波トランジスタを製造する場合、個々の部品、例えばトランジスタ、を分離するようになっている、図１と共に上で説明したＰ＋タイプの分離用の深い局部的拡散層１７を、少なくとも上部部分にほぼ垂直な側壁を有するシリコン内に下方に深くエッチングされた溝、いわゆるトレンチと置換するのが一般的である（図７、および、例えばＰ.Ｃ.ハントとＭ.Ｐ.クーク著、「プロセスＨＥ：アナログおよびデジタルアプリケーションのための、高度に進歩したトレンチで分離されたバイポーラ技術」、１９８８年ＩＥＥＥ議事録、カスタム及び集積回路会議、ニューヨーク、５月１６日〜１９日を参照）。よって、底部拡散層と基板との間の容量を大幅に低減できるのと同時に、個々のトランジスタの寸法、特に横方向、すなわちシリコンプレートの表面に沿った方向の長さを短縮することができ、部品間の相互の分離を良好にできる。これらすべてのデザインにおける構造体の表面に沿った方向では、コレクタプラグおよびベース接続拡散層、ならびにトランジスタを互いに分離するためのデバイスを製造するために広い面積が使用される。米国特許第5,003,365号は、ＮＰＮタイプのバイポーラトランジスタを開示している。側壁上の酸化膜によって分離されるトレンチがＮ＋タイプの導電性ポリシリコンによって充填されるという事実により、Ｎタイプのコレクタ領域６への接続部が得られる。トレンチの側壁内の酸化膜にはホールが存在しており、トレンチ内の充填材料から限られた領域が拡散されている。この領域はトレンチの側壁に位置する直径平面に沿って延びる平らな表面を有するほぼ半円筒形状となる。側壁の酸化膜にこのようなホールを製造するには、複数の余分な処理工程が必要である。トランジスタはトレンチを介したコレクタの接続により基板表面上の狭い面積を占める。接続のためにトレンチの幅のすべてが更に使用されるという事実により、トレンチの分離機能が低減し、この結果、基板に対する望ましくない容量が生じ得る。米国特許第5,496,745号には、コレクタ層を構成するトレンチの外のコンタクトプラブ３５に底部拡散層が直接接続されている、アクティブコレクタ層２３の下方に底部拡散層２２が位置するバイポーラトランジスタが開示されている。このトランジスタは基板表面の広い面積を占める。欧州公開特許出願第0303435号に対応する米国特許第5,187,554号には、埋め込みコレクタ領域を有するバイポーラＮＰＮトランジスタが開示されている。図３〜５には分離トレンチ内に少なくとも一部が形成された凹部を介し、外部電気コンタクトへどのようにコレクタ領域を接続し、トレンチの内側側壁に凹部を形成するかが示されている。この構造の結果、製造されるトランジスタの面積は狭くなり、寄生容量も少なくなる。概要本発明の目的は、性能が改善された、トレンチにより分離されたトランジスタを提供することにある。特に本発明の目的は、基板上の狭い面積しか占めない、性能の良好な、トレンチで分離されたトランジスタを提供することにある。本発明の別の目的は、基板とコレクタとの間の容量ができるだけ小さくされた、トレンチで分離されたトランジスタを提供することにある。本発明の別の目的は半導体デバイスを製造する際に、最小の数の追加工程を使用し、トレンチで分離された半導体デバイスにおいて内側導電層へ接続するための、容易に製造できるデバイスおよび簡単に実行できる方法を提供することにある。本発明の別の目的は、デバイスの電気的特性、特に同じ基板上に製造される他のデバイスからの分離（アイソレーション）に対する最小の影響しか与えない、トレンチで分離された半導体デバイスにおいて、内側導電層を接続するための装置および方法を提供することにある。本発明の別の目的は、効率的にトレンチ（単数および複数）を製造できる、トレンチによって分離されたトランジスタを提供することにある。バイポーラデバイスとは、上記に引用した米国特許第5,187,554号に開示されているような一般的なタイプのものである。このバイポーラデバイスはトランジスタ内の内側層、例えば底部拡散層に対する抵抗が小さい電気接続部を有し、この電気接続部は基板の表面の狭い面積しか占めない。従って、トランジスタも基板の狭い面積しか占めないので、底部拡散層の横方向の長さも短縮でき、この結果、基板に対する容量も小さくなる。本発明によって解決すべき課題は、できるだけ少ない余分な処理工程を使用し、更に容易に実行できる処理工程も使って、容易な方法で製造できると同時に、少ないスペース条件を有する接続部をどのように提供できるようにするかということである。トレンチ、特にサブコレクタまたはベースコンタクトを形成する底部拡散層によって分離されたバイポーラ半導体デバイス内に位置し、良好な電子的コンダクタンスを有する内側領域または内側層への電気的接続部を得るために、トレンチ内のホールを使用する。内側領域または内側層は、一般にバイポーラデバイスのアクティブ領域全体の下方に位置する。このホールは、導電性材料で満たされ、内部の導電性材料が高い導電率を有する内側領域または層に接触するよう、デバイスの表面から下方に深く延びる。上で引用した米国特許第5,187,554号のように、基板上で横方向にわずかなスペースしか占めない半導体デバイスが得られる。底部拡散層の側面で接続部が得られ、接続をするために表面方向の面積は不要であるので、底部拡散層の横方向長さも短縮できるので、基板に対する底部拡散層の容量も小さくできる。このホールを形成するには、余分な処理工程は１つしか必要でないが、バイポーラの他のサイズを製造するのに必要なある層をコーティングすると同時に、例えばエミッタ開口部内に材料をデポジットするのと同時に、または外部接続部に対しメタル材料をデポジットするのと同時に、ホールの充填を行うことができる。このホールは、必要であれば固有の追加される処理工程で充填することも可能である。ホールは周辺材料に対するトレンチの境界表面にある、トレンチの側壁に位置することが好ましく、このホールは、分離トレンチが従来側壁に有していた酸化膜内に開口部も形成する。この酸化膜内の開口部はデバイスの上部自由表面にエッジを有する。ホールの側壁はトレンチの側面の下層部分、すなわちホールを形成する前に存在した先の側面と一致する。従って、ホール内の導電性材料はホールに位置する、トレンチの外のデバイス内の領域と電気的に接触する。トレンチ内の材料だけを侵し、トレンチに対し横方向に隣接する領域内の材料は侵さない選択的なエッチング方法を使用すると、この結果、製造方法が簡単になる。従って、トレンチ内のホールはトレンチの側面でデバイスの表面にあるトレンチの開口部から、その表面に対し垂直に下方に延び、更にトレンチの反対側から所定の距離に位置するので、反対側では電気的に分離する、半分離材料から成る領域が残る。表面熱酸化膜よりもかなり厚いこの領域により、基板材料に対するコンタクトホールの材料の容量は小さくなる。内部の層、例えば底部拡散層に接触するための凹部は、例えば閉じた溝として製造されるラテラルＰＮＰトランジスタ用であるので、リング形状となる。この凹部はデバイスのアクティブ領域を囲み、第１側壁によってデバイスのアクティブ領域を閉じ込め、よってアクティブ領域に対する直接境界部を有する。この凹部内の導電性材料はあるタイプの高度にドープされたシリコン、例えばドープされたアモルファスシリコンおよび／またはドープされた微細結晶シリコン、および／またはドープされたポリシリコンまたは金属さえも、特にタングステンさえも含むことができる。一実施例では、この凹部はデバイスのアクティブ領域に対する他のコンタクト領域と同時に構成され、エッチングでき、更に凹部を形成するのに余分な処理工程が不要となるよう、ＣＶＤ方法を使ってタングステンをデポジットすることにより、他のコンタクトホールと同時に凹部を充填できる。デバイスで使用されるトレンチはエッチングによる通常の方法で製造できる。その後、デポジションによりトレンチの壁に底部で熱成長されたシリコンのラミネート膜、更にその上にシリコン窒化薄膜をコーティングする。最後に、プレートの表面にシリコン酸化膜をコーティング、例えば適当なタイプのデポジットを行うことにより、トレンチの残った主要部分を満たす。次にシリコン窒化膜はシリコン酸化膜をプレーナー化するための次のプレーナー化エッチング工程でエッチング停止膜として作動し、このシリコン窒化膜によりトレンチの主要部分を満たす。更に充填方法で使用される酸化シリコン材料が不純物を有している場合、シリコン窒化膜は不純物が基板材料内に拡散することを防止する。かかる拡散はトレンチの電気分離効果を低減できる。上記から判るように、環状溝の側壁は互いにほぼ平行とすることができ、アクティブ領域のすべてのまわりで互いに均一な距離に位置できる。これら側壁は一方が他方を囲む２つの同心状の長方形または正方形のアウトラインに沿って延びることが好ましい。外側の側壁のアウトライン内の四角形のコーナーは、この側壁が常に多角形に沿って延びるように４５度に面取りすることができ、この多角形の内角のすべてはデバイスを製造する際の導電性材料により溝の再充填を容易にするよう、１３５度に等しい。トレンチの側壁についても同じことが当てはまる。一般に溝およびトレンチの外側の側壁のコーナーは、デバイスを製造する際の、材料による溝またはトレンチの再充填を容易にするよう、ほぼ９０度を越える角度、特に実質的に１３５度以下の角度とすべきである。デバイスがラテラルＰＮＰトランジスタである場合、デバイスの表面に沿った横方向の長さに関するトランジスタのエミッタ領域および／またはコレクタ領域を、電気分離表面層内のリソグラフィー方法によって構成された開口部によって決定できる。一般的な方法では、これらエミッタおよびコレクタ領域は厚い電界酸化膜領域によってデバイスの表面に沿って囲むことができ、アクティブ領域に向かう方向に周辺の電界酸化膜領域上、かつこれを越えて導電性表面層が延びるので、エミッタまたはコレクタ領域と、この領域に最も隣接する電界酸化膜領域との間に電気的に分離された表面層のストリップが位置する。この電気的な分離表面層はシリコン窒化膜とシリコン窒化膜の積層体を含むことが好ましい。次の説明に、本発明の上記以外の目的および利点を次に記載するが、その一部は、その記載から明らかとなり、または本発明を実施することにより理解できよう。添付した請求の範囲に特に記載されている方法、プロセス、装置およびそれらの組み合わせにより、本発明の目的および利点が実現され、得られるだろう。図面の簡単な説明特に、添付した請求の範囲には本発明の新規な特徴事項が記載されているが、添付図面を参照し、以下に示す非限定的実施例の次の詳細な説明を検討すれば、構成および内容の双方の点で本発明を完全に理解し、本発明の上記およびそれ以外の特徴を完全に理解できよう。図１は、底部拡散層を有する従来のバイポーラＮＰＮトランジスタの略断面図である。図２ａは、ベースを接続させるための底部拡散層を有する従来のラテラルバイポーラＰＮＰトランジスタの略断面図である。図２ｂは、図２ａに係わるＰＮＰトランジスタを上方から見た略図である。図３は、適当な性能を有する、トレンチで分離されたＮＰＮトランジスタを製造する際に、底部拡散層およびエピタキシャル表面層を形成する第１工程後に得られる構造の略断面図である。図４は、アクティブ領域を構成し、分離用トレンチを形成した後の、図３と同様な略断面図である。図５は、外部のベース接続部を形成し、内部のベースを形成するためのイオン打ち込みを行った後の、図４に類似する略断面図である。図６は、スペーサと、内部のエミッタおよびコレクタとの接続部、エミッタとコレクタとの接続部を形成した後の、図５に類似する略断面図である。図７は、パッシベーションおよびメタライゼーションを行った後の、適当な性能を有する、完成したＮＰＮトランジスタの、図６に類似する略断面図である。図８は、高性能を有し、トレンチによって分離されたコンパクトなバイポーラＮＰＮトランジスタを製造する際に、底部拡散層およびエピタキシャル表面層を形成した後に得られる構造を示す略断面図である。図９は、アクティブ領域を構成した後であって、かつトレンチにより分離した後の、図８に類似する略断面図である。図１０は、外部のベース接続部を形成し、内部のベースを形成するためのイオン打ち込みを行った後の、図９に類似する略断面図である。図１１は、スペーサを形成し、コレクタ接続ホールを製造した後の、図１０に類似する略断面図である。図１２は、内部のベースを形成し、コレクタとエミッタとの接続部を清掃した後の、図１１に類似する略断面図である。図１３ａは、パッシベーションおよびメタライゼーション後の、図１２に類似する略断面図であり、この図から、完成したＮＰＮトランジスタの構造が理解できる。図１３ｂはメタライゼーション工程で、コレクタ接続部を製造する、完成したＮＰＮトランジスタの別の実施例を示す、図１３ａに類似する略断面図である。図１３ｃは、図１３ａの完成したＮＰＮトランジスタの一部の層のアウトラインの概略を示す、上から見た図である。図１４は、適当な性能を有し、トレンチにより分離されたバイポーラＰＮＰトランジスタを製造する際に底部拡散層およびエピタキシャル表面層を形成する、第１工程後に得られる構造の略断面図である。図１５は、アクティブ領域を構成し、トレンチによって分離した後の、図１４と同様な略断面図である。図１６は、エミッタとコレクタとベース接続領域を構成した後の、図１５に類似する略断面図である。図１７は、パッシベーションおよびメタライゼーションを行った後の、適当な性能を有する完成したＰＮＰトランジスタの、図１６に類似する略断面図である。図１８は、高性能を有し、トレンチによって分離されたコンパクトなバイポーラＰＮＰトランジスタを製造する際に、底部拡散層およびエピタキシャル表面層を形成した後に得られる構造を示す略断面図である。図１９は、アクティブ領域を構成した後であって、かつトレンチにより分離した後の、図１８に類似する略断面図である。図２０は、アクティブ領域において、ラミネートをパターン形成した後の、図１９に類似する略断面図である。図２１ａは、代表的なＰＮＰトランジスタのベース幅に対する電流利得のグラフである。図２１ｂは、アクティブ領域上にポリシリコンをパターン形成した後の、図２０に類似する略断面図である。図２２は、パターン形成し、ベース接続部をエッチングした後の、図２１ｂに類似する略断面図である。図２３は、上部ベース接続部のためのポリシリコン層をデポジットし、パターン形成し、エッチングした後の、図２２に類似する略断面図である。図２４は、パッシベーションおよびメタライゼーション後の、図２３に類似する略断面図であり、この図から、完成したＰＮＰトランジスタの構造が理解できる。図２５は、完成したＰＮＰトランジスタの一部の層のアウトラインの概略を示す、上から見た図である。詳細な説明図３〜７を参照しながら、トレンチまたは溝により分離され、適当な性能を有するＮＰＮタイプのバイポーラトランジスタを製造するための方法についてまず説明する。表面が（１００）結晶平面にあるＰタイプの単結晶シリコンのプレート１０１を使用する（図３参照）。次に、例えばヒ素またはアンチモニーをイオン打ち込みした層により構成できるＮ＋タイプの底部拡散層１０３、すなわち埋め込み層をリソグラフィ技術によって構成し、そのプレート上に約２μｍの厚みを有するエピタキシャルシリコン層１０５を成長させる。その後、イオン打ち込み方法と組み合わせたリソグラフィ方法により、プレートの表面にＮ領域１０７およびＰ領域１０９を画定する。例えばリンを使うイオン打ち込み方法により製造したＮ領域１０７を、Ｎ＋タイプの底部拡散層１０３の頂部に直接配置する。次に、例えばホウ素のイオン打ち込み方法によって製造した他の領域１０９がＰドープされて、製造すべきトランジスタでは使用されない。従来のＬＯＣＯＳ方法（シリコン局部酸化方法）を使ってアクティブ領域を構成する。この方法についてはＪ.Ａ.アッペル等著、ＰｈｉｌｉｐｓＲｅｓ.Ｒｅｐｔ.第２５巻、１９７０年、１１８〜１３２ページの論文、「シリコンの局部酸化方法およびその半導体技術における応用例」を参照されたい。より広いベース−エミッタ領域１１５から表面にあるコレクタ領域１１３を分離するために、Ｎ領域１０７を横断するように酸化物ストリップ１１１をコーティングする。この局部酸化方法では、周辺のＰ領域１０９を覆うようＮタイプの層１０７のエッジから延びる外側閉じ込め領域１２５も製造する。その後、リソグラフィ方法により、分離トレンチ１１９までの開口部を構成する。このトレンチは、閉じ込め酸化物領域１２５内の位置から基板まで、しっかりと製造すべきである（図４参照）。次に、所望する深さ（約５〜２０μｍ）のトレンチが得られるまで、異方性ドライエッチング方法を使って、基板１０１内にしっかりと深くなるよう、開口部で、外側閉じ込め領域１２５内の酸化材料および基板材料をエッチングによって除去する。トレンチ内の表面、すなわちその側壁および底部表面を熱酸化し、酸化膜１２１を形成し、その後、トレンチを絶縁または半絶縁材料１２３、例えば酸化シリコン、または、ポリシリコンとも称される多結晶シリコンで満たす。この充填方法によってコーティングされた材料をドライエッチングによりプレートの表面全面にわたってエッチングにより除去し、トレンチ１１９の開口部で平らな表面が得られ、この表面が次に基板の表面の他の部分と同じ高さに位置するまでエッチングを続ける。その後、トレンチがポリシリコンで満たされている場合には、部品の表面にあるトレンチ１１９の開口部を酸化し、表面に分離層１２６を得る。最初からトレンチが既に酸化物で満たされている場合には、更に酸化を行う必要はない。トレンチ１１９を形成した後に、コレクタプラグ１２７、すなわち部品表面と底部拡散層１０３との間の低抵抗接続部をリソグラフィ方法によって構成し、その後、イオン打ち込み方法を用いてドーパント（通常、リン）をコーティングする（図５参照）。引き続き本製造方法の説明を、自動整合ベースーエミッタ接合部を有する、いわゆるダブルポリシリコンタイプのＮＰＮトランジスタの実施に関連して行う。その理由は、このタイプの構造は、トレンチによって得られる分離と通常関連しているからである。上記のように、アクティブ領域１１３、１１５を構成し、コレクタプラグ１２７を形成した後に、ベース−エミッタ領域１１５の上部に数百ｎｍの厚みを有するポリシリコンの薄い層１２９をデポジットする（図５参照）。その後、ホウ素をイオン打ち込みすることにより、このポリシリコン層１２９をＰ＋にドープし、このポリシリコン層１２９の上部に薄いＣＶＤ（化学的気相）酸化膜１３１をデポジットする。ホウ素でドープされたＰ＋タイプのこのポリシリコン膜は、仕上げ処理工程後、外部のベース即ち、ベース接続部を構成する。ベース−エミッタ領域１１５内の中心にエミッタ開口部１３３を構成するように、ＣＶＤ酸化膜１３１およびポリシリコン層１２９をリソグラフィ方法によってパターン形成する。その後、ドライエッチング、例えばプラズマエッチングによりこれら膜および層を除去する。エミッタ開口部１３３を製造した後に、その上に薄い熱酸化膜１３５を成長させ、その後、薄い熱酸化膜１３５を通してホウ素のイオン打ち込みを行うことにより、内部のベース１３７を製造する。従ってこの内部のベース、即ち、真のベース１３７は、エミッタ開口部１３３の表面のすぐ下側に位置する。後の工程で製造されるエミッタをＰ＋のドーピングを有するポリシリコン層１２９内の外部のベースから分離するために、エミッタ開口部１３３のエッジに沿ってスペーサ１３９を形成する（図６参照）。このスペーサは、プレートにわたって順応するようにＣＶＤ酸化膜をデポジットすることにより製造する。その後、異方性ドライエッチングを使用し、プレートの平らな、または水平部分上で、即ち、元のプレートの表面に平行な部分で、前記酸化膜をエッチングで除く。こうしてエミッタ開口部１３３を製造する際に製造されるステップに沿ってサイドストリング１３９、すなわちＣＶＤ酸化膜のスペーサを製造する。スペーサ１３９を形成した後に、プレート上に数百ｎｍの厚みを有する別のポリシリコン薄膜１４１をデポジットする。この膜にヒ素を打ち込み、Ｎ＋タイプとし、熱処理後、エミッタ１４３を形成する。エミッタ電極１４３をパターン形成し、エッチングした後に、この構造は図６に示された構造となる。通常、エミッタを形成するポリシリコン１４１をコレクタ上に残し、コレクタターミナル１４５とする。その後、例えば酸化シリコン膜１４７によって、この回路をバッシベートし、ベース、エミッタおよびコレクタまでのコンタクトホールをリソグラフィ方法によって構成する（図７参照）。コンタクトホールをエッチングした後に、例えばアルミをスパッタリングすることにより、この回路をメタライジングする。次にリソグラフィ方法によって導電層を構成し、ベース、エミッタおよびコレクタまでのそれぞれの金属コンタクト１５１、１５３、１５５を得る。図７からこの結果が明らかである。次に、図８〜１３ｃを参照して別の方法について説明する。この方法は、より高性能であり、上記のようなタイプのトレンチで分離されたバイポーラ部品を製造するための方法である。こうして得られるバイポーラトランジスタの実施例は、例えばシリコンをベースとするバイポーラトランジスタを使用してＰＡ工程（パワーアンプ工程）を製造する場合に生じる寄生結合を防止するために、コレクタと基板との間の容量Ｃ_jsをできるだけ小さくしなければならないような小型のトランジスタセルを得たい場合に特に適す。この方法は、先に述べた方法に多くの細かい点で類似しているが、特に水平方向の寸法が変わっており、特に異なる部品部分の位置およびマスク内の開口部の位置などに関し、一部の工程が変更されている点が異なる。図面では、対応する部分に対し同じ参照符号を使用する。製造方法における共通する細部については説明しない。上記のようにスタート材料は表面が（１００）結晶平面に位置するＰタイプの単結晶シリコンのプレート１０１である。ヒ素が既にイオン打ち込みされた層によってＮ＋タイプのドーピングを有する底部拡散層、すなわち埋め込み層１０３を構成する（図８参照）。底部拡散層１０３をリソグラフィ方法によって構成し、その後、プレート１０１上に約１μｍの厚みを有するエピタキシャルシリコン層１０５を成長させる。その後、イオン打ち込み方法と組み合わせたリソグラフィ方法を使ってプレートにＮ領域１０７およびＰ領域１０９を構成する。例えばリンをイオン打ち込みすることによって製造されたＮ領域１０７を、Ｎ＋タイプの底部拡散層１０３の上部に直接載せ、ホウ素をイオン打ち込みすることにより表面にＰドープされた領域１０９を製造する。外側閉じ込め酸化物領域１２５を形成する従来のＬＯＣＯＳ方法を使ってアクティブ領域を構成する（図９参照）。ベース−エミッタ領域またはベース−エミッタ開口部１１５を形成するために、周辺のＰ領域１０９にわたってＮタイプの層１０７のエッジの近くの領域から閉じ込め領域１２５が延び、従って、この開口部１１５には酸化膜は存在しない。Ｎタイプの層１０７にはベース−エミッタ開口部１１５が非対称に存在することができ、ここでは内部のベースが形成され、アクティブコレクタ領域も形成される。従って、この層の小さなぎりぎりの領域にわたって酸化膜１２５が位置する一方の側面では、開口部１１５を層１０７のエッジに接近させることができ、他方、反対の側面では、下方の層の反対のエッジから大きく離れて開口部１１５が位置し、よって酸化膜１２５が層１０７のより広い面積の上に延在している。次に、分離用トレンチ１１９を形成する開口部をリソグラフィ方法によって構成する（図９参照）。これら開口部はＮタイプのエピタキシャル層のエッジ、すなわちこの層とＰタイプのエピタキシャル層１０９との境界部に配置される。このことは、閉じ込め酸化膜１２５の上に開口部が位置することを意味する。開口部ではトレンチ１１９を形成するように異方性ドライエッチングを用いて酸化膜内の材料および基板材料をエッチングで除き、これらトレンチが底部拡散層１０３の下側表面よりも低くなるようにＰタイプの基板１０１内で延びて、約５〜１０μｍの所望する深さとなるまで、このエッチングを続ける。次に、トレンチ１１９の側壁および底面において酸化シリコンの薄い表面層１２１が得られるようにトレンチ１１９を熱酸化し、その後、分離材料１２３、例えばＣＶＤ方法、好ましくはＴＥＯＳ（テトラエチルオルソシリケート）を化学的に分解することにより、プレートの表面にデポジットした酸化シリコンで、これらのトレンチを満たす。次に、部品の表面で平らな表面が得られるまで、ドライエッチングにより充填材料をエッチングにより除去する。コレクタプラグのための領域が保存されないように観察すべきである（図４と比較）。よってトランジスタセルはかなり小さくなり、よって底部拡散層１０３が占める表面も狭くなる。この結果、コレクタと基板との間の容量Ｃ_jsが低減される。酸化シリコン膜１２５によってアクティブ領域を構成し、上記のようなトレンチを形成した後に、ベース−エミッタ領域１１５の上部に数百ｎｍの厚みのポリシリコンの薄膜１２９をデポジットする（図１０参照）。その後、ホウ素をイオン打ち込みすることによりポリシリコン層１２０をＰ＋タイプにドープし、その後、ポリシリコン層１２９の上部にＣＶＤ酸化物の薄膜１３１をデポジットする。次にエミッタ開口部１３３を構成するように、ＣＶＤ酸化物の薄膜１３１およびポリシリコン層１２９をリソグラフィ方法によりパターン形成し、その後、ドライエッチング、例えばプラズマエッチングによりリソグラフィーマスク内の開口部内のこれら層を除く。先に製造したベース−エミッタ開口部１１５内のほぼ中心にエミッタ開口部１３３を配置する。エミッタ開口部１３３に層１２９、１３１の領域しか残らないように、所定部分の層１２９、１３１もエッチングにより除去する。Ｎタイプのエピタキシャル層１０７の狭い領域にしか酸化膜が延びていない、ベース−エミッタ開口部１１５の側面に対応するエミッタ開口部１３３の側面で、既にコーティングされているこれら層１２９、１３１のより広い領域を残し、これら層がベースのための接続領域を形成するよう、この側面でトレンチ１１９上を延びるようにする。エミッタ開口部１３３の反対の側面では、層１２９および１３９の狭い領域しか残らず、この領域は酸化膜１２５のその部分の上部に位置し、エピタキシャルのＮ領域１０７上に位置する。従って、この側面にあるトレンチ１１９の開口部には、これら層１２９、１３１がない。エミッタ開口部１３３をパターン形成した後に、特にこのエミッタ開口部１３３をカバーする薄い熱酸化膜１３５を成長させ、その後、この薄い熱酸化膜１３５を介し、ホウ素をイオン打ち込みすることにより、内部のベース１３７を形成する（図１０参照）。ドーピングＰ＋を有するポリシリコン層１２９内の外部のベースから、後の工程で形成すべきエミッタを分離するために、エミッタ開口部のエッジに沿ってスペーサ１３９を形成する（図１１参照）。この形成はプレート上に一致するようＣＶＤ窒化膜をデポジットすることによって行い、その後、プレートの平らな表面、すなわちプレートの広い平らな表面に平行に位置する部分上で、前記窒化膜をエッチングにより除去するのに、異方性エッチング方法を使用する。よってエミッタ開口部１３３を製造する際に既に製造されたステップに沿って、ＣＶＤ窒化物のサイドストリング１３９、すなわちスペーサを形成する。スペーサを形成した後にコレクタ接続部をリソグラフィ方法で構成する（図１１を参照し、図５のコレクタプラグ１２７と比較のこと）。対応するトレンチ１１９とエピタキシャルＮ層１０７との間の境界表面上にコレクタコンタクトのためのマスク内の開口部を設ける。前記エピタキシャルＮ層には内部のベースが形成され、更に前記エピタキシャルＮ層は真のコレクタを含む。その後、トレンチ部分に位置し、マスク開口部に対応し、後にコレクタコンタクトを形成する、トレンチを満たす酸化物を、ドライエッチングによって除去する。このドライエッチングは実質的に酸化シリコンだけしか侵さず、かつ純粋なシリコンに対しては極めて低いエッチングレートで侵すよう、選択的であることが好ましい。次にトレンチの内側境界ライン上にウィンドーが位置するように、図示していないフォトリソグラフィマスク層のパターン形成を行うことができる。ウィンドーまたはマスクを位置決めするのに高性能である必要はない。図１から判るように、この結果得られるホール１５７はＮドープされたエピタキシャル層１０７および底部拡散層１０３と直接接触する一方の側壁を有し、トレンチ内の内側材料に対して位置する反対の側壁を有する。よってホール１５７はトレンチの側壁と自動整合される。更に通常のケースでは、他の２つの側壁もトレンチ１１９の内側の材料に対して位置することとなろう（図１３ｃの平面図も参照）。コレクタのコンタクトホール１５７を製造した後に、プレート上に数百ｎｍの厚みを有するポリシリコンの薄膜をデポジットする。この薄膜はホール１５７に進入し、これを完全に満たす。この薄膜はタイプＮ＋となるようにヒ素のイオン打ち込みがされ、エミッタコンタクト１４３およびコレクタコンタクト１５９の双方を加熱した後に形成される。エミッタ電極およびコレクタ電極をパターン形成し、エッチングした後に、この構造体は図１２に示される形状となる。その後、層のすべてに、例えば酸化シリコン膜１４７をコーティングすることにより回路を不活性化し、この層にベース、エミッタおよびコレクタへのコンタクトホールをリソグラフィ方法で構成する（図１３ａを参照）。コンタクトホールをエッチング後、例えばアルミをスパッタリングすることにより回路をメタライズする。次に、メタルコンタクトプラグ１５１、１５３、１５５を形成するように導体層をリソグラフィ方法で構成する。図１３ａからこの結果が明らかである（図１３ｃの平面図も参照）。この実施例では、トランジスタセルの寸法は、外部電気接続用となるそれぞれの金属導線を設置する際に使用できる間隔によって完全に決定される。すなわちトランジスタのサイズは金属のピッチによって制限される。底部拡散層、または、一般には酸化物により分離されたトレンチの内部において良好な電気コンダクタンスを有する内側の層または領域への、接続部を形成する方法は、当然、ＮＰＮトランジスタに限定されるわけではなく、後述するように底部拡散層がベースを形成するラテラルＰＮＰトランジスタにも同じように実施できる。内側領域への接続部、すなわち底部拡散層を形成するためのホールは、一般に導電性材料、例えばアモルファスシリコン、微細結晶シリコンまたは多結晶シリコンの層によって満たすことができ、これら材料はでアンドープであるか後の工程でドープされ、または、Ｎタイプであってデポジット操作でドープされる。上記製造方法は、このアモルファスシリコン、微細結晶シリコンまたは多結晶シリコンの層が、同時にエミッタコンタクトおよびコレクタコンタクトの双方を形成するように変更できる。すなわち、エミッタコンタクトおよびコレクタコンタクト用の材料をコーティングするのと同時にホールを満たすように変更できる。更に、金属、例えばタングステンでホールを満たすことができ、この金属はＣＶＤ方法を使ってデポジットできる。この場合、製造方法において他のコンタクトホールと同時にホールを構成し、エッチングでき、更にホールをＣＶＤを使ってデポジットされるタングステンにより他のコンタクトホールと同時に満たすこともできる。この後者のケースは、図１３ｂの別の実施例に示されている。このコレクタ用のコンタクトホールはトレンチ１１９内まで下方に深くエッチングされる。このエッチングは酸化シリコンを侵すが、シリコンは侵さないエッチング剤を用いて行うことができる。この場合、酸化シリコンでトレンチ１１９を満たさなければならない。次に、図１４〜１７を参照しながら、適当な性能を有し、トレンチによって分離されたＰＮＰタイプのラテラルバイポーラトランジスタを製造する方法について説明する。この方法は、同じ回路のプレート上で上記のようにＮＰＮタイプの対応する垂直バイポーラトランジスタを製造する際の処理工程の流れに統合できるように適応されている（１９９７年７月１１日に出願されたスウェーデン特許出願第９７０２６９３−４号参照）。本明細書に説明するラテラルＰＮＰトランジスタは、集積回路内に単独で存在することはめったにないので、このように適応化された方法は有利である。上記のように、表面が（１００）結晶平面に位置するプレートまたはチップ２１１の形状で、Ｐタイプのスタート材料である単結晶シリコンを使用する（図１４参照）。例えばヒ素またはアンチモンがイオン打ち込みされた層により構成できる底部拡散層、すなわち埋め込み層２１３をリソグラフィ方法で構成し、その後、プレート上に２μｍの厚みを有するエピタキシャルシリコン層２１５を形成する。その後、イオン打ち込み方法と組み合わせたリソグラフィ方法によって、プレート上にＮ領域２１７およびＰ領域２１９を構成する。例えばリンがイオン打ち込みされたＮ領域２１７は、Ｎ＋タイプの底部拡散層２１３上に直接載り、例えばホウ素がイオン打ち込みされた他の領域２１９はよってＰ型にドープされている。その後、従来のＬＯＣＯＳ方法によってアクティブ領域を構成する（図１５参照）。次に、互いに同心状に位置し、内側ポイントから外側に向かってＰＮＰトランジスタのエミッタ、コレクタおよびベース接続領域を形成する領域の間に厚いフィールド酸化膜２２１を含む領域を形成する。（図２ｂの上から見た図も比較すること）。次にリソグラフィ方法によつて分離トレンチ２２３を構成し、その後、異方性ドライエッチング方法を使って基板材料をエッチングで除去し、トレンチ２２３の厚みが約５〜１９μｍになるまでエッチングし続ける。トレンチ２２３を熱酸化し、その後、電気的に絶縁性または半絶縁性材料、例えば酸化シリコンまたは多結晶シリコンでトレンチを満たす。次に平らな表面が得られるまでドライエッチングによって充填材料をエッチングにより除去する。その後、トレンチがポリシリコンで満たされている場合には、トレンチ２２３の表面にある開口部を酸化し、その表面または開口内に電気的絶縁層を得る。最初から既に酸化シリコンによってトレンチ２２３が満たされている場合には、かかる余分な酸化は不要である。トレンチ２２３を形成した後に、複数のフィールド酸化ストリング２２１の間に位置する３つの同心状領域のうちの最も外側に、リソグラフィ方法によってＮ＋タイプのプラグ２２５を構成する（図１６参照）。このプラグはトランジスタのベースの電気接続部に対し、部品の表面と底部拡散層２１３との間の低抵抗接続部を形成するためのものである。その後、イオン打ち込みによりプレートの表面上にドーパント、通常リンを加える。その後、プラグ２２５を形成するための深い拡散層を形成するのにドーパントを材料内に移動させるための熱処理を実行する。こうしてアクティブ領域を構成し、Ｎ＋タイプのプラグを形成した後に、プレート上に数百ｎｍの厚みを有するポリシリコンの薄膜２２７をデポジットする。その後、このポリシリコン膜２２７の上部に酸化シリコンの薄膜２２９をデポジットし、次にこの酸化シリコン薄膜２２９を通してホウ素をイオン打ち込むことにより、ポリシリコンの薄膜２２７をＰ＋タイプにドープする。その後、酸化シリコンの薄膜およびポリシリコンの薄膜２２７をリソグラフィ方法でパターン形成すると、エミッタ領域およびコレクタ領域には、エッチング後はこれらの膜しか残らない。すなわち、Ｎ＋タイプのプラグを形成する深い拡散層を含まない領域に、複数のフィールド酸化物ストリング２２１によって構成された同心状領域の最も内側の２つの領域が残る。ホウ素でＰ＋にドープされたポリシリコン層２２７の残りの領域は、最終処理後、製造すべきラテラルＰＮＰトランジスタのエミッタおよびコレクタに対する内側接続部をそれぞれ形成することになる。エッチング工程後、プレートの表面上に数百ｎｍの厚みを有する別のポリシリコン薄膜２３１をデポジットする。これら層２３１はＮ＋タイプとなるようにリンまたはヒ素が打ち込まれ、熱処理後、製造すべきラテラルＰＮＰトランジスタのベース接続部を形成する。ベース接続部を形成するように、このポリシリコン薄膜２３１をパターン形成し、エッチングすると、この構造体は図１６に示される外観となる。その後、例えば酸化シリコンの膜２３３により回路の表面を不活性化する（図１７参照）。ここではベース、エミッタおよびコレクタに対するコンタクトホールをリソグラフィ方法で構成する。これらコンタクトホールをエッチングした後に、例えばアルミをスパッタリングすることにより回路をメタライズする。次に、プレートの表面上に個々の導線を形成するようリソグラフィ方法およびエッチングによって導電層２３５を構成する。この結果は図１７から明らかである。次に図１８〜２０、２１ｂ〜２５を参照しながら、製造されるトランジスタの性能を改善するために、トレンチで分離されたラテラルＰＮＰトランジスタの製造の別の実施例について説明する。この別の実施例は各製造トランジスタのための面積を狭くしたい場合、すなわち各製造トランジスタに対する基板プレートの表面に必要な面積を小さくし、ベースと基板との間の容量（Ｃ_bs）、ベースとエミッタとの間の容量（Ｃ_be）およびベースとコレクタの間の容量（Ｃ_bc）をできるだけ小さくすべき場合にも特に適す。この製造方法は一部の工程が上記ＰＮＰトランジスタの製造方法と一致しているので、これら工程の詳細については説明しない。従って、上記のようにスターと材料は表面が（１００）結晶平面にある単結晶シリコンのプレート２４１によって構成される（図１８参照）。横方向が閉じ込められヒ素がイオン打ち込みされた層によって製造された正方形領域（図２５の上から見た図も参照）によって構成された底部拡散層、すなわち埋め込み層をリソグラフィ方法によって構成し、その後、プレートに約１μｍの厚みのエピタキシャルシリコン層２４５を成長させる。その後、イオン打ち込み方法と組み合わせたリソグラフィ方法によってプレートの表面にＮ領域２４７およびＰ領域２４９を構成する。リンをイオン打ち込みすることによって製造されたＮ領域２４７をＮ＋タイプの底部拡散層２４３の上部に直接載せ、この領域内にＰＮＰトランジスタを製造する。ホウ素をイオン打ち込みすることによって製造した他の領域２４９をＰ型にドープし、Ｎドープされた領域２４７を囲み、部品の閉じ込め部を形成する。次に、従来のＬＯＣＯＳ方法によってアクティブ領域（図１９参照）を構成し、次に互いに同心状に位置する２つの領域２５３と２５５との間に厚い電界酸化物の領域２５１を形成し、これら領域の間で内側ポイントから外側にＰＮＰトランジスタのエミッタおよびコレクタを形成する。最も内側の領域２５３は、ホールのない連続した領域、例えば正方形の領域のような凸状領域でよいし、他方、外側領域２５３は例えば正方形のリングの形状を有する環状形状である（図２５も参照）。その後、リソグラフィ方法によって分離トレンチ２５３を構成し、トレンチ２５７の深さが約５〜１０μｍの所望する深さとなるまで、異方性ドライエッチングによって基板材料をエッチングによって除く。トレンチ内の表面および壁を熱酸化する。すなわち、これらに熱成長した酸化膜２５８を設け、同時に２０ｎｍの厚みを有するいわゆるＫＯＯＩ酸化膜２５４を領域２５３および２５５上に成長させ、例えばＬＰＣＶＤ（低圧化学的気相法）を使って酸化膜の上部に約６０ｎｍの厚みの厚い窒化シリコン膜２５７を形成する。次にトレンチ２５７を電気絶縁材料、例えば酸化シリコンで満たす。後者の場合、例えばＳＡＣＶＤ（準大気圧化学的気相法）を使ってプレートの表面にシリコン酸化膜をデポジットすることによりトレンチを満たす。トレンチの開口部で平らな表面が得られるまで、ドライエッチングによりこの酸化シリコン膜をエッチングによって除く。このプレーナー化エッチングと共に酸化シリコン膜の直接下にある窒化膜２５６も除く。このシリコン酸化膜は平らまたは水平な部分ではエッチング方法においてエッチング停止膜として働く。トレンチ２５７内には窒化シリコン膜２５６が残っており、ここでは充填酸化シリコン材料内で生じ得る不純物に対する拡散バリアとして働く。ベースの接続部に対するＮ＋タイプの深い拡散層のための領域は保存されないことが、図１９から理解できよう（図１６と比較）。よって、製造すべきＰＮＰトランジスタが必要とするプレートの表面の面積はかなり狭くなり、底部拡散層２４３によって使用される横方向の面積も縮小される。この結果、ベースと基板との間の容量Ｃ_bcが減少する。アクティブ領域２５３、２５５を構成し、トレンチ２５７をエッチングし、充填した後に、ＫＯＯＩ酸化膜２５７を更に除去する共に、好ましくは別のＫＯＯＩ酸化膜を熱酸化することにより、プレート上に約３０ｎｍの厚みの酸化シリコンの薄膜２５９をデポジットする（上で引用したＪ.Ａ.アッペル等の論文を参照）。これとは異なり、先に加えたＫＯＯＩ層２５４を残してもよい。その後、好ましくはＬＰＣＶＤ方法によって約３０ｎｍの厚みを有する窒化シリコンの薄膜２６１でプレートをコーティングする。次に、フォトレジスト層２６３をコーティングし、これをパターン形成し、次にフォトレジスト層に形成した開口部を通してエッチングすることにより、窒化シリコンの上部にある、底部が酸化シリコンから成る、コーティングされたこのラミネートをパターン形成する。この方法の利点は、製造すべきＰＮＰトランジスタのベース幅を決定するエミッタ領域とコレクタ領域の間の距離が良好に定められることである。よって、トレンチ２５７の制限周波数Ｆ_t、ブレークスルー電圧Ｂ_VCEOおよび電流利得Ｈ_fe を良好に制御できる。図２１ａには、代表的なＰＮＰトランジスタにおけるベース幅に対する電流利得のグラフが示されている。通常、フィールド酸化ストリング２５１によってエミッタ領域とコレクタ領域との分離部を構成するが、ＬＯＣＯＳ方法を使ってフィールド酸化膜を形成する際に、いわゆるバーズビークが形成されることにより、フィールド酸化ストリングによる延長部は良好に構成されない（上記スウェーデン特許出願第９７０２６９３−４号参照）。このパターン形成工程の結果、エミッタとコレクタの開口部をより小さくできる。その理由は、これら開口部はリソグラフィ方法で構成されるからである。よって、エミッタ−ベース間容量Ｃ_beおよびコレクタ−ベース間容量Ｃ_bcの双方が低減される。エッチング工程の後に、公知の方法でフォトレジスト層２６３を除去し、その後、この表面に約２００ｎｍの厚みを有するポリシリコン、微細結晶シリコンまたはアモルファスシリコンから成る薄膜２６５をデポジットする（図２１ｂ参照）。その後、後にポリシリコン層と称されるこの層は、例えばＢまたはＢＦを使ってホウ素をイオン打ち込みすることにより、Ｂ＋タイプとなるようにドーピングされる。この層はデポジットをする際に直接このドーピングを得ることもできるので、この場合はイオン打ち込み工程を省略する。その後、ポリシリコン層６５の上部に約２００ｎｍの厚みを有する酸化薄膜２６７をＣＶＤでデポジットする。次にフォトレジスト層２６９をコーティングし、これをパターン形成することにより、フォトレジスト方法によってＣＶＤ酸化膜２６７およびポリシリコン層２６５をパターン形成し、よってフォトレジスト層２６９の他の部分がエミッタ領域２５３およびコレクタ領域２５５に対応するようにし、次にプラズマエッチングのようなドライエッチングによってフォトレジスト層２６９によって保護されていない部分からＣＶＤ酸化膜２６７およびポリシリコン膜２６５を除く。酸化物／ポリシリコンの上から層をエッチングすることを含むパターン形成を行った後に、公知の方法でフォトレジスト層２６９の残りの部分を除く。その後、製造すべきラテラルＰＮＰトランジスタのベースに対する内側接続領域を形成する、Ｎ＋タイプの底部拡散層２５３に対する接続部を構成するよう、フォトレジスト層２７１を使ってプレートの表面を再びパターン形成する（図２２参照）。これらベース接続部は部品を囲む分離トレンチ２５７内に全体または一部が位置するように設けられる。従って、部品の面積は狭くなり同時にベース−基板間容量Ｃ_bsも少なくなる。こうして分離トレンチ２５７の内側の側壁、すなわちすべてのアクティブ領域が内部に設けられた領域の境界を形成する側壁、特にＮ＋タイプの底部拡散層２４３および製造すべきＰＮＰトランジスタのベース領域を形成するＮドープされたエピタキシャル層２４５への境界を形成する側壁上に位置する、フォトレジスト層２７１内に開口部２７３を形成する。これら開口部２７８は多少トレンチ２５７内の内側側壁を越えて通過するように、すなわちトレンチ２５７内の内側側壁の内側に位置する内側部分を有するように、いずれの場合でもこれら開口部を設けるべきである。その後、上記実施例ではフィールド酸化膜２５１の下側表面よりも下方の、約０.５μｍの深さまでドライエッチング方法によってトレンチ２５７内の酸化物を除去する。エッチングされるホール２７５がＮ＋タイプの底部拡散層２４３まで達するように、いずれのケースでもこのエッチング深さは適応される。このエッチングは酸化物および窒化物しか除去せず、底部拡散層２４３およびＮドープされたエピタキシャル層２４５の隣接領域内の材料は、認識できるほど侵さないように、このエッチングを行うことができる。開口部２７３はトレンチ２５７の内側トレンチ上に位置し、多少これら側壁の外側上に位置するので、すなわちアクティブ領域の中心に最も接近するトレンチ２５７のエッジに位置する領域上に位置するので、トレンチ２５７内の内側壁にあるすべての酸化物が除去され、窒化膜２５６および熱成長された酸化膜２５４も除去されることが保証される。従って、この結果生じるホールは図２２から明らかなように、アクティブ接合部が形成された、Ｎドープされたエピタキシャル領域２４５および底部拡散層２４３が残っている領域に直接接触する側面または側壁の１つを有する。従って、ホール２３５は側壁のうちの１つ、すなわちトレンチ２５７の内側側壁の一部が以前位置していた場所に実質的に位置する側壁のうちの１つ、すなわち内側側壁を有する。好ましい方法では、ホール２７５はアクティブ領域が位置する表面のすべてのまわりを通り、これらを側方に閉じ込める閉じた形状、すなわち環状形状を有する、凹部または深い溝として形成される。特にホール２７５の内側壁は下方アクティブ領域、ベース領域またはＮ領域の外側横方向境界を形成する。トレンチ２５７内に充分多い分離材料が残留し、これらが電気的絶縁機能を満たすことができるようにも、ホール２７５は形成される。トレンチ２５７の幅は、スペース上の理由から、かつ妥当な厚みを有する酸化膜を利用することによって再充填できるようにするために、できるだけ細くすべきであり、図から明らかなようなトレンチの形状が得られるよう、トレンチのエッチングを可能にするような、例えば０.８〜１μｍとすることができる。フォトレジスト層２７１の開口部２７３は０.５〜０.６μｍの幅を有することができ、ホール２７５によって形成される、この結果得られる接点溝は、約０.４〜０.５μｍの幅を有することができる。仕上げエッチングを行い、フォトレジスト層２７１を除いた後に、プレート上に約０.３μｍの厚みを有するポリシリコンの薄膜２７７をデポジットする（図２３参照）。このポリシリコン膜２７７はプレートの表面に順応するようにコーティングされ、次にホールの幅およびポリシリコン膜２７７の膜厚の選択に応じ、ベース接続部のためのエッチングされたホール２７５を完全に、または部分的に満たす。その後、例えばリンおよび／またはヒ素をイオン打ち込みすることにより、Ｎ＋タイプとなるようにポリシリコン膜２７７を強くドープする。その後、ポリシリコン膜２７７がベース接続部のためのエッチングされたホール２７５の上部だけに残るか、またはこのホールと直接接続するように、フォトレジスト層２７８をコーティングし、これをパターン形成し、プレートの表面にある保護されていない部分をエッチングすることにより、リソグラフィ方法によりパターン化する。従って、プレートの表面の他の領域は露出され、この領域はＰ＋タイプのポリシリコン膜２７７によって被覆される。次に、公知の方法でフォトレジスト層を除去し、ドーパントがＰ＋タイプのポリシリコン膜２６５およびＮ＋タイプのポリシリコン膜２７７からドーパントを拡散させるために高温でプレートを熱処理する。次に、エミッタ領域２５３およびコレクタ領域２５５内のエピタキシャル層２４５の表面の多少下方に、エミッタ−ベース接合部およびコレクタ−ベース接合部を形成し、同時に完全なベース接続部を形成する。その後、ベース、エミッタおよびコレクタに対するコンタクトホール２８１がリソグラフィ方法で構成される例えば酸化シリコン膜の層２７９を形成することにより、回路を不活性化する（図２４参照）。コンタクトホールをそれぞれの導通ポリシリコン膜まで下方にエッチングした後、例えばアルミをスパッタリングすることにより回路をメタライズする。スパッタリングを終了した後に、高圧の静水圧を使用して、いわゆる強制充填方法によってコンタクトホールを完全に充填できる。次に導体層２８３をリソグラフィ方法で構成する。図２４から最終結果が明らかである。図２５では、製造された部品を上から見た図が示されている。簡潔にするため、層のすべてが描かれているわけではない。フレームとしてＰＮＰトランジスタを囲む分離トレンチ２５７の外側コーナーは、トレンチの再充填を改善するために約４５度の角度で斜めにされていることを認識すべきである。約９０度の角度を有するコーナーを形成しない、壁を有するように、所定の材料、例えば絶縁材料または導電材料で満たされる深い溝を常に形成することが有利であるように思える。しかしながら、これらの角度はできるだけ大きく、例えば１３５度にすべきである。閉じた溝を形成し、主要部分がトレンチ２５７内に位置するホール２７５も、約４５度の角度に面取りされた外側側壁を有する。更に、図１３ｃに示されたトレンチ１２３の外側側壁は直角を有しないで、平らな側壁セグメントが互いに１３５度の角度を形成する。当業者には上記製造方法の変形例は明らかである。図２４を検討すると、例えばベース接続部のためにトレンチ２５７内にホール２７５を製造し、および／またはメタルコンタクトのためのホール２８１を製造するのと同時にこれらホールを充填し、また同時に金属、例えばタングステンでこれらホール２８１を充填するような可能性があることが認識されよう。コンタクトホールの金属としてタングステンを使用する場合、このタングステンはＣＶＤを使ってコーティングされ、これをコーティングする前に上記アルミニウムのコーティングと同じように、コーティングされるメタル金属、例えばタングステンプラグとシリコンプレート上の電気接続層との間の電気接触を改善するよう、スパッタリングにより適当なＴｉ、その後ＴｉＮをコーティングする。他の工程のうちで、内側環状フィールド酸化物ストリングを省略し、別個のコレクタおよびエミッタ層を製造するためのマスクの適当な形状を使用することにより、コレクタ領域とエミッタ領域とを単一の領域に組み合わせた場合、ダイオード構造（図示せず）が得られる。このダイオード構造は良好な特性を有し、バラクタダイオードとして使用するのに適す。このダイオード構造体だけでなく、上記ＰＮＰトランジスタに類似した構造を有する他の半導体構造体も、添付した請求の範囲内にある。かかる構造体は、原則的には、アクティブ領域または層に対する電気接続部を形成し、実質的にアクティブ領域全体の下で延長できる高導電率を有する内部の層と、更に、デバイスの表面に位置する１つ以上のアクティブ領域を囲む電気絶縁トレンチとを含むものである。分離トレンチ２５７を充分細い幅に製造できる場合、トレンチの実質的に内部に環状コンタクト溝２７５のすべてを設置できるが、このことは好ましい実施例ではないと認識される。コンタクト溝２７５をエッチングする場合、酸化物だけでなくシリコンも除去するエッチング方法を使用すべきである。上記製造方法は半導体処理技術の分野の技術者には明らかな多数の方法で変更できる。例えば異なる工程の順序を変更したり、更に省略することも可能である。本発明の特定の実施例を図示し、明細書に説明したが、当業者には多数の別の利点、変更例および変形例を容易に思いつくことができると認められる。従って、広義の本発明は、本明細書に説明し、図示した特定の細部、代表的な装置および図示した実施例のみに限定されるものではない。従って、添付された請求の範囲により定められる一般的な発明の概念の精神または範囲およびそれらの均等物から逸脱することなく、種々の変形が可能である。従って、添付した請求の範囲は本発明の要旨および範囲内に入るかかるすべての変形例および変更例をカバーするものであると理解すべきである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者リンドグレン，アンデルススウェーデン国ソレンツナ，セルシングスベーグ 79，１トル【要約の続き】る。このようにすることにより、酸化物を充填することが容易となる。

Claims

【特許請求の範囲】１．高導電率を有する内側層を製造し、該内側層の上にアクティブ領域全体が延び、前記内側層が複数のアクティブ層の内の第１のアクティブ層への電気接続部を形成するような少なくとも１つのアクティブ領域を形成する前記複数のアクティブ層を製造する工程と、前記アクティブ領域を少なくとも部分的に囲む、電気的に分離するトレンチを製造する工程と、高導電率を有する前記内側層まで下方にホールをトレンチ内に製造する工程と、高導電率を有する内側層に導電性材料が電気的に接触し、前記内側領域に対する電気接続部を形成するよう、導電性材料でホールを充填する工程とを備えた、半導体プレートの表面にバイポーラデバイスを製造するための方法であって、ホールを製造する際に、電気的に分離するトレンチの開口部の少なくとも一部をカバーするように位置するウィンドーを有するマスク層を半導体デバイスの表面にコーティングし、電気的に分離するトレンチ内の材料だけを侵し、電気的に分離するトレンチの外部の材料およびアクティブ領域内の材料は侵さないエッチング剤を使ってウィンドーを通してエッチングを行うことを特徴とする、バイポーラデバイスを製造する方法。２．マスク層をコーティングする工程において、前記アクティブ領域に直接電気的に絶縁するトレンチの内側の側壁が位置するよう、該内側の側壁をカバーし、更に内側の側壁に直接位置するアクティブ領域の一部をカバーするようにウィンドーを位置決めすることを特徴とする、請求項１記載の方法。３．電気的に分離するトレンチを製造する工程において、半導体プレート内にホールまたは凹部を製造する工程と、ホールまたは凹部の壁に酸化膜を熱成長させる工程と、酸化膜の上部に窒化膜をコーティングする工程と、ホールまたは凹部の他の主要部分を均一または一様な、電気的に分離する材料で充填する工程とを実行することを特徴とする、請求項１〜２のいずれかに記載の方法。４．ホールまたは凹部の残りの主要部分を充填する工程において、均一または一様な、電気的に分離する材料として、酸化シリコンを使用する、請求項３記載の方法。５．高導電率を有する内側層を製造し、該内側層の上にアクティブ領域全体が延び、前記内側層が複数のアクティブ層の内の第１のアクティブ層への電気接続部を形成するような少なくとも１つのアクティブ領域を形成する前記複数のアクティブ層を製造する工程と、前記アクティブ領域を少なくとも部分的に囲む電気的に分離するトレンチを製造する工程と、高導電率を有する前記内側層まで下方にホールをトレンチ内に製造する工程と、高導電率を有する内側層に導電性材料が電気的に接触し、前記内側領域に対する電気接続部を形成するよう、導電性材料でホールを充填する工程とを備えた、半導体プレートの表面にバイポーラデバイスを製造するための方法であって、ホールを充填する工程において、前記半導体プレートの表面にある、第１アクティブ層と異なる第２アクティブ層の自由表面に同時に導電性材料をコーティングし、第２アクティブ層との電気接続部を形成することを特徴とする、バイポーラデバイスを製造する方法。６．電気的に分離するトレンチを製造する工程において、デバイスの表面から凹部を製造し、凹部の側壁に電気的に分離する膜を製造し、凹部に電気的に分離する材料または半絶縁材料を充填することにより、電気的に分離するトレンチを製造し、トレンチ内にホールを製造する工程において、トレンチが形成されている凹部の側壁にある電気的に分離する膜を通って下方に、同時にこの膜に沿ってホールが延びるよう、ホールを電気的に分離する膜の全厚みに製造することを特徴とする、請求項５記載の方法。７．アクティブ層を製造する工程において、第２アクティブ層の表面がエミッタ開口部となるように、ＮＰＮトランジスタのエミッタを含む第２層を製造することを特徴とする、バイポーラデバイスがＮＰＮトランジスタである場合の、請求項５〜６のいずれかに記載の方法。８．開口部体のまわりに延びる、フレーム状、環状または閉じた形状を有する導電性ストリップを開口部のエッジに製造し、導電性ストリップの直接下にあるアクティブ層の領域に電気的に接続させる工程と、エミッタ開口部を閉じ込めるように導電性ストリップの内側エッジに電気分離部を製造する工程を特徴とする、請求項７記載の方法。９．高導電率を有する内側層を製造し、該内側層の上にアクティブ領域全体が延び、前記内側層が複数のアクティブ層の内の第１のアクティブ層への電気接続部を形成するような少なくとも１つのアクティブ領域を形成する前記複数のアクティブ層を製造する工程と、前記アクティブ領域を少なくとも部分的に囲む電気的に分離するトレンチを製造する工程と、前記半導体プレートの表面に、電気的に分離する膜を製造する工程と、前記電気的に分離する膜を通ってアクティブ層の表面まで延びるコンタクトホールを製造する工程と、アクティブ層への電気的接続部を形成するよう、導電性材料によりコンタクトホールを充填する工程とを備えた、半導体プレートの表面にバイポーラデバイスを製造する方法であって、コンタクトホールを製造する工程において、電気的に分離する膜を貫通し、次にトレンチを貫通し、高導電率を有する内側層まで延びるよう、コンタクトホールのうちの１つを製造し、コンタクトホールを充填する工程において、内側領域への電気接続部を形成するように高導電率を有する前記内側層に導電性材料を電気接触させることを特徴とする、バイポーラデバイスを製造する方法。１０．ＣＶＤを使ってタングステンをデポジットすることによりコンタクトホールを充填することを特徴とする、請求項９記載の方法。１１．アルミをスパッタリングすることによりコンタクトホールを充填することを特徴とする、請求項９記載の方法。１２．タングステンまたはアルミを充填する前に、最初にチタン膜をコンタクトホールし、次に窒化チタン膜をコーティングすることを特徴とする、請求項１０〜１１のいずれかに記載の方法。１３．アクティブ領域のほぼ全体の下で延びアクティブ層への電気接続部を形成する高導電率を有する内側層と、バイポーラデバイスの表面に位置する１つ以上のアクティブ領域を囲む電気的分離トレンチと、前記電気的分離トレンチに少なくとも一部が設けられるか、または直接設けられた凹部とを含み、前記凹部が高導電率を有する内側層と接触する導電性材料によって充填されている、半導体プレートの表面に形成されたバイポーラデバイス、特にＰＮＰタイプのバイポーラトランジスタまたはダイオードであって、前記凹部が環状の溝形状となっており、前記デバイスのアクティブ領域のまわりを延びると共に、第１側壁によってアクティブ領域への直接境界部を閉じ込め、かつこの直接境界部を形成することを特徴とするバイポーラデバイス。１４．前記溝の前記第１の側壁がトレンチ内の深く設けられた側壁と実質的に整合するように位置することを特徴とする、請求項１３記載のデバイス。１５．前記凹部内の導電性材料が、トレンチで分離されたラテラルＰＮＰトランジスタのベース接続部の少なくとも一部または半導体ダイオードの埋め込まれたＮ領域の接続部の少なくとも一部を形成することを特徴とする、請求項１３〜１４のいずれかに記載のデバイス。１６．ホール内の導電性材料がドープされたアモルファスシリコンおよび／またはドープされた微細結晶シリコンおよび／またはドープされたポリシリコンを含むことを特徴とする、請求項１３〜１５のいずれかに記載のデバイス。１７．ホール内の導電性材料が金属、特にタングステンを含むことを特徴とする、請求項１３〜１６のいずれかに記載のデバイス。１８．上から見たトレンチおよび／または溝の側壁が互いに実質的に平行であり、アクティブ領域のすべてのまわりで均一な距離を有し、一方が他方の内部に位置する２つの同心状長方形または正方形の形状を有し、前記外側側壁内のコーナーが４５度に面取りされており、デバイスの製造時に電気的に分離する材料によるトレンチの再充填または導電性材料による溝の再充填を容易にするようになっていることを特徴とする、請求項１３〜１７のいずれかに記載のデバイス。１９．トレンチおよび／または溝の外側側壁内のコーナーが実質的に９０度を越える角度、特にほぼ１３５度または少なくとも１３５度の角度を有し、デバイス製造時における電気的に分離する材料によるトレンチの再充填または導電性材料による溝の再充填を容易にするようになっていることを特徴とする、請求項１３〜１７のいずれかに記載のデバイス。２０．エミッタ領域および／またはコレクタ領域が電気的に分離する表面膜にリソグラフィー方法により構成された開口部によって決定されることを特徴とする、エミッタ領域およびコレクタ領域を備えた、請求項１３〜１９のいずれかに記載のデバイス。２１．エミッタ領域およびコレクタ領域のエリアがデバイスの表面に沿って見た場合、厚い電界酸化膜領域によって囲まれており、電気的に分離する表面膜が周辺の電界酸化膜領域上に延び、かつこれを越えて延び、よってそれぞれのエミッタ領域またはコレクタ領域とこの領域に最も近い電界酸化膜領域との間に電気的に分離する表面膜のストリップが位置することを特徴とする、請求項２０記載のデバイス。２２．電気的に分離する表面膜がシリコン窒化膜とシリコン酸化膜との積層体を含むことを特徴とする、請求項２１記載のデバイス。２３．プレートの表面に少なくとも１つのアクティブ領域を製造する工程と、アクティブ領域への電気的接続部を形成しアクティブ領域のほぼ全体の下で延びる高導電率を有する内側層を形成する工程と、少なくとも１つのアクティブ領域を囲む電気的に分離するトレンチを製造する工程と、トレンチ内に少なくとも一部が位置するか、または、トレンチに直接位置する凹部を、高導電率を有する内側層まで下方に製造する工程と、高導電率を有する内側層と電気的に接触するように前記凹部を導電性材料で充填する工程とを備えた、半導体プレートの表面にバイポーラデバイスを製造する方法であって、凹部を製造する工程において、デバイスのアクティブ領域のまわりに延び、第１側壁によってと共にアクティブ領域に対する直接境界部を形成し、これを閉じ込める環状の溝を形成するように前記凹部を製造することを特徴とする、バイポーラデバイスを製造する方法。２４．凹部を製造する工程において、トレンチの側壁の一部が先に位置していた場所と実質的に同じ場所に溝の第１側壁が位置するよう、プレートの表面からトレンチ内にエッチングすることにより凹部を製造することを特徴とする、請求項２３記載の方法。２５．ドープされていないシリコン、特にアモルファスシリコンおよび／または微細結晶シリコンおよび／またはポリシリコンの膜をデポジットすることにより凹部を充填し、次にこの膜をドープすることを特徴とする、請求項２３〜２４のいずれかに記載の方法。２６．Ｎタイプにドープされたシリコン、特にアモルファスシリコンおよび／または微細結晶シリコンおよび／またはポリシリコンの膜をデポジットすることにより凹部を充填することを特徴とする、請求項２３〜２４のいずれかに記載の方法。２７．ＣＶＤ方法を使ってタングステンの膜をデポジットすることにより凹部を充填することを特徴とする、請求項２３〜２４のいずれかに記載の方法。２８．デバイスのアクティブ領域への他のコンタクトホールを製造するのと同時に、前記凹部を構成し、エッチングし、ＣＶＤ方法を使ってタングステンをデポジットすることにより、他のコンタクトホールと同時に前記凹部を充填することを特徴とする、請求項２３〜２４のいずれかに記載の方法。２９．デバイスのアクティブ領域への他のコンタクトホールを製造するのと同時に、前記凹部を構成し、エッチングし、アルミニウムをスパッタリングすることにより、他のコンタクトホールと同時に前記凹部を充填することを特徴とする、請求項２３〜２４のいずれかに記載の方法。３０．タングステンまたはアルミを使って充填する前に、最初にチタン膜をコーティングし、次にチタン窒化膜をコーティングすることを特徴とする、請求項２８〜２９のいずれかに記載の方法。３１．デバイスの全面に電気的に分離する表面膜をコーティングし、マスク層内のリソグラフィー方法で構成された開口部を通してエッチングすることにより、電気的に分離する膜内に開口部を形成することによって、デバイスの表面のアクティブ領域の横方向延長長さを決定することを特徴とする、請求項２３〜３０のいずれかに記載の方法。３２．アクティブ領域の面積を決定するために、デバイスの表面に沿って見た場合にアクティブ領域の両側を囲む厚い電界酸化膜をまずコーティングし、その後、電気的に分離する表面膜内に開口部を作成する際に、電気的に分離する表面膜の他の部分が周辺の電界酸化膜領域上に延び、かつこれを越えて延び、よってアクティブ領域とこの領域に最も接近する電界酸化膜との間に電気的に分離する表面膜のストリップが存在するように開口部を形成することを特徴とする、請求項３１記載の方法。３３．電気的に分離する表面層をコーティングする際に、次にシリコン窒化膜とシリコン酸化膜との積層体を形成するよう、まずシリコン酸化膜をコーティングし、次にシリコン窒化膜をコーティングすることによって、電気的に分離する表面膜をコーティングすることを特徴とする、請求項３２記載の方法。３４．デバイスの表面に位置するアクティブ領域を少なくとも部分的に囲み、電気的に分離する材料によって充填されており、上から見た場合に外側壁と内側壁を有する、電気的に分離するトレンチを備え、および／または、デバイスの表面に位置するアクティブ領域を少なくとも部分的に囲み、導電性材料によって充填されており、上から見た場合に外側壁と内側壁を有する溝を備え、半導体プレートの表面に形成されたバイポーラデバイス、特にバイポーラトンラジスタまたはダイオードであって、前記トレンチおよび／または前記溝の外側壁のコーナーが９０度を大幅に越える角度、特にほぼ実質的に１３５度または少なくとも１３５度の角度を有し、デバイスを製造する際に、電気的に分離する材料による前記トレンチの再充填または導電性材料による前記溝の再充填を容易にするようになっていることを特徴とする、バイポーラデバイス。３５．上から見たトレンチおよび／または溝の側壁が互いに実質的に平行であり、アクティブ領域のすべてのまわりで均一な距離を有し、一方が他方の内部に位置する２つの同心状長方形または正方形の形状を有し、前記外側側壁内のコーナーが４５度に面取りされていることを特徴とする、請求項３４記載のデバイス。３６．少なくとも１つのアクティブ領域を形成し、１つのアクティブ層の表面までの開口部を前記アクティブ領域内に製造するための複数のアクティブ層と、導電性ストリップの直接下にあるアクティブ層の領域に電気的に接続する、開口部のエッジに位置する導電性ストリップと、電気接続部を形成できる開口部を閉じ込めるよう、導電性ストリップの内側エッジに設けられた電気的分離部とを備えた、半導体プレートの表面に設けられたバイポーラデバイスであって、前記導電性ストリップが、開口部のまわりに全体に延びるフレーム状、環状または閉じた形状を有し、前記導電性ストリップの直接下にあるアクティブ層の領域に対する導電性ストリップの接触抵抗が低くなっていることを特徴とするバイポーラデバイス。３７．閉じ込められた開口部がＮＰＮトンラジスタ内のエミッタ開口部であり、導電性ストリップがＮＰＮトンラジスタのベース層への接続部を形成することを特徴とする、請求項３６記載のバイポーラデバイス。３８．少なくとも１つのアクティブ領域を形成するための複数のアクティブ層を製造し、前記アクティブ領域内に１つのアクティブ層の表面までの開口部を製造する工程と、導電性ストリップの直接下にあるアクティブ層の領域に電気的に接続するように前記開口部のエッジに導電性ストリップを製造する工程と、電気的接続部を作成できる開口部を閉じ込めるように導電性ストリップの内側エッジに電気的分離部を製造する工程とを備えた、半導体プレートの表面にバイポーラデバイスを製造する方法であって、前記導電性ストリップの直接下にあるアクティブ層の領域に対する導電性ストリップの接触抵抗を小さくするように前記導電性ストリップを開口部のまわり全体に延びる、フレーム状、環状または閉じた形状にしたことを特徴とする、バイポーラデバイスを製造する方法。