JP2001257500A - チップ実装装置およびその装置におけるアライメント方法 - Google Patents

チップ実装装置およびその装置におけるアライメント方法

Info

Publication number
JP2001257500A
JP2001257500A JP2000067247A JP2000067247A JP2001257500A JP 2001257500 A JP2001257500 A JP 2001257500A JP 2000067247 A JP2000067247 A JP 2000067247A JP 2000067247 A JP2000067247 A JP 2000067247A JP 2001257500 A JP2001257500 A JP 2001257500A
Authority
JP
Japan
Prior art keywords
chip
recognition
head
chip mounting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000067247A
Other languages
English (en)
Other versions
JP4167790B2 (ja
Inventor
Katsumi Terada
勝美 寺田
Akira Yamauchi
朗 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2000067247A priority Critical patent/JP4167790B2/ja
Priority to PCT/JP2001/001798 priority patent/WO2001067839A1/ja
Priority to KR1020027011773A priority patent/KR100750025B1/ko
Priority to US10/221,142 priority patent/US6961994B2/en
Priority to TW090105538A priority patent/TW514961B/zh
Publication of JP2001257500A publication Critical patent/JP2001257500A/ja
Application granted granted Critical
Publication of JP4167790B2 publication Critical patent/JP4167790B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/089—Calibration, teaching or correction of mechanical systems, e.g. of the mounting head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0408—Incorporating a pick-up tool
    • H05K13/041—Incorporating a pick-up tool having multiple pick-up tools
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53087—Means to assemble or disassemble with signal, scale, illuminator, or optical viewer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Abstract

(57)【要約】 【課題】 従来のマウンター並の速度あるいはそれ以上
の速度で、従来のボンダー並の精度あるいはそれ以上の
精度でチップ実装を行うことが可能な、チップ実装装置
およびその装置におけるアライメント方法を提供する。 【解決手段】 チップを保持するヘッドを複数有し、該
複数のヘッドを、円軌道上において、少なくともチップ
を受け取る位置と基板上にチップを実装する位置とを含
む複数の位置に移動させる回転機構を備えたチップ実装
装置において、前記円軌道上のチップ実装位置に、基板
ステージ上における基板の位置を認識可能な第１の認識
手段を配置するとともに、前記円軌道上のチップ実装位
置とは異なる位置に、ヘッド上におけるチップの位置を
認識可能な第２の認識手段を配置したことを特徴とする
チップ実装装置、およびそのチップ実装装置におけるア
ライメント方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップ実装装置お
よびその装置におけるアライメント方法に関し、とくに
高速でかつ高精度のアライメントを行うことができるよ
うにしたチップ実装装置およびその装置におけるアライ
メント方法に関する。
【０００２】
【従来の技術】従来、周知のように、チップ実装装置に
おいては、ヘッドが保持しているチップの位置と、その
下方に配されている基板保持ステージに支持されている
基板（例えば、液晶基板等）の位置とを精密に位置決め
した状態においてヘッドを降下させてチップ実装を行う
ようにしている。
【０００３】このようなチップ実装装置において、実装
の作業効率を高め、タクトタイムを短縮するために、複
数のヘッドを備え、各ヘッドをチップの受取位置と基板
への実装位置とに順次回転させるようにした、いわゆる
ロータリーヘッド式のチップ実装装置が知られている
（たとえば、特開平７−１９３１０２号公報）。
【０００４】一方、チップ実装装置は、チップボンディ
ング装置（ボンダー）と、チップマウンティング装置
（マウンター）とに大別できる。ボンダーは、ヘッドに
保持されたチップを加熱・加圧して基板に接合するもの
であり、マウンターは、基本的にヘッドに保持されたチ
ップの加熱を行わず、単にチップを基板上に載置または
仮接着するもので、その後に加熱炉等を用いて本接合で
きるようにしたものである。
【０００５】一般に、ボンダーでは、チップを基板に実
装する位置において、実装直前に、対向するチップと基
板の位置をそれぞれ認識し、たとえば、チップの位置と
基板の位置を２視野の認識手段で認識し、両者の相対的
な位置ずれを修正した後実装作業を行うようにしてい
る。位置認識手段としての２視野の認識手段は、通常、
チップ実装位置に進退され、認識前に進入されて認識後
に退避されるようになっている。このように、２視野の
認識手段による相対位置情報に基づいて位置を制御する
ことにより、チップと基板を高精度で接合することが可
能になる（たとえば、５μｍ程度、あるいはそれ以下の
精度で接合することが可能になる）反面、２視野の認識
手段をチップ実装位置で進退させるので、その間は他の
作業を進行させることができず、一連の装置の動作時間
の短縮には限界がある。したがって、上述のようなロー
タリーヘッド式のチップ実装装置に構成したとしても、
タクトタイムの短縮に限界がある。
【０００６】マウンターにおいては、ロータリーヘッド
式のチップ実装装置の構成はかなり普及しており、高速
実装が可能になっている。通常、この種のマウンターに
おいては、基板の位置認識は、チップ実装位置とは別
の、基板をチップ実装位置に供給する前の位置で行われ
ており、それによって、チップ実装位置における実装を
短時間で行うことができるようにし、装置全体としての
タクトタイムを縮めている。しかし、実際のチップ実装
位置において位置ずれ等を調整していないため、基板と
チップとの接合精度は上がらず、１００μｍ程度の精度
にとどまっている。マウンターは精度がそれ程要求され
ないものに対して使用されてきたが、近年、マウンター
に対する精度要求も高まりつつあり、従来のマウンター
では対応が難しくなってきた。
【０００７】
【発明が解決しようとする課題】そこで本発明の課題
は、上記のような実情に鑑み、従来のマウンター並の速
度（たとえば、１回のチップ実装時間が１秒）あるいは
それ以上の速度（たとえば、１回のチップ実装時間が１
秒以下）で、従来のボンダー並の精度（たとえば、５μ
ｍ程度のチップ実装精度）あるいはそれ以上の精度（た
とえば、サブミクロンのチップ実装精度）でチップ実装
を行うことが可能な、チップ実装装置およびその装置に
おけるアライメント方法を提供することにある。
【０００８】つまり本発明の課題は、、本発明に係るチ
ップ実装装置をボンダーに適用した場合には、従来のマ
ウンター並の速度あるいはそれ以上の速度まで実装速度
を上げることができ、それによってタクトタイムの大幅
な短縮を可能とし、本発明に係るチップ実装装置をマウ
ンターに適用した場合には、従来のボンダー並の精度あ
るいはそれ以上の精度でチップ実装を行うことを可能と
することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係るチップ実装装置は、チップを保持する
ヘッドを複数有し、該複数のヘッドを、円軌道上におい
て、少なくともチップを受け取る位置と基板上にチップ
を実装する位置とを含む複数の位置に移動させる回転機
構を備えたチップ実装装置において、前記円軌道上のチ
ップ実装位置に、基板ステージ上における基板の位置を
認識可能な第１の認識手段を配置するとともに、前記円
軌道上のチップ実装位置とは異なる位置に、ヘッド上に
おけるチップの位置を認識可能な第２の認識手段を配置
したことを特徴とするものからなる。本発明において、
第１の認識手段、第２の認識手段は、たとえばＣＣＤカ
メラ、赤外カメラ、Ｘ線カメラやセンサーなど認識マー
クを認識する全ての手段を含む。また、チップとは、た
とえばＩＣチップ、半導体チップ、光素子、ウエハーな
ど基板と接合させる側の全ての形態のものを含む。さら
に、基板とは、たとえば樹脂基板、ガラス基板、フィル
ム基板など、チップやウエハーなどと接合される対象物
の全ての形態のものを含む。
【００１０】このチップ実装装置においては、上記第１
の認識手段と上記第２の認識手段が、両認識手段により
認識された基板とチップの位置情報に基づいて、基板と
チップの相対位置のずれをヘッド毎に修正可能な位置制
御手段に接続されていることが好ましい。
【００１１】また、このチップ実装装置においては、上
記第１の認識手段と上記第２の認識手段により、基板お
よびチップの位置を直接認識することもできるし、ヘッ
ド側に設けられた校正用認識マークを、第２の認識手段
により認識し、同じマークをさらに第１の認識手段によ
り認識し、両認識情報に基づいてキャリブレーションを
行うようにすることもできる。校正用認識マークは、ヘ
ッド自身に付してもよく、ヘッドに組み込まれた校正用
部材（たとえば、透明ガラス板からなる部材）に付して
もよく、さらには、チップと同等の形状を有する校正用
部材（たとえば、透明ガラス板からなる部材）をヘッド
に保持させ、その校正用部材に付してもよい。そして、
ヘッド側に校正用認識マークを設ける場合、上記第２の
認識手段を含むチップの位置読み取り機構が、ヘッド側
に設けられた校正用認識マークを読み取り可能な機構に
構成されているとともに、上記第１の認識手段を含む基
板の位置読み取り機構が、校正用認識マークが設けられ
たヘッドがチップ実装位置に回転されてきたときに同一
の校正用認識マークを読み取り可能な機構に構成され
る。すなわち、同一の校正用認識マークを第２の認識手
段の位置で読み取ることができるようにするとともに、
第１の認識手段の位置でも読み取ることができるように
するために、透明ガラス板を有する構造や穴空き構造を
採用すればよい。
【００１２】また、上記校正用認識マークが、ヘッド
に、該ヘッドに保持されるチップの高さとは異なる高さ
の位置に設けられる場合には、第２の認識手段等による
認識時に焦点合わせの困難性を除去したり、焦点合わせ
時間を短縮するために、各認識手段の位置では、校正用
認識マークの高さを、ヘッドに実際にチップが保持され
る高さに揃えることが好ましい。すなわち、上記第２の
認識手段および上記第１の認識手段による校正用認識マ
ーク読み取り位置において、ヘッド毎に、該校正用認識
マークの高さをヘッドに保持されるチップの高さに合わ
せるヘッド昇降制御手段が設けられていることが好まし
い。個々のヘッド毎に校正することにより、各ヘッド毎
の特性を正確に記憶させておくことが可能になる。
【００１３】本発明に係るチップ実装装置におけるアラ
イメント方法は、チップを保持するヘッドを複数有し、
該複数のヘッドを、円軌道上において、少なくともチッ
プを受け取る位置と基板上にチップを実装する位置とを
含む複数の位置に移動させる回転機構を備えたチップ実
装装置におけるアライメント方法において、基板ステー
ジ上の基板の位置については、前記円軌道上のチップ実
装位置で、第１の認識手段により認識し、各ヘッドに保
持されたチップの位置については、前記円軌道上のチッ
プ実装位置に至る前のチップ実装位置とは異なる位置
で、第２の認識手段により認識し、両認識手段による基
板とチップの位置情報に基づいて、チップ実装位置にお
ける基板とチップの相対位置を目標精度内に制御するこ
とを特徴とする方法からなる。
【００１４】このアライメント方法においては、ヘッド
側に設けられた校正用認識マークを前記第２の認識手段
により読み取った後、その校正用認識マークがヘッドと
ともにチップ実装位置に回転されてきたときに該校正用
認識マークを前記第１の認識手段により読み取り、両読
み取り情報に基づいて、ヘッド毎に位置校正量を求める
ことが好ましい。
【００１５】また、校正用認識マークをヘッド内に設け
る場合には、該校正用認識マークを第２の認識手段およ
び第１の認識手段により読み取る際、それぞれの読み取
り位置において、ヘッドを昇降させることにより、校正
用認識マークの高さをヘッドに保持されるチップの高さ
と同一の高さに合わせることが好ましい。
【００１６】上記のような本発明に係るチップ実装装置
およびその装置におけるアライメント方法においては、
いわゆるロータリーヘッド方式でヘッドがチップ受取位
置から基板上へのチップ実装位置へと回転されるが、チ
ップ実装位置に至る前の途中の位置で、第２の認識手段
によりチップの位置が認識されるとともに、基板の位置
は、そのチップおよび該チップを保持しているヘッドが
チップ実装位置に至る前に、第１の認識手段により認識
される。したがって、従来のボンダーのように、チップ
実装位置において認識手段を進退させ、チップ実装位置
において基板とチップの両方の位置を認識する場合に比
べて、相対位置合わせのための各位置認識時間が大幅に
短縮され、一連のチップ実装のための動作時間全体が大
幅に短縮されて、タクトタイムが短縮される。つまり、
従来のマウンター並の動作速度、あるいはロータリーヘ
ッド回転中に基板マーク及びチップマークを読み取るた
め、それ以上の動作速度とすることが可能になる。
【００１７】また、従来のマウンターに比べ、基板の位
置認識をチップ実装位置で行うようにしているので、少
なくとも基板の位置認識精度が大幅に向上され、従来の
ボンダー並の精度を確保することが可能になる。とく
に、校正用認識マークを用いて、同一の校正用認識マー
クを第２の認識手段および第１の認識手段の両方の位置
で読み取るようにすれば、チップ実装位置へと回転移動
されるヘッドの位置ずれ特性等を、ヘッド毎に把握する
ことが可能になり、極めて高精度の位置合わせが可能に
なる。つまり、高速実装のために、複数のヘッドが次々
とチップ実装位置へと回転移動される構成でありなが
ら、チップ実装位置における基板とチップとの精密な位
置合わせが可能になり、従来のボンダー並の精度、ある
いはそれ以上の精度を確保することが可能になる。
【００１８】したがって、本発明に係るチップ実装装置
およびその装置におけるアライメント方法では、従来の
マウンター並の動作速度あるいはそれ以上の動作速度で
の高速実装が可能になると同時に、従来のボンダー並の
精度あるいはそれ以上の精度での高精度実装が可能にな
る。
【００１９】
【発明の実施の形態】以下に、本発明の望ましい実施の
形態を図面を参照して説明する。図１ないし図３は、本
発明の一実施態様に係るチップ実装装置を示している。
図１において、チップ実装装置１は、吸着等によりチッ
プ２を保持するヘッド３と、その下方に設けられ、回路
基板や液晶基板等からなる基板４を吸着等により保持す
る基板保持ステージ５を有している。ヘッド３は、その
下端に設けられたツール６の下面側にチップ２を吸着等
により保持できるようになっており、チップ実装装置１
がボンダーとして構成される場合にはツール６にヒータ
ーが内蔵されて加熱可能な構成とされ、マウンターとし
て構成される場合にはヒーターは内蔵されない。つま
り、ツール６は、ヒーターを備えている形態であっても
なくてもよい。
【００２０】基板保持ステージ５は、本実施態様ではス
ライドテーブル７上に固定され、スライドテーブル７の
スライド動作により、基板保持ステージ５に保持された
基板４上でのチップ実装位置を必要に応じてずらすこと
ができるようになっている。スライドテーブル７は、水
平方向におけるＸ軸方向、それと直角方向のＹ軸方向、
および上下方向のＺ軸方向の位置調整と、回転軸周りの
θ方向の角度調整とが可能な可動テーブル８上に設けら
れている。基板フィード装置９からスライドテーブル７
に供給されてきた基板４は、チップ実装位置Ａにて位置
決めされる。実装直前の位置決めは、チップ実装位置Ａ
の上方に設けられた、基板の位置の認識手段としての第
１の認識手段１０による基板４の位置認識情報と、後述
の第２の認識手段からのチップ２の位置認識情報とに基
づく、相対位置合わせ制御指令に応じて行われる。
【００２１】ヘッド３は、複数（本実施態様では４個）
設けられており、回転駆動されるロータリーヘッドユニ
ット１１に、その回転方向に等配（本実施態様では９０
度毎）に取り付けられている。各ヘッド３は、ロータリ
ーヘッドユニット１１の各腕１２に昇降ユニット１３を
介して取り付けられており、本実施態様では、各ヘッド
３は、一定の直線軌道に沿ってＺ軸方向に昇降動作のみ
行うことができるようになっている。ただし、このヘッ
ド３に対しても、上述した基板側と同様に、Ｘ軸方向、
Ｙ軸方向、θ方向の微調整が可能な機構を設けてもよ
い。ロータリーヘッドユニット１１の回転動作により、
４個のヘッド３は、一定の円軌道１４に沿って回転方向
に移動されることになる。
【００２２】この円軌道１４上には、図２にも示すよう
に、少なくとも、ヘッド３がチップ２を受け取るチップ
受取位置Ｂと、前述のチップ実装位置Ａとが設定され
る。チップ受取位置Ｂとチップ実装位置Ａとは１８０度
反対位置に設定されており、本実施態様では、この間の
途中の９０度位置に、さらにフラックスあるいはペース
ト転写のための転写位置Ｃが設定されている。転写位置
Ｃには、チップ２のバンプに対してフラックスあるいは
ペーストを転写する転写ユニット１５が設けられてい
る。
【００２３】上記円軌道１４上のチップ受取位置Ｂから
チップ実装位置Ａに至る間の位置で、かつ、チップ実装
位置Ａとは異なる位置に、本実施態様では、転写位置Ｃ
とチップ実装位置Ａの丁度中間の４５度位置Ｄに、ヘッ
ド３上におけるチップ２の位置を認識する認識手段とし
ての第２の認識手段１６が設けられている。第２の認識
手段１６は、本実施態様では図３に示すように、プリス
ム１７を介して、円軌道１４の外側方から非接触にてチ
ップ２の位置を認識できるようになっている。第１の認
識手段１０は、たとえば図３に示すように、基本的に、
第１の認識手段１０の下方にヘッド３が位置していない
時に、下方の基板４の位置を上方から認識できるように
なっている。ただし、ヘッド３に貫通穴を形成しておけ
ば、ヘッド３がチップ実装位置Ａにあるときにも、第１
の認識手段１０で基板４の位置を上方から認識すること
が可能となる。位置Ｄにおける第２の認識手段１６によ
るチップ２の位置認識情報と、チップ実装位置Ａにおけ
る第１の認識手段１０による基板４の位置認識情報と
は、図２に示すようにマイクロコンピュータからなる制
御装置１８に入力され、制御装置１８で両位置情報から
チップ２と基板４のチップ実装位置Ａにおける相対位置
関係が演算され、その演算に基づいて目標相対位置精度
内に修正するための相対位置修正量が演算される。この
演算は、ヘッド３毎に行われ、順次回転移動されてくる
各ヘッド３のそれぞれに対して、高精度のアライメント
が行われる。相対位置の修正は、本実施態様では、制御
装置１８からの指令信号に基づき、基板４側で、すなわ
ち、可動テーブル８側で行われる。ただし前述したよう
に、ヘッド３側で行うことも可能であり、両側で行うこ
とも可能である。
【００２４】上記チップ実装装置１においては、さら
に、キャリブレーションの機能を持たせることができ
る。たとえば図４に示すように、ヘッド３内に透明ガラ
ス板部材１９を設け、その透明ガラス板部材１９に校正
用認識マーク２０を付しておく。この校正用認識マーク
２０を、第２の認識手段１６の設置位置Ｄとそのマーク
がチップ実装位置Ａに移動されてきたときの両方の位置
にて、第２の認識手段１６と第１の認識手段１０で読み
込むのである。同一の校正用認識マーク２０を読み込む
ので、ヘッド３毎に、そのヘッド３の位置ずれ特性を把
握でき、その情報に基づいてキャリブレーションすべき
量をヘッド３毎に記憶させておけば、毎回のチップ実装
におけるチップ２と基板４との相対位置修正にフィード
バックすることが可能になる。
【００２５】本実施態様では、校正用認識マーク２０の
高さ方向における位置が、実際にヘッド３に保持される
チップ２（図４に２点鎖線で図示）の高さ方向における
位置とは異なるので、校正用認識マーク２０を読み取る
際に第２の認識手段１６の焦点合わせを容易にかつ迅速
に行うことができるよう、第２の認識手段１６の設置位
置Ｄにおいて、ヘッド３を昇降させて校正用認識マーク
２０の高さをチップ２の高さに合わせることが好まし
い。本実施態様では焦点合わせのためにヘッド３を下降
させる。同様に、図５に示すように、チップ実装位置Ａ
においても、校正用認識マーク２０を読み取る際に第１
の認識手段１０の焦点合わせを容易にかつ迅速に行うこ
とができるよう、ヘッド３を昇降させて校正用認識マー
ク２０の高さをチップ２の高さに合わせることが好まし
い。このように校正用認識マーク２０の読み取り位置を
チップ２の高さに合わせることにより、第２の認識手段
１６および第１の認識手段１０を、問題なく、実際のチ
ップ２および基板４の位置認識に使用するとともに、同
一の校正用認識マーク２０読み取りによる上記キャリブ
レーションにも使用できる。
【００２６】なお、上記キャリブレーションにおいて、
ヘッド３内に校正用認識マーク２０を付した透明ガラス
板部材１９を設ける構造の他、ヘッド３のいずれかの部
位に単に校正用認識マークを付しておくだけの構造も可
能である。また、透明ガラス板部材１９をヘッド３内に
設けることなく、チップ２と同等の形状の校正用基準チ
ップ（図示略）を準備し、それをたとえば透明ガラスで
形成してその上に校正用認識マークを付しておくことも
できる。このようにすれば、上述の如き校正用認識マー
ク２０の高さ制御の必要がなくなるので、操作が容易化
できるとともに、校正用認識マーク２０の高さ制御に起
因する最終制御精度悪化の不安も解消できる。
【００２７】また、第２の認識手段１６を転写位置Ｃの
位置に配置することによってチップ実装位置Ａにてチッ
プを基板に実装している（ヘッド３が停止している）と
きにチップ２の位置認識を行う形態に構成してもよい。
【００２８】なお、チップ認識位置Ｄおよび第２の認識
手段１６は、転写位置Ｃとチップ実装位置Ａの中間４５
度の位置に配置しているが、転写位置Ｃとチップ実装位
置Ａの円軌道上であれば４５度以外の位置に配置しても
よい。
【００２９】さらに、チップ認識位置Ｄおよび第２の認
識手段１６は、転写位置Ｃにてチップにペーストなどの
接着材を転写する際に位置ズレを生じない条件の場合、
チップ受取位置Ｂの位置またはチップ受取位置Ｂと転写
位置Ｃの円軌道上に位置する形態に設けてもよく、円軌
道上に設けた場合はヘッド３がチップ認識位置Ｄを通過
中または停止してチップ位置を認識する形態に構成して
もよい。
【００３０】上記のように構成されたチップ実装装置１
においては、複数のヘッド３が回転移動されるロータリ
ーヘッド方式が採用され、チップ実装位置Ａに至る前の
位置Ｄにてチップ２の位置を第２の認識手段１６により
認識できるので、チップ２がチップ実装位置Ａに到達し
た後に２視野の認識手段で読み込む従来のボンダーに比
べ、まず、チップ２の位置認識時間を大幅に短縮でき
る。このチップ２の位置認識は、位置Ｄにてヘッド３の
回転移動を停止することなく行うことも可能であるか
ら、より一層の時間短縮が可能である。そして、第１の
認識手段１０による基板４の位置認識についても、基板
４の上方にヘッド３が到達していないときに上方から行
うことができるから、基板４の位置認識時間も大幅に短
縮できる。すなわち、ヘッド３に保持されているチップ
２がチップ実装位置Ａに到達した時点では、すでにチッ
プ２の位置認識と基板４の位置認識が完了している状態
とすることができる。したがって、従来のボンダーに比
べ大幅な時間短縮が可能となる。
【００３１】また、第１の認識手段１０がチップ実装位
置Ａに設置されているので、従来のマウンターのように
チップ実装位置Ａ外に設置されている場合に比べ、基板
４の位置認識精度が大幅に向上される。そして、事前に
認識されているチップ２の位置情報と、基板４の位置情
報とに基づいて、両者の相対位置が目標とする精度内に
納まるよう、位置修正が行われ、実際に実装される前の
精度の良いアライメントが行われる。
【００３２】さらに、校正用認識マーク２０を用いて同
一の校正用認識マーク２０を第２の認識手段１６と第１
の認識手段１０の両方で読み込み、それらの情報に基づ
いてキャリブレーションするようにすれば、各ヘッド３
毎の特性やくせを精度良く事前に把握でき、それを実際
のチップ実装時の位置合わせ制御に組み込むことによ
り、ロータリーヘッド方式でありながら、極めて高精度
のアライメントが可能になる。つまり、従来のボンダー
並、あるいはそれ以上の精度を十分に確保することが可
能になる。
【００３３】その結果、タクトタイムの大幅な短縮と同
時に、極めて高精度のアライメントが可能になる。とく
に、本発明をボンダーに適用した場合には、タクトタイ
ムの大幅な短縮効果が得られ、マウンターに適用した場
合には、チップ実装の大幅な精度向上効果が得られる。
なお、透明基板や裏面にマークのある基板など下方から
認識マークを認識できる形態または下方から直視できな
い場合でも認識手段に赤外線やＸ線などの透過手段を用
いて認識できる場合に対しては、下方に基板マーク読み
込み用の第１の認識手段を設置してもよい。
【００３４】
【発明の効果】以上説明したように、本発明のチップ実
装装置およびその装置におけるアライメント方法によれ
ば、とくに、ボンダーのタクトタイムを大幅に短縮する
ことができ、マウンターのチップ実装精度を大幅に向上
することができる。
【図面の簡単な説明】
【図１】本発明の一実施態様に係るチップ実装装置の概
略斜視図である。
【図２】図１の装置のヘッドの回転円軌道上の各位置を
示す概略構成図である。
【図３】図１の装置の第２の認識手段および第１の認識
手段による位置認識の様子を示す概略斜視図である。
【図４】図１の装置の第２の認識手段設置部におけるヘ
ッドの昇降動作を示す概略縦断面図である。
【図５】図１の装置の第１の認識手段設置部におけるヘ
ッドの昇降動作を示す概略縦断面図である。
【符号の説明】
１ チップ実装装置 ２ チップ ３ ヘッド ４ 基板 ５ 基板保持ステージ ６ ツール ７ スライドテーブル ８ 可動テーブル ９ 基板フィード装置 １０ 第１の認識手段 １１ ロータリーヘッドユニット １２ ロータリーヘッドユニットの腕 １３ 昇降ユニット １４ 円軌道 １５ 転写ユニット １６ 第２の認識手段 １７ プリスム １８ 制御装置 １９ 透明ガラス板部材 ２０ 校正用認識マーク Ａ チップ実装位置 Ｂ チップ受取位置 Ｃ 転写位置 Ｄ 第２の認識手段設置位置
フロントページの続き Ｆターム(参考） 5E313 AA03 AA11 CC03 CC04 CC05 CD03 CD06 EE02 EE03 EE24 EE25 EE33 EE37 FF24 FF25 FF26 FF28 FF29 FF32 FF33 FG02 FG04 5F047 AA17 FA02 FA03 FA08 FA15 FA16 FA18 FA21 FA32 FA34 FA36 FA73 FA79

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 チップを保持するヘッドを複数有し、該
    複数のヘッドを、円軌道上において、少なくともチップ
    を受け取る位置と基板上にチップを実装する位置とを含
    む複数の位置に移動させる回転機構を備えたチップ実装
    装置において、前記円軌道上のチップ実装位置に、基板
    ステージ上における基板の位置を認識可能な第１の認識
    手段を配置するとともに、前記円軌道上のチップ実装位
    置とは異なる位置に、ヘッド上におけるチップの位置を
    認識可能な第２の認識手段を配置したことを特徴とする
    チップ実装装置。
  2. 【請求項２】 前記第１の認識手段と前記第２の認識手
    段が、両認識手段により認識された基板とチップの位置
    情報に基づいて、基板とチップの相対位置のずれをヘッ
    ド毎に修正可能な位置制御手段に接続されている、請求
    項１のチップ実装装置。
  3. 【請求項３】 前記第２の認識手段を含むチップの位置
    読み取り機構が、ヘッド側に設けられた校正用認識マー
    クを読み取り可能な機構に構成されているとともに、前
    記第１の認識手段を含む基板の位置読み取り機構が、前
    記校正用認識マークが設けられたヘッドがチップ実装位
    置に回転されてきたときに同一の校正用認識マークを読
    み取り可能な機構に構成されている、請求項１または２
    のチップ実装装置。
  4. 【請求項４】 前記校正用認識マークが、前記ヘッド
    に、該ヘッドに保持されるチップの高さとは異なる高さ
    の位置に設けられており、前記第２の認識手段および前
    記第１の認識手段による校正用認識マーク読み取り位置
    において、ヘッド毎に、該校正用認識マークの高さをヘ
    ッドに保持されるチップの高さに合わせるヘッド昇降制
    御手段が設けられている、請求項３のチップ実装装置。
  5. 【請求項５】 チップを保持するヘッドを複数有し、該
    複数のヘッドを、円軌道上において、少なくともチップ
    を受け取る位置と基板上にチップを実装する位置とを含
    む複数の位置に移動させる回転機構を備えたチップ実装
    装置におけるアライメント方法において、基板ステージ
    上の基板の位置については、前記円軌道上のチップ実装
    位置で、第１の認識手段により認識し、各ヘッドに保持
    されたチップの位置については、前記円軌道上のチップ
    実装位置に至る前のチップ実装位置とは異なる位置で、
    第２の認識手段により認識し、両認識手段による基板と
    チップの位置情報に基づいて、チップ実装位置における
    基板とチップの相対位置を目標精度内に制御することを
    特徴とする、チップ実装装置におけるアライメント方
    法。
  6. 【請求項６】 ヘッド側に設けられた校正用認識マーク
    を前記第２の認識手段により読み取った後、その校正用
    認識マークがヘッドとともにチップ実装位置に回転され
    てきたときに該校正用認識マークを前記第１の認識手段
    により読み取り、両読み取り情報に基づいて、ヘッド毎
    に位置校正量を求める、請求項５のチップ実装装置にお
    けるアライメント方法。
  7. 【請求項７】 前記校正用認識マークを前記ヘッド内に
    設け、該校正用認識マークを前記第２の認識手段および
    前記第１の認識手段により読み取る際、それぞれの読み
    取り位置において、前記ヘッドを昇降させることによ
    り、前記校正用認識マークの高さをヘッドに保持される
    チップの高さと同一の高さに合わせる、請求項６のチッ
    プ実装装置におけるアライメント方法。
JP2000067247A 2000-03-10 2000-03-10 チップ実装装置 Expired - Fee Related JP4167790B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000067247A JP4167790B2 (ja) 2000-03-10 2000-03-10 チップ実装装置
PCT/JP2001/001798 WO2001067839A1 (fr) 2000-03-10 2001-03-08 Dispositif de montage de puces et procede d'alignement
KR1020027011773A KR100750025B1 (ko) 2000-03-10 2001-03-08 칩 실장 장치 및 그 장치에 있어서의 얼라인먼트 방법
US10/221,142 US6961994B2 (en) 2000-03-10 2001-03-08 Method of high-speed and accurate alignment using a chip mounting device
TW090105538A TW514961B (en) 2000-03-10 2001-03-09 Chip mounting apparatus and alignment method of the apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000067247A JP4167790B2 (ja) 2000-03-10 2000-03-10 チップ実装装置

Publications (2)

Publication Number Publication Date
JP2001257500A true JP2001257500A (ja) 2001-09-21
JP4167790B2 JP4167790B2 (ja) 2008-10-22

Family

ID=18586476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000067247A Expired - Fee Related JP4167790B2 (ja) 2000-03-10 2000-03-10 チップ実装装置

Country Status (5)

Country Link
US (1) US6961994B2 (ja)
JP (1) JP4167790B2 (ja)
KR (1) KR100750025B1 (ja)
TW (1) TW514961B (ja)
WO (1) WO2001067839A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030079502A (ko) * 2002-04-04 2003-10-10 한동희 평판표시장치의 칩본딩장치 및 이를 이용한 칩본딩방법
KR100683414B1 (ko) * 2005-09-15 2007-02-20 삼성전자주식회사 부품마운팅장치
EP1802192A1 (de) * 2005-12-22 2007-06-27 Unaxis International Trading Ltd Verfahren für die Montage eines Flipchips auf einem Substrat
JP2008198810A (ja) * 2007-02-14 2008-08-28 Nidec Tosok Corp ボンディング装置
JP2010153562A (ja) * 2008-12-25 2010-07-08 Shibuya Kogyo Co Ltd ボンディング装置
JP2014132689A (ja) * 2002-11-21 2014-07-17 Fuji Mach Mfg Co Ltd 対基板作業機
KR101426583B1 (ko) 2011-02-18 2014-08-05 가부시끼가이샤 히다찌 하이테크 인스트루먼츠 다이 본더 및 반도체 제조 방법
US9055708B2 (en) 2002-11-21 2015-06-09 Fuji Machine Mfg. Co., Ltd. Substrate-related-operation performing apparatus and substrate-related-operation performing system
JP2015159330A (ja) * 2015-05-08 2015-09-03 富士機械製造株式会社 電子回路部品装着方法および電子回路部品装着システム
JP2019175888A (ja) * 2018-03-26 2019-10-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996440B2 (en) * 2000-08-04 2006-02-07 Matsushita Electric Industrial Co., Ltd. Method for optimization of an order of component mounting, apparatus using the same, and mounter
JP2002198398A (ja) * 2000-12-27 2002-07-12 Shibuya Kogyo Co Ltd ボンディング装置
DE10147106A1 (de) * 2001-09-25 2003-05-15 Siemens Dematic Ag Bestückvorrichtung und Verfahren zum Bestücken von Substraten mit Bestückelementen
KR100526193B1 (ko) * 2003-10-15 2005-11-03 삼성전자주식회사 다이 본더 설비 및 이를 이용한 반도체 칩 부착방법
KR101228315B1 (ko) * 2005-11-10 2013-01-31 삼성테크윈 주식회사 부품 실장기용 헤드 어셈블리
JP2007173801A (ja) * 2005-12-22 2007-07-05 Unaxis Internatl Trading Ltd フリップチップを基板に取り付ける方法
JP4659908B2 (ja) * 2007-09-28 2011-03-30 パナソニック株式会社 検査装置及び検査方法
US7773220B2 (en) * 2008-04-02 2010-08-10 International Business Machines Corporation Method and system for collecting alignment data from coated chips or wafers
TWI462149B (zh) * 2010-02-09 2014-11-21 Source Photonics Taiwan Inc 對位系統及其操作方法
US8898893B2 (en) * 2010-12-15 2014-12-02 Universal Instruments Corporation Method and apparatus for applying fluid during a placement cycle
US20120218402A1 (en) * 2011-02-24 2012-08-30 Universal Instruments Corporation Component placement process and apparatus
KR20130061427A (ko) * 2011-12-01 2013-06-11 삼성전자주식회사 칩 본딩장치 및 이를 이용한 칩 본딩방법
KR101290307B1 (ko) 2011-12-13 2013-07-26 주식회사 아이. 피. 에스시스템 칩 본딩장치
CN103281872B (zh) * 2013-05-17 2015-11-25 汤良安 自动贴片装置及贴片方法
CN103281873B (zh) * 2013-05-17 2015-10-28 汤良安 自动贴片机
CN103681401A (zh) * 2013-10-25 2014-03-26 深圳市恒睿智达科技有限公司 固晶机检测机构及连续检测方法
CN103579031A (zh) * 2013-10-25 2014-02-12 深圳市恒睿智达科技有限公司 固晶机用多焊臂装置
TWI566308B (zh) * 2013-11-08 2017-01-11 均華精密工業股份有限公司 高產出之高精度晶片接合裝置
US11317551B2 (en) * 2016-10-05 2022-04-26 Fuji Corporation Component mounter
US10882298B2 (en) * 2016-11-07 2021-01-05 Asm Technology Singapore Pte Ltd System for adjusting relative positions between components of a bonding apparatus
JP7164314B2 (ja) 2017-04-28 2022-11-01 ベシ スウィッツァーランド エージー 部品を基板上に搭載する装置及び方法
JP7112341B2 (ja) * 2019-01-23 2022-08-03 東レエンジニアリング株式会社 実装装置および実装方法
CN109585355A (zh) * 2019-01-24 2019-04-05 深圳市杰普特光电股份有限公司 单管剥膜机及单管加工系统
CN116631929B (zh) * 2023-07-24 2024-01-05 广东工业大学 一种基于摆臂固晶机的芯片转移方法、系统、设备和介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986004479A1 (en) * 1985-01-21 1986-07-31 Fuji Machine Mfg. Co., Ltd. Method of and apparatus for detecting electronic device-holding position and electronic device-mounting apparatus
JPH0736480B2 (ja) 1985-01-21 1995-04-19 富士機械製造株式会社 電子部品の姿勢変更が可能な電子部品装着システム
JPS62114289A (ja) * 1985-11-14 1987-05-26 松下電器産業株式会社 電子部品の装着方法および装置
US5084962A (en) * 1988-08-24 1992-02-04 Tdk Corporation Apparatus for and method of automatically mounting electronic component on printed circuit board
JPH02303200A (ja) * 1989-05-18 1990-12-17 Hitachi Ltd 電子部品装着装置
JP2780000B2 (ja) * 1993-06-16 1998-07-23 澁谷工業株式会社 半導体位置合せ装置
KR0145258B1 (ko) * 1993-11-16 1998-08-17 모리시타 요이찌 전자부품의 본딩장치
JP3144996B2 (ja) 1993-11-16 2001-03-12 松下電器産業株式会社 電子部品のボンディング装置
JP3734608B2 (ja) 1997-09-10 2006-01-11 富士通株式会社 半導体ベアチップ実装方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030079502A (ko) * 2002-04-04 2003-10-10 한동희 평판표시장치의 칩본딩장치 및 이를 이용한 칩본딩방법
JP2014132689A (ja) * 2002-11-21 2014-07-17 Fuji Mach Mfg Co Ltd 対基板作業機
US9055708B2 (en) 2002-11-21 2015-06-09 Fuji Machine Mfg. Co., Ltd. Substrate-related-operation performing apparatus and substrate-related-operation performing system
US9913384B2 (en) 2002-11-21 2018-03-06 Fuji Machine Mfg. Co., Ltd. Substrate-related-operation apparatus
KR100683414B1 (ko) * 2005-09-15 2007-02-20 삼성전자주식회사 부품마운팅장치
EP1802192A1 (de) * 2005-12-22 2007-06-27 Unaxis International Trading Ltd Verfahren für die Montage eines Flipchips auf einem Substrat
JP2008198810A (ja) * 2007-02-14 2008-08-28 Nidec Tosok Corp ボンディング装置
JP2010153562A (ja) * 2008-12-25 2010-07-08 Shibuya Kogyo Co Ltd ボンディング装置
KR101426583B1 (ko) 2011-02-18 2014-08-05 가부시끼가이샤 히다찌 하이테크 인스트루먼츠 다이 본더 및 반도체 제조 방법
JP2015159330A (ja) * 2015-05-08 2015-09-03 富士機械製造株式会社 電子回路部品装着方法および電子回路部品装着システム
JP2019175888A (ja) * 2018-03-26 2019-10-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7018341B2 (ja) 2018-03-26 2022-02-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020084171A (ko) 2002-11-04
JP4167790B2 (ja) 2008-10-22
TW514961B (en) 2002-12-21
KR100750025B1 (ko) 2007-08-16
US6961994B2 (en) 2005-11-08
US20030046812A1 (en) 2003-03-13
WO2001067839A1 (fr) 2001-09-13

Similar Documents

Publication Publication Date Title
JP2001257500A (ja) チップ実装装置およびその装置におけるアライメント方法
US5235407A (en) System for placement and mounting of fine pitch integrated circuit devices
US5251266A (en) System for placement and mounting of fine pitch integrated circuit devices using a split mirror assembly
KR20070066946A (ko) 플립칩을 기판에 장착하기 위한 방법
JP4642565B2 (ja) 実装方法および実装装置
JP2019102771A (ja) 電子部品実装装置及び電子部品実装方法
JP5077936B2 (ja) 実装装置および実装方法
JP2780000B2 (ja) 半導体位置合せ装置
WO2010016570A1 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
US20230163096A1 (en) Mounting device and mounting method
WO2002043133A1 (fr) Procede d'alignement pour dispositif de montage de puces
KR100696211B1 (ko) 본딩 장치
JP3962906B2 (ja) 部品実装装置及び部品実装方法
JP3937162B2 (ja) 部品実装装置および部品実装方法
WO2001091534A1 (fr) Dispositif de montage de puces et procede d'alignement associe
JP4264403B2 (ja) ボンディング装置
JP2003218138A (ja) 加熱接合方法および装置並びに加熱接合におけるキャリブレーション方法
JP2007095738A (ja) 電子部品の実装装置及び実装方法
JP2003249797A (ja) 実装装置および実装装置におけるアライメント方法
JP3987510B2 (ja) 半導体ベアチップ実装装置
JP3734608B2 (ja) 半導体ベアチップ実装方法
WO2023136076A1 (ja) 位置決め装置およびこれを用いた実装装置
JP4339726B2 (ja) 部品のボンディング方法およびボンディング装置
TW202336900A (zh) 安裝裝置及安裝方法
WO2023188500A1 (ja) 位置合わせ装置、位置合わせ方法、ボンディング装置、ボンディング方法、および半導体装置製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060530

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060802

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees