JP2001085700A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2001085700A
JP2001085700A JP26410199A JP26410199A JP2001085700A JP 2001085700 A JP2001085700 A JP 2001085700A JP 26410199 A JP26410199 A JP 26410199A JP 26410199 A JP26410199 A JP 26410199A JP 2001085700 A JP2001085700 A JP 2001085700A
Authority
JP
Japan
Prior art keywords
film
concentration
insulating film
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26410199A
Other languages
English (en)
Other versions
JP3538084B2 (ja
Inventor
Hideomi Suzawa
英臣 須沢
Koji Ono
幸治 小野
Hideto Onuma
英人 大沼
Hirokazu Yamagata
裕和 山形
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP26410199A priority Critical patent/JP3538084B2/ja
Priority to US09/664,359 priority patent/US6515336B1/en
Publication of JP2001085700A publication Critical patent/JP2001085700A/ja
Priority to US10/317,064 priority patent/US7026194B2/en
Application granted granted Critical
Publication of JP3538084B2 publication Critical patent/JP3538084B2/ja
Priority to US11/337,514 priority patent/US7294887B2/en
Priority to US11/976,171 priority patent/US7615825B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 各種回路に配置されるＴＦＴの構造を、回路
の機能に応じて適切なものとすることにより、半導体装
置の動作特性および信頼性を向上させ、かつ、低消費電
力化を図ると共に、工程数を削減して製造コストの低減
および歩留まりの向上を実現することを目的とする。 【解決手段】 ＴＦＴのＬＤＤ領域６２２、６２３をド
レイン領域に近づくにつれて徐々に導電型制御用の不純
物元素の濃度が高くなるような濃度勾配を持たせる。こ
のような不純物元素の濃度勾配を有するＬＤＤ領域を形
成するために、本発明ではテーパー部を有するゲート電
極６０７とテーパー部を有するゲート絶縁膜６０５とを
設け、イオン化した導電型制御用の不純物元素を、ゲー
ト絶縁膜６０５を通過させて半導体層に添加する方法を
用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は絶縁表面を有する基
板上に薄膜トランジスタ（以下、ＴＦＴと記す）で構成
された回路を有する半導体装置およびその作製方法に関
する。特に本発明は、画素部とその周辺に設けられる駆
動回路を同一の基板上に設けた液晶表示装置に代表され
る電気光学装置、および電気光学装置を搭載した電子機
器に好適に利用できる技術を提供する。尚、本明細書に
おいて半導体装置とは、半導体特性を利用することで機
能する装置全般を指し、上記電気光学装置およびその電
気光学装置を搭載した電子機器をその範疇に含んでい
る。
【０００２】
【従来の技術】アクティブマトリクス型の液晶表示装置
に代表される電気光学装置において、スイッチング素子
や能動回路にＴＦＴを用いて構成する技術が開発されて
いる。ＴＦＴはガラスなどの基板上に気相成長法などに
より半導体膜を形成し、その半導体膜を活性層として形
成する。半導体膜にはシリコンまたはシリコン・ゲルマ
ニウムなどシリコンを主成分とする材料が好適に用いら
れている。このような半導体膜はその作製法により、非
晶質シリコン膜や多結晶シリコンに代表される結晶質シ
リコン膜などに分類することができた。
【０００３】非晶質半導体（代表的には非晶質シリコ
ン）膜を活性層としたＴＦＴは、非晶質構造などに起因
する電子物性的要因から、数cm2/Vsec以上の電界効果移
動度を得ることは不可能であった。そのために、アクテ
ィブマトリクス型の液晶表示装置においては、画素部に
おいて液晶を駆動するためのスイッチング素子（画素Ｔ
ＦＴ）として使用することはできても、画像表示を行う
ための駆動回路を形成することは不可能であった。従っ
て、駆動回路はＴＡＢ（Tape Automated Bonding）方式
やＣＯＧ（Chip on Glass）方式を使ってドライバＩＣ
などを実装する技術が用いられていた。
【０００４】一方、結晶構造を含む半導体（以下、結晶
質半導体と記す）膜（代表的には、結晶質シリコン或い
は多結晶シリコン）を活性層としたＴＦＴでは、高い電
界効果移動度が得られることから各種の機能回路を同一
のガラス基板上に形成することが可能となり、画素ＴＦ
Ｔの他に駆動回路においてシフトレジスタ回路、レベル
シフタ回路、バッファ回路、サンプリング回路などを実
現することができた。このような回路は、ｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴとから成るＣＭＯＳ回路を
基本として形成されていた。このような駆動回路の実装
技術が根拠となり、液晶表示装置において軽量化および
薄型化を推進するためには、画素部の他に駆動回路を同
一基板上に一体形成できる結晶質半導体層を活性層とす
るＴＦＴが適していることが明らかとなってきた。
【０００５】
【発明が解決しようとする課題】ＴＦＴの特性から比較
すると結晶質半導体層を活性層に適用した方が優れてい
るが、画素ＴＦＴの他に各種回路に対応したＴＦＴを作
製するためには、その製造工程が複雑なものとなり工程
数が増加してしまう問題があった。工程数の増加は製造
コストの増加要因になるばかりか、製造歩留まりを低下
させる原因となることは明らかである。
【０００６】さらに、ｎチャネル型ＴＦＴおよびｐチャ
ネル型ＴＦＴを用いて作製されるこれらの回路の動作を
安定化させるためには、ＴＦＴのしきい値電圧やサブス
レショルド定数（Ｓ値）などの値を所定の範囲内とする
必要がある。そのためには、ＴＦＴを構造面からと構成
する材料面からとの両面から検討する必要がある。
【０００７】本発明はこのような問題点を解決するため
の技術であり、ＴＦＴを用いて作製するアクティブマト
リクス型の液晶表示装置に代表される電気光学装置なら
びに半導体装置において、各種回路に配置されるＴＦＴ
の構造を、回路の機能に応じて適切なものとすることに
より、半導体装置の動作特性および信頼性を向上させ、
かつ、低消費電力化を図ると共に、工程数を削減して製
造コストの低減および歩留まりの向上を実現することを
目的としている。
【０００８】
【課題を解決するための手段】製造コストの低減および
歩留まりを実現するためには、工程数を削減することが
一つの手段として適用できる。具体的には、ＴＦＴの製
造に要するフォトマスクの枚数を削減することが必要で
ある。フォトマスクはフォトリソグラフィーの技術にお
いて、エッチング工程のマスクとするレジストパターン
を基板上に形成するために用いる。従って、フォトマス
クを１枚使用することは、その前後の工程において、被
膜の成膜およびエッチングなどの工程の他に、レジスト
剥離、洗浄や乾燥工程などが付加され、フォトリソグラ
フィーの工程においても、レジスト塗布、プレベーク、
露光、現像、ポストベークなどの煩雑な工程が行われる
ことを意味する。
【０００９】そして、フォトマスク数を削減しながら
も、各種回路に配置されるＴＦＴの構造をその回路の機
能に応じて適切なものとする。具体的には、スイッチン
グ素子用のＴＦＴは、動作速度よりもオフ電流値を低減
させることに重点を置いた構造が望ましい。そのような
構造として、マルチゲート構造を採用する。一方、高速
動作が要求される駆動回路に設けられるＴＦＴは、動作
速度を高めることと、それと同時に顕著にな問題となる
ホットキャリア注入による劣化を抑制することに重点を
置いた構造が望ましい。そのような構造として、ＴＦＴ
のＬＤＤ領域に工夫を加える。即ち、チャネル形成領域
とドレイン領域との間に設けられるＬＤＤ領域におい
て、ドレイン領域に近づくにつれて徐々に導電型制御用
の不純物元素の濃度が高くなるような濃度勾配を持たせ
る点に特徴がある。この構成は、ドレイン領域近傍の空
乏層において、電界が集中するのを緩和する効果がより
顕著となる。
【００１０】このような不純物元素の濃度勾配を有する
ＬＤＤ領域を形成するために、本発明では、イオン化し
た導電型制御用の不純物元素を、電界で加速してゲート
絶縁膜（本発明では、ゲート電極と半導体層とに密接し
てその両者の間に設けられるゲート絶縁膜と、該ゲート
絶縁膜からその周辺の領域に延在する絶縁膜を含めてゲ
ート絶縁膜と称する）を通過させて、半導体層に添加す
る方法を用いる。本明細書中において、この不純物元素
の添加方法を便宜上「スルードープ法」と呼ぶ。そし
て、本発明のスルードープ法においてゲート電極の形状
は、ゲート電極の端部において端部から内側に向かって
徐々に厚さが増加するいわゆるテーパー形状とする。ま
た、ゲート絶縁膜も同様にゲート電極と接する部分に向
かって徐々に厚さが増加するテーパー形状としてスルー
ドープ法を行うことで、ゲート絶縁膜のテーパー部の厚
さにより半導体層に添加される不純物元素の濃度を制御
することが可能となり、ＴＦＴのチャネル長方向に渡っ
て不純物元素の濃度が徐々に変化するＬＤＤ領域を形成
することができる。
【００１１】ゲート電極を形成する材料は耐熱性導電性
材料を用い、タングステン（Ｗ）、タンタル（Ｔａ）、
チタン（Ｔｉ）から選ばれた元素、または前記元素を成
分とする化合物或いは合金から形成する。このような耐
熱性導電性材料を高速でかつ精度良エッチングして、さ
らに端部をテーパー形状とするためには、高密度プラズ
マを用いたドライエッチング法を適用する。高密度プラ
ズマを得る手法にはマイクロ波や誘導結合プラズマ（In
ductively Coupled Plasma：ＩＣＰ）を用いたエッチン
グ装置が適している。特に、ＩＣＰエッチング装置はプ
ラズマの制御が容易であり、処理基板の大面積化にも対
応できる。
【００１２】ＩＣＰを用いたプラズマ処理方法やプラズ
マ処理装置に関しては特開平９−２９３６００号公報で
開示されている。同公報では、プラズマ処理を高精度に
行うための手段として、高周波電力をインピーダンス整
合器を介して４本の渦巻き状コイル部分が並列に接続さ
れてなるマルチスパイラルコイルに印加してプラズマを
形成する方法を用いている。ここで、各コイル部分の１
本当たりの長さは、高周波の波長の１／４倍としてい
る。さらに、被処理物を保持する下部電極にも、別途高
周波電力を印加してバイアス電圧を付加する構成として
いる。
【００１３】このようなＩＣＰを用いたプラズマ処理装
置（例えば、エッチング装置）の構造概略図を図１７
（Ａ）に示す。反応空間の上部に設けられた石英板９０
５上にアンテナコイル９０３を配置して、マッチングボ
ックス９０７を介して第1の高周波電源９０１に接続さ
れている。第1の高周波電源９０１は６〜６０MHz、代表
的には１３．５６MHzを適用する。被処理物となる基板
９０６を保持する下部電極９０４には第２の高周波電源
９０２がマッチングボックス９１２を介して接続されて
いる。第２の高周波電源９０２は１００kHz〜６０MHz
（例えば、６〜２９MHz）とする。アンテナコイル９０
３に高周波電力が印加されると、アンテナコイル９０３
に高周波電流Ｊがθ方向に流れ、Ｚ方向に磁界Ｂが発生
する（数式１）。
【００１４】
【数１】
【００１５】そして、ファラデーの電磁誘導の法則に従
い、θ方向に誘導電界Ｅが生じる（数式２）。
【００１６】
【数２】
【００１７】この誘導電界Ｅで電子がθ方向に加速され
てガス分子と衝突し、プラズマが生成される。誘導電界
の方向がθ方向なので、荷電粒子が反応室の壁や基板に
衝突してエネルギーを消失させる確立が低くなる。ま
た、アンテナコイル９０３の下方へは、磁界Ｂが殆ど及
ばないので、平板状に広がった高密度プラズマ領域が形
成される。そして、下部電極９０４に印加する高周波電
力を調整することによって、プラズマ密度と基板９０６
にかかるバイアス電圧を独立に制御することができる。
また、被処理物の材料に応じて印加する高周波電力の周
波数を異ならせることも可能となる。
【００１８】ＩＣＰで高密度プラズマを得る為にはアン
テナコイルに流れる高周波電流Ｊを低損失で流す必要が
あり、そのインダクタンスを低下させなければならな
い。その為に、アンテナコイルを分割した方式とするこ
とが有効となる。図１７（Ｂ）はそのような構成を示す
図であり、石英板９１１上に４本の渦巻き状コイル（マ
ルチスパイラルコイル）９１０を配置して、マッチング
ボックス９０９を介して第1の高周波電源９０８に接続
されている。このとき、各コイルの１本当たりの長さを
高周波の波長の１／４の整数倍としておくと、コイルに
定在波が立ち発生する電圧のピーク値を高めることがで
きる。
【００１９】このようなマルチスパイラルコイルを適用
したＩＣＰを用いたエッチング装置を用いると、前記耐
熱性導電性材料のエッチングを良好に行うことができ
る。ここでは、松下電器産業（株）製のＩＣＰを用いた
ドライエッチング装置（ModelＥ６４５−□ＩＣＰ）を
用いた。図１８は、ガラス基板上に所定のパターンに形
成されたＷ膜について、そのパターン端部のテーパー形
状について調べた結果を示す。ここで、テーパー部の角
度は基板表面（水平面）とテーパー部の傾斜部とがなす
角を角度として定義する（図５においてθ１で示す角
度）。ここでは、共通条件として放電電力（コイルに印
加する高周波電力、１３．５６MHz）を３．２W/cm2、圧
力１．０ＰａとしてエッチングガスにＣＦ4とＣｌ2を用
いた。図１８（Ａ）はテーパー部の角度θ１について、
基板側にかけるバイアス電力（１３．５６MHz）依存性
を示す。エッチングガスの流量はＣＦ4、Ｃｌ2共に３０
SCCMとした。テーパー部の角度θ１はバイアス電力が１
２８〜３８４mW/cm2の範囲で７０〜２０°まで変化させ
ることが可能であることが明らかとなった。また、図１
８（Ｂ）はテーパー部の角度θ１のエッチングガス流量
比依存性について調べた結果を示す。ＣＦ4とＣｌ2の合
計の流量を６０SCCMとして、ＣＦ4のみを２０〜４０SCC
Mの範囲で変化させた。このときバイアス電力は１２８m
W/cm2とした。その結果、テーパー部の角度θ１は６０
〜８０°まで変化させることが可能であった。
【００２０】このようにテーパー部の角度は基板側にか
けるバイアス電力によって大きく変化を示し、バイアス
電力をさらに高め、また、圧力を変化させることにより
テーパー部の角度を５〜４５°まで変化させることがで
きる。
【００２１】また、本発明では、ゲート電極の端部に接
するゲート絶縁膜にもテーパー部を形成する。図５は、
ｎチャネルＴＦＴの部分拡大図である。ここで、ゲート
絶縁膜のテーパー部の角度は基板表面（水平面）とテー
パー部の傾斜部とがなす角をテーパー角として定義する
（図５においてθ２で示す角度）。ＬＤＤ領域６２３は
ゲート絶縁膜のテーパー部６２７の下に形成される。こ
のとき、ＬＤＤ領域におけるリン（Ｐ）の濃度分布は６
２５の曲線で示され、チャネル形成領域６２１から遠ざ
かるにつれて増加する。
【００２２】この増加の割合は、イオンドープにおける
加速電圧やドーズ量などの条件、テーパー部６２７、６
２８の角度θ２、θ１やゲート電極６０７の厚さなどに
よって異なってくる。このように、ゲート電極の端部と
その近傍におけるゲート絶縁膜をテーパー形状として、
そのテーパー部を通して不純物元素を添加することによ
り、テーパー部の下に存在する半導体層中に、徐々に前
記不純物元素の濃度が変化するような不純物領域を形成
することができる。また、ＬＤＤ領域の端部６２２は、
ゲート電極６０７と重なっているが、ドーピング条件に
よってはゲート電極とＬＤＤが重ならないようにするこ
とも可能である。
【００２３】また、エッチング条件によっては、図１６
（ａ）に示すようなゲート絶縁膜の形状となる場合もあ
る。ＬＤＤ領域１６２３は、図１６（ａ）に示したゲー
ト絶縁膜のテーパー部の下に形成される。図１６（ａ）
において、１６０５はゲート絶縁膜、１６０７はゲート
電極、１６２１はチャネル形成領域、１６２２はゲート
電極と重なるＬＤＤ領域、１６２４はソース領域または
ドレイン領域である。
【００２４】また、エッチング条件によっては、図１６
（ｂ）に示すようなゲート絶縁膜の形状となる場合もあ
る。ＬＤＤ領域１７２３は、図１６（ａ）に示したゲー
ト絶縁膜のテーパー部の下に形成される。図１６（ｂ）
において、１７０５はゲート絶縁膜、１７０７はゲート
電極、１７２１はチャネル形成領域、１７２２はゲート
電極と重なるＬＤＤ領域、１７２４はソース領域または
ドレイン領域である。また、図１６（ｂ）においては、
テーパ−部に段差ができており、ゲート電極端部から長
さＬ３の領域は、ゲート絶縁膜の膜厚がゲート電極の下
方の膜厚と同一である。
【００２５】表１はゲート電極を形成する前記耐熱性導
電性材料のＩＣＰエッチング装置における加工特性を示
す。ここでは、Ｗ膜とＴａ膜の他に、ゲート電極用の材
料としてしばしば用いられるモリブデンータングステン
（Ｍｏ−Ｗ）合金（組成比はＭｏ：Ｗ＝４８：５０wt
%）の例を示す。表１にはエッチング速度、適用するエ
ッチングガス、およびゲート電極の下地となるゲート絶
縁膜との選択比の代表的な値を示す。ゲート絶縁膜はプ
ラズマＣＶＤ法で作製する酸化シリコン膜または酸化窒
化シリコン膜であり、ここで選択比はゲート絶縁膜のエ
ッチング速度に対するそれぞれの材料におけるエッチン
グ速度の割合として定義する。
【００２６】
【表１】
【００２７】Ｔａ膜のエッチング速度は１４０〜１６０
nm/minで選択比も６〜８が選られ、Ｗ膜のエッチング速
度７０〜９０nm/min、また選択比２〜４に対して優れた
値となっている。従って、被加工性という観点からはＴ
ａ膜も適しているが、表中に示さない値として、抵抗率
が２０〜３０μΩｃｍであり、Ｗ膜の１０〜１６μΩｃ
ｍに比べて若干高い点が難点となる。一方、Ｍｏ−Ｗ合
金はエッチング速度が４０〜６０nm/minと遅く、また選
択比は０．１〜２となりこの材料は被加工性という観点
から必ずしも適していないことが覗われる。このよう
に、表１からはＴａ膜が最も良い結果を示していること
がわかるが、前述のように抵抗率を考慮するとＷ膜が総
合的には適していると判断される。
【００２８】ここでは、Ｗ膜を一例として示したが、前
記耐熱性導電性材料についてＩＣＰエッチング装置を用
いると、容易にパターンの端部をテーパー形状として加
工することができる。そして、このような方法を適用し
てゲート電極を設け、スルードープ法を行うことで、ゲ
ート絶縁膜の厚さにより半導体層に添加される不純物元
素の濃度を制御することが可能となり、ＴＦＴのチャネ
ル長方向に向かって不純物元素の濃度が徐々に変化する
ＬＤＤ領域を形成することが可能となる。
【００２９】このような手段を用い、本発明の構成は、
絶縁表面を有する基板上に形成された半導体薄膜からな
る活性層と、該活性層を覆う絶縁膜と、該絶縁膜上に形
成されたゲート電極とからなるＴＦＴを含む半導体装置
であって、前記活性層はゲート電極と重なるチャネル形
成領域と、ＬＤＤ領域を形成する低濃度不純物領域と、
ソース領域またはドレイン領域とを有し、前記絶縁膜の
うち、前記低濃度不純物領域上方の膜厚は、前記チャネ
ル形成領域上方の膜厚より薄く、且つ前記ソース領域ま
たはドレイン領域上方の膜厚より厚いことを特徴とする
半導体装置である。
【００３０】上記構成において、前記ゲート電極は、テ
ーパー部を有していることを特徴としている。
【００３１】また、上記構成において、前記低濃度不純
物領域は、前記チャネル形成領域と前記ソース領域の
間、または前記チャネル形成領域と前記ドレイン領域と
の間に存在することを特徴としている。
【００３２】また、上記構成において、前記低濃度不純
物領域に含まれるｐ型またはｎ型不純物元素の濃度は、
チャネル形成領域から遠ざかるにつれて高くなることを
特徴としている。
【００３３】また、上記構成において、前記ソース領域
または前記ドレイン領域は、前記低濃度不純物領域に含
まれるｐ型またはｎ型不純物元素の濃度より高い濃度で
ｐ型またはｎ型不純物元素を含む領域であることを特徴
としている。
【００３４】また、上記構成において、前記低濃度不純
物領域に含まれるｐ型またはｎ型不純物元素の濃度は、
１×１０16〜１×１０20atoms／cm3であることを特徴と
する半導体装置。
【００３５】また、上記構成において、前記活性層を覆
う絶縁膜は、テーパー部を有し、チャネル長方向におけ
る該テーパー部の長さＬ２は、０．１〜１μｍであるこ
とを特徴とする半導体装置。
【００３６】また、上記構成において、前記ゲート電極
は、耐熱性導電性材料からなる単層膜または積層膜であ
り、前記耐熱性導電性材料は、タンタル（Ｔａ）、チタ
ン（Ｔｉ）、タングステン（Ｗ）から選ばれた元素、ま
たは前記元素を成分とする化合物、または前記元素を組
み合わせた化合物、または前記元素を成分とする窒化
物、前記元素を成分とするシリサイド、であることを特
徴としている。
【００３７】また、上記構成において、前記ゲート電極
のテーパー部の角度は５〜３５°であることを特徴とし
ている。する半導体装置。
【００３８】また、上記構成を得るための本発明の作製
方法は、画素部に設けた画素ＴＦＴと、該画素部の周辺
にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを有する
駆動回路を同一の基板上に設けた半導体装置において、
前記基板上に結晶構造を含む半導体層を形成する第１の
工程と、前記結晶構造を含む半導体層を選択的にエッチ
ングして複数の島状半導体層を形成する第２の工程と、
前記島状半導体層に接してゲート絶縁膜を形成する第３
の工程と、前記ゲート絶縁膜上に耐熱性導電性材料から
成る導電層を形成する第４の工程と、前記導電層を選択
的にエッチングして、テーパー部を有するゲート電極及
びテーパー部を有するゲート絶縁膜を形成する第５の工
程と、少なくとも、前記駆動回路のｎチャネル型ＴＦＴ
および前記画素ＴＦＴを形成する前記島状半導体層に、
前記ゲート絶縁膜のテーパー部を通してｎ型を付与する
不純物元素を添加して、前記基板と平行な方向において
該ｎ型を付与する不純物元素の濃度勾配を有する低濃度
ｎ型不純物領域を形成する第６の工程と、前記駆動回路
のｎチャネル型ＴＦＴおよび前記画素ＴＦＴを形成する
前記島状半導体層に、前記ゲート電極をマスクとしてｎ
型を付与する不純物元素を添加して高濃度ｎ型不純物領
域を形成する第７の工程と、前記駆動回路のｐチャネル
型ＴＦＴを形成する前記島状半導体層に、前記ゲート電
極のテーパー部と前記ゲート絶縁膜を通してｐ型を付与
する不純物元素を添加して、前記基板と平行な方向にお
いて該ｐ型を付与する不純物元素の濃度勾配を有する低
濃度ｐ型不純物領域と、前記ゲート電極のテーパー部を
介しないでｐ型を付与する不純物元素を添加して、高濃
度ｐ型不純物領域とを同時に形成する第８の工程と、前
記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとｐ
チャネル型ＴＦＴとの上方に、無機絶縁物材料から成る
第１の層間絶縁膜を形成する第９の工程と、該第１の層
間絶縁膜に密接して有機絶縁物材料からなる第２の層間
絶縁膜を形成する第１０の工程と、前記画素ＴＦＴに接
続する画素電極を、前記第２の層間絶縁膜上に形成する
第１１の工程とを有することを特徴とする半導体装置の
作製方法である。
【００３９】上記構成において、前記導電層を選択的に
エッチングして、テーパー部を有するゲート電極及びテ
ーパー部を有するゲート絶縁膜を形成する第５の工程
は、一度のエッチング処理によって行われる方法を用い
てもよいし、複数のエッチング処理によって行われる方
法を用いてもよい。
【００４０】
【発明の実施の形態】本発明の実施の形態について、以
下に示す実施例により詳細な説明を行う。 [実施例１]本発明の実施例を図１〜図５を用いて説明す
る。ここでは、画素部の画素ＴＦＴおよび保持容量と、
画素部の周辺に設けられる駆動回路のＴＦＴを同時に作
製する方法について工程に従って詳細に説明する。
【００４１】図１（Ａ）において、基板１０１にはコー
ニング社の＃７０５９ガラスや＃１７３７ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、ポリエチレンテレ
フタレート（ＰＥＴ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的
異方性を有しないプラスチック基板を用いることができ
る。ガラス基板を用いる場合には、ガラス歪み点よりも
１０〜２０℃程度低い温度であらかじめ熱処理しておい
ても良い。そして、基板１０１のＴＦＴを形成する表面
に、基板１０１からの不純物拡散を防ぐために、酸化シ
リコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの絶縁膜から成る下地膜１０２を形成する。例えば、
プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製さ
れる酸化窒化シリコン膜１０２ａを１０〜２００nm（好
ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから
作製される酸化窒化水素化シリコン膜１０２ｂを５０〜
２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積
層形成する。ここでは下地膜１０２を２層構造として示
したが、前記絶縁膜の単層膜または２層以上積層させて
形成しても良い。
【００４２】酸化窒化シリコン膜は従来の平行平板型の
プラズマＣＶＤ法を用いて形成する。酸化窒化シリコン
膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCC
M、Ｎ 2Ｏを２０SCCMとして反応室に導入し、基板温度３
２５℃、反応圧力４０Pa、放電電力密度０．４１W/c
m2、放電周波数６０MHzとした。一方、酸化窒化水素化
シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２
０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板
温度４００℃、反応圧力２０Pa、放電電力密度０．４１
W/cm2、放電周波数６０MHzとした。これらの膜は、基板
温度を変化させ、反応ガスの切り替えのみで連続して形
成することもできる。
【００４３】このようにして作製した酸化窒化シリコン
膜１０２ａは、密度が９．２８×１０22/cm3であり、フ
ッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフ
ッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶
液（ステラケミファ社製、商品名ＬＡＬ５００）の２０
℃におけるエッチング速度が約６３nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。
【００４４】次に、２５〜８０ｎｍ（好ましくは３０〜
６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３
ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法
で形成する。例えば、プラズマＣＶＤ法で非晶質シリコ
ン膜を５５ｎｍの厚さに形成する。非晶質構造を有する
半導体膜には、非晶質半導体層や微結晶半導体膜があ
り、非晶質シリコンゲルマニウム膜などの非晶質構造を
有する化合物半導体膜を適用しても良い。また、下地膜
１０２と非晶質半導体層１０３ａとは両者を連続形成す
ることも可能である。例えば、前述のように酸化窒化シ
リコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂ
をプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉ
Ｈ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに
切り替えれば、一旦大気雰囲気に晒すことなく連続形成
できる。その結果、酸化窒化水素化シリコン膜１０２ｂ
の表面の汚染を防ぐことが可能となり、作製するＴＦＴ
の特性バラツキやしきい値電圧の変動を低減させること
ができる。
【００４５】そして、結晶化の工程を行い非晶質半導体
層１０３ａから結晶質半導体層１０３ｂを作製する。そ
の方法としてレーザーアニール法や熱アニール法（固相
成長法）、またはラピットサーマルアニール法（ＲＴＡ
法）を適用することができる。前述のようなガラス基板
や耐熱性の劣るプラスチック基板を用いる場合には、特
にレーザーアニール法を適用することが好ましい。ＲＴ
Ａ法では、赤外線ランプ、ハロゲンランプ、メタルハラ
イドランプ、キセノンランプなどを光源に用いる。或い
は特開平７−１３０６５２号公報で開示された技術に従
って、触媒元素を用いる結晶化法で結晶質半導体層１０
３ｂを形成することもできる。結晶化の工程ではまず、
非晶質半導体層が含有する水素を放出させておくことが
好ましく、４００〜５００℃で１時間程度の熱処理を行
い含有する水素量を５atom％以下にしてから結晶化させ
ると膜表面の荒れを防ぐことができるので良い。
【００４６】また、プラズマＣＶＤ法で非晶質シリコン
膜の形成工程において、反応ガスにＳｉＨ4とアルゴン
（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃
として形成すると、非晶質シリコン膜の含有水素濃度を
５atomic%以下にすることもできる。このような場合に
おいて水素を放出させるための熱処理は不要となる。
【００４７】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数３０Ｈｚとし、レーザーエネ
ルギー密度を１００〜５００mJ/cm2(代表的には３００
〜４００mJ/cm2)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を８０〜９８％として行う。この
ようにして図１（Ｂ）に示すように結晶質半導体層１０
３ｂを得ることができる。
【００４８】そして、結晶質半導体層１０３ｂ上に第１
のフォトマスク（ＰＭ１）を用い、フォトリソグラフィ
ーの技術を用いてレジストパターンを形成し、ドライエ
ッチングによって結晶質半導体層を島状に分割し、図１
（Ｃ）に示すように島状半導体層１０４〜１０８を形成
する。結晶質シリコン膜のドライエッチングにはＣＦ 4
とＯ2の混合ガスを用いる。
【００４９】このような島状半導体層に対し、ＴＦＴの
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０16〜５×１０17atoms／cm3程度の
濃度で島状半導体層の全面に添加しても良い。半導体に
対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表
第１３族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法（或いはイオンシャワードー
ピング法）を用いることができるが、大面積基板を処理
するにはイオンドープ法が適している。イオンドープ法
ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素
（Ｂ）を添加する。このような不純物元素の注入は必ず
しも必要でなく省略しても差し支えないが、特にｎチャ
ネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるた
めに用いる手法である。
【００５０】ゲート絶縁膜１０９はプラズマＣＶＤ法ま
たはスパッタ法を用い、膜厚を４０〜１５０ｎｍとして
シリコンを含む絶縁膜で形成する。本実施例では、１２
０ｎｍの厚さで酸化窒化シリコン膜から形成する。ま
た、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化
窒化シリコン膜は、膜中の固定電荷密度が低減されてい
るのでこの用途に対して好ましい材料となる。勿論、ゲ
ート絶縁膜はこのような酸化窒化シリコン膜に限定され
るものでなく、他のシリコンを含む絶縁膜を単層または
積層構造として用いても良い。例えば、酸化シリコン膜
を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸
テトラエチル（Tetraethyl Orthosilicate：ＴＥＯ
Ｓ）とＯ2とを混合し、反応圧力４０Pa、基板温度３０
０〜４００℃とし、高周波（１３．５６MHz）電力密度
０．５〜０．８W/cm2で放電させて形成することができ
る。このようにして作製された酸化シリコン膜は、その
後４００〜５００℃の熱アニールによりゲート絶縁膜と
して良好な特性を得ることができる。
【００５１】そして、図１（Ｄ）に示すように、ゲート
絶縁膜１０９上にゲート電極を形成するための耐熱性導
電層を形成する。耐熱性導電層は単層で形成しても良い
が、必要に応じて二層あるいは三層といった複数の層か
ら成る積層構造としても良い。例えば、ゲート電極には
このような耐熱性導電性材料を用い、導電性の金属膜か
ら成る導電層（Ａ）１１０と窒化物金属膜から成る導電
層（Ｂ）１１１とを積層した構造とすると良い。導電層
（Ａ）１１０はＴａ、Ｔｉ、Ｗから選ばれた元素、また
は前記元素を成分とする合金か、前記元素を組み合わせ
た合金膜で形成すれば良く、導電層（Ｂ）１１１は窒化
タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化
チタン（ＴｉＮ）膜などで形成する。また、導電層
（Ａ）１１０はタングステンシリサイド、チタンシリサ
イドを適用しても良い。導電層（Ｂ）１１１は低抵抗化
を図るために含有する不純物濃度を低減させることが好
ましく、特に酸素濃度に関しては３０ｐｐｍ以下とする
と良かった。例えば、Ｗは酸素濃度を３０ｐｐｍ以下と
することで２０μΩｃｍ以下の比抵抗値を実現すること
ができた。
【００５２】導電層（Ａ）１１０は２００〜４００ｎｍ
（好ましくは２５０〜３５０ｎｍ）とし、導電層（Ｂ）
１１１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）
とすれば良い。Ｗをゲート電極として形成する場合に
は、Ｗをターゲットとしたスパッタ法で、導電層（Ａ）
１１０をＷ膜で２５０nmの厚さに形成し、Ａｒガスと窒
素（Ｎ2）ガスを導入して導電層（Ｂ）１１１をＷＮ膜
で５０nmの厚さに形成する。その他の方法として、Ｗ膜
は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法
で形成することもできる。いずれにしてもゲート電極と
して使用するためには低抵抗化を図る必要があり、Ｗ膜
の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ
膜は結晶粒を大きくすることで低抵抗率化を図ることが
できるが、Ｗ中に酸素などの不純物元素が多い場合には
結晶化が阻害され高抵抗化する。このことより、スパッ
タ法による場合、純度９９．９９９９％のＷターゲット
を用い、さらに成膜時に気相中からの不純物の混入がな
いように十分配慮してＷ膜を形成することにより、抵抗
率９〜２０μΩｃｍを実現することができる。
【００５３】尚、図示しないが、導電層（Ａ）１１０の
下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープした
シリコン膜を形成しておくことは有効である。これによ
り、その上に形成される導電膜の密着性向上と酸化防止
を図ると同時に、導電層（Ａ）１１０または導電層
（Ｂ）１１１が微量に含有するアルカリ金属元素がゲー
ト絶縁膜１０９に拡散するのを防ぐことができる。いず
れにしても、導電層（Ｂ）１１１は抵抗率を１０〜５０
μΩcmの範囲ですることが好ましい。
【００５４】本実施例では、ゲート電極を形成するため
に導電層（Ａ）１１０をＷ膜で、導電層（Ｂ）１１１を
ＷＮ膜で形成した。次に、第２のフォトマスク（ＰＭ
２）を用い、フォトリソグラフィーの技術を使用してレ
ジストマスク１１２ａ〜１１７ａを形成し、導電層
（Ａ）１１０と導電層（Ｂ）１１１とを一括でエッチン
グしてゲート電極１１８〜１２２と容量配線１２３を形
成する。ゲート電極１１８ｃ〜１２２ｃと容量配線１２
３ｃは、導電層（Ａ）から成る１１８ａ〜１２３ａと、
導電層（Ｂ）から成る１１８ｂ〜１２３ｂとが一体とし
て形成されている（図２（Ａ））。
【００５５】このときのエッチングによりレジストマス
クが形成されていない領域のゲート絶縁膜が薄膜化され
る。
【００５６】次いで、少なくともゲート電極１１８〜１
２２の端部にテーパー部が形成されるようにエッチング
する。このエッチング加工はＩＣＰエッチング装置によ
り行う。その技術の詳細は前述の如くである。具体的な
エッチング条件として、エッチングガスにＣＦ4とＣｌ2
の混合ガスを用いその流量をそれぞれ３０SCCMとして、
放電電力３．２W/cm2(13.56MHz)、バイアス電力２２４m
W/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行っ
た。（図２（Ｂ））
【００５７】このようなエッチング条件により、ゲート
電極の端部において、該端部から内側にむかって徐々に
厚さが増加するテーパー部が形成され、１１８ｄ、１１
８ｅからなるゲート電極１１８ｆが形成される。また、
同様に１１９ｆ、１２０ｆ、１２１ｆ、１２２ｆ、１２
３ｆが形成され、各々のテーパー部の角度は５〜３５
°、好ましくは１０〜２５°とする。ゲート電極のテー
パー部の角度は、図５でθ１として示す部分の角度であ
る。この角度は、後にＬＤＤ領域を形成する低濃度ｎ型
不純物領域の濃度勾配に大きく影響する。尚、テーパー
部の角度θ１は、テーパー部の長さ（Ｌ１）とテーパー
部の厚さ（ＨＧ）を用いてＴａｎ（θ１）＝ＨＧ／Ｌ１
で表される。
【００５８】また、本実施例では、１０〜２０％程度の
割合でエッチング時間を増しするオーバーエッチングを
行なったため、ゲート絶縁膜の露出した面は２０〜５０
nm程度エッチングされて実質的に薄くなった。また、レ
ジストマスク１１２ａ〜１１７ａもエッチングされて、
小さな形状のレジストマスク１１２ｂ〜１１７ｂとな
る。この結果、ゲート電極の端部と接する部分にテーパ
ー部が形成されたゲート絶縁膜１３０が形成された。ゲ
ート絶縁膜１３０のテーパー部の角度は、図５でθ２と
して示す部分の角度である。この角度は、後にＬＤＤ領
域を形成する低濃度ｎ型不純物領域の濃度勾配に大きく
影響する。尚、テーパー部の角度θ２は、ゲート絶縁膜
のテーパー部の長さ（Ｌ２）とテーパー部の厚さ（ＨＧ
２）を用いてＴａｎ（θ２）＝ＨＧ２／Ｌ２で表され
る。
【００５９】そして、画素ＴＦＴおよび駆動回路のｎチ
ャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を
付与する不純物元素添加の工程（ｎ-ドープ工程）を行
う。ゲート電極の形成に用いたレジストマスク１１２ａ
〜１１７ａをそのまま残し、端部にテーパー部を有する
ゲート電極１１８ｃ〜１２２ｃをマスクとして自己整合
的にｎ型を付与する不純物元素をイオンドープ法で添加
する。ここでは、ｎ型を付与する不純物元素をゲート電
極の端部と接するゲート絶縁膜のテーパー部を通して、
その下に位置する半導体層に達するように添加するため
にドーズ量を１×１０13〜５×１０14atoms／cm2とし、
加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与
する不純物元素として１５族に属する元素、典型的には
リン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリ
ン（Ｐ）を用いた。このようなイオンドープ法により半
導体層のリン（Ｐ）濃度は１×１０16〜１×１０19atom
s／cm3の濃度範囲で添加する。このようにして、図２
（Ｃ）に示すように島状半導体層に低濃度ｎ型不純物領
域１２４〜１２９を形成する。
【００６０】この工程において、低濃度ｎ型不純物領域
１２４〜１２８において、リン（Ｐ）の濃度勾配は、ゲ
ート絶縁膜のテーパー部の膜厚変化を反映する。これは
ゲート絶縁膜テーパー部における膜厚の差によって、半
導体層に達するリン（Ｐ）の濃度が変化するためであ
る。また、実際にはゲート電極を通して、ゲート電極の
テーパー部における端部の下方にもリンが添加される。
即ち、低濃度ｎ型不純物領域１２４〜１２８へ添加され
るリン（Ｐ）の濃度は、チャネル形成領域に向かって徐
々に濃度が低くなる。
【００６１】尚、図２（Ｃ）では低濃度ｎ型不純物領域
１２４〜１２９の端部を斜めに図示しているが、これは
リン（Ｐ）が添加された領域を直接的に示しているので
はなく、上述のようにリンの濃度変化がゲート絶縁膜の
形状に沿って変化していることを表している。
【００６２】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行った（ｎ+ドープ工程）。レジスト
のマスク１１２〜１１７を残し、今度はゲート電極１１
８〜１２２がリン（Ｐ）を遮蔽するマスクとなるよう
に、イオンドープ法において４０〜１００ｋｅＶの加速
電圧の条件で添加する。このようにして高濃度ｎ型不純
物領域１３１〜１３６を形成する。この領域におけるゲ
ート絶縁膜１３０は、前述のようにゲート電極の加工の
おいてオーバーエッチングが施されたため、当初の膜厚
である１２０nmから薄くなり、７０〜１００nmとなって
いる。そのためこのような低加速電圧の条件でも良好に
リン（P）を添加することができる。そして、この領域
のリン（Ｐ）の濃度は１×１０20〜１×１０21atoms／c
m3の濃度範囲となるようにする（図３（Ａ））。
【００６３】そして、ｐチャネル型ＴＦＴを形成する島
状半導体層１０４、１０６にソース領域およびドレイン
領域とする高濃度ｐ型不純物領域１４０、１４１を形成
する。ここでは、ゲート電極１１８、１２０をマスクと
してｐ型を付与する不純物元素を添加し、自己整合的に
高濃度ｐ型不純物領域を形成する。このとき、ｎチャネ
ル型ＴＦＴを形成する島状半導体層１０５、１０７、１
０８は、第３のフォトマスク（ＰＭ３）を用いてレジス
トマスク１３７〜１３９を形成し全面を被覆しておく。
ここで形成される不純物領域１４０、１４１はジボラン
（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。そし
て、ゲート電極と重ならない高濃度ｐ型不純物領域１４
０ａ、１４１ａのボロン（Ｂ）濃度は、３×１０20〜３
×１０21atoms／cm3となるようにする。また、不純物領
域１４０ｂ、１４１ｂは、ゲート絶縁膜とゲート電極の
テーパー部を介して不純物元素が添加されるので、実質
的に低濃度ｐ型不純物領域として形成され、少なくとも
１．５×１０19atoms／cm3以上の濃度とする。この高濃
度ｐ型不純物領域１４０ａ、１４１ａおよび低濃度ｐ型
不純物領域１４０ｂ、１４１ｂには、前工程においてリ
ン（Ｐ）が添加されていて、高濃度ｐ型不純物領域１４
０ａ、１４１ａには１×１０20〜１×１０21atoms／cm3
の濃度で、低濃度ｐ型不純物領域１４０ｂ、１４１ｂに
は１×１０16〜１×１０19atoms／cm3の濃度で含有して
いるが、この工程で添加するボロン（Ｂ）の濃度をリン
（Ｐ）濃度の１．５から３倍となるようにすることによ
り、ｐチャネル型ＴＦＴのソース領域およびドレイン領
域として機能するために何ら問題は生じなかった。
【００６４】その後、図３（Ｂ）に示すように、ゲート
電極およびゲート絶縁膜を覆う第１の層間絶縁膜１４２
を形成する。第１の層間絶縁膜１４２は酸化シリコン
膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれ
らを組み合わせた積層膜で形成すれば良い。いずれにし
ても第１の層間絶縁膜１４２は無機絶縁物材料から形成
する。第１の層間絶縁膜１４２の膜厚は１００〜２００
ｎｍとする。ここで、酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反
応圧力４０Pa、基板温度３００〜４００℃とし、高周波
（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電
させて形成することができる。また、酸化窒化シリコン
膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2
Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、または
ＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形
成すれば良い。この場合の作製条件は反応圧力２０〜２
００Pa、基板温度３００〜４００℃とし、高周波（６０
MHz）電力密度０．１〜１．０W/cm2で形成することがで
きる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化
窒化水素化シリコン膜を適用しても良い。窒化シリコン
膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製
することが可能である。
【００６５】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板１０１に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい（図３（Ｂ））。
【００６６】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、島状半導体層
を水素化する工程を行う。この工程は熱的に励起された
水素により島状半導体層にある１０16〜１０18/cm3のダ
ングリングボンドを終端する工程である。水素化の他の
手段として、プラズマ水素化（プラズマにより励起され
た水素を用いる）を行っても良い。いずれにしても、島
状半導体層１０４〜１０８中の欠陥密度を１０ 16/cm3以
下とすることが望ましく、そのために水素を０．０１〜
０．１atomic％程度付与すれば良かった。
【００６７】活性化および水素化の工程が終了したら、
有機絶縁物材料からなる第２の層間絶縁膜１４３を１．
０〜２．０μｍの平均厚を有して形成する。有機樹脂材
料としては、ポリイミド、アクリル、ポリアミド、ポリ
イミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用
することができる。例えば、基板に塗布後、熱重合する
タイプのポリイミドを用いる場合には、クリーンオーブ
ンで３００℃で焼成して形成する。また、アクリルを用
いる場合には、２液性のものを用い、主材と硬化剤を混
合した後、スピナーを用いて基板全面に塗布した後、ホ
ットプレートで８０℃で６０秒の予備加熱を行い、さら
にクリーンオーブンで２５０℃で６０分焼成して形成す
ることができる。
【００６８】このように、第２の層間絶縁膜を有機絶縁
物材料で形成することにより、表面を良好に平坦化させ
ることができる。また、有機樹脂材料は一般に誘電率が
低いので、寄生容量を低減するできる。しかし、吸湿性
があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜１４２として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。
【００６９】その後、第４のフォトマスク（ＰＭ４）を
用い、所定のパターンのレジストマスクを形成し、それ
ぞれの島状半導体層に形成されたソース領域またはドレ
イン領域に達するコンタクトホールを形成する。コンタ
クトホールの形成はドライエッチング法により行う。こ
の場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガス
を用い有機樹脂材料から成る第２の層間絶縁膜１４３を
まずエッチングし、その後、続いてエッチングガスをＣ
Ｆ4、Ｏ2として第１の層間絶縁膜１４２をエッチングす
る。さらに、島状半導体層との選択比を高めるために、
エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜１
３０をエッチングすることにより、良好にコンタクトホ
ールを形成することができる。
【００７０】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によ
りレジストマスクパターンを形成し、エッチングによっ
てソース配線１４４〜１４８とドレイン配線１４９〜１
５３を形成する。ここで、ドレイン配線１５３は画素電
極として機能するものである。ドレイン配線１５４は隣
の画素に帰属する画素電極を表している。図示していな
いが、本実施例ではこの配線を、Ｔｉ膜を５０〜１５０
nmの厚さで形成し、島状半導体層のソースまたはドレイ
ン領域を形成する半導体膜とコンタクトを形成し、その
Ｔｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４０
０nmの厚さで形成（図３（Ｃ）において１４４ａ〜１５
４ａで示す）し、さらにその上に透明導電膜を８０〜１
２０nmの厚さで形成（図３（Ｃ）において１４４ｂ〜１
５４ｂで示す）した。透明導電膜には酸化インジウム酸
化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）
も適した材料であり、さらに可視光の透過率や導電率を
高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（Ｚ
ｎＯ：Ｇａ）などを好適に用いることができる。
【００７１】こうして５枚のフォトマスクにより、同一
の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴと
を有した基板を完成させることができる。駆動回路には
第１のｐチャネル型ＴＦＴ（Ａ）２００ａ、第１のｎチ
ャネル型ＴＦＴ（Ａ）２０１ａ、第２のｐチャネル型Ｔ
ＦＴ（Ａ）２０２ａ、第２のｎチャネル型ＴＦＴ（Ａ）
２０３ａ、画素部には画素ＴＦＴ２０４、保持容量２０
５が形成されている。本明細書では便宜上このような基
板をアクティブマトリクス基板と呼ぶ。
【００７２】駆動回路の第１のｐチャネル型ＴＦＴ
（Ａ）２００ａには、島状半導体層１０４にチャネル形
成領域２０６、ＬＤＤ領域２０７、高濃度ｐ型不純物領
域から成るソース領域２０８、ドレイン領域２０９を有
した構造となっている。第１のｎチャネル型ＴＦＴ
（Ａ）２０１ａには、島状半導体層１０５にチャネル形
成領域２１０、低濃度ｎ型不純物領域で形成され、ＬＤ
Ｄ領域２１１、高濃度ｎ型不純物領域で形成するソース
領域２１２、ドレイン領域２１３を有している。チャネ
ル長３〜７μｍに対して、ＬＤＤ領域をＬovとしてその
チャネル長方向の長さは３０ｎｍ〜２５０ｎｍとする。
このＬovの長さはゲート電極１１９の厚さとテーパー部
の角度θ１から制御する。
【００７３】このＬＤＤ領域について図５を用いて説明
する。図５に示すのは、図３（Ｃ）に示した第１のｎチ
ャネル型ＴＦＴ（Ａ）２０１ａの部分拡大図である。Ｌ
ＤＤ領域６２２はゲート電極のテーパー部６２８の下に
形成される。また、ＬＤＤ領域６２３はゲート絶縁膜の
テーパー部６２７の下に形成される。このとき、両者の
ＬＤＤ領域におけるリン（Ｐ）の濃度分布は６２５の曲
線で示され、チャネル形成領域６２１から遠ざかるにつ
れて増加する。この増加の割合は、イオンドープにおけ
る加速電圧やドーズ量などの条件、テーパー部６２７、
６２８の角度θ２、θ１やゲート電極６０７の厚さなど
によって異なってくる。
【００７４】このように、ゲート電極の端部とその近傍
におけるゲート絶縁膜をテーパー形状として、そのテー
パー部を通して不純物元素を添加することにより、テー
パー部の下に存在する半導体層中に、徐々に前記不純物
元素の濃度が変化するような不純物領域を形成すること
ができる。そして、ＬＤＤ領域６２２の不純物濃度にお
いて、その最低濃度範囲を１×１０16〜１×１０17atom
s／cm3とし、最高濃度範囲を１×１０17〜１×１０18at
oms／cm3としする。また、ＬＤＤ領域６２３の不純物濃
度において、その最低濃度範囲を１×１０17〜１×１０
18atoms／cm3とし、最高濃度範囲を1×１０19〜１×１
０20atoms／cm3とする。このような不純物領域を設ける
ことにより、ｎチャネル型ＴＦＴにおいてドレイン領域
近傍に発生する高電界を緩和して、ホットキャリアの発
生を防ぎ、ＴＦＴの劣化を防止することができると同時
にオフ電流値を低減させることを可能としている。
【００７５】駆動回路の第２のｐチャネル型ＴＦＴ
（Ａ）２０２ａは同様に、島状半導体層１０６にチャネ
ル形成領域２１４、ＬＤＤ領域２１５、高濃度ｐ型不純
物領域で形成されるソース領域２１６、ドレイン領域２
１７を有した構造となっている。第２のｎチャネル型Ｔ
ＦＴ（Ａ）２０３ａには、島状半導体層１０７にチャネ
ル形成領域２１８、ＬＤＤ領域２１９、高濃度ｎ型不純
物領域で形成するソース領域２２０、ドレイン領域２２
１を有している。ＬＤＤ領域２１９は、ＬＤＤ領域２１
１と同じ構成とする。画素ＴＦＴ２０４には、島状半導
体層１０８にチャネル形成領域２２２ａ、２２２ｂ、低
濃度ｎ型不純物領域で形成するＬＤＤ領域２２３ａ、２
２３ｂ、高濃度ｎ型不純物領域で形成するソースまたは
ドレイン領域２２５〜２２７を有している。ＬＤＤ領域
２２３ａ、２２３ｂは、ＬＤＤ領域２１１と同じ構成と
する。さらに、容量配線１２３と、ゲート絶縁膜と、画
素ＴＦＴ２０４のドレイン領域２２７に接続する半導体
層２２８、２２９とから保持容量２０５が形成されてい
る。図３（Ｃ）では、駆動回路のｎチャネル型ＴＦＴお
よびｐチャネル型ＴＦＴを一対のソース・ドレイン間に
一つのゲート電極を設けたシングルゲートの構造とし、
画素ＴＦＴをダブルゲート構造としたが、これらのＴＦ
Ｔはいずれもシングルゲート構造としても良いし、複数
のゲート電極を一対のソース・ドレイン間に設けたマル
チゲート構造としても差し支えない。
【００７６】アクティブマトリクス型の液晶表示装置の
場合、第１のｐチャネル型ＴＦＴ（Ａ）２００ａと第１
のｎチャネル型ＴＦＴ（Ａ）２０１ａは高速動作を重視
するシフトレジスタ回路、バッファ回路、レベルシフタ
回路などを形成するのに用いる。図３（Ｃ）ではこれら
の回路をロジック回路部として表している。
【００７７】上記工程によって形成されたアクティブマ
トリクス基板から、アクティブマトリクス型液晶表示装
置を作製する工程を説明する。まず、図４（Ａ）に示す
ように、図３（Ｃ）の状態のアクティブマトリクス基板
に柱状スペーサから成るスペーサを形成する。スペーサ
は数μｍの粒子を散布して設ける方法でも良いが、ここ
では基板全面に樹脂膜を形成した後これをパターニング
して形成する方法を採用した。このようなスペーサの材
料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を
用い、スピナーで塗布した後、露光と現像処理によって
所定のパターンに形成する。さらにクリーンオーブンな
どで１５０〜２００℃で加熱して硬化させる。このよう
にして作製されるスペーサは露光と現像処理の条件によ
って形状を異ならせることができるが、好ましくは、ス
ペーサの形状は柱状で頂部が平坦な形状となるようにす
ると、対向側の基板を合わせたときに液晶表示パネルと
しての機械的な強度を確保することができる。形状は円
錐状、角錐状など特別の限定はないが、例えば円錐状と
したときに具体的には、高さＨを１．２〜５μｍとし、
平均半径を５〜７μｍ、平均半径と底部の半径との比を
１対１．５とする。このとき側面のテーパー角は±１５
°以下とする。
【００７８】スペーサの配置は任意に決定すれば良い
が、好ましくは、図４（Ａ）で示すように、画素部にお
いてはドレイン配線１５３（画素電極）のコンタクト部
２３１と重ねてその部分を覆うように柱状スペーサ４０
６を形成すると良い。コンタクト部２３１は平坦性が損
なわれこの部分では液晶がうまく配向しなくなるので、
このようにしてコンタクト部２３１にスペーサ用の樹脂
を充填する形で柱状スペーサ４０６を形成することでデ
ィスクリネーションなどを防止することができる。ま
た、駆動回路のＴＦＴ上にもスペーサ４０５ａ〜４０５
ｅを形成しておく。このスペーサは駆動回路部の全面に
渡って形成しても良いし、図４で示すようにソース配線
およびドレイン配線を覆うようにして設けても良い。
【００７９】その後、配向膜４０７を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜
を形成した後、ラビング処理を施して液晶分子がある一
定のプレチルト角を持って配向するようにした。画素部
に設けた柱状スペーサ４０６の端部からラビング方向に
対してラビングされない領域が２μｍ以下となるように
した。また、ラビング処理では静電気の発生がしばしば
問題となるが、駆動回路のＴＦＴ上に形成したスペーサ
４０５ａ〜４０５ｅにより静電気からＴＦＴを保護する
効果を得ることができる。また図では説明しないが、配
向膜４０７を先に形成してから、スペーサ４０６、４０
５ａ〜４０５ｅを形成した構成としても良い。
【００８０】対向側の対向基板４０１には、遮光膜４０
２、透明導電膜４０３および配向膜４０４を形成する。
遮光膜４０２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜
３００nmの厚さで形成する。そして、画素部と駆動回路
が形成されたアクティブマトリクス基板と対向基板とを
シール剤４０８で貼り合わせる。シール剤４０８にはフ
ィラー（図示せず）が混入されていて、このフィラーと
スペーサ４０６、４０５ａ〜４０５ｅによって均一な間
隔を持って２枚の基板が貼り合わせられる。その後、両
基板の間に液晶材料４０９を注入する。液晶材料には公
知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他
に、電場に対して透過率が連続的に変化する電気光学応
答性を示す、無しきい値反強誘電性混合液晶を用いるこ
ともできる。この無しきい値反強誘電性混合液晶には、
Ｖ字型の電気光学応答特性を示すものもある。このよう
にして図４（Ｂ）に示すアクティブマトリクス型液晶表
示装置が完成する。本実施例で完成したアクティブマト
リクス基板を用いることで反射型の液晶表示装置を作製
することができる。
【００８１】図７は画素部のほぼ一画素分を示す上面図
である。図中に示すＡ−Ａ'断面が図３（Ｃ）に示す画
素部の断面図に対応している。画素ＴＦＴ２０４は、ゲ
ート電極１２２は図示されていないゲート絶縁膜を介し
てその下の島状半導体層１０８と交差し、さらに複数の
島状半導体層に跨って延在してゲート配線を兼ねるてい
る。図示はしていないが、島状半導体層には、図３
（Ｃ）で説明したソース領域、ドレイン領域、ＬＤＤ領
域が形成されている。また、２３０はソース配線１４８
とソース領域２２５とのコンタクト部、２３１はドレイ
ン配線１５３とドレイン領域２２７とのコンタクト部で
ある。保持容量２０５は、画素ＴＦＴ２０４のドレイン
領域２２７から延在する半導体層２２８、２２９とゲー
ト絶縁膜を介して容量配線１２３が重なる領域で形成さ
れている。この構成において半導体層２２８には、価電
子制御を目的とした不純物元素は添加されていない。
【００８２】以上の様な構成は、ゲート電極を耐熱性を
有する導電性材料で形成することによりＬＤＤ領域やソ
ース領域およびドレイン領域の活性化を容易としてい
る。
【００８３】さらに、ゲート電極にゲート絶縁膜を介し
て一部重なるＬＤＤ領域を形成する際に、導電型を制御
する目的で添加した不純物元素に濃度勾配を持たせてＬ
ＤＤ領域を形成することで、特にドレイン領域近傍にお
ける電界緩和効果が高まることが期待できる。
【００８４】［実施例２］実施例１ではゲート電極の材
料にＷやＴａなどの耐熱性導電性材料を用いる例を示し
た。このような材料を用いる理由は、ゲート電極形成後
に導電型の制御を目的として半導体層に添加した不純物
元素を４００〜７００℃の熱アニールによって活性化さ
せる必要があり、その工程を実施する上でゲート電極に
耐熱性を持たせる必要があるためである。しかしなが
ら、このような耐熱性導電性材料は面積抵抗で１０Ω程
度あり、画面サイズが４インチクラスかそれ以上の液晶
表示装置には必ずしも適していなかった。ゲート電極に
接続するゲート配線を同じ材料で形成すると、基板上に
おける引回し長さが必然的に大きくなり、配線抵抗の影
響による配線遅延の問題を無視することができなくなる
ためである。
【００８５】例えば、画素密度がＶＧＡの場合、４８０
本のゲート配線と６４０本のソース配線が形成され、Ｘ
ＧＡの場合には７６８本のゲート配線と１０２４本のソ
ース配線が形成される。表示領域の画面サイズは、１３
インチクラスの場合対角線の長さは３４０ｍｍとなり、
１８インチクラスの場合には４６０ｍｍとなる。本実施
例ではこのような液晶表示装置を実現する手段として、
ゲート配線をＡｌや銅（Ｃｕ）などの低抵抗導電性材料
で形成する方法について説明する。
【００８６】まず、実施例１と同様にして図１（Ａ）〜
図３（Ａ）に示す工程を行う。そして導電型の制御を目
的として、それぞれの島状半導体層に添加された不純物
元素を活性化する工程を行う。この工程はファーネスア
ニール炉を用いる熱アニール法で行う。その他に、レー
ザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）を適用することができる。熱アニール法で
は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以
下の窒素雰囲気中で４００〜７００℃、代表的には５０
０〜６００℃で行うものであり、本実施例では５００℃
で４時間の熱処理を行った。
【００８７】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行う。この工程は
熱的に励起された水素により半導体層のダングリングボ
ンドを終端する工程である。水素化の他の手段として、
プラズマ水素化（プラズマにより励起された水素を用い
る）を行っても良い。
【００８８】活性化および水素化の工程が終了したら、
ゲート配線を低抵抗導電性材料で形成する。低抵抗導電
性層はＡｌやＣｕを主成分とする導電層（Ｄ）で形成す
る。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を導電
層（Ｄ）として全面に形成する（図示せず）。導電層
（Ｄ）は２００〜４００ｎｍ（好ましくは２５０〜３５
０ｎｍ）とすれば良い。そして、フォトマスクを用いて
所定のレジストパターンを形成し、エッチング処理し
て、ゲート配線と容量配線を形成する。エッチング処理
はリン酸系のエッチング溶液によるウエットエッチング
で導電層（Ｄ）を除去することにより、下地との選択加
工性を保ってゲート配線を形成することができる。そし
て第１の層間絶縁膜を実施例１と同様にして形成する。
【００８９】その後、実施例１と同様にして有機絶縁物
材料から成る第２の層間絶縁膜１４７、ソース配線ドレ
イン配線を形成してアクティブマトリクス基板を完成さ
せることができる。
【００９０】このようにゲート配線低抵抗導電性材料で
形成することにより、配線抵抗を十分低減できる。従っ
て、画素部（画面サイズ）が４インチクラス以上の表示
装置に適用することができる。
【００９１】［実施例３］実施例１で作製したアクティ
ブマトリクス基板はそのまま反射型の液晶表示装置に適
用することができる。一方、透過型の液晶表示装置とす
る場合には画素部の各画素に設ける画素電極を透明電極
で形成すれば良い。本実施例では透過型の液晶表示装置
に対応するアクティブマトリクス基板の作製方法につい
て図６を用いて説明する。
【００９２】アクティブマトリクス基板は実施例１と同
様に作製する。図６（Ａ）では、ソース配線とドレイン
配線は導電性の金属膜をスパッタ法や真空蒸着法で形成
する。ドレイン配線２５６を例としてこの構成を図６
（Ｂ）で詳細に説明すると、Ｔｉ膜２５６ａを５０〜１
５０nmの厚さで形成し、島状半導体層のソースまたはド
レイン領域を形成する半導体膜とコンタクトを形成す
る。そのＴｉ膜２５６ａ上に重ねてアルミニウム（Ａ
ｌ）膜２５６ｂを３００〜４００nmの厚さで形成し、さ
らにＴｉ膜２５６ｃまたは窒化チタン（ＴｉＮ）膜を１
００〜２００nmの厚さで形成して３層構造とする。その
後、透明導電膜を全面に形成し、フォトマスクを用いた
パターニング処理およびエッチング処理により画素電極
２５７を形成する。画素電極２５７は、有機樹脂材料か
ら成る第２の層間絶縁膜上に形成され、画素ＴＦＴ２０
４のドレイン配線２５６と重なる部分を設け電気的な接
続を形成している。
【００９３】図６（Ｃ）では最初に第２の層間絶縁膜１
４３上に透明導電膜を形成し、パターニング処理および
エッチング処理をして画素電極２５８を形成した後、ド
レイン配線２５９を画素電極２５８と重なる部分を設け
て形成した例である。ドレイン配線２５９は、図６
（Ｄ）で示すようにＴｉ膜２５９ａを５０〜１５０nmの
厚さで形成し、島状半導体層のソースまたはドレイン領
域を形成する半導体膜とコンタクトを形成し、そのＴｉ
膜２５９ａ上に重ねてＡｌ膜２５９ｂを３００〜４００
nmの厚さで形成して設ける。この構成にすると、画素電
極２５８はドレイン配線２５９を形成するＴｉ膜２５９
ａのみと接触することになる。その結果、透明導電膜材
料とＡｌとが直接接し反応するのを確実に防止できる。
【００９４】透明導電膜の材料は、酸化インジウム（Ｉ
ｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―Ｓ
ｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを
用いて形成して用いることができる。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特
にＩＴＯのエッチングは残渣が発生しやすいので、エッ
チング加工性を改善するために酸化インジウム酸化亜鉛
合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジ
ウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して
熱安定性にも優れているので、図６（Ａ）、（Ｂ）の構
成においてドレイン配線２５６の端面で、Ａｌ膜２５６
ｂが画素電極２５７と接触して腐蝕反応をすることを防
止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料で
あり、さらに可視光の透過率や導電率を高めるためにガ
リウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）な
どを用いることができる。
【００９５】実施例１では反射型の液晶表示装置を作製
できるアクティブマトリクス基板を５枚のフォトマスク
により作製したが、さらに１枚のフォトマスクの追加
（合計６枚）で、透過型の液晶表示装置に対応したアク
ティブマトリクス基板を完成させることができる。本実
施例では、実施例１と同様な工程として説明したが、こ
のような構成は実施例２で示すアクティブマトリクス基
板に適用することができる。
【００９６】［実施例４］本実施例では、実施例１〜実
施例３で示したアクティブマトリクス基板のＴＦＴの活
性層を形成する結晶質半導体層の他の作製方法について
示す。結晶質半導体層は非晶質半導体層を熱アニール法
やレーザーアニール法、またはＲＴＡ法などで結晶化さ
せて形成するが、その他に特開平７−１３０６５２号公
報で開示されている触媒元素を用いる結晶化法を適用す
ることもできる。その場合の例を図８を用いて説明す
る。
【００９７】図８（Ａ）で示すように、実施例１と同様
にして、ガラス基板１１０１上に下地膜１１０２ａ、１
１０２ｂ、非晶質構造を有する半導体層１１０３を２５
〜８０nmの厚さで形成する。非晶質半導体層は非晶質シ
リコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウム
（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−Ｓｉ
Ｃ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜など
が適用できる。これらの非晶質半導体層は水素を０．１
〜４０atomic%程度含有するようにして形成すると良
い。例えば、非晶質シリコン膜を５５nmの厚さで形成す
る。そして、重量換算で１０ｐｐｍの触媒元素を含む水
溶液をスピナーで基板を回転させて塗布するスピンコー
ト法で触媒元素を含有する層１１０４を形成する。触媒
元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄
（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐ
ｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、
金（Ａｕ）などである。この触媒元素を含有する層１１
０４は、スピンコート法の他に印刷法やスプレー法、バ
ーコーター法、或いはスパッタ法や真空蒸着法によって
上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００９８】そして、図８（Ｂ）に示す結晶化の工程で
は、まず４００〜５００℃で１時間程度の熱処理を行
い、非晶質シリコン膜の含有水素量を５atom％以下にす
る。非晶質シリコン膜の含有水素量が成膜後において最
初からこの値である場合にはこの熱処理は必ずしも必要
でない。そして、ファーネスアニール炉を用い、窒素雰
囲気中で５５０〜６００℃で１〜８時間の熱アニールを
行う。以上の工程により結晶質シリコン膜から成る結晶
質半導体層１１０５を得ることができる（図８
（Ｃ））。しかし、この熱アニールによって作製された
結晶質半導体層１１０５は、光学顕微鏡観察により巨視
的に観察すると局所的に非晶質領域が残存していること
が観察されることがあり、このような場合、同様にラマ
ン分光法では４８０ｃｍ-1にブロードなピークを持つ非
晶質成分が観測される。そのため、熱アニールの後に実
施例１で説明したレーザーアニール法で結晶質半導体層
１１０５を処理してその結晶性を高めることは有効な手
段として適用できる。
【００９９】図９は同様に触媒元素を用いる結晶化法の
実施例であり、触媒元素を含有する層をスパッタ法によ
り形成するものである。まず、実施例１と同様にして、
ガラス基板１２０１上に下地膜１２０２ａ、１２０２
ｂ、非晶質構造を有する半導体層１２０３を２５〜８０
nmの厚さで形成する。そして、非晶質構造を有する半導
体層１２０３の表面に０．５〜５nm程度の酸化膜（図示
せず）を形成する。このような厚さの酸化膜は、プラズ
マＣＶＤ法やスパッタ法などで積極的に該当する被膜を
形成しても良いが、１００〜３００℃に基板を加熱して
プラズマ化した酸素雰囲気中に非晶質構造を有する半導
体層１２０３の表面を晒しても良いし、過酸化水素水
（Ｈ2Ｏ2）を含む溶液に非晶質構造を有する半導体層１
２０３の表面を晒して形成しても良い。或いは、酸素を
含む雰囲気中で紫外線光を照射してオゾンを発生させ、
そのオゾン雰囲気中に非晶質構造を有する半導体層１２
０３を晒すことによっても形成できる。
【０１００】このようにして表面に薄い酸化膜を有する
非晶質構造を有する半導体層１２０３上に前記触媒元素
を含有する層１２０４をスパッタ法で形成する。この層
の厚さに限定はないが、１０〜１００nm程度の厚さに形
成すれば良い。例えば、Ｎｉをターゲットとして、Ｎｉ
膜を形成することは有効な方法である。スパッタ法で
は、電界で加速された前記触媒元素から成る高エネルギ
ー粒子の一部が基板側にも飛来し、非晶質構造を有する
半導体層１２０３の表面近傍、または該半導体層表面に
形成した酸化膜中に打ち込まれる。その割合はプラズマ
生成条件や基板のバイアス状態によって異なるものであ
るが、好適には非晶質構造を有する半導体層１２０３の
表面近傍や該酸化膜中に打ち込まれる触媒元素の量を１
×１０11〜１×１０14atoms/cm2程度となるようにする
と良い。
【０１０１】その後、触媒元素を含有する層１２０４を
選択的に除去する。例えば、この層がＮｉ膜で形成され
ている場合には、硝酸などの溶液で除去することが可能
であり、または、フッ酸を含む水溶液で処理すればＮｉ
膜と非晶質構造を有する半導体層１２０３上に形成した
酸化膜を同時に除去できる。いずれにしても、非晶質構
造を有する半導体層１２０３の表面近傍における触媒元
素の量を１×１０11〜１×１０14atoms/cm2程度となる
ようにしておく。そして、図９（Ｂ）で示すように、図
８（Ｂ）と同様にして熱アニールによる結晶化の工程を
行い、結晶質半導体層１２０５を得ることができる（図
８（Ｃ））。
【０１０２】図８または図９で作製された結晶質半導体
層１１０５、１２０５から島状半導体層１０４〜１０８
を作製すれば、実施例１と同様にしてアクティブマトリ
クス基板を完成させることができる。しかし、結晶化の
工程においてシリコンの結晶化を助長する触媒元素を使
用した場合、島状半導体層中には微量（１×１０17〜１
×１０19atoms/cm3程度）の触媒元素が残留する。勿
論、そのような状態でもＴＦＴを完成させることが可能
であるが、残留する触媒元素を少なくともチャネル形成
領域から除去する方がより好ましかった。この触媒元素
を除去する手段の一つにリン（Ｐ）によるゲッタリング
作用を利用する手段がある。
【０１０３】この目的におけるリン（Ｐ）によるゲッタ
リング処理は、図３（Ｂ）で説明した活性化工程で同時
に行うことができる。この様子を図１０で説明する。図
１０（Ａ）は実施例１の図２（Ｄ）の工程と同一であ
り、図１０（Ｂ）は実施例１の図３（Ａ）の工程と同一
であるので詳細な説明は省略する。ゲッタリングに必要
なリン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃
度と同程度でよく、活性化工程の熱アニールにより、ｎ
チャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル
形成領域から触媒元素をその濃度でリン（Ｐ）を含有す
る不純物領域へ偏析させることができる（図１０（Ｃ）
で示す矢印の方向）。その結果、その不純物領域には１
×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析
した。
【０１０４】次いで、実施例１と同様に第１の層間絶縁
膜を形成する。（図１０（Ｄ））
【０１０５】以降の工程は実施例１に従えば、アクティ
ブマトリクス基板が得られる。このようにして作製した
ＴＦＴはオフ電流値が下がり、結晶性が良いことから高
い電界効果移動度が得られ、良好な特性を達成すること
ができる。
【０１０６】［実施例５］本実施例では、実施例４とは
異なる工程順序によりアクティブマトリクス基板を得る
例を示す。
【０１０７】まず、実施例１及び実施例４に従い、図１
０（Ａ）の状態を得る。（図１１（Ａ））図１０（Ａ）
と同一工程であるので同じ符号を用いた。
【０１０８】次いで、レジストマスクを除去した後、５
００〜６００℃、１〜１０時間の熱処理を行う。この熱
処理によりｎチャネル型ＴＦＴおよびｐチャネル型ＴＦ
Ｔのチャネル形成領域から触媒元素をその濃度でリン
（Ｐ）を含有する不純物領域へ偏析させることができる
（図１１（Ｂ）で示す矢印の方向）。ゲッタリング処理
を行うと同時に不純物元素の活性化を行う。この段階
（ボロン元素を添加する前）でゲッタリング処理を行う
と効果的である。
【０１０９】次いで、レジストマスク７０１、７０２、
７０３を形成し、ボロン元素を添加する。（図１１
（Ｃ））その後、ボロンを活性化するための熱処理を行
った後、第１の層間絶縁膜７０４を形成する。（図１１
（Ｄ））
【０１１０】以降の工程は実施例１に従えば、アクティ
ブマトリクス基板が得られる。また、本実施例は実施例
１乃至５のいずれとも自由に組み合わせることが可能で
ある。
【０１１１】［実施例６］本実施例では、実施例４とは
異なる工程順序によりアクティブマトリクス基板を得る
例を示す。
【０１１２】まず、実施例１及び実施例４に従い、図１
０（Ａ）の状態を経た後、図１０（Ｂ）の状態を得る。
図１２（Ａ）及び図１２（Ｂ）に相当する。図１０
（Ａ）及び図１０（Ｂ）と同一工程であるので同じ符号
を用いた。
【０１１３】次いで、第１の層間絶縁膜８０１を形成す
る。（図１２（Ｃ））
【０１１４】次いで、５００〜６００℃、１〜１０時間
の熱処理を行う。この熱処理によりｎチャネル型ＴＦＴ
およびｐチャネル型ＴＦＴのチャネル形成領域から触媒
元素をその濃度でリン（Ｐ）を含有する不純物領域へ偏
析させることができる（図１２（Ｄ）で示す矢印の方
向）。ゲッタリング処理を行うと同時に不純物元素の活
性化を行う。
【０１１５】以降の工程は実施例１に従えば、アクティ
ブマトリクス基板が得られる。また、本実施例は実施例
１乃至５のいずれとも自由に組み合わせることが可能で
ある。
【０１１６】［実施例７］本実施例では、実施例１によ
り得られるアクティブマトリクス型液晶表示装置の構成
を図１３及び図１４を用いて以下に説明する。
【０１１７】図１３はこのようなアクティブマトリクス
基板の上面図を示し、画素部および駆動回路部とスペー
サおよびシール剤の位置関係を示す上面図である。実施
例１で述べたガラス基板１０１上に画素部６０４の周辺
に駆動回路として走査信号駆動回路６０５と画像信号駆
動回路６０６が設けられている。さらに、その他ＣＰＵ
やメモリなどの信号処理回路６０７も付加されていても
良い。そして、これらの駆動回路は接続配線６０３によ
って外部入出力端子６０２と接続されている。画素部６
０４では走査信号駆動回路６０５から延在するゲート配
線群６０８と画像信号駆動回路６０６から延在するソー
ス配線群６０９がマトリクス状に交差して画素を形成
し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容量２
０５が設けられている。
【０１１８】図４中の画素部において設けた柱状スペー
サ４０６は、すべての画素に対して設けても良いが、図
１３で示すようにマトリクス状に配列した画素の数個か
ら数十個おきに設けても良い。即ち、画素部を構成する
画素の全数に対するスペーサの数の割合は２０〜１００
％とすることが可能である。また、駆動回路部に設ける
スペーサ４０５ａ〜４０５ｅはその全面を覆うように設
けても良いし各ＴＦＴのソースおよびドレイン配線の位
置にあわせて設けても良い。図１３では駆動回路部に設
けるスペーサの配置を６１０〜６１２で示す。そして、
図１３で示すシール剤６１９は、基板１０１上の画素部
６０４および走査信号駆動回路６０５、画像信号駆動回
路６０６、その他の信号処理回路６０７の外側であっ
て、外部入出力端子６０２よりも内側に形成する。
【０１１９】このようなアクティブマトリクス型液晶表
示装置の構成を図１４の斜視図を用いて説明する。図１
４においてアクティブマトリクス基板は、ガラス基板１
０１上に形成された、画素部６０４と、走査信号駆動回
路６０５と、画像信号駆動回路６０６とその他の信号処
理回路６０７とで構成される。画素部６０４には画素Ｔ
ＦＴ２０４と保持容量２０５が設けられ、画素部の周辺
に設けられる駆動回路はＣＭＯＳ回路を基本として構成
されている。走査信号駆動回路６０５と画像信号駆動回
路６０６からは、それぞれゲート配線１２２とソース配
線１４８が画素部６０４に延在し、画素ＴＦＴ２０４に
接続している。また、フレキシブルプリント配線板（Fl
exible Printed Circuit：ＦＰＣ）６１３が外部入力端
子６０２に接続していて画像信号などを入力するのに用
いる。ＦＰＣ６１３は補強樹脂６１４によって強固に接
着されている。そして接続配線６０３でそれぞれの駆動
回路に接続している。また、対向基板４０１には図示し
ていない、遮光膜や透明電極が設けられている。
【０１２０】このような構成の液晶表示装置は、実施例
１〜６で示したアクティブマトリクス基板を用いて形成
することができる。実施例１で示すアクティブマトリク
ス基板を用いれば反射型の液晶表示装置が得られ、実施
例３で示すアクティブマトリクス基板を用いると透過型
の液晶表示装置を得ることができる。
【０１２１】［実施例８］図１５は実施例１〜６で示し
たアクティブマトリクス基板の回路構成の一例であり、
直視型の表示装置の回路構成を示す図である。このアク
ティブマトリクス基板は、画像信号駆動回路６０６、走
査信号駆動回路（Ａ）（Ｂ）６０５、画素部６０４を有
している。尚、本明細書中において記した駆動回路と
は、画像信号駆動回路６０６、走査信号駆動回路６０５
を含めた総称である。
【０１２２】画像信号駆動回路６０６は、シフトレジス
タ回路５０１ａ、レベルシフタ回路５０２ａ、バッファ
回路５０３ａ、サンプリング回路５０４を備えている。
また、走査信号駆動回路（Ａ）（Ｂ）１８５は、シフト
レジスタ回路５０１ｂ、レベルシフタ回路５０２ｂ、バ
ッファ回路５０３ｂを備えている。
【０１２３】シフトレジスタ回路５０１ａ、５０１ｂは
駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、こ
の回路を形成するＣＭＯＳ回路のＴＦＴは、図３（Ｃ）
の第１のｐチャネル型ＴＦＴ（Ａ）２００ａと第１のｎ
チャネル型ＴＦＴ（Ａ）２０１ａで形成する。また、レ
ベルシフタ回路５０２ａ、５０２ｂやバッファ回路５０
３ａ、５０３ｂは駆動電圧が１４〜１６Ｖと高くなるの
でマルチゲートのＴＦＴ構造とすることが望ましい。マ
ルチゲート構造でＴＦＴを形成すると耐圧が高まり、回
路の信頼性を向上させる上で有効である。
【０１２４】サンプリング回路５０４はアナログスイッ
チから成り、駆動電圧が１４〜１６Ｖであるが、極性が
交互に反転して駆動される上、オフ電流値を低減させる
必要があるため、図３（Ｃ）で示す第２のｐチャネル型
ＴＦＴ（Ａ）２０２ａと第２のｎチャネル型ＴＦＴ
（Ａ）２０３ａで形成することが望ましい。
【０１２５】また、画素部は駆動電圧が１４〜１６Ｖで
あり、低消費電力化の観点からサンプリング回路よりも
さらにオフ電流値を低減することが要求され、図３
（Ｃ）で示す画素ＴＦＴ２０４のようにマルチゲート構
造を基本とする。
【０１２６】尚、本実例の構成は、実施例１〜６に示し
た工程に従ってＴＦＴを作製することによって容易に実
現することができる。本実施例では、画素部と駆動回路
の構成のみを示しているが、実施例１〜６の工程に従え
ば、その他にも信号分割回路、分周波回路、Ｄ／Ａコン
バータ、γ補正回路、オペアンプ回路、さらにメモリ回
路や演算処理回路などの信号処理回路、あるいは論理回
路を同一基板上に形成することが可能である。このよう
に、本発明は同一基板上に画素部とその駆動回路とを含
む半導体装置、例えば信号制御回路および画素部を具備
した液晶表示装置を実現することができる。
【０１２７】［実施例９］本発明を実施して作製された
アクティブマトリクス基板および液晶表示装置は様々な
電気光学装置に用いることができる。そして、そのよう
な電気光学装置を表示装置として組み込んだ電子機器全
てに本発明を適用することがでできる。電子機器として
は、パーソナルコンピュータ、デジタルカメラ、ビデオ
カメラ、携帯情報端末（モバイルコンピュータ、携帯電
話、電子書籍など）、ナビゲーションシステムなどが上
げられる。
【０１２８】図１９（Ａ）はパーソナルコンピュータで
あり、マイクロプロセッサやメモリーなどを備えた本体
２００１、画像入力部２００２、表示装置２００３、キ
ーボード２００４で構成される。本発明は表示装置２０
０３やその他の信号処理回路を形成することができる。
【０１２９】図１９（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明は表示装置２１０２やその他
の信号制御回路に適用することができる。
【０１３０】図１９（Ｃ）はテレビであり、本体２３０
１、コントローラ２３０３、本体２３０１に組み込まれ
た表示装置２３０２で構成される。また、本体２３０１
とコントローラ２３０３と表示装置２３０２とは、相互
に信号を伝達するために有線通信としても良いし、セン
サ部２３０４を設けて無線通信または光通信としても良
い。本発明は、表示装置２３０２に適用することができ
る。
【０１３１】図１９（Ｄ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカー部２
４０３、記録媒体２４０４、操作スイッチ２４０５で構
成される。尚、記録媒体にはＤＶＤ（Digital Versati
le Disc）やコンパクトディスク（ＣＤ）などを用い、
音楽プログラムの再生や映像表示、ビデオゲーム（また
はテレビゲーム）やインターネットを介した情報表示な
どを行うことができる。本発明は表示装置２４０２やそ
の他の信号制御回路に好適に利用することができる。
【０１３２】図１９（Ｅ）はデジタルカメラであり、本
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本発明は表示装置２５０２やその他の信号制御回路
に適用することができる。
【０１３３】図２０（Ａ）はフロント型プロジェクター
であり、光源光学系および表示装置２６０１、スクリー
ン２６０２で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。図２０（Ｂ）は
リア型プロジェクターであり、本体２７０１、光源光学
系および表示装置２７０２、ミラー２７０３、スクリー
ン２７０４で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。
【０１３４】なお、図２０（Ｃ）に、図２０（Ａ）およ
び図２０（Ｂ）における光源光学系および表示装置２６
０１、２７０２の構造の一例を示す。光源光学系および
表示装置２６０１、２７０２は光源光学系２８０１、ミ
ラー２８０２、２８０４〜２８０６、ダイクロイックミ
ラー２８０３、ビームスプリッター２８０７、液晶表示
装置２８０８、位相差板２８０９、投射光学系２８１０
で構成される。投射光学系２８１０は複数の光学レンズ
で構成される。図２０（Ｃ）では液晶表示装置２８０８
を三つ使用する三板式の例を示したが、このような方式
に限定されず、単板式の光学系で構成しても良い。ま
た、図２０（Ｃ）中で矢印で示した光路には適宣光学レ
ンズや偏光機能を有するフィルムや位相を調節するため
のフィルムや、ＩＲフィルムなどを設けても良い。ま
た、図２０（Ｄ）は図２０（Ｃ）における光源光学系２
８０１の構造の一例を示した図である。本実施例では、
光源光学系２８０１はリフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子
２８１５、集光レンズ２８１６で構成される。尚、図２
０（Ｄ）に示した光源光学系は一例であって図示した構
成に限定されるものではない。
【０１３５】また、ここでは図示しなかったが、本発明
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などに適用することも可能である。こ
のように本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。また、本
実施例の電子機器は実施例１〜５の技術を用いて実現す
ることができる。
【０１３６】
【発明の効果】本発明を用いることで、同一の基板上に
複数の機能回路が形成された半導体装置（ここでは具体
的には電気光学装置）において、その機能回路が要求す
る仕様に応じて適切な性能のＴＦＴを配置することが可
能となり、その動作特性を大幅に向上させることができ
る。
【０１３７】本発明の半導体装置の作製方法に従えば、
ＬＤＤ構造を備えた駆動回路部のｐチャネル型ＴＦＴ、
ｎチャネル型ＴＦＴおよび画素ＴＦＴが形成されたアク
ティブマトリクス基板を５枚のフォトマスクで製造する
ことができる。このようなアクティブマトリクス基板か
ら反射型の液晶表示装置を作製することができる。ま
た、同工程に従えば透過型の液晶表示装置を６枚のフォ
トマスクで製造することができる。
【０１３８】本発明の半導体装置の作製方法に従えば、
ゲート電極を耐熱性導電性材料で形成し、ゲート配線を
低抵抗導電性材料で形成したＴＦＴにおいて、駆動回路
部のｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴおよび画
素ＴＦＴをゲート電極と重なるＬＤＤ構造としたアクテ
ィブマトリクス基板を６枚のフォトマスクで製造するこ
とができ、このようなアクティブマトリクス基板から反
射型の液晶表示装置を作製することができる。また、同
工程に従えば、透過型の液晶表示装置を７枚のフォトマ
スクで製造することができる。
【図面の簡単な説明】
【図１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
【図２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
【図３】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
【図４】 アクティブマトリクス型液晶表示装置の作製
工程を示す断面図。
【図５】 ｎチャネル型ＴＦＴのＬＤＤ領域の構造を説
明する図。
【図６】 画素ＴＦＴの構成を示す断面図。
【図７】 画素部の画素を示す上面図。
【図８】 結晶質半導体層の作製工程を示す断面図。
【図９】 結晶質半導体層の作製工程を示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
【図１２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
【図１３】 液晶表示装置の入出力端子、配線、回路配
置、スペーサ、シール剤の配置を説明する上面図。
【図１４】 液晶表示装置の構造を示す斜視図。
【図１５】 液晶表示装置の回路構成を説明するブロッ
ク図。
【図１６】 ＬＤＤ領域の構成を説明する図。
【図１７】 ＩＣＰの原理を説明する図。
【図１８】 パターン形成したＷ膜の端部におけるテー
パー部の角度とエッチング条件の関係を示すグラフ。
【図１９】 半導体装置の一例を示す図。
【図２０】 投影型液晶表示装置の構成を示す図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１７Ｋ ６１７Ｌ ６１７Ｔ (72)発明者 山形 裕和 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 2H092 GA13 GA50 GA51 HA06 HA28 JA24 JA31 JA34 JA37 JA41 KA10 KB25 MA04 MA05 MA08 MA09 MA17 MA27 MA29 MA30 NA27 NA29 PA01 PA03 PA06 RA05 5C094 AA13 AA22 AA25 AA42 AA43 AA44 AA48 AA53 BA03 BA43 CA19 DA13 EA04 EA05 EA10 EB02 EB04 EC03 FA01 FA02 FB01 FB02 FB12 FB14 FB15 GB10 JA08 JA09 JA20 5F110 AA09 AA16 AA30 BB02 BB10 CC02 DD01 DD02 DD13 DD14 DD15 DD17 EE01 EE04 EE05 EE06 EE14 EE15 EE23 EE44 FF02 FF04 FF09 FF12 FF28 FF30 GG02 GG13 GG32 GG34 GG43 GG45 GG52 GG55 HJ01 HJ04 HJ13 HJ23 HK05 HL03 HL04 HL06 HL07 HL11 HL12 HL23 HM15 NN02 NN03 NN12 NN23 NN24 NN27 NN35 NN36 PP02 PP03 PP10 PP34 PP35 QQ04 QQ09 QQ24 QQ25

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面を有する基板上に形成された半導
    体薄膜からなる活性層と、該活性層を覆う絶縁膜と、該
    絶縁膜上に形成されたゲート電極とからなるＴＦＴを含
    む半導体装置であって、 前記活性層はゲート電極と重なるチャネル形成領域と、
    ＬＤＤ領域を形成する低濃度不純物領域と、ソース領域
    またはドレイン領域とを有し、 前記絶縁膜のうち、前記低濃度不純物領域上方の膜厚
    は、前記チャネル形成領域上方の膜厚より薄く、且つ前
    記ソース領域またはドレイン領域上方の膜厚より厚いこ
    とを特徴とする半導体装置。
  2. 【請求項２】請求項１において、前記ゲート電極は、テ
    ーパー部を有していることを特徴とする半導体装置。
  3. 【請求項３】請求項１または請求項２において、前記低
    濃度不純物領域は、前記チャネル形成領域と前記ソース
    領域の間、または前記チャネル形成領域と前記ドレイン
    領域との間に存在することを特徴とする半導体装置。
  4. 【請求項４】請求項１乃至３のいずれか一において、前
    記低濃度不純物領域に含まれるｐ型またはｎ型不純物元
    素の濃度は、チャネル形成領域から遠ざかるにつれて高
    くなることを特徴とする半導体装置。
  5. 【請求項５】請求項１乃至４のいずれか一において、前
    記ソース領域または前記ドレイン領域は、前記低濃度不
    純物領域に含まれるｐ型またはｎ型不純物元素の濃度よ
    り高い濃度でｐ型またはｎ型不純物元素を含む領域であ
    ることを特徴とする半導体装置。
  6. 【請求項６】請求項１乃至５のいずれか一において、前
    記低濃度不純物領域に含まれるｐ型またはｎ型不純物元
    素の濃度は、１×１０16〜１×１０20atoms／cm3である
    ことを特徴とする半導体装置。
  7. 【請求項７】請求項１乃至６のいずれか一において、前
    記活性層を覆う絶縁膜は、テーパー部を有し、チャネル
    長方向における該テーパー部の長さＬ２は、０．１〜１
    μｍであることを特徴とする半導体装置。
  8. 【請求項８】請求項１乃至７のいずれか一において、前
    記ゲート電極は、耐熱性導電性材料からなる単層膜また
    は積層膜であり、前記耐熱性導電性材料は、タンタル
    （Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）から選
    ばれた元素、または前記元素を成分とする化合物、また
    は前記元素を組み合わせた化合物、または前記元素を成
    分とする窒化物、前記元素を成分とするシリサイド、で
    あることを特徴とする半導体装置。
  9. 【請求項９】請求項１乃至８のいずれか一項において、
    前記ゲート電極のテーパー部の角度は５〜３５°である
    ことを特徴とする半導体装置。
  10. 【請求項１０】請求項１乃至請求項９のいずれか一項に
    おいて、前記半導体装置は、パーソナルコンピュータ、
    ビデオカメラ、携帯型情報端末、デジタルカメラ、デジ
    タルビデオディスクプレーヤー、電子遊技機器、プロジ
    ェクターであることを特徴とする半導体装置。
  11. 【請求項１１】画素部に設けた画素ＴＦＴと、該画素部
    の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを
    有する駆動回路を同一の基板上に設けた半導体装置にお
    いて、 前記基板上に結晶構造を含む半導体層を形成する第１の
    工程と、 前記結晶構造を含む半導体層を選択的にエッチングして
    複数の島状半導体層を形成する第２の工程と、 前記島状半導体層に接してゲート絶縁膜を形成する第３
    の工程と、 前記ゲート絶縁膜上に耐熱性導電性材料から成る導電層
    を形成する第４の工程と、 前記導電層を選択的にエッチングして、テーパー部を有
    するゲート電極及びテーパー部を有するゲート絶縁膜を
    形成する第５の工程と、 少なくとも、前記駆動回路のｎチャネル型ＴＦＴおよび
    前記画素ＴＦＴを形成する前記島状半導体層に、前記ゲ
    ート絶縁膜のテーパー部を通してｎ型を付与する不純物
    元素を添加して、前記基板と平行な方向において該ｎ型
    を付与する不純物元素の濃度勾配を有する低濃度ｎ型不
    純物領域を形成する第６の工程と、 前記駆動回路のｎチャネル型ＴＦＴおよび前記画素ＴＦ
    Ｔを形成する前記島状半導体層に、前記ゲート電極をマ
    スクとしてｎ型を付与する不純物元素を添加して高濃度
    ｎ型不純物領域を形成する第７の工程と、 前記駆動回路のｐチャネル型ＴＦＴを形成する前記島状
    半導体層に、前記ゲート電極のテーパー部と前記ゲート
    絶縁膜を通してｐ型を付与する不純物元素を添加して、
    前記基板と平行な方向において該ｐ型を付与する不純物
    元素の濃度勾配を有する低濃度ｐ型不純物領域と、前記
    ゲート電極のテーパー部を介しないでｐ型を付与する不
    純物元素を添加して、高濃度ｐ型不純物領域とを同時に
    形成する第８の工程と、 前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴと
    ｐチャネル型ＴＦＴとの上方に、無機絶縁物材料から成
    る第１の層間絶縁膜を形成する第９の工程と、該第１の
    層間絶縁膜に密接して有機絶縁物材料からなる第２の層
    間絶縁膜を形成する第１０の工程と、 前記画素ＴＦＴに接続する画素電極を、前記第２の層間
    絶縁膜上に形成する第１１の工程とを有することを特徴
    とする半導体装置の作製方法。
  12. 【請求項１２】請求項１１において、 前記耐熱性導電性材料は、タンタル（Ｔａ）、チタン
    （Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）か
    ら選ばれた元素、または前記元素を成分とする化合物、
    または前記元素を組み合わせた化合物、または前記元素
    を成分とする窒化物、前記元素を成分とするシリサイ
    ド、から形成することを特徴とする半導体装置の作製方
    法。
  13. 【請求項１３】請求項１１において、前記導電層を選択
    的にエッチングして、テーパー部を有するゲート電極及
    びテーパー部を有するゲート絶縁膜を形成する第５の工
    程は、一度のエッチング処理によって行われることを特
    徴とする半導体装置の作製方法。
  14. 【請求項１４】請求項１１において、前記導電層を選択
    的にエッチングして、テーパー部を有するゲート電極及
    びテーパー部を有するゲート絶縁膜を形成する第５の工
    程は、複数のエッチング処理によって行われることを特
    徴とする半導体装置の作製方法。
  15. 【請求項１５】請求項１１乃至請求項１４のいずれか一
    項において、 前記半導体装置は、パーソナルコンピュータ、ビデオカ
    メラ、携帯型情報端末、デジタルカメラ、デジタルビデ
    オディスクプレーヤー、電子遊技機器、プロジェクター
    であることを特徴とする半導体装置の作製方法。
JP26410199A 1999-09-17 1999-09-17 半導体装置の作製方法 Expired - Fee Related JP3538084B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP26410199A JP3538084B2 (ja) 1999-09-17 1999-09-17 半導体装置の作製方法
US09/664,359 US6515336B1 (en) 1999-09-17 2000-09-18 Thin film transistors having tapered gate electrode and taped insulating film
US10/317,064 US7026194B2 (en) 1999-09-17 2002-12-12 Method of forming thin film transistors having tapered gate electrode and curved insulating film
US11/337,514 US7294887B2 (en) 1999-09-17 2006-01-24 Semiconductor device comprising thin film transistor
US11/976,171 US7615825B2 (en) 1999-09-17 2007-10-22 Semiconductor device having tapered gate insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26410199A JP3538084B2 (ja) 1999-09-17 1999-09-17 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003022051A Division JP4202777B2 (ja) 2003-01-30 2003-01-30 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2001085700A true JP2001085700A (ja) 2001-03-30
JP3538084B2 JP3538084B2 (ja) 2004-06-14

Family

ID=17398537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26410199A Expired - Fee Related JP3538084B2 (ja) 1999-09-17 1999-09-17 半導体装置の作製方法

Country Status (2)

Country Link
US (4) US6515336B1 (ja)
JP (1) JP3538084B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264195A (ja) * 2002-03-08 2003-09-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及びレジスト剥離装置
US6900460B2 (en) 2000-11-14 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2005217368A (ja) * 2004-02-02 2005-08-11 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法
US7169710B2 (en) 2001-03-27 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same
CN100452387C (zh) * 2002-06-10 2009-01-14 富士通株式会社 具有多层铜线路层的半导体器件及其制造方法
US9045831B2 (en) 1999-07-22 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490713B (en) * 1999-07-22 2002-06-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7059948B2 (en) * 2000-12-22 2006-06-13 Applied Materials Articles for polishing semiconductor substrates
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4717295B2 (ja) * 2000-10-04 2011-07-06 株式会社半導体エネルギー研究所 ドライエッチング装置及びエッチング方法
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4302347B2 (ja) * 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
JP4736313B2 (ja) * 2002-09-10 2011-07-27 日本電気株式会社 薄膜半導体装置
JP2004146082A (ja) * 2002-10-21 2004-05-20 Semiconductor Energy Lab Co Ltd 表示装置
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6887776B2 (en) * 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition
TWI289357B (en) * 2003-06-30 2007-11-01 Au Optronics Corp Method of forming low temperature polysilicon thin film transistor
KR100543001B1 (ko) * 2003-09-03 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치
US20050178666A1 (en) * 2004-01-13 2005-08-18 Applied Materials, Inc. Methods for fabrication of a polishing article
US7019460B2 (en) * 2004-02-05 2006-03-28 Au Optronics Corporation Plasma display panel and method of driving thereof
TWI405242B (zh) * 2004-04-28 2013-08-11 Semiconductor Energy Lab 基板上配線，半導體裝置及其製造方法
US7319236B2 (en) * 2004-05-21 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2005340466A (ja) * 2004-05-26 2005-12-08 Seiko Epson Corp 半導体装置、電気光学装置、集積回路及び電子機器
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
KR100626007B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US20060157684A1 (en) * 2004-12-15 2006-07-20 The Regents Of The University Of California Thin film multilayer with nanolayers addressable from the macroscale
US7579220B2 (en) * 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
US7829394B2 (en) * 2005-05-26 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
US7524593B2 (en) * 2005-08-12 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Exposure mask
CN101427608B (zh) * 2006-06-09 2013-03-27 株式会社半导体能源研究所 半导体器件的制造方法
DE102006060734B4 (de) * 2006-06-30 2014-03-06 Lg Display Co., Ltd. Flüssigkristalldisplay und Verfahren zu dessen Herstellung
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US8148236B2 (en) * 2007-11-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing thereof
US7968880B2 (en) * 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US7821012B2 (en) * 2008-03-18 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8766361B2 (en) 2010-12-16 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8299547B2 (en) 2011-01-03 2012-10-30 International Business Machines Corporation Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered dielectric plates
US8901676B2 (en) 2011-01-03 2014-12-02 International Business Machines Corporation Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) having a high drain-to-body breakdown voltage (Vb), a method of forming an LEDMOSFET, and a silicon-controlled rectifier (SCR) incorporating a complementary pair of LEDMOSFETs
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102832226B (zh) * 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9245960B2 (en) 2013-02-08 2016-01-26 Globalfoundries Inc. Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered airgap field plates
JP6523695B2 (ja) 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
CN104779168B (zh) * 2015-04-13 2018-01-12 武汉华星光电技术有限公司 用于制作薄膜晶体管的方法
CN110197851A (zh) 2018-02-27 2019-09-03 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和电子装置
CN110061064B (zh) * 2019-05-05 2022-06-28 广州新视界光电科技有限公司 一种薄膜晶体管及其制作方法、显示基板、面板、装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2719252B2 (ja) 1991-08-26 1998-02-25 シャープ株式会社 薄膜トランジスタ
DE69125260T2 (de) 1990-12-28 1997-10-02 Sharp Kk Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
US5474941A (en) 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
JP3057792B2 (ja) 1991-04-16 2000-07-04 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JPH06148685A (ja) 1992-11-13 1994-05-27 Toshiba Corp 液晶表示装置
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
JPH08274336A (ja) 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
KR970064327A (ko) 1996-02-27 1997-09-12 모리시다 요이치 고주파 전력 인가장치, 플라즈마 발생장치, 플라즈마 처리장치, 고주파 전력 인가방법, 플라즈마 발생방법 및 플라즈마 처리방법
JP3208079B2 (ja) 1996-02-27 2001-09-10 松下電器産業株式会社 高周波電力印加装置及びプラズマ処理装置
JP3574270B2 (ja) 1996-04-17 2004-10-06 三菱電機株式会社 Ａｌテーパドライエッチング方法
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
JPH10125928A (ja) 1996-10-23 1998-05-15 Semiconductor Energy Lab Co Ltd 半導体集積回路及びその作製方法
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
TW376547B (en) 1997-03-27 1999-12-11 Matsushita Electric Ind Co Ltd Method and apparatus for plasma processing
US6037195A (en) * 1997-09-25 2000-03-14 Kabushiki Kaisha Toshiba Process of producing thin film transistor
US6288413B1 (en) * 1998-04-03 2001-09-11 Kabushiki Kaisha Toshiba Thin film transistor and method for producing same
US6121662A (en) * 1998-04-20 2000-09-19 Texas Instruments - Acer Incorporated 3-D CMOS transistors with high ESD reliability
JP3883706B2 (ja) 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100282233B1 (ko) * 1998-12-09 2001-02-15 구본준 박막트랜지스터 및 그 제조방법
EP2256808A2 (en) * 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
TW490713B (en) 1999-07-22 2002-06-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9045831B2 (en) 1999-07-22 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method
US6900460B2 (en) 2000-11-14 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7537972B2 (en) 2000-11-14 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7169710B2 (en) 2001-03-27 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same
US7884369B2 (en) 2001-03-27 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same
JP2003264195A (ja) * 2002-03-08 2003-09-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及びレジスト剥離装置
CN100452387C (zh) * 2002-06-10 2009-01-14 富士通株式会社 具有多层铜线路层的半导体器件及其制造方法
US8188602B2 (en) 2002-06-10 2012-05-29 Fujitsu Semiconductor Limited Semiconductor device having multilevel copper wiring layers and its manufacture method
JP2005217368A (ja) * 2004-02-02 2005-08-11 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP3538084B2 (ja) 2004-06-14
US7615825B2 (en) 2009-11-10
US20060118874A1 (en) 2006-06-08
US20030116805A1 (en) 2003-06-26
US20080179674A1 (en) 2008-07-31
US7294887B2 (en) 2007-11-13
US7026194B2 (en) 2006-04-11
US6515336B1 (en) 2003-02-04

Similar Documents

Publication Publication Date Title
JP3538084B2 (ja) 半導体装置の作製方法
JP6002814B2 (ja) 半導体装置
US9786787B2 (en) Semiconductor device and fabrication method thereof
US9576981B2 (en) Semiconductor device having a gate insulting film with thick portions aligned with a tapered gate electrode
JP2005328088A (ja) 半導体装置およびその作製方法
JP4801241B2 (ja) 半導体装置およびその作製方法
JP4522529B2 (ja) 半導体装置およびその作製方法
JP4869472B2 (ja) 半導体装置
JP3983460B2 (ja) 半導体装置の作製方法
JP4202777B2 (ja) 半導体装置の作製方法
JP4712155B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees