JP2000310966A - 画像表示装置及び画像表示方法 - Google Patents
画像表示装置及び画像表示方法Info
- Publication number
- JP2000310966A JP2000310966A JP11163745A JP16374599A JP2000310966A JP 2000310966 A JP2000310966 A JP 2000310966A JP 11163745 A JP11163745 A JP 11163745A JP 16374599 A JP16374599 A JP 16374599A JP 2000310966 A JP2000310966 A JP 2000310966A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- image display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 76
- 239000011159 matrix material Substances 0.000 claims description 26
- 230000008859 change Effects 0.000 claims description 20
- 230000000630 rising effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 10
- 230000002411 adverse Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 47
- 239000010409 thin film Substances 0.000 description 47
- 239000000758 substrate Substances 0.000 description 43
- 238000010586 diagram Methods 0.000 description 42
- 239000010419 fine particle Substances 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 24
- 238000001994 activation Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 17
- 238000012545 processing Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010894 electron beam technology Methods 0.000 description 9
- 238000003860 storage Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910002804 graphite Inorganic materials 0.000 description 5
- 239000010439 graphite Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 150000001722 carbon compounds Chemical class 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- -1 Ag and the like Chemical class 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229940028444 muse Drugs 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 241001663154 Electron Species 0.000 description 1
- 229910003862 HfB2 Inorganic materials 0.000 description 1
- 229910025794 LaB6 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007948 ZrB2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- ADCOVFLJGNWWNZ-UHFFFAOYSA-N antimony trioxide Inorganic materials O=[Sb]O[Sb]=O ADCOVFLJGNWWNZ-UHFFFAOYSA-N 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- VWZIXVXBCBBRGP-UHFFFAOYSA-N boron;zirconium Chemical compound B#[Zr]#B VWZIXVXBCBBRGP-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N lead(II) oxide Inorganic materials [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- YEAUATLBSVJFOY-UHFFFAOYSA-N tetraantimony hexaoxide Chemical compound O1[Sb](O2)O[Sb]3O[Sb]1O[Sb]2O3 YEAUATLBSVJFOY-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 画像表示装置において、輝度を正確に表示す
る。 【解決手段】 表示パネルの列配線に印加する信号の立
ち下がり時、最初はトランジスタ２３００１，２３００
３を同時にオンさせて急激に立ち下げ、その後、一方の
トランジスタだけをオフさせて、パルス信号の立ち下が
りの勾配を緩やかにする。これにより隣接列配線間での
クロストークの影響を緩和する。
る。 【解決手段】 表示パネルの列配線に印加する信号の立
ち下がり時、最初はトランジスタ２３００１，２３００
３を同時にオンさせて急激に立ち下げ、その後、一方の
トランジスタだけをオフさせて、パルス信号の立ち下が
りの勾配を緩やかにする。これにより隣接列配線間での
クロストークの影響を緩和する。
Description
【０００１】
【発明の属する技術分野】本発明は、画像表示装置の駆
動回路、それを用いた画像表示装置及びそれらの駆動方
法に関する。
動回路、それを用いた画像表示装置及びそれらの駆動方
法に関する。
【０００２】
【従来の技術】近年、薄型大画面表示装置の研究開発が
盛んに行われている。本発明者は、薄型大画面表示装置
として、冷陰極を電子源に用いた研究を行っている。
盛んに行われている。本発明者は、薄型大画面表示装置
として、冷陰極を電子源に用いた研究を行っている。
【０００３】従来から、電子放出素子として熱陰極素子
と冷陰極素子の２種類が知られている。このうち冷陰極
素子では、例えば表面伝導型放出素子や、電界放出型素
子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出
素子（以下ＭＩＭ型と記す）などが知られている。
と冷陰極素子の２種類が知られている。このうち冷陰極
素子では、例えば表面伝導型放出素子や、電界放出型素
子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出
素子（以下ＭＩＭ型と記す）などが知られている。
【０００４】表面伝導型放出素子としては、例えば、M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965)や、後述する他の例が知られている。
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965)や、後述する他の例が知られている。
【０００５】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン(Elinson)等
によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によ
るもの［G. Dittmer：“Thin Solid Films”, 9,317 (1
972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M. Hart
well and C. G. Fonstad：”IEEE Trans. ED Conf.”，
519 (1975)］や、カーボン薄膜によるもの［荒木久
他：真空、第２６巻、第１号、２２（１９８３）］等が
報告されている。
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン(Elinson)等
によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によ
るもの［G. Dittmer：“Thin Solid Films”, 9,317 (1
972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M. Hart
well and C. G. Fonstad：”IEEE Trans. ED Conf.”，
519 (1975)］や、カーボン薄膜によるもの［荒木久
他：真空、第２６巻、第１号、２２（１９８３）］等が
報告されている。
【０００６】これらの表面伝導型放出素子の素子構成の
典型的な例として、図１９に前述のM. Hartwell（ハー
トウエル）らによる素子の平面図を示す。同図におい
て、３００１は基板で、３００４はスパッタで形成され
た金属酸化物よりなる導電性薄膜である。導電性薄膜３
００４は図示のようにＨ字形の平面形状に形成されてい
る。この導電性薄膜３００４に、後述の通電フォーミン
グと呼ばれる通電処理を施すことにより、電子放出部３
００５が形成される。図中の間隔Ｌは、０．５〜１［ｍ
ｍ］、幅Ｗは、０．１［ｍｍ］に設定されている。尚、
図示の便宜から、電子放出部３００５は導電性薄膜３０
０４の中央に矩形の形状で示したが、これは模式的なも
のであり、実際の電子放出部の位置や形状を忠実に表現
しているわけではない。
典型的な例として、図１９に前述のM. Hartwell（ハー
トウエル）らによる素子の平面図を示す。同図におい
て、３００１は基板で、３００４はスパッタで形成され
た金属酸化物よりなる導電性薄膜である。導電性薄膜３
００４は図示のようにＨ字形の平面形状に形成されてい
る。この導電性薄膜３００４に、後述の通電フォーミン
グと呼ばれる通電処理を施すことにより、電子放出部３
００５が形成される。図中の間隔Ｌは、０．５〜１［ｍ
ｍ］、幅Ｗは、０．１［ｍｍ］に設定されている。尚、
図示の便宜から、電子放出部３００５は導電性薄膜３０
０４の中央に矩形の形状で示したが、これは模式的なも
のであり、実際の電子放出部の位置や形状を忠実に表現
しているわけではない。
【０００７】M. Hartwellらによる素子をはじめとして
上述の表面伝導型放出素子においては、電子放出を行う
前に導電性薄膜３００４に通電フォーミングと呼ばれる
通電処理を施すことにより電子放出部３００５を形成す
るのが一般的であった。即ち、通電フォーミングとは、
通電により電子放出部を形成するものであり、例えば前
記導電性薄膜３００４の両端に一定の直流電圧、もしく
は、例えば１Ｖ／分程度の非常にゆっくりとしたレート
で昇圧する直流電圧を印加して通電し、導電性薄膜３０
０４を局所的に破壊もしくは変形もしくは変質せしめ、
電気的に高抵抗な状態の電子放出部３００５を形成する
ことである。尚、局所的に破壊もしくは変形もしくは変
質した導電性薄膜３００４の一部には亀裂が発生する。
この通電フォーミング後に導電性薄膜３００４に適宜の
電圧を印加した場合には、前記亀裂付近において電子放
出が行われる。
上述の表面伝導型放出素子においては、電子放出を行う
前に導電性薄膜３００４に通電フォーミングと呼ばれる
通電処理を施すことにより電子放出部３００５を形成す
るのが一般的であった。即ち、通電フォーミングとは、
通電により電子放出部を形成するものであり、例えば前
記導電性薄膜３００４の両端に一定の直流電圧、もしく
は、例えば１Ｖ／分程度の非常にゆっくりとしたレート
で昇圧する直流電圧を印加して通電し、導電性薄膜３０
０４を局所的に破壊もしくは変形もしくは変質せしめ、
電気的に高抵抗な状態の電子放出部３００５を形成する
ことである。尚、局所的に破壊もしくは変形もしくは変
質した導電性薄膜３００４の一部には亀裂が発生する。
この通電フォーミング後に導電性薄膜３００４に適宜の
電圧を印加した場合には、前記亀裂付近において電子放
出が行われる。
【０００８】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、例えば本出願人に
よる特開昭６４−３１３３２号公報において開示される
ように、多数の素子を配列して駆動するための方法が研
究されている。
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、例えば本出願人に
よる特開昭６４−３１３３２号公報において開示される
ように、多数の素子を配列して駆動するための方法が研
究されている。
【０００９】ＦＥ型の例としては、例えば、W. P. Dyke
& W. W. Dolan，“Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956)や、或は、C. A. Spind
t，“Physical properties of thin-film field emissi
on cathodes with molybdeniumcones”, J. Appl. Phy
s., 47, 5248 (1976)などが知られている。
& W. W. Dolan，“Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956)や、或は、C. A. Spind
t，“Physical properties of thin-film field emissi
on cathodes with molybdeniumcones”, J. Appl. Phy
s., 47, 5248 (1976)などが知られている。
【００１０】このＦＥ型の素子構成の典型的な例とし
て、図２０に前述のC. A. Spindtらによる素子の断面図
を示す。同図において、３０１０は基板で、３０１１は
導電材料よりなるエミッタ配線、３０１２はエミッタコ
ーン、３０１３は絶縁層、３０１４はゲート電極であ
る。本素子は、エミッタコーン３０１２とゲート電極３
０１４の間に適宜の電圧を印加することにより、エミッ
タコーン３０１２の先端部より電界放出を起こさせるも
のである。また、ＦＥ型の他の素子構成として、図２０
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲート電極を配置した例もある。
て、図２０に前述のC. A. Spindtらによる素子の断面図
を示す。同図において、３０１０は基板で、３０１１は
導電材料よりなるエミッタ配線、３０１２はエミッタコ
ーン、３０１３は絶縁層、３０１４はゲート電極であ
る。本素子は、エミッタコーン３０１２とゲート電極３
０１４の間に適宜の電圧を印加することにより、エミッ
タコーン３０１２の先端部より電界放出を起こさせるも
のである。また、ＦＥ型の他の素子構成として、図２０
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲート電極を配置した例もある。
【００１１】また、ＭＩＭ型の例としては、例えば、C.
A. Mead，“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。
このＭＩＭ型の素子構成の典型的な例を図２１に示す。
同図は断面図であり、図において、３０２０は基板で、
３０２１は金属よりなる下電極、３０２２は厚さ１００
［Å］程度の薄い絶縁層、３０２３は厚さ８０〜３００
［Å］程度の金属よりなる上電極である。ＭＩＭ型にお
いては、上電極３０２３と下電極３０２１の間に適宜の
電圧を印加することにより、上電極３０２３の表面より
電子放出を起こさせるものである。
A. Mead，“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。
このＭＩＭ型の素子構成の典型的な例を図２１に示す。
同図は断面図であり、図において、３０２０は基板で、
３０２１は金属よりなる下電極、３０２２は厚さ１００
［Å］程度の薄い絶縁層、３０２３は厚さ８０〜３００
［Å］程度の金属よりなる上電極である。ＭＩＭ型にお
いては、上電極３０２３と下電極３０２１の間に適宜の
電圧を印加することにより、上電極３０２３の表面より
電子放出を起こさせるものである。
【００１２】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。従って、熱陰極素子よりも構造が単
純であり、微細な素子を作成可能である。また、基板上
に多数の素子を高い密度で配置しても、基板の熱溶融な
どの問題が発生しにくい。また、熱陰極素子がヒータの
加熱により動作するため応答速度が遅いのとは異なり、
冷陰極素子の場合には応答速度が速いという利点もあ
る。このため、冷陰極素子を応用するための研究が盛ん
に行われてきている。
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。従って、熱陰極素子よりも構造が単
純であり、微細な素子を作成可能である。また、基板上
に多数の素子を高い密度で配置しても、基板の熱溶融な
どの問題が発生しにくい。また、熱陰極素子がヒータの
加熱により動作するため応答速度が遅いのとは異なり、
冷陰極素子の場合には応答速度が速いという利点もあ
る。このため、冷陰極素子を応用するための研究が盛ん
に行われてきている。
【００１３】例えば、表面伝導型放出素子は、冷陰極素
子のなかでも特に構造が単純で製造も容易であることか
ら、大面積にわたり多数の素子を形成できる利点があ
る。そこで、例えば本出願人による特開昭６４−３１３
３２号公報において開示されるように、多数の素子を配
列して駆動するための方法が研究されている。
子のなかでも特に構造が単純で製造も容易であることか
ら、大面積にわたり多数の素子を形成できる利点があ
る。そこで、例えば本出願人による特開昭６４−３１３
３２号公報において開示されるように、多数の素子を配
列して駆動するための方法が研究されている。
【００１４】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビーム源、等が研究されている。
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビーム源、等が研究されている。
【００１５】特に、画像表示装置への応用としては、例
えば本出願人による米国特許第５，０６６，８８３号や
特開平２−２５７５５１号公報や特開平４−２８１３７
号公報において開示されているように、表面伝導型放出
素子と電子の照射により発光する蛍光体とを組み合わせ
て用いた画像表示装置が研究されている。表面伝導型放
出素子と蛍光体とを組み合わせて用いた画像表示装置
は、従来の他の方式の画像表示装置よりも優れた特性が
期待されている。例えば、近年普及してきた液晶表示装
置と比較しても、自発光型であるためバックライトを必
要としない点や、視野角が広い点が優れていると言え
る。
えば本出願人による米国特許第５，０６６，８８３号や
特開平２−２５７５５１号公報や特開平４−２８１３７
号公報において開示されているように、表面伝導型放出
素子と電子の照射により発光する蛍光体とを組み合わせ
て用いた画像表示装置が研究されている。表面伝導型放
出素子と蛍光体とを組み合わせて用いた画像表示装置
は、従来の他の方式の画像表示装置よりも優れた特性が
期待されている。例えば、近年普及してきた液晶表示装
置と比較しても、自発光型であるためバックライトを必
要としない点や、視野角が広い点が優れていると言え
る。
【００１６】また、ＦＥ型素子を多数個並べて駆動する
方法は、例えば本出願人による米国特許第４，９０４，
８９５号に開示されている。また、ＦＥ型を画像表示装
置に応用した例として、例えば、R. Meyerらにより報告
された平板型表示装置が知られている。[R. Meyer:“Re
cent Development on Microtips Display at LETI”，T
ech. Digest of 4th Int. Vacuum Microelectronics Co
nf., Nagahama, pp.6-9 (1991)]。
方法は、例えば本出願人による米国特許第４，９０４，
８９５号に開示されている。また、ＦＥ型を画像表示装
置に応用した例として、例えば、R. Meyerらにより報告
された平板型表示装置が知られている。[R. Meyer:“Re
cent Development on Microtips Display at LETI”，T
ech. Digest of 4th Int. Vacuum Microelectronics Co
nf., Nagahama, pp.6-9 (1991)]。
【００１７】また、ＭＩＭ型を多数個並べて画像表示装
置に応用した例は、例えば本出願人による特開平３−５
５７３８号公報に開示されている。
置に応用した例は、例えば本出願人による特開平３−５
５７３８号公報に開示されている。
【００１８】本願発明者らは、上記従来技術に記載した
ものをはじめとして、さまざまな材料、製法、構造の表
面伝導型放出素子を試みてきた。さらに、多数の表面伝
導型放出素子を配列したマルチ電子源、並びにこのマル
チ電子源を応用した画像表示装置に付いて研究を行って
きた。例えば図２２に示す電気的な配線方法によるマル
チ電子源を試みてきた。即ち、表面伝導型放出素子を２
次元的に多数個配列し、これらの素子を図示のようにマ
トリクス状に配線したマルチ電子源である。
ものをはじめとして、さまざまな材料、製法、構造の表
面伝導型放出素子を試みてきた。さらに、多数の表面伝
導型放出素子を配列したマルチ電子源、並びにこのマル
チ電子源を応用した画像表示装置に付いて研究を行って
きた。例えば図２２に示す電気的な配線方法によるマル
チ電子源を試みてきた。即ち、表面伝導型放出素子を２
次元的に多数個配列し、これらの素子を図示のようにマ
トリクス状に配線したマルチ電子源である。
【００１９】図中、４００１は表面伝導型放出素子を模
式的に示したもの、４００２は行方向配線、４００３は
列方向配線である。行方向配線４００２及び列方向配線
４００３は、実際には有限の電気抵抗を有するものであ
るが、図においては配線抵抗４００４及び４００５とし
て示されている。上述のような配線方法を、単純マトリ
クス配線と呼ぶ。なお、図示の便宜上、６×６のマトリ
クスで示しているが、マトリクスの規模はむろんこれに
限ったわけではなく、例えば画像表示す値用のマルチ電
子源の場合には、所望の画像表示を行うのに足りるだけ
の素子を配列し配線するものである。
式的に示したもの、４００２は行方向配線、４００３は
列方向配線である。行方向配線４００２及び列方向配線
４００３は、実際には有限の電気抵抗を有するものであ
るが、図においては配線抵抗４００４及び４００５とし
て示されている。上述のような配線方法を、単純マトリ
クス配線と呼ぶ。なお、図示の便宜上、６×６のマトリ
クスで示しているが、マトリクスの規模はむろんこれに
限ったわけではなく、例えば画像表示す値用のマルチ電
子源の場合には、所望の画像表示を行うのに足りるだけ
の素子を配列し配線するものである。
【００２０】このように表面伝導型放出素子を単純マト
リクス配線したマルチ電子源においては、所望の電子ビ
ームを出力させるため、行方向配線４００２および列方
向配線４００３に適宜の電気信号を印加する。例えば、
マトリクスの中の任意の１行の表面伝導型放出素子を駆
動するには、選択する行の行方向配線４００２には選択
電位Ｖsを印加し、同時に非選択の行の行方向配線４０
０２には非選択電位Ｖnsを印加する。これと同期して列
方向配線４００３に電子ビームを出力するための駆動電
位Ｖeを印加する。この方法によれば、配線抵抗４００
４及び４００５による電圧降下を無視すれば、選択する
行の表面伝導型放出素子には（Ｖe−Ｖs）の電圧が印加
され、また非選択行の表面伝導型放出素子には（Ｖe−
Ｖns）の電圧が印加される。ここでＶe，Ｖs，Ｖnsを適
宜の大きさの電位にすれば、選択する行の表面伝導型放
出素子だけから所望の強度の電子ビームが出力されるは
ずであり、また列方向配線の各々に異なる駆動電位Ｖe
を印加すれば、選択する行の素子の各々から異なる強度
の電子ビームが出力されるはずである。また、表面伝導
型放出素子の応答速度は高速であるため、駆動電位Ｖe
を印加する時間の長さを変えれば、電子ビームが出力さ
れる時間の長さも変えることができるはずである。
リクス配線したマルチ電子源においては、所望の電子ビ
ームを出力させるため、行方向配線４００２および列方
向配線４００３に適宜の電気信号を印加する。例えば、
マトリクスの中の任意の１行の表面伝導型放出素子を駆
動するには、選択する行の行方向配線４００２には選択
電位Ｖsを印加し、同時に非選択の行の行方向配線４０
０２には非選択電位Ｖnsを印加する。これと同期して列
方向配線４００３に電子ビームを出力するための駆動電
位Ｖeを印加する。この方法によれば、配線抵抗４００
４及び４００５による電圧降下を無視すれば、選択する
行の表面伝導型放出素子には（Ｖe−Ｖs）の電圧が印加
され、また非選択行の表面伝導型放出素子には（Ｖe−
Ｖns）の電圧が印加される。ここでＶe，Ｖs，Ｖnsを適
宜の大きさの電位にすれば、選択する行の表面伝導型放
出素子だけから所望の強度の電子ビームが出力されるは
ずであり、また列方向配線の各々に異なる駆動電位Ｖe
を印加すれば、選択する行の素子の各々から異なる強度
の電子ビームが出力されるはずである。また、表面伝導
型放出素子の応答速度は高速であるため、駆動電位Ｖe
を印加する時間の長さを変えれば、電子ビームが出力さ
れる時間の長さも変えることができるはずである。
【００２１】以下、選択時の素子印加電圧（Ｖe−Ｖs）
をＶfと呼ぶ。
をＶfと呼ぶ。
【００２２】さらに、上述のように単純マトリクス配線
したマルチ電子源から電子ビームを得る別の方法とし
て、列方向配線に駆動電位Ｖeを印加するための電圧源
を接続するのではなく駆動電流を供給するための電流源
を接続して、選択する行の行方向配線には選択電位Ｖs
を印加し、同時に非選択の行の行方向配線には非選択電
位Ｖnsを印加して駆動する方法もある。これにより、表
面伝導型放出素子の強い閾値特性により、その選択され
た行の素子だけから電子ビームが得ることができる。こ
こで電子源に流れる電流を、以下素子電流Ｉfと呼び、
放出される電子ビーム電流を放出電流Ｉeと呼ぶ。
したマルチ電子源から電子ビームを得る別の方法とし
て、列方向配線に駆動電位Ｖeを印加するための電圧源
を接続するのではなく駆動電流を供給するための電流源
を接続して、選択する行の行方向配線には選択電位Ｖs
を印加し、同時に非選択の行の行方向配線には非選択電
位Ｖnsを印加して駆動する方法もある。これにより、表
面伝導型放出素子の強い閾値特性により、その選択され
た行の素子だけから電子ビームが得ることができる。こ
こで電子源に流れる電流を、以下素子電流Ｉfと呼び、
放出される電子ビーム電流を放出電流Ｉeと呼ぶ。
【００２３】従って、表面伝導型放出素子を単純マトリ
クス配線したマルチ電子源はいろいろな応用の可能性が
あり、例えば画像情報に応じた電気信号を適宜印加すれ
ば、画像表示装置用の電子源として好適に用いることが
できる。
クス配線したマルチ電子源はいろいろな応用の可能性が
あり、例えば画像情報に応じた電気信号を適宜印加すれ
ば、画像表示装置用の電子源として好適に用いることが
できる。
【００２４】
【発明が解決しようとする課題】本願では、より正確に
画像を表示できる構成を実現することを課題とする。
画像を表示できる構成を実現することを課題とする。
【００２５】
【課題を解決するための手段】本願に係る画像表示装置
の発明のひとつは以下の構成を有する。
の発明のひとつは以下の構成を有する。
【００２６】複数の表示素子と、該表示素子それぞれに
立下りのタイミングの異なる信号を印加する駆動回路と
を有する画像表示装置であって、前記駆動回路は、前記
信号の立下りを複数のステップに分けて行うものである
ことを特徴とする画像表示装置。
立下りのタイミングの異なる信号を印加する駆動回路と
を有する画像表示装置であって、前記駆動回路は、前記
信号の立下りを複数のステップに分けて行うものである
ことを特徴とする画像表示装置。
【００２７】また本願に係る画像表示装置の発明の一つ
は以下の構成を有する。
は以下の構成を有する。
【００２８】複数の表示素子と、該表示素子それぞれに
立下りのタイミングの異なる信号を印加する駆動回路と
を有する画像表示装置であって、前記駆動回路は、表示
状態の所定のレベルから非表示状態の所定のレベルまで
前記信号を立ち下げるときに、前記表示状態の所定のレ
ベルから非表示状態の所定のレベルまでの間で信号の立
下げ回路の動作状態を変更することを特徴とする画像表
示装置。
立下りのタイミングの異なる信号を印加する駆動回路と
を有する画像表示装置であって、前記駆動回路は、表示
状態の所定のレベルから非表示状態の所定のレベルまで
前記信号を立ち下げるときに、前記表示状態の所定のレ
ベルから非表示状態の所定のレベルまでの間で信号の立
下げ回路の動作状態を変更することを特徴とする画像表
示装置。
【００２９】信号のレベルとは、例えば、素子もしくは
素子が接続される配線に供給する信号の電位の大きさで
あったりする。
素子が接続される配線に供給する信号の電位の大きさで
あったりする。
【００３０】また、本願に係る画像表示装置の発明の一
つは以下の構成を有する。
つは以下の構成を有する。
【００３１】複数の表示素子と、該表示素子それぞれに
立下りのタイミングの異なる信号を印加する駆動回路と
を有する画像表示装置であって、前記駆動回路は、前記
信号のレベルを表示状態の所定のレベルから非表示状態
の所定のレベルまで近づけるための電荷経路を複数有し
ており、前記信号を立ち下げるときに、前記表示状態の
所定のレベルから非表示状態の所定のレベルまでの間で
前記複数の電荷経路の動作状態を変更することを特徴と
する画像表示装置。
立下りのタイミングの異なる信号を印加する駆動回路と
を有する画像表示装置であって、前記駆動回路は、前記
信号のレベルを表示状態の所定のレベルから非表示状態
の所定のレベルまで近づけるための電荷経路を複数有し
ており、前記信号を立ち下げるときに、前記表示状態の
所定のレベルから非表示状態の所定のレベルまでの間で
前記複数の電荷経路の動作状態を変更することを特徴と
する画像表示装置。
【００３２】ここで、前記電荷経路としては制御可能な
様々な構成をとることができる。例えば、所定の電位を
与える電圧源（ＧＮＤであっても良い）を用いることに
より、例えば表示状態の信号レベルであるある電位から
電圧源が与える所定の電位になるまで速やかに電荷を移
動させて、信号レベルを速やかに非表示状態の信号レベ
ルに近づけることができる。また、所定の電流を流すこ
とができる電流源を用いることにより、所望の早さで電
荷を移動させ、所望の早さで信号レベルを非表示状態の
信号レベルに近づけることができる。
様々な構成をとることができる。例えば、所定の電位を
与える電圧源（ＧＮＤであっても良い）を用いることに
より、例えば表示状態の信号レベルであるある電位から
電圧源が与える所定の電位になるまで速やかに電荷を移
動させて、信号レベルを速やかに非表示状態の信号レベ
ルに近づけることができる。また、所定の電流を流すこ
とができる電流源を用いることにより、所望の早さで電
荷を移動させ、所望の早さで信号レベルを非表示状態の
信号レベルに近づけることができる。
【００３３】また、複数の電荷経路の組み合わせも様々
な構成をとりうる。例えば、前記信号のレベルを立ち下
げるときの前記信号のレベルの単位時間当たりの変化量
が互いに異なる電荷経路（前記電圧源と電流源など）を
組み合わせて用いることができる。この場合、複数の電
荷経路を排他的に動作させても良い。また、並列に動作
し得る複数の電荷経路を用い、並列に動作する電荷経路
の数を制御することによって、信号レベルの立下りを制
御しても良い。並列に配置された複数の電荷経路の制御
としては、それぞれ別々のタイミングで動作するように
制御しても良く、また、複数の電荷経路それぞれにＯＮ
状態とＯＦＦ状態の遷移の閾値を有する回路を用い、該
複数の電荷経路毎に該閾値を異ならせ、信号レベルに応
じて自動的に並列に動作する電荷経路の数が変化する構
成としても良い。
な構成をとりうる。例えば、前記信号のレベルを立ち下
げるときの前記信号のレベルの単位時間当たりの変化量
が互いに異なる電荷経路（前記電圧源と電流源など）を
組み合わせて用いることができる。この場合、複数の電
荷経路を排他的に動作させても良い。また、並列に動作
し得る複数の電荷経路を用い、並列に動作する電荷経路
の数を制御することによって、信号レベルの立下りを制
御しても良い。並列に配置された複数の電荷経路の制御
としては、それぞれ別々のタイミングで動作するように
制御しても良く、また、複数の電荷経路それぞれにＯＮ
状態とＯＦＦ状態の遷移の閾値を有する回路を用い、該
複数の電荷経路毎に該閾値を異ならせ、信号レベルに応
じて自動的に並列に動作する電荷経路の数が変化する構
成としても良い。
【００３４】また、前記複数の電荷経路の動作状態の変
更は、前記表示状態の所定のレベルから、前記表示素子
が動作する閾値レベルもしくは前記表示素子による表示
輝度が概略０になるレベルである第１のレベルまで前記
信号のレベルが変化する時間が、該第１のレベルから、
前記非表示状態の所定のレベルである基準レベルまで前
記信号のレベルが変化する時間よりも短くなるように行
われる構成を取り得る。この構成によれば、信号レベル
の立ち下げ時に、速やかに非表示状態(例えば非発光状
態)に遷移させた後、クロストークの影響を抑制しつつ
信号レベルを基準レベルに近づけることができる。
更は、前記表示状態の所定のレベルから、前記表示素子
が動作する閾値レベルもしくは前記表示素子による表示
輝度が概略０になるレベルである第１のレベルまで前記
信号のレベルが変化する時間が、該第１のレベルから、
前記非表示状態の所定のレベルである基準レベルまで前
記信号のレベルが変化する時間よりも短くなるように行
われる構成を取り得る。この構成によれば、信号レベル
の立ち下げ時に、速やかに非表示状態(例えば非発光状
態)に遷移させた後、クロストークの影響を抑制しつつ
信号レベルを基準レベルに近づけることができる。
【００３５】前記複数の電荷経路の動作状態の変更は、
前記表示素子が動作する閾値レベルもしくはその近傍も
しくは前記表示素子による表示輝度が概略０になるレベ
ルもしくはその近傍を境に変更されるものであると好適
である。
前記表示素子が動作する閾値レベルもしくはその近傍も
しくは前記表示素子による表示輝度が概略０になるレベ
ルもしくはその近傍を境に変更されるものであると好適
である。
【００３６】また、前記複数の電荷経路の動作状態を決
定する回路を有するとよい。この回路により、以上述べ
た信号レベルの立ち下げ制御を行うか否かを決定するこ
とができる。
定する回路を有するとよい。この回路により、以上述べ
た信号レベルの立ち下げ制御を行うか否かを決定するこ
とができる。
【００３７】また特に、画像表示装置が、前記複数の表
示素子それぞれに対応して、前記複数の表示素子のそれ
ぞれに前記信号を供給する配線を有しており、前記複数
の電荷経路の動作状態を決定する回路は、制御する電荷
経路が接続される配線以外の配線に供給される信号のレ
ベルに応じて、前記複数の電荷経路の動作状態を決定す
るものであるとよい。
示素子それぞれに対応して、前記複数の表示素子のそれ
ぞれに前記信号を供給する配線を有しており、前記複数
の電荷経路の動作状態を決定する回路は、制御する電荷
経路が接続される配線以外の配線に供給される信号のレ
ベルに応じて、前記複数の電荷経路の動作状態を決定す
るものであるとよい。
【００３８】また、画像表示装置が、前記複数の表示素
子それぞれに対応して、前記複数の表示素子のそれぞれ
に前記信号を供給する配線を有しており、前記複数の電
荷経路の動作状態を決定する回路は、制御する電荷経路
が接続される配線に隣接する配線に供給される信号のレ
ベルに応じて、前記複数の電荷経路の動作状態を決定す
るものであるとよい。
子それぞれに対応して、前記複数の表示素子のそれぞれ
に前記信号を供給する配線を有しており、前記複数の電
荷経路の動作状態を決定する回路は、制御する電荷経路
が接続される配線に隣接する配線に供給される信号のレ
ベルに応じて、前記複数の電荷経路の動作状態を決定す
るものであるとよい。
【００３９】前記信号は、画像信号であり得る。また、
前記信号はパルス幅変調信号であり得る。
前記信号はパルス幅変調信号であり得る。
【００４０】また前記駆動回路は、前記信号のレベルを
立ち上げる立ち上げ回路を信号レベルの立ち下げを行う
回路とは別個に有していると良い。立ち上げ回路として
は例えば電流源や電圧源を用いる事ができる。
立ち上げる立ち上げ回路を信号レベルの立ち下げを行う
回路とは別個に有していると良い。立ち上げ回路として
は例えば電流源や電圧源を用いる事ができる。
【００４１】また、前記複数の表示素子は、複数の走査
信号配線と、該走査信号配線と交差する複数の変調信号
配線とによって、マトリックス状に接続されている構成
を取り得る。この構成において、前記駆動回路は、前記
変調信号配線に接続されていればよい。
信号配線と、該走査信号配線と交差する複数の変調信号
配線とによって、マトリックス状に接続されている構成
を取り得る。この構成において、前記駆動回路は、前記
変調信号配線に接続されていればよい。
【００４２】また、前記走査信号配線には、複数の走査
信号配線のうちの選択した走査信号配線に所定の電位を
印加する走査回路が接続されているとよい。ここで、前
記駆動回路は、前記変調信号配線に接続されており、該
駆動回路は、前記走査回路によって選択された走査信号
配線に印加される前記所定の電位との電位差によって、
前記表示素子を駆動する電位を印加する構成を取り得
る。
信号配線のうちの選択した走査信号配線に所定の電位を
印加する走査回路が接続されているとよい。ここで、前
記駆動回路は、前記変調信号配線に接続されており、該
駆動回路は、前記走査回路によって選択された走査信号
配線に印加される前記所定の電位との電位差によって、
前記表示素子を駆動する電位を印加する構成を取り得
る。
【００４３】また、前記表示素子としては様々な素子を
用いることができる。例えば電子放出素子を用いる事が
できる。この場合、好適には、該電子放出素子が放出す
る電子により発光する発光体を用いる事により画像を表
示する事ができる。また、ＥＬ素子を用いる事もでき
る。電子放出素子としては、ＦＥ型、ＭＩＭ型、表面伝
導型などを用いる事ができる。
用いることができる。例えば電子放出素子を用いる事が
できる。この場合、好適には、該電子放出素子が放出す
る電子により発光する発光体を用いる事により画像を表
示する事ができる。また、ＥＬ素子を用いる事もでき
る。電子放出素子としては、ＦＥ型、ＭＩＭ型、表面伝
導型などを用いる事ができる。
【００４４】また本願に係る画像表示方法の一つは以下
の構成を有する。
の構成を有する。
【００４５】複数の表示素子それぞれに立下りのタイミ
ングの異なる信号を印加して駆動する画像表示方法であ
って、前記信号の立下りを複数のステップに分けて行う
ことを特徴とする画像表示方法。
ングの異なる信号を印加して駆動する画像表示方法であ
って、前記信号の立下りを複数のステップに分けて行う
ことを特徴とする画像表示方法。
【００４６】また本願に係る画像表示方法の一つは以下
の構成を有する。
の構成を有する。
【００４７】複数の表示素子それぞれに立下りのタイミ
ングの異なる信号を印加して駆動する画像表示方法であ
って、表示状態の所定のレベルから非表示状態の所定の
レベルまで前記信号を立ち下げるときに、前記表示状態
の所定のレベルから非表示状態の所定のレベルまでの間
で信号の立下げ回路の動作状態を変更することを特徴と
する画像表示方法。
ングの異なる信号を印加して駆動する画像表示方法であ
って、表示状態の所定のレベルから非表示状態の所定の
レベルまで前記信号を立ち下げるときに、前記表示状態
の所定のレベルから非表示状態の所定のレベルまでの間
で信号の立下げ回路の動作状態を変更することを特徴と
する画像表示方法。
【００４８】また本願に係る画像表示方法の一つは以下
の構成を有する。
の構成を有する。
【００４９】複数の表示素子それぞれに立下りのタイミ
ングの異なる信号を印加して駆動する画像表示方法であ
って、前記信号のレベルを表示状態の所定のレベルから
非表示状態の所定のレベルまで近づけるための電荷経路
を複数用い、前記信号を立ち下げるときに、前記表示状
態の所定のレベルから非表示状態の所定のレベルまでの
間で前記複数の電荷経路の動作状態を変更することを特
徴とする画像表示方法。
ングの異なる信号を印加して駆動する画像表示方法であ
って、前記信号のレベルを表示状態の所定のレベルから
非表示状態の所定のレベルまで近づけるための電荷経路
を複数用い、前記信号を立ち下げるときに、前記表示状
態の所定のレベルから非表示状態の所定のレベルまでの
間で前記複数の電荷経路の動作状態を変更することを特
徴とする画像表示方法。
【００５０】
【発明の実施の形態】表示素子を駆動電圧を印加もしく
は駆動電流を印加し、パルス幅変調を行うことで所望の
ビーム出力が得られるが、その駆動手段からマルチ電子
源までの有限の長さをもつ配線のインダクタンス成分
や、隣接する配線間の容量成分、浮遊容量成分などが原
因となって発生する共振によるパルス印加（立ち上が
り）時のリンギングを抑制するために、駆動電流を印加
する方式もしくは駆動電圧を印加する場合も電流制限を
施す方式をとることができる。一方、パルス印加終了時
（立ち下がり）時においては、浮遊容量により蓄積され
た電荷を速やかに放電させ立ち下がり時間を短くするた
めに、スイッチング手段を設け、低インピーダンスであ
る電圧バイアスを印加することができる。これらの手段
により、マルチ電子源の印加電圧の定格値を超えるよう
なリンギングの発生を防ぎつつ、各素子の駆動を行うこ
とができる。
は駆動電流を印加し、パルス幅変調を行うことで所望の
ビーム出力が得られるが、その駆動手段からマルチ電子
源までの有限の長さをもつ配線のインダクタンス成分
や、隣接する配線間の容量成分、浮遊容量成分などが原
因となって発生する共振によるパルス印加（立ち上が
り）時のリンギングを抑制するために、駆動電流を印加
する方式もしくは駆動電圧を印加する場合も電流制限を
施す方式をとることができる。一方、パルス印加終了時
（立ち下がり）時においては、浮遊容量により蓄積され
た電荷を速やかに放電させ立ち下がり時間を短くするた
めに、スイッチング手段を設け、低インピーダンスであ
る電圧バイアスを印加することができる。これらの手段
により、マルチ電子源の印加電圧の定格値を超えるよう
なリンギングの発生を防ぎつつ、各素子の駆動を行うこ
とができる。
【００５１】しかし、上記構成においても、別の問題が
発生していた。
発生していた。
【００５２】即ち、図２に示すように、隣接する２本
（あるいはそれ以上）の配線間にパルス幅の異なるパル
ス信号が印加された時に、幅の長い方のパルスが配線間
容量により隣の先に立ち下がったパルス信号の影響を受
けて信号レベルが低下し、実効印加量が低下してしまう
現象が発生する。このような現象により、パルス幅で階
調表現している場合には、隣接配線の影響で階調性に誤
差が発生することになる。特に、大画面のパネルを構成
する場合は配線間容量が増大し、この階調性の誤差が大
きくなってしまうという問題がある。
（あるいはそれ以上）の配線間にパルス幅の異なるパル
ス信号が印加された時に、幅の長い方のパルスが配線間
容量により隣の先に立ち下がったパルス信号の影響を受
けて信号レベルが低下し、実効印加量が低下してしまう
現象が発生する。このような現象により、パルス幅で階
調表現している場合には、隣接配線の影響で階調性に誤
差が発生することになる。特に、大画面のパネルを構成
する場合は配線間容量が増大し、この階調性の誤差が大
きくなってしまうという問題がある。
【００５３】ここで、本願発明に係る実施の形態１を具
体的に説明する前に、その参考となる参考例１を説明す
る。
体的に説明する前に、その参考となる参考例１を説明す
る。
【００５４】（参考例１）図１は、参考例１の画像表示
装置の回路構成を示すブロック図、図３は図１の回路に
よる効果を説明するための図、図４は図１の各部の信号
タイミングを示す波形図である。
装置の回路構成を示すブロック図、図３は図１の回路に
よる効果を説明するための図、図４は図１の各部の信号
タイミングを示す波形図である。
【００５５】図１において、１１はｍ×ｎのマトリクス
状に、後述する素子電圧−放出電流特性を有する表面伝
導型放出素子を複数配列した表示パネルである。１は映
像信号を入力するための映像入力信号端子、２はアナロ
グ信号処理部で、Ａ／Ｄ変換部３において映像輝度信号
を所定の階調数でデジタル化するために、アナログ映像
信号の黒レベルのクランプや振幅レベルの調整、帯域制
限などを行う。４は同期分離部で、入力した映像信号か
ら同期信号（水平、垂直同期信号など）を分離してい
る。５はタイミング発生部で、同期分離部４から出力さ
れる同期信号を入力し、Ａ／Ｄ部３や各種部分に必要な
タイミング信号を供給している。
状に、後述する素子電圧−放出電流特性を有する表面伝
導型放出素子を複数配列した表示パネルである。１は映
像信号を入力するための映像入力信号端子、２はアナロ
グ信号処理部で、Ａ／Ｄ変換部３において映像輝度信号
を所定の階調数でデジタル化するために、アナログ映像
信号の黒レベルのクランプや振幅レベルの調整、帯域制
限などを行う。４は同期分離部で、入力した映像信号か
ら同期信号（水平、垂直同期信号など）を分離してい
る。５はタイミング発生部で、同期分離部４から出力さ
れる同期信号を入力し、Ａ／Ｄ部３や各種部分に必要な
タイミング信号を供給している。
【００５６】Ａ／Ｄ部３は映像アナログ輝度信号を１水
平期間当たりｎ個のシリアルデジタル信号に変換して出
力しており、このデジタル信号は水平シフトレジスタ６
に送られて保持され、パラレル信号に変換されて１ライ
ンメモリ７に送られて記憶される。列配線駆動部１０
は、各列配線毎に、入力される輝度データに応じた後述
のＰＷＭジェネレータ１０１の出力パルス信号がオンの
時にスイッチ回路１０３を介して列配線に電流を印加す
るための電流源Ｉ１と、輝度データがオフの時にスイッ
チ回路１０３を通して電流源Ｉ２で電流制限された電流
で列配線を駆動するトランジスタ１００と、それらのオ
ン・オフを切り替える輝度データに比例したパルス幅の
信号を出力するＰＷＭジェネレータ(PWN GEN)１０１を
備える。即ち、スイッチ回路１０３は、ＰＷＭジェネレ
ータ(PWN GEN)１０１からのパルス信号（輝度データ）
がハイレベルのときに電流源Ｉ１からの電流を列配線に
流し、そのパルス信号がロウレベルになると、その列配
線をトランジスタ１００側に接続する。ここで輝度デー
タがハイレベルの時に素子に印加する電位が定格値を超
えないための保護として、列配線に印加される電位をＶ
mにクリップするためのダイオード１０２も備えてい
る。尚、この列配線駆動部１０の電流源Ｉ２に接続され
ている電位Ｖssは、グランドレベル或いは−数Ｖ程度で
あっても良い。またＶddは図３の電位Ｖeとほぼ同等の
電位である。
平期間当たりｎ個のシリアルデジタル信号に変換して出
力しており、このデジタル信号は水平シフトレジスタ６
に送られて保持され、パラレル信号に変換されて１ライ
ンメモリ７に送られて記憶される。列配線駆動部１０
は、各列配線毎に、入力される輝度データに応じた後述
のＰＷＭジェネレータ１０１の出力パルス信号がオンの
時にスイッチ回路１０３を介して列配線に電流を印加す
るための電流源Ｉ１と、輝度データがオフの時にスイッ
チ回路１０３を通して電流源Ｉ２で電流制限された電流
で列配線を駆動するトランジスタ１００と、それらのオ
ン・オフを切り替える輝度データに比例したパルス幅の
信号を出力するＰＷＭジェネレータ(PWN GEN)１０１を
備える。即ち、スイッチ回路１０３は、ＰＷＭジェネレ
ータ(PWN GEN)１０１からのパルス信号（輝度データ）
がハイレベルのときに電流源Ｉ１からの電流を列配線に
流し、そのパルス信号がロウレベルになると、その列配
線をトランジスタ１００側に接続する。ここで輝度デー
タがハイレベルの時に素子に印加する電位が定格値を超
えないための保護として、列配線に印加される電位をＶ
mにクリップするためのダイオード１０２も備えてい
る。尚、この列配線駆動部１０の電流源Ｉ２に接続され
ている電位Ｖssは、グランドレベル或いは−数Ｖ程度で
あっても良い。またＶddは図３の電位Ｖeとほぼ同等の
電位である。
【００５７】行配線駆動部９は、表示パネル１１の各行
毎に行配線に直流電位バイアスＶsを印加するか、行配
線を接地するかを選択するスイッチ回路１１０を有し、
垂直シフトレジスタ８からの出力信号により、これらス
イッチ回路１１０の接続を順次切り換えて表示パネル１
１の各行に順に直流電位バイアスＶsを印加することに
より、表示パネル１１の各ラインを順次走査・駆動され
る。この垂直シフトレジスタは、例えばタイミング発生
部５よりの水平同期信号を入力し、その水平同期信号を
入力する毎に、行配線を順次切り換えて選択するように
信号を出力している。
毎に行配線に直流電位バイアスＶsを印加するか、行配
線を接地するかを選択するスイッチ回路１１０を有し、
垂直シフトレジスタ８からの出力信号により、これらス
イッチ回路１１０の接続を順次切り換えて表示パネル１
１の各行に順に直流電位バイアスＶsを印加することに
より、表示パネル１１の各ラインを順次走査・駆動され
る。この垂直シフトレジスタは、例えばタイミング発生
部５よりの水平同期信号を入力し、その水平同期信号を
入力する毎に、行配線を順次切り換えて選択するように
信号を出力している。
【００５８】この列配線の駆動電位波形は、図２に示す
ようなパルス信号のオフ（立ち下がり）時、隣接する列
配線間での浮遊容量による実効電圧の低下が、図３に示
すように電流制限を施すことにより改善される。
ようなパルス信号のオフ（立ち下がり）時、隣接する列
配線間での浮遊容量による実効電圧の低下が、図３に示
すように電流制限を施すことにより改善される。
【００５９】次に図４を参照して、図１の回路の動作を
説明する。
説明する。
【００６０】図４において、４０１は映像信号入力端子
１に入力されるアナログ映像信号を示し、４０２はこの
アナログ映像信号をＡ／Ｄ変換し、水平シフトレジスタ
６及び１ラインメモリ７を介して列配線駆動部１０に入
力される各ライン毎のデジタルデータを示している。４
０３は１ライン分、即ち、ｎ個のパルス幅変調回路１０
１より出力されるパルス幅変調信号を示しており、これ
ら各パルス信号のパルス幅は、デジタル輝度データの輝
度に応じたパルス幅となっている。４０４は垂直シフト
レジスタ８の出力信号を示し、水平同期信号が入力され
る度に行配線を順次切り換えて選択している。４０５は
各行配線に印加される電位を示しており、垂直シフトレ
ジスタ８の出力信号により選択された行配線に電位Ｖs
が印加される様子を示している。
１に入力されるアナログ映像信号を示し、４０２はこの
アナログ映像信号をＡ／Ｄ変換し、水平シフトレジスタ
６及び１ラインメモリ７を介して列配線駆動部１０に入
力される各ライン毎のデジタルデータを示している。４
０３は１ライン分、即ち、ｎ個のパルス幅変調回路１０
１より出力されるパルス幅変調信号を示しており、これ
ら各パルス信号のパルス幅は、デジタル輝度データの輝
度に応じたパルス幅となっている。４０４は垂直シフト
レジスタ８の出力信号を示し、水平同期信号が入力され
る度に行配線を順次切り換えて選択している。４０５は
各行配線に印加される電位を示しており、垂直シフトレ
ジスタ８の出力信号により選択された行配線に電位Ｖs
が印加される様子を示している。
【００６１】この例においては、パルスの立ち上がり時
間は電流源Ｉ１による駆動のため遅くなっているが、例
えばある電位までは電圧源で駆動し、その後、電流源が
働くような構成にして、その駆動信号立ち上がり時間を
急峻にした場合においても、同様の効果が得られる。
間は電流源Ｉ１による駆動のため遅くなっているが、例
えばある電位までは電圧源で駆動し、その後、電流源が
働くような構成にして、その駆動信号立ち上がり時間を
急峻にした場合においても、同様の効果が得られる。
【００６２】［実施の形態１］以下では本願発明の実施
の形態１を詳細に述べる。
の形態１を詳細に述べる。
【００６３】図５は、本発明の実施の形態１の画像表示
装置の回路構成を示すブロック図で、前述の図１と共通
する部分は同じ番号で示し、その説明を省略する。
装置の回路構成を示すブロック図で、前述の図１と共通
する部分は同じ番号で示し、その説明を省略する。
【００６４】列配線駆動部１０ａは、各列配線毎に、輝
度データ（パルス信号）がオンの時に電流を印加するた
めの電流源Ｉ１と、オフ時に抵抗１０５（ｒ）で電流制
限された直流バイアス電位（接地レベル）を与えるか、
或いは直流バイアスＶbを与えるかを切り替えるスイッ
チ回路１０４を備えている。ＰＷＭジェネレータ(PWMGE
N)１０１は更に、パルス信号の立ち下がり時のはじめの
短い期間でまず直流バイアスＶbを与え、その後、抵抗
１０５を介して電流制限された接地レベルバイアスを与
えるようにしている。尚、電流源Ｉ１からの電流供給が
オン時に、列配線に印加される電位が定格を超えないた
めの保護として、ダイオード１０２により印加電位をＶ
mにクリップしている点は同じである。
度データ（パルス信号）がオンの時に電流を印加するた
めの電流源Ｉ１と、オフ時に抵抗１０５（ｒ）で電流制
限された直流バイアス電位（接地レベル）を与えるか、
或いは直流バイアスＶbを与えるかを切り替えるスイッ
チ回路１０４を備えている。ＰＷＭジェネレータ(PWMGE
N)１０１は更に、パルス信号の立ち下がり時のはじめの
短い期間でまず直流バイアスＶbを与え、その後、抵抗
１０５を介して電流制限された接地レベルバイアスを与
えるようにしている。尚、電流源Ｉ１からの電流供給が
オン時に、列配線に印加される電位が定格を超えないた
めの保護として、ダイオード１０２により印加電位をＶ
mにクリップしている点は同じである。
【００６５】このような構成により、列配線に印加され
る電位波形は、図６に示すように電位Ｖbまでは急速に
立ち下がり、その後、電流制限抵抗１０５と配線の浮遊
容量分で決まる時定数に基づいて緩やかに立ち下がる。
この効果により、図２に示すような、クロストークによ
る実効電圧の低下分がより小さくなって、実効電圧の低
下が改善されることが判る。
る電位波形は、図６に示すように電位Ｖbまでは急速に
立ち下がり、その後、電流制限抵抗１０５と配線の浮遊
容量分で決まる時定数に基づいて緩やかに立ち下がる。
この効果により、図２に示すような、クロストークによ
る実効電圧の低下分がより小さくなって、実効電圧の低
下が改善されることが判る。
【００６６】この実施の形態１の構成においては、パル
ス信号の立下りを１ステップで行わずに、パルス信号の
立ち下げの際に途中まで立ち下げるステップと該ステッ
プの後にパルス信号の基準電位まで立ち下げるステップ
とを行うことにより、クロストークを抑制している。特
に、パルス信号の立下りの前半部分では、速やかに立ち
下げることにより、発光状態を低輝度状態もしくは非発
光状態にまで速やかに立ち下げることを可能としてい
る。ここでは、特に、パルス信号の立ち下げの前半にお
いて、素子が電子を放出する閾値電圧の近傍までは電圧
を速やかに立ち下げる構成が有効である。特に、後述す
る駆動電圧−発光輝度（素子放出電流）に急峻な閾値特
性を持つ表面伝導型放出素子を用いた表示パネルにおい
ては、急峻に立ち下げる電圧幅（Ｖe−Ｖb）が小さくて
も、表示される輝度の点では十分に追随できる。
ス信号の立下りを１ステップで行わずに、パルス信号の
立ち下げの際に途中まで立ち下げるステップと該ステッ
プの後にパルス信号の基準電位まで立ち下げるステップ
とを行うことにより、クロストークを抑制している。特
に、パルス信号の立下りの前半部分では、速やかに立ち
下げることにより、発光状態を低輝度状態もしくは非発
光状態にまで速やかに立ち下げることを可能としてい
る。ここでは、特に、パルス信号の立ち下げの前半にお
いて、素子が電子を放出する閾値電圧の近傍までは電圧
を速やかに立ち下げる構成が有効である。特に、後述す
る駆動電圧−発光輝度（素子放出電流）に急峻な閾値特
性を持つ表面伝導型放出素子を用いた表示パネルにおい
ては、急峻に立ち下げる電圧幅（Ｖe−Ｖb）が小さくて
も、表示される輝度の点では十分に追随できる。
【００６７】尚、この図５の回路の動作は前述の図４の
タイミング図と同様であるため、その説明を省略する。
タイミング図と同様であるため、その説明を省略する。
【００６８】＜本願発明の実施の形態で用いる表面伝導
型放出素子の製法及び用途説明＞図７は、本実施の形態
の表示パネル１０００の外観斜視図であり、その内部構
造を示すために表示パネル１０００の一部を切り欠いて
示している。
型放出素子の製法及び用途説明＞図７は、本実施の形態
の表示パネル１０００の外観斜視図であり、その内部構
造を示すために表示パネル１０００の一部を切り欠いて
示している。
【００６９】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。この気密容器を組み立て
るにあたっては、各部材の接合部に十分な強度と気密性
を保持させるため封着する必要があるが、例えばフリッ
トガラスを接合部に塗布し、大気中あるいは窒素雰囲気
中で、４００℃〜５００℃で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。この気密容器を組み立て
るにあたっては、各部材の接合部に十分な強度と気密性
を保持させるため封着する必要があるが、例えばフリッ
トガラスを接合部に塗布し、大気中あるいは窒素雰囲気
中で、４００℃〜５００℃で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。
【００７０】リアプレート１００５には、基板１００１
が固定されているが、この基板１００１上には表面伝導
型放出素子１００２がＮ×Ｍ個形成されている（ここで
Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素
数に応じて適宜設定される。例えば、高品位テレビジョ
ンの表示を目的とした表示装置においては、Ｎ＝３００
０，Ｍ＝１０００以上の数を設定することが望ましい。
本実施の形態においては、Ｎ＝３０７２，Ｍ＝１０２４
とした）。前記Ｎ×Ｍ個の表面伝導型放出素子１００２
は、Ｍ本の行方向配線１００３とＮ本の列方向配線１０
０４により単純マトリクス配線されている。前記１００
１〜１００４によって構成される部分をマルチ電子源と
呼ぶ。なお、マルチ電子源の製造方法や構造について
は、後で詳しく述べる。
が固定されているが、この基板１００１上には表面伝導
型放出素子１００２がＮ×Ｍ個形成されている（ここで
Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素
数に応じて適宜設定される。例えば、高品位テレビジョ
ンの表示を目的とした表示装置においては、Ｎ＝３００
０，Ｍ＝１０００以上の数を設定することが望ましい。
本実施の形態においては、Ｎ＝３０７２，Ｍ＝１０２４
とした）。前記Ｎ×Ｍ個の表面伝導型放出素子１００２
は、Ｍ本の行方向配線１００３とＮ本の列方向配線１０
０４により単純マトリクス配線されている。前記１００
１〜１００４によって構成される部分をマルチ電子源と
呼ぶ。なお、マルチ電子源の製造方法や構造について
は、後で詳しく述べる。
【００７１】本実施の形態においては、気密容器のリア
プレート１００５にマルチ電子源の基板１００１を固定
する構成としたが、マルチ電子源の基板１００１が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板１００１自体を用いて
もよい。
プレート１００５にマルチ電子源の基板１００１を固定
する構成としたが、マルチ電子源の基板１００１が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板１００１自体を用いて
もよい。
【００７２】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施の形態の
表示パネル１０００はカラー表示用であるため、蛍光膜
１００８の部分にはＣＲＴの分野で用いられる赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体が塗り分
けられている。各色の蛍光体は、例えば図８（Ａ）に示
すようにストライプ状に塗り分けられ、各色の蛍光体の
ストライプの間には黒色の導電体１０１０が設けてあ
る。この黒色の導電体１０１０を設ける目的は、電子の
照射位置に多少のずれがあっても表示色にずれが生じな
いようにするためや、外光の反射を防止して表示コント
ラストの低下を防ぐため、更には電子による蛍光膜のチ
ャージアップを防止するためなどである。黒色の導電体
１０１０には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。
は、蛍光膜１００８が形成されている。本実施の形態の
表示パネル１０００はカラー表示用であるため、蛍光膜
１００８の部分にはＣＲＴの分野で用いられる赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体が塗り分
けられている。各色の蛍光体は、例えば図８（Ａ）に示
すようにストライプ状に塗り分けられ、各色の蛍光体の
ストライプの間には黒色の導電体１０１０が設けてあ
る。この黒色の導電体１０１０を設ける目的は、電子の
照射位置に多少のずれがあっても表示色にずれが生じな
いようにするためや、外光の反射を防止して表示コント
ラストの低下を防ぐため、更には電子による蛍光膜のチ
ャージアップを防止するためなどである。黒色の導電体
１０１０には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。
【００７３】また、３原色の蛍光体の塗り分け方は図８
（Ａ）に示したストライプ状の配列に限られるものでは
なく、たとえば図８（Ｂ）に示すようなデルタ状配列
や、それ以外の配列であってもよい。なお、モノクロー
ムの表示パネルを作成する場合には、単色の蛍光体材料
を蛍光膜１００８に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。
（Ａ）に示したストライプ状の配列に限られるものでは
なく、たとえば図８（Ｂ）に示すようなデルタ状配列
や、それ以外の配列であってもよい。なお、モノクロー
ムの表示パネルを作成する場合には、単色の蛍光体材料
を蛍光膜１００８に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。
【００７４】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。このメタルバック１００９を設けた目的
は、蛍光膜１００８が発する光の一部を鏡面反射して光
利用率を向上させるため、負イオンの衝突から蛍光膜１
００８を保護するため、電子加速電位を印加するための
電極として作用させるため、蛍光膜１００８を励起した
電子の導電路として作用させるためなどである。このメ
タルバック１００９は、蛍光膜１００８をフェースプレ
ート基板１００７上に形成した後、蛍光膜表面を平滑化
処理し、その上にアルミニウムを真空蒸着する方法によ
り形成した。なお、蛍光膜１００８に低電圧用の蛍光体
材料を用いた場合には、メタルバック１００９は用いな
い。
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。このメタルバック１００９を設けた目的
は、蛍光膜１００８が発する光の一部を鏡面反射して光
利用率を向上させるため、負イオンの衝突から蛍光膜１
００８を保護するため、電子加速電位を印加するための
電極として作用させるため、蛍光膜１００８を励起した
電子の導電路として作用させるためなどである。このメ
タルバック１００９は、蛍光膜１００８をフェースプレ
ート基板１００７上に形成した後、蛍光膜表面を平滑化
処理し、その上にアルミニウムを真空蒸着する方法によ
り形成した。なお、蛍光膜１００８に低電圧用の蛍光体
材料を用いた場合には、メタルバック１００９は用いな
い。
【００７５】また、本実施の形態では用いなかったが、
加速電位の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板１００７と蛍光膜１００８との間
に、例えばＩＴＯを材料とする透明電極を設けてもよ
い。
加速電位の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板１００７と蛍光膜１００８との間
に、例えばＩＴＯを材料とする透明電極を設けてもよ
い。
【００７６】また、Ｄx1〜ＤxMおよびＤy1〜ＤyNおよび
Ｈｖは、当該表示パネル１０００と不図示の電気回路と
を電気的に接続するために設けた気密構造の電気接続用
端子である。Ｄx1〜ＤxMはマルチ電子源の行方向配線１
００３と、Ｄy1〜ＤyNはマルチ電子源の列方向配線１０
０４と、Ｈｖはフェースプレートのメタルバック１００
９とそれぞれ電気的に接続している。
Ｈｖは、当該表示パネル１０００と不図示の電気回路と
を電気的に接続するために設けた気密構造の電気接続用
端子である。Ｄx1〜ＤxMはマルチ電子源の行方向配線１
００３と、Ｄy1〜ＤyNはマルチ電子源の列方向配線１０
０４と、Ｈｖはフェースプレートのメタルバック１００
９とそれぞれ電気的に接続している。
【００７７】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０の-7乗［torr］程度
の真空度まで排気する。その後、排気管を封止するが、
気密容器内の真空度を維持するために、封止の直前ある
いは封止後に気密容器内の所定の位置にゲッター膜（不
図示）を形成する。ゲッター膜とは、たとえばＢａを主
成分とするゲッター材料をヒータもしくは高周波加熱に
より加熱し蒸着して形成した膜であり、該ゲッター膜の
吸着作用により気密容器内は１×１０-5乗乃至１×１０
-7乗［torr］の真空度に維持される。
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０の-7乗［torr］程度
の真空度まで排気する。その後、排気管を封止するが、
気密容器内の真空度を維持するために、封止の直前ある
いは封止後に気密容器内の所定の位置にゲッター膜（不
図示）を形成する。ゲッター膜とは、たとえばＢａを主
成分とするゲッター材料をヒータもしくは高周波加熱に
より加熱し蒸着して形成した膜であり、該ゲッター膜の
吸着作用により気密容器内は１×１０-5乗乃至１×１０
-7乗［torr］の真空度に維持される。
【００７８】以上、本発明の実施の形態の表示パネル１
０００の基本構成と製法を説明した。
０００の基本構成と製法を説明した。
【００７９】次に、この実施の形態の表示パネル１００
０に用いたマルチ電子源の製造方法について説明する。
本実施の形態の画像表示装置に用いるマルチ電子源は、
表面伝導型放出素子を単純マトリクス配線した電子源で
あれば、表面伝導型放出素子の材料や形状あるいは製法
に制限はない。したがって、例えば表面伝導型放出素子
やＦＥ型、或いはＭＩＭ型等の冷陰極素子を用いること
ができる。しかしながら、本願発明者らは、表面伝導型
放出素子の中では、電子放出部もしくはその周辺部を微
粒子膜から形成したものが電子放出特性に優れ、しかも
製造が容易に行えることを見出している。したがって、
高輝度で大画面の画像表示装置のマルチ電子源に用いる
には、最も好適であるといえる。そこで、上記実施の形
態の表示パネルにおいては、電子放出部もしくはその周
辺部を微粒子膜から形成した表面伝導型放出素子を用い
た。そこで、まず好適な表面伝導型放出素子について基
本的な構成と製法および特性を説明し、その後で多数の
素子を単純マトリクス配線したマルチ電子源の構造につ
いて述べる。
０に用いたマルチ電子源の製造方法について説明する。
本実施の形態の画像表示装置に用いるマルチ電子源は、
表面伝導型放出素子を単純マトリクス配線した電子源で
あれば、表面伝導型放出素子の材料や形状あるいは製法
に制限はない。したがって、例えば表面伝導型放出素子
やＦＥ型、或いはＭＩＭ型等の冷陰極素子を用いること
ができる。しかしながら、本願発明者らは、表面伝導型
放出素子の中では、電子放出部もしくはその周辺部を微
粒子膜から形成したものが電子放出特性に優れ、しかも
製造が容易に行えることを見出している。したがって、
高輝度で大画面の画像表示装置のマルチ電子源に用いる
には、最も好適であるといえる。そこで、上記実施の形
態の表示パネルにおいては、電子放出部もしくはその周
辺部を微粒子膜から形成した表面伝導型放出素子を用い
た。そこで、まず好適な表面伝導型放出素子について基
本的な構成と製法および特性を説明し、その後で多数の
素子を単純マトリクス配線したマルチ電子源の構造につ
いて述べる。
【００８０】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。
【００８１】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図９に示すのは、平面型の表面伝導型放
出素子の構成を説明するための平面図（Ａ）および断面
図（Ｂ）である。図中、１１０１は基板、１１０２と１
１０３は素子電極、１１０４は導電性薄膜、１１０５は
通電フォーミング処理により形成した電子放出部、１１
１３は通電活性化処理により形成した薄膜である。
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図９に示すのは、平面型の表面伝導型放
出素子の構成を説明するための平面図（Ａ）および断面
図（Ｂ）である。図中、１１０１は基板、１１０２と１
１０３は素子電極、１１０４は導電性薄膜、１１０５は
通電フォーミング処理により形成した電子放出部、１１
１３は通電活性化処理により形成した薄膜である。
【００８２】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上に、例えばＳｉＯ2を材料とする絶縁層
を積層した基板などを用いることができる。
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上に、例えばＳｉＯ2を材料とする絶縁層
を積層した基板などを用いることができる。
【００８３】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィ、エ
ッチングなどのパターニング技術を組み合わせて用いれ
ば容易に形成できるが、それ以外の方法（たとえば印刷
技術）を用いて形成してもさしつかえない。
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィ、エ
ッチングなどのパターニング技術を組み合わせて用いれ
ば容易に形成できるが、それ以外の方法（たとえば印刷
技術）を用いて形成してもさしつかえない。
【００８４】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百Åから数百μｍの
範囲から適当な数値を選んで設計されるが、なかでも表
示装置に応用するために好ましいのは数μｍより数十μ
ｍの範囲である。また、素子電極の厚さｄについては、
通常は数百［Å］から数μｍの範囲から適当な数値が選
ばれる。
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百Åから数百μｍの
範囲から適当な数値を選んで設計されるが、なかでも表
示装置に応用するために好ましいのは数μｍより数十μ
ｍの範囲である。また、素子電極の厚さｄについては、
通常は数百［Å］から数μｍの範囲から適当な数値が選
ばれる。
【００８５】また、導電性薄膜１１０４の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜（島状の集合体も含む）の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜（島状の集合体も含む）の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。
【００８６】微粒子膜に用いた微粒子の粒径は、数Åか
ら数千Åの範囲に含まれるものであるが、中でも好まし
いのは１０［Å］から２００［Å］の範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極１１０２
或は１１０３と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、などである。具体的には、数Åか
ら数千Åの範囲のなかで設定するが、なかでも好ましい
のは１０［Å］から５００［Å］の間である。
ら数千Åの範囲に含まれるものであるが、中でも好まし
いのは１０［Å］から２００［Å］の範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極１１０２
或は１１０３と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、などである。具体的には、数Åか
ら数千Åの範囲のなかで設定するが、なかでも好ましい
のは１０［Å］から５００［Å］の間である。
【００８７】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，Ｓｎ
Ｏ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3などをはじめとする
酸化物や、ＨｆＢ２，ＺｒＢ２，ＬａＢ6，ＣｅＢ6，Ｙ
Ｂ4，ＧｄＢ4などをはじめとする硼化物や、ＴｉＣ，Ｚ
ｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめとす
る炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめと
する窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体
や、カーボン、などがあげられ、これらの中から適宜選
択される。
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，Ｓｎ
Ｏ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3などをはじめとする
酸化物や、ＨｆＢ２，ＺｒＢ２，ＬａＢ6，ＣｅＢ6，Ｙ
Ｂ4，ＧｄＢ4などをはじめとする硼化物や、ＴｉＣ，Ｚ
ｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめとす
る炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめと
する窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体
や、カーボン、などがあげられ、これらの中から適宜選
択される。
【００８８】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［Ω／□］の範囲に含まれる
よう設定した。
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［Ω／□］の範囲に含まれる
よう設定した。
【００８９】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なり合うような構造を
とっている。その重なり方は、図９の例においては、下
から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なり合うような構造を
とっている。その重なり方は、図９の例においては、下
から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
【００９０】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は、導電性薄膜１１０４に対して、後述す
る通電フォーミングの処理を行うことにより形成する。
亀裂内には、数Åから数百Åの粒径の微粒子を配置する
場合がある。なお、実際の電子放出部の位置や形状を精
密かつ正確に図示するのは困難なため、図９においては
模式的に示した。
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は、導電性薄膜１１０４に対して、後述す
る通電フォーミングの処理を行うことにより形成する。
亀裂内には、数Åから数百Åの粒径の微粒子を配置する
場合がある。なお、実際の電子放出部の位置や形状を精
密かつ正確に図示するのは困難なため、図９においては
模式的に示した。
【００９１】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
【００９２】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボンのいずれかか、もし
くはその混合物であり、膜厚は５００［Å］以下とする
が、３００［Å］以下とするのがさらに好ましい。な
お、実際の薄膜１１１３の位置や形状を精密に図示する
のは困難なため、図９においては模式的に示した。また
平面図９（Ａ）においては、薄膜１１１３の一部を除去
した素子を図示した。
結晶グラファイト、非晶質カーボンのいずれかか、もし
くはその混合物であり、膜厚は５００［Å］以下とする
が、３００［Å］以下とするのがさらに好ましい。な
お、実際の薄膜１１１３の位置や形状を精密に図示する
のは困難なため、図９においては模式的に示した。また
平面図９（Ａ）においては、薄膜１１１３の一部を除去
した素子を図示した。
【００９３】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。
すなわち、基板１１０１には青板ガラスを用い、素子電
極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極
の厚さｄは１０００［Å］、電極間隔Ｌは２［μｍ］と
した。
が、実施の形態においては以下のような素子を用いた。
すなわち、基板１１０１には青板ガラスを用い、素子電
極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極
の厚さｄは１０００［Å］、電極間隔Ｌは２［μｍ］と
した。
【００９４】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［Å］、幅Ｗは
１００［μｍ］とした。
ｄＯを用い、微粒子膜の厚さは約１００［Å］、幅Ｗは
１００［μｍ］とした。
【００９５】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図１０（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は図９（Ａ）（Ｂ）と同一であ
る。
の製造方法について説明する。図１０（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は図９（Ａ）（Ｂ）と同一であ
る。
【００９６】（１）まず、図１０（ａ）に示すように、
基板１１０１上に素子電極１１０２および１１０３を形
成する。これら電極を形成するにあたっては、予め基板
１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄
後、素子電極の材料を堆積させる（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい）。その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。
基板１１０１上に素子電極１１０２および１１０３を形
成する。これら電極を形成するにあたっては、予め基板
１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄
後、素子電極の材料を堆積させる（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい）。その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。
【００９７】（２）次に、同図（ｂ）に示すように、導
電性薄膜１１０４を形成する。この導電性薄膜１１０４
を形成するにあたっては、まず前記（ａ）の基板に有機
金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜
を成膜した後、フォトリソグラフィー・エッチングによ
り所定の形状にパターニングする。ここで、有機金属溶
液とは、導電性薄膜に用いる微粒子の材料を主要元素と
する有機金属化合物の溶液である（具体的には、本実施
の形態では主要元素としてＰｄを用いた。また、実施の
形態では塗布方法として、ディッピング法を用いたが、
それ以外のたとえばスピンナー法やスプレー法を用いて
もよい）。
電性薄膜１１０４を形成する。この導電性薄膜１１０４
を形成するにあたっては、まず前記（ａ）の基板に有機
金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜
を成膜した後、フォトリソグラフィー・エッチングによ
り所定の形状にパターニングする。ここで、有機金属溶
液とは、導電性薄膜に用いる微粒子の材料を主要元素と
する有機金属化合物の溶液である（具体的には、本実施
の形態では主要元素としてＰｄを用いた。また、実施の
形態では塗布方法として、ディッピング法を用いたが、
それ以外のたとえばスピンナー法やスプレー法を用いて
もよい）。
【００９８】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。
【００９９】（３）次に、同図（ｃ）に示すように、フ
ォーミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部１１０５を形成する。
ォーミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部１１０５を形成する。
【０１００】この通電フォーミング処理とは、微粒子膜
で作られた導電性薄膜１１０４に通電を行って、その一
部を適宜に破壊、変形、もしくは変質せしめ、電子放出
を行うのに好適な構造に変化させる処理のことである。
微粒子膜で作られた導電性薄膜のうち電子放出を行うの
に好適な構造に変化した部分（即ち、電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。
で作られた導電性薄膜１１０４に通電を行って、その一
部を適宜に破壊、変形、もしくは変質せしめ、電子放出
を行うのに好適な構造に変化させる処理のことである。
微粒子膜で作られた導電性薄膜のうち電子放出を行うの
に好適な構造に変化した部分（即ち、電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。
【０１０１】通電方法をより詳しく説明するために、図
１１に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施の形態の場合には同図に示したようにパル
ス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印
加した。その際には、三角波パルスの波高値Ｖｐｆを、
順次昇圧した。また、電子放出部１１０５の形成状況を
モニタするためのモニタパルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。
１１に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施の形態の場合には同図に示したようにパル
ス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印
加した。その際には、三角波パルスの波高値Ｖｐｆを、
順次昇圧した。また、電子放出部１１０５の形成状況を
モニタするためのモニタパルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。
【０１０２】実施の形態においては、例えば１０の-5乗
［torr］程度の真空雰囲気下において、例えばパルス幅
Ｔ１を１［msec］、パルス間隔Ｔ２を１０［msec］と
し、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇
圧した。そして、三角波を５パルス印加するたびに１回
の割りで、モニタパルスＰｍを挿入した。フォーミング
処理に悪影響を及ぼすことがないように、モニタパルス
の電圧Ｖｐｍは０．１［Ｖ］に設定した。そして、素子
電極１１０２と１１０３の間の電気抵抗が１×１０の６
乗［Ω］になった段階、すなわちモニタパルス印加時に
電流計１１１１で計測される電流が１×１０の-7乗
［Ａ］以下になった段階で、フォーミング処理にかかわ
る通電を終了した。
［torr］程度の真空雰囲気下において、例えばパルス幅
Ｔ１を１［msec］、パルス間隔Ｔ２を１０［msec］と
し、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇
圧した。そして、三角波を５パルス印加するたびに１回
の割りで、モニタパルスＰｍを挿入した。フォーミング
処理に悪影響を及ぼすことがないように、モニタパルス
の電圧Ｖｐｍは０．１［Ｖ］に設定した。そして、素子
電極１１０２と１１０３の間の電気抵抗が１×１０の６
乗［Ω］になった段階、すなわちモニタパルス印加時に
電流計１１１１で計測される電流が１×１０の-7乗
［Ａ］以下になった段階で、フォーミング処理にかかわ
る通電を終了した。
【０１０３】なお、上記の方法は、本実施の形態の表面
伝導型放出素子に関する好ましい方法であり、例えば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。
伝導型放出素子に関する好ましい方法であり、例えば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。
【０１０４】（４）次に、図１０（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。この通電活性化処理とは、
前記通電フォーミング処理により形成された電子放出部
１１０５に適宜の条件で通電を行って、その近傍に炭素
もしくは炭素化合物を堆積せしめる処理のことである。
（図においては、炭素もしくは炭素化合物よりなる堆積
物を部材１１１３として模式的に示した）。なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には１００倍以上に
増加させることができる。
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。この通電活性化処理とは、
前記通電フォーミング処理により形成された電子放出部
１１０５に適宜の条件で通電を行って、その近傍に炭素
もしくは炭素化合物を堆積せしめる処理のことである。
（図においては、炭素もしくは炭素化合物よりなる堆積
物を部材１１１３として模式的に示した）。なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には１００倍以上に
増加させることができる。
【０１０５】具体的には、１０の-4乗ないし１０の-5乗
［torr］の範囲内の真空雰囲気中で、電圧パルスを定期
的に印加することにより、真空雰囲気中に存在する有機
化合物を起源とする炭素もしくは炭素化合物を堆積させ
る。堆積物１１１３は、単結晶グラファイト、多結晶グ
ラファイト、非晶質カーボン、のいずれかか、もしくは
その混合物であり、膜厚は５００［Å］以下、より好ま
しくは３００［Å］以下である。
［torr］の範囲内の真空雰囲気中で、電圧パルスを定期
的に印加することにより、真空雰囲気中に存在する有機
化合物を起源とする炭素もしくは炭素化合物を堆積させ
る。堆積物１１１３は、単結晶グラファイト、多結晶グ
ラファイト、非晶質カーボン、のいずれかか、もしくは
その混合物であり、膜厚は５００［Å］以下、より好ま
しくは３００［Å］以下である。
【０１０６】通電方法をより詳しく説明するために、図
１２（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施の形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は、１［msec］，パルス間隔Ｔ４
は１０［msec］とした。なお、上述の通電条件は、本実
施の形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。
１２（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施の形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は、１［msec］，パルス間隔Ｔ４
は１０［msec］とした。なお、上述の通電条件は、本実
施の形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。
【０１０７】図１０（ｄ）に示す１１１４は、該表面伝
導型放出素子から放出される放出電流Ｉeを捕捉するた
めのアノード電極で、直流高電圧電源１１１５および電
流計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる）。活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉeを計測して通電
活性化処理の進行状況をモニタし、活性化用電源１１１
２の動作を制御する。電流計１１１６で計測された放出
電流Ｉeの一例を図１２（ｂ）に示す。活性化電源１１
１２からパルス電圧を印加しはじめると、時間の経過と
ともに放出電流Ｉeは増加するが、やがて飽和してほと
んど増加しなくなる。このように、放出電流Ｉeがほぼ
飽和した時点で活性化用電源１１１２からの電圧印加を
停止し、通電活性化処理を終了する。
導型放出素子から放出される放出電流Ｉeを捕捉するた
めのアノード電極で、直流高電圧電源１１１５および電
流計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる）。活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉeを計測して通電
活性化処理の進行状況をモニタし、活性化用電源１１１
２の動作を制御する。電流計１１１６で計測された放出
電流Ｉeの一例を図１２（ｂ）に示す。活性化電源１１
１２からパルス電圧を印加しはじめると、時間の経過と
ともに放出電流Ｉeは増加するが、やがて飽和してほと
んど増加しなくなる。このように、放出電流Ｉeがほぼ
飽和した時点で活性化用電源１１１２からの電圧印加を
停止し、通電活性化処理を終了する。
【０１０８】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。
【０１０９】以上のようにして、図１０（ｅ）に示す平
面型の表面伝導型放出素子を製造した。
面型の表面伝導型放出素子を製造した。
【０１１０】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
【０１１１】図１３は、本実施の形態の垂直型の基本構
成を説明するための模式的な断面図であり、図中の１２
０１は基板、１２０２と１２０３は素子電極、１２０６
は段差形成部材、１２０４は微粒子膜を用いた導電性薄
膜、１２０５は通電フォーミング処理により形成した電
子放出部、１２１３は通電活性化処理により形成した薄
膜、である。
成を説明するための模式的な断面図であり、図中の１２
０１は基板、１２０２と１２０３は素子電極、１２０６
は段差形成部材、１２０４は微粒子膜を用いた導電性薄
膜、１２０５は通電フォーミング処理により形成した電
子放出部、１２１３は通電活性化処理により形成した薄
膜、である。
【０１１２】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、図９（Ａ）の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、微粒子膜を用いた導電性薄膜１
２０４、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ2のような電気的に絶
縁性の材料を用いる。
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、図９（Ａ）の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、微粒子膜を用いた導電性薄膜１
２０４、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ2のような電気的に絶
縁性の材料を用いる。
【０１１３】次に、垂直型の表面伝導型放出素子の製法
について説明する。図１４（ａ）〜（ｆ）は、製造工程
を説明するための断面図で、各部材の表記は前記図１３
と同一である。
について説明する。図１４（ａ）〜（ｆ）は、製造工程
を説明するための断面図で、各部材の表記は前記図１３
と同一である。
【０１１４】（１）まず、図１４（ａ）に示すように、
基板１２０１上に素子電極１２０３を形成する。
基板１２０１上に素子電極１２０３を形成する。
【０１１５】（２）次に、同図（ｂ）に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ2をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
差形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ2をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
【０１１６】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。
層の上に素子電極１２０２を形成する。
【０１１７】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。
【０１１８】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。
【０１１９】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する（図
１０（ｃ）を用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい）。
電フォーミング処理を行い、電子放出部を形成する（図
１０（ｃ）を用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい）。
【０１２０】（７）次に、前記平面型の場合と同じく、
通電活性化処理を行い、電子放出部近傍に炭素もしくは
炭素化合物を堆積させる（図１０（ｄ）を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い）。
通電活性化処理を行い、電子放出部近傍に炭素もしくは
炭素化合物を堆積させる（図１０（ｄ）を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い）。
【０１２１】以上のようにして、図１４（ｆ）に示す垂
直型の表面伝導型放出素子を製造した。
直型の表面伝導型放出素子を製造した。
【０１２２】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
【０１２３】図１５に、本実施の形態の表示装置に用い
た素子の（放出電流Ｉe）対（素子印加電圧Ｖf）特性、
および（素子電流Ｉf）対（素子印加電圧Ｖf）特性の典
型的な例を示す。なお、放出電流Ｉeは素子電流Ｉfに比
べて著しく小さく、同一尺度で図示するのが困難である
うえ、これらの特性は素子の大きさや形状等の設計パラ
メータを変更することにより変化するものであるため、
２本のグラフは各々任意単位で図示した。
た素子の（放出電流Ｉe）対（素子印加電圧Ｖf）特性、
および（素子電流Ｉf）対（素子印加電圧Ｖf）特性の典
型的な例を示す。なお、放出電流Ｉeは素子電流Ｉfに比
べて著しく小さく、同一尺度で図示するのが困難である
うえ、これらの特性は素子の大きさや形状等の設計パラ
メータを変更することにより変化するものであるため、
２本のグラフは各々任意単位で図示した。
【０１２４】表示装置に用いた素子は、放出電流Ｉeに
関して以下に述べる３つの特性を有している。
関して以下に述べる３つの特性を有している。
【０１２５】第一に、ある電圧（これを閾値電圧Ｖthと
呼ぶ）以上の大きさの電圧を素子に印加すると急激に放
出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電
圧では放出電流Ｉeはほとんど検出されない。すなわ
ち、放出電流Ｉeに関して、明確な閾値電圧Ｖthを持っ
た非線形素子である。
呼ぶ）以上の大きさの電圧を素子に印加すると急激に放
出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電
圧では放出電流Ｉeはほとんど検出されない。すなわ
ち、放出電流Ｉeに関して、明確な閾値電圧Ｖthを持っ
た非線形素子である。
【０１２６】第二に、放出電流Ｉeは素子に印加する電
圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉe
の大きさを制御できる。
圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉe
の大きさを制御できる。
【０１２７】第三に、素子に印加する電圧Ｖfに対して
素子から放出される電流Ｉeの応答速度が速いため、電
圧Ｖfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
素子から放出される電流Ｉeの応答速度が速いため、電
圧Ｖfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
【０１２８】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖth
以上の電圧を適宜印加し、非選択状態の素子には閾値電
圧Ｖth未満の電圧を印加する。駆動する素子を順次切り
替えてゆくことにより、表示画面を順次走査して表示を
行うことが可能である。
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖth
以上の電圧を適宜印加し、非選択状態の素子には閾値電
圧Ｖth未満の電圧を印加する。駆動する素子を順次切り
替えてゆくことにより、表示画面を順次走査して表示を
行うことが可能である。
【０１２９】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
【０１３０】（多数素子を単純マトリクス配線したマル
チ電子源の構造）次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。
チ電子源の構造）次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。
【０１３１】図１６に示すのは、図７の表示パネル１０
００に用いたマルチ電子源の平面図である。基板１００
１上には、図９で示したものと同様な表面伝導型放出素
子が配列され、これらの素子は行方向配線電極１００３
と列方向配線電極１００４により単純マトリクス状に配
線されている。行方向配線電極１００３と列方向配線電
極１００４の交差する部分には、電極間に絶縁層（不図
示）が形成されており、電気的な絶縁が保たれている。
００に用いたマルチ電子源の平面図である。基板１００
１上には、図９で示したものと同様な表面伝導型放出素
子が配列され、これらの素子は行方向配線電極１００３
と列方向配線電極１００４により単純マトリクス状に配
線されている。行方向配線電極１００３と列方向配線電
極１００４の交差する部分には、電極間に絶縁層（不図
示）が形成されており、電気的な絶縁が保たれている。
【０１３２】図１６のＡ−Ａ’に沿った断面を図１７に
示す。
示す。
【０１３３】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。
【０１３４】図１８は、説明の表面伝導型放出素子を電
子源として用いた表示パネルに、例えばテレビジョン放
送をはじめとする種々の画像情報源より提供される画像
情報を表示できるように構成した多機能表示装置の一例
を示すための図である。図中、１０００は前述した表示
パネル、２１０１は表示パネルの駆動回路、２１０２は
表示パネルコントローラ、２１０３はマルチプレクサ、
２１０４はデコーダ、２１０５は入出力インターフェー
ス回路、２１０６はＣＰＵ、２１０７は画像生成回路、
２１０８および２１０９および２１１０は画像メモリイ
ンターフェース回路、２１１１は画像入力インターフェ
ース回路、２１１２および２１１３はＴＶ信号受信回
路、２１１４は入力部である。
子源として用いた表示パネルに、例えばテレビジョン放
送をはじめとする種々の画像情報源より提供される画像
情報を表示できるように構成した多機能表示装置の一例
を示すための図である。図中、１０００は前述した表示
パネル、２１０１は表示パネルの駆動回路、２１０２は
表示パネルコントローラ、２１０３はマルチプレクサ、
２１０４はデコーダ、２１０５は入出力インターフェー
ス回路、２１０６はＣＰＵ、２１０７は画像生成回路、
２１０８および２１０９および２１１０は画像メモリイ
ンターフェース回路、２１１１は画像入力インターフェ
ース回路、２１１２および２１１３はＴＶ信号受信回
路、２１１４は入力部である。
【０１３５】（なお、本表示装置は、例えばテレビジョ
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信，分離，再生，処理，記憶などに関する回路
やスピーカなどについては説明を省略する。）以下、画
像信号の流れに沿って各部の機能を説明してゆく。
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信，分離，再生，処理，記憶などに関する回路
やスピーカなどについては説明を省略する。）以下、画
像信号の流れに沿って各部の機能を説明してゆく。
【０１３６】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した表示パネルの利点を生かすのに好適な信号源であ
る。ＴＶ信号受信回路２１１３で受信されたＴＶ信号
は、デコーダ２１０４に出力される。
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した表示パネルの利点を生かすのに好適な信号源であ
る。ＴＶ信号受信回路２１１３で受信されたＴＶ信号
は、デコーダ２１０４に出力される。
【０１３７】また、ＴＶ信号受信回路２１１２は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
である。ＴＶ信号受信回路２１１３と同様に、受信する
ＴＶ信号の方式は特に限られるものではなく、また本回
路で受信されたＴＶ信号もデコーダ２１０４に出力され
る。
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
である。ＴＶ信号受信回路２１１３と同様に、受信する
ＴＶ信号の方式は特に限られるものではなく、また本回
路で受信されたＴＶ信号もデコーダ２１０４に出力され
る。
【０１３８】また、画像入力インターフェース回路２１
１１は、例えばＴＶカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ２１０４に
出力される。
１１は、例えばＴＶカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ２１０４に
出力される。
【０１３９】また、画像メモリインターフェース回路２
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。
【０１４０】また、画像メモリインターフェース回路２
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ２１０４に出力される。
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ２１０４に出力される。
【０１４１】また、画像メモリインターフェース回路２
１０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ２１
０４に出力される。
１０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ２１
０４に出力される。
【０１４２】また、入出力インターフェース回路２１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるＣＰＵ２１０６と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるＣＰＵ２１０６と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。
【０１４３】また、画像生成回路２１０７は、入出力イ
ンターフェース回路２１０５を介して外部から入力され
る画像データや文字・図形情報や、あるいはＣＰＵ２１
０６より出力される画像データや文字・図形情報に基づ
き表示用画像データを生成するための回路である。本回
路の内部には、例えば画像データや文字・図形情報を蓄
積するための書き換え可能メモリや、文字コードに対応
する画像パターンが記憶されている読みだし専用メモリ
や、画像処理を行うためのプロセッサなどをはじめとし
て画像の生成に必要な回路が組み込まれている。本回路
により生成された表示用画像データは、デコーダ２１０
４に出力されるが、場合によっては入出力インターフェ
ース回路２１０５を介して外部のコンピュータネットワ
ークやプリンタ入出力することも可能である。
ンターフェース回路２１０５を介して外部から入力され
る画像データや文字・図形情報や、あるいはＣＰＵ２１
０６より出力される画像データや文字・図形情報に基づ
き表示用画像データを生成するための回路である。本回
路の内部には、例えば画像データや文字・図形情報を蓄
積するための書き換え可能メモリや、文字コードに対応
する画像パターンが記憶されている読みだし専用メモリ
や、画像処理を行うためのプロセッサなどをはじめとし
て画像の生成に必要な回路が組み込まれている。本回路
により生成された表示用画像データは、デコーダ２１０
４に出力されるが、場合によっては入出力インターフェ
ース回路２１０５を介して外部のコンピュータネットワ
ークやプリンタ入出力することも可能である。
【０１４４】また、ＣＰＵ２１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。
【０１４５】例えば、マルチプレクサ２１０３に制御信
号を出力し、表示パネルに表示する画像信号を適宜選択
したり組み合わせたりする。また、その際には表示する
画像信号に応じて表示パネルコントローラ２１０２に対
して制御信号を発生し、画面表示周波数や走査方法（例
えばインターレースかノンインターレースか）や一画面
の走査線の数など表示装置の動作を適宜制御する。
号を出力し、表示パネルに表示する画像信号を適宜選択
したり組み合わせたりする。また、その際には表示する
画像信号に応じて表示パネルコントローラ２１０２に対
して制御信号を発生し、画面表示周波数や走査方法（例
えばインターレースかノンインターレースか）や一画面
の走査線の数など表示装置の動作を適宜制御する。
【０１４６】また、画像生成回路２１０７に対して画像
データや文字・図形情報を直接出力したり、あるいは入
出力インターフェース回路２１０５を介して外部のコン
ピュータやメモリをアクセスして画像データや文字・図
形情報を入力する。
データや文字・図形情報を直接出力したり、あるいは入
出力インターフェース回路２１０５を介して外部のコン
ピュータやメモリをアクセスして画像データや文字・図
形情報を入力する。
【０１４７】なお、ＣＰＵ２１０６は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。
【０１４８】あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。
【０１４９】また、入力部２１１４は、ＣＰＵ２１０６
に使用者が命令やプログラム、あるいはデータなどを入
力するためのものであり、例えばキーボードやマウスの
ほか、ジョイスティック，バーコードリーダー，音声認
識装置など多様な入力機器を用いる事が可能である。
に使用者が命令やプログラム、あるいはデータなどを入
力するためのものであり、例えばキーボードやマウスの
ほか、ジョイスティック，バーコードリーダー，音声認
識装置など多様な入力機器を用いる事が可能である。
【０１５０】また、デコーダ２１０４は、２１０７ない
し２１１３より入力される種々の画像信号を３原色信
号、または輝度信号とＩ信号，Ｑ信号に逆変換するため
の回路である。なお、同図中に点線で示すように、デコ
ーダ２１０４は内部に画像メモリを備えるのが望まし
い。これは、例えばＭＵＳＥ方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは画像生成回
路２１０７およびＣＰＵ２１０６と協同して画像の間引
き，補間，拡大，縮小，合成をはじめとする画像処理や
編集が容易に行えるようになるという利点が生まれるか
らである。
し２１１３より入力される種々の画像信号を３原色信
号、または輝度信号とＩ信号，Ｑ信号に逆変換するため
の回路である。なお、同図中に点線で示すように、デコ
ーダ２１０４は内部に画像メモリを備えるのが望まし
い。これは、例えばＭＵＳＥ方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは画像生成回
路２１０７およびＣＰＵ２１０６と協同して画像の間引
き，補間，拡大，縮小，合成をはじめとする画像処理や
編集が容易に行えるようになるという利点が生まれるか
らである。
【０１５１】また、マルチプレクサ２１０３は、ＣＰＵ
２１０６より入力される制御信号に基づき表示画像を適
宜選択するものである。すなわち、マルチプレクサ２１
０３はデコーダ２１０４から入力される逆変換された画
像信号のうちから所望の画像信号を選択して駆動回路２
１０１に出力する。その場合には、一画面表示時間内で
画像信号を切り替えて選択することにより、いわゆる多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。
２１０６より入力される制御信号に基づき表示画像を適
宜選択するものである。すなわち、マルチプレクサ２１
０３はデコーダ２１０４から入力される逆変換された画
像信号のうちから所望の画像信号を選択して駆動回路２
１０１に出力する。その場合には、一画面表示時間内で
画像信号を切り替えて選択することにより、いわゆる多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。
【０１５２】また、表示パネルコントローラ２１０２
は、ＣＰＵ２１０６より入力される制御信号に基づき、
駆動回路２１０１の動作を制御するための回路である。
は、ＣＰＵ２１０６より入力される制御信号に基づき、
駆動回路２１０１の動作を制御するための回路である。
【０１５３】まず、表示パネルの基本的な動作にかかわ
るものとして、例えば表示パネルの駆動用電源（図示せ
ず）の動作シーケンスを制御するための信号を駆動回路
２１０１に対して出力する。また、表示パネルの駆動方
法に関わるものとして、例えば画面表示周波数や走査方
法（例えばインターレースかノンインターレースか）を
制御するための信号を駆動回路２１０１に対して出力す
る。
るものとして、例えば表示パネルの駆動用電源（図示せ
ず）の動作シーケンスを制御するための信号を駆動回路
２１０１に対して出力する。また、表示パネルの駆動方
法に関わるものとして、例えば画面表示周波数や走査方
法（例えばインターレースかノンインターレースか）を
制御するための信号を駆動回路２１０１に対して出力す
る。
【０１５４】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。
【０１５５】また、駆動回路２１０１は、表示パネル１
０００に印加する駆動信号を発生するための回路であ
り、マルチプレクサ２１０３から入力される画像信号
と、表示パネルコントローラ２１０２より入力される制
御信号に基づいて動作するものである。
０００に印加する駆動信号を発生するための回路であ
り、マルチプレクサ２１０３から入力される画像信号
と、表示パネルコントローラ２１０２より入力される制
御信号に基づいて動作するものである。
【０１５６】以上、各部の機能を説明したが、図１８に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報を表示パネル１０００に
表示する事が可能である。すなわち、テレビジョン放送
をはじめとする各種の画像信号はデコーダ２１０４にお
いて逆変換された後、マルチプレクサ２１０３において
適宜選択され、駆動回路２１０１に入力される。一方、
ディスプレイコントローラ２１０２は、表示する画像信
号に応じて駆動回路２１０１の動作を制御するための制
御信号を発生する。駆動回路２１０１は、上記画像信号
と制御信号に基づいて表示パネル１０００に駆動信号を
印加する。これにより表示パネル１０００において画像
が表示される。これらの一連の動作は、ＣＰＵ２１０６
により統括的に制御される。
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報を表示パネル１０００に
表示する事が可能である。すなわち、テレビジョン放送
をはじめとする各種の画像信号はデコーダ２１０４にお
いて逆変換された後、マルチプレクサ２１０３において
適宜選択され、駆動回路２１０１に入力される。一方、
ディスプレイコントローラ２１０２は、表示する画像信
号に応じて駆動回路２１０１の動作を制御するための制
御信号を発生する。駆動回路２１０１は、上記画像信号
と制御信号に基づいて表示パネル１０００に駆動信号を
印加する。これにより表示パネル１０００において画像
が表示される。これらの一連の動作は、ＣＰＵ２１０６
により統括的に制御される。
【０１５７】また、本表示装置においては、デコーダ２
１０４に内蔵する画像メモリや、画像生成回路２１０７
およびＣＰＵ２１０６が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大，縮小，回
転，移動，エッジ強調，間引き，補間，色変換，画像の
縦横比変換などをはじめとする画像処理や、合成，消
去，接続，入れ換え，はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施の形態の説明
では特に触れなかったが、上記画像処理や画像編集と同
様に、音声情報に関しても処理や編集を行うための専用
回路を設けても良い。
１０４に内蔵する画像メモリや、画像生成回路２１０７
およびＣＰＵ２１０６が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大，縮小，回
転，移動，エッジ強調，間引き，補間，色変換，画像の
縦横比変換などをはじめとする画像処理や、合成，消
去，接続，入れ換え，はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施の形態の説明
では特に触れなかったが、上記画像処理や画像編集と同
様に、音声情報に関しても処理や編集を行うための専用
回路を設けても良い。
【０１５８】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像およ
び動画像を扱う画像編集機器，コンピュータの端末機
器，ワードプロセッサをはじめとする事務用端末機器，
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。
放送の表示機器，テレビ会議の端末機器，静止画像およ
び動画像を扱う画像編集機器，コンピュータの端末機
器，ワードプロセッサをはじめとする事務用端末機器，
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。
【０１５９】なお、上記図１８は、表面伝導型放出素子
を電子源とする表示パネルを用いた表示装置の構成の一
例を示したにすぎず、これのみに限定されるものではな
い事は言うまでもない。例えば、図１８の構成要素のう
ち使用目的上必要のない機能に関わる回路は省いても差
し支えない。またこれとは逆に、使用目的によってはさ
らに構成要素を追加しても良い。例えば、本表示装置を
テレビ電話機として応用する場合には、テレビカメラ，
音声マイク，照明機，モデムを含む送受信回路などを構
成要素に追加するのが好適である。
を電子源とする表示パネルを用いた表示装置の構成の一
例を示したにすぎず、これのみに限定されるものではな
い事は言うまでもない。例えば、図１８の構成要素のう
ち使用目的上必要のない機能に関わる回路は省いても差
し支えない。またこれとは逆に、使用目的によってはさ
らに構成要素を追加しても良い。例えば、本表示装置を
テレビ電話機として応用する場合には、テレビカメラ，
音声マイク，照明機，モデムを含む送受信回路などを構
成要素に追加するのが好適である。
【０１６０】本表示装置においては、とりわけ表面伝導
型放出素子を電子源とする表示パネルが容易に薄形化で
きるため、表示装置全体の奥行きを小さくすることが可
能である。それに加えて、表面伝導型放出素子を電子源
とする表示パネルは大画面化が容易で輝度が高く視野角
特性にも優れるため、本表示装置は臨場感あふれ迫力に
富んだ画像を視認性良く表示する事が可能である。
型放出素子を電子源とする表示パネルが容易に薄形化で
きるため、表示装置全体の奥行きを小さくすることが可
能である。それに加えて、表面伝導型放出素子を電子源
とする表示パネルは大画面化が容易で輝度が高く視野角
特性にも優れるため、本表示装置は臨場感あふれ迫力に
富んだ画像を視認性良く表示する事が可能である。
【０１６１】尚、本発明は、複数の機器（例えばホスト
コンピュータ，インターフェース機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。
コンピュータ，インターフェース機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。
【０１６２】また本発明の目的は、前述した実施形態の
機能を実現するソフトウェアのプログラムコードを記録
した記憶媒体を、システムあるいは装置に供給し、その
システムあるいは装置のコンピュータ（またはＣＰＵや
ＭＰＵ）が記憶媒体に格納されたプログラムコードを読
出し実行することによっても達成される。
機能を実現するソフトウェアのプログラムコードを記録
した記憶媒体を、システムあるいは装置に供給し、その
システムあるいは装置のコンピュータ（またはＣＰＵや
ＭＰＵ）が記憶媒体に格納されたプログラムコードを読
出し実行することによっても達成される。
【０１６３】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
【０１６４】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。
【０１６５】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれる。
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれる。
【０１６６】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれる。
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれる。
【０１６７】以上説明したように本実施の形態によれ
ば、パルス幅変調により駆動される（ｍ×ｎ）マトリク
ス配列された表面伝導型放出素子を用いた表示パネルに
おいて、隣接する配線間のクロストークによる、選択駆
動されている配線上の実効印加電圧が低下するのを抑え
ることができ、これにより良好な階調特性を有する画像
を表示できる。
ば、パルス幅変調により駆動される（ｍ×ｎ）マトリク
ス配列された表面伝導型放出素子を用いた表示パネルに
おいて、隣接する配線間のクロストークによる、選択駆
動されている配線上の実効印加電圧が低下するのを抑え
ることができ、これにより良好な階調特性を有する画像
を表示できる。
【０１６８】以上説明したように本実施の形態によれ
ば、隣接する配線間での浮遊容量に伴う信号レベルの変
動を抑えて、所定の輝度を忠実に再現して画像を表示で
きるという効果がある。
ば、隣接する配線間での浮遊容量に伴う信号レベルの変
動を抑えて、所定の輝度を忠実に再現して画像を表示で
きるという効果がある。
【０１６９】また本実施の形態によれば、隣接する信号
線の信号が立ち下げることによる信号線上の信号レベル
の変動を最小限に抑えることにより、表示される画像の
輝度の変動を目立たなくできるという効果がある。
線の信号が立ち下げることによる信号線上の信号レベル
の変動を最小限に抑えることにより、表示される画像の
輝度の変動を目立たなくできるという効果がある。
【０１７０】［実施の形態２］次に、本発明の実施の形
態１で用いたパルス信号の立ち下げのための回路構成を
変形した実施の形態２について説明する。図２３は本実
施の形態２において、前述の実施の形態１で用いた図５
の列配線駆動部１０ａのうちのひとつの列配線に対応す
る部分に相当する部分の回路を示す図である。対応する
部分には同じ符号を用いている。
態１で用いたパルス信号の立ち下げのための回路構成を
変形した実施の形態２について説明する。図２３は本実
施の形態２において、前述の実施の形態１で用いた図５
の列配線駆動部１０ａのうちのひとつの列配線に対応す
る部分に相当する部分の回路を示す図である。対応する
部分には同じ符号を用いている。
【０１７１】図２３において、２３００２と２３００３
はそれぞれトランジスタであり、制御部２３００１によ
って制御される。
はそれぞれトランジスタであり、制御部２３００１によ
って制御される。
【０１７２】次に本実施の形態２におけるパルス信号の
立ち下げ動作について説明する。
立ち下げ動作について説明する。
【０１７３】制御部２３００１はパルス幅変調信号ジェ
ネレータ(PWM GEN)１０１からの信号によりパルス信号
が立ち下げることを検知すると、トランジスタ２３００
２と２３００３の両方をオン状態にする。これにより抵
抗ｒdとｒeが並列に接続された状態となるため、列配線
電位は速やかに立ち下がる。次に制御部２３００１は所
定時間経過後、一方のトランジスタがオンとなり、他方
がオフとなるように制御する（ｔ2）。これにより列配
線からＧＮＤに流れ込む電流値が減少するので、列配線
の電位は抵抗ｒdとｒeが並列に接続された状態となって
いるパルス信号の立下り前半部に比べて緩やかに立ち下
がる。そしてｔ2後、再びトランジスタ２３００２と２
３００３の両方をオン状態にする。
ネレータ(PWM GEN)１０１からの信号によりパルス信号
が立ち下げることを検知すると、トランジスタ２３００
２と２３００３の両方をオン状態にする。これにより抵
抗ｒdとｒeが並列に接続された状態となるため、列配線
電位は速やかに立ち下がる。次に制御部２３００１は所
定時間経過後、一方のトランジスタがオンとなり、他方
がオフとなるように制御する（ｔ2）。これにより列配
線からＧＮＤに流れ込む電流値が減少するので、列配線
の電位は抵抗ｒdとｒeが並列に接続された状態となって
いるパルス信号の立下り前半部に比べて緩やかに立ち下
がる。そしてｔ2後、再びトランジスタ２３００２と２
３００３の両方をオン状態にする。
【０１７４】図２４は、図２３におけるパルス幅信号ジ
ェネレータ１０１からの信号Ａ、制御部２３００１から
各トランジスタへの信号をＤ，Ｅ、及び列配線のパルス
信号波形を示すタイミング図である。
ェネレータ１０１からの信号Ａ、制御部２３００１から
各トランジスタへの信号をＤ，Ｅ、及び列配線のパルス
信号波形を示すタイミング図である。
【０１７５】この図２３において、時間ｔ１では抵抗ｒ
dとｒeが並列に接続された状態となるため、ＧＮＤに流
れる電流値が増大し、速やかに波形を立ち下げている。
dとｒeが並列に接続された状態となるため、ＧＮＤに流
れる電流値が増大し、速やかに波形を立ち下げている。
【０１７６】［実施の形態３］更に別の変形例である実
施の形態３について説明する。
施の形態３について説明する。
【０１７７】図２５は、前述の実施の形態２の図２３に
相当する図面である。ここでは、ダイオード２３００４
を用いることにより、トランジスタ２３００３で構成さ
れるスイッチ回路と、トランジスタ２３００２とダイオ
ード２３００４とで構成されるスイッチ回路のそれぞれ
の動作閾値電位を異ならせている。即ち、パルス幅変調
信号ジェネレータ１０１からの信号によりパルス信号が
立ち下がることが検知されると、パルス幅変調信号ジェ
ネレータ１０１はトランジスタ２３００２と２３００３
を共にオン状態にして、速やかに列配線の電位を基準電
位（ここではＧＮＤ）に近づける。そして、この列配線
の電位と基準電位との差が約０.６［Ｖ］になると、ト
ランジスタ２３００２はオフ状態になり、それ以降はト
ランジスタ２３００３のみがオン状態となる。このた
め、列配線の電位は緩やかに基準電位に近づいていく。
相当する図面である。ここでは、ダイオード２３００４
を用いることにより、トランジスタ２３００３で構成さ
れるスイッチ回路と、トランジスタ２３００２とダイオ
ード２３００４とで構成されるスイッチ回路のそれぞれ
の動作閾値電位を異ならせている。即ち、パルス幅変調
信号ジェネレータ１０１からの信号によりパルス信号が
立ち下がることが検知されると、パルス幅変調信号ジェ
ネレータ１０１はトランジスタ２３００２と２３００３
を共にオン状態にして、速やかに列配線の電位を基準電
位（ここではＧＮＤ）に近づける。そして、この列配線
の電位と基準電位との差が約０.６［Ｖ］になると、ト
ランジスタ２３００２はオフ状態になり、それ以降はト
ランジスタ２３００３のみがオン状態となる。このた
め、列配線の電位は緩やかに基準電位に近づいていく。
【０１７８】このように本実施の形態３の回路構成によ
れば、きわめて簡便な構成の回路で好適なパルス幅変調
を行う事ができる。またダイオード２３００４を１つと
して図示したが、ダイオード２３００４は複数個のダイ
オードの直列接続、或はツェナダイオードで構成し、ト
ランジスタ２３００２のオフになる出力電圧を制御する
ことも可能である。
れば、きわめて簡便な構成の回路で好適なパルス幅変調
を行う事ができる。またダイオード２３００４を１つと
して図示したが、ダイオード２３００４は複数個のダイ
オードの直列接続、或はツェナダイオードで構成し、ト
ランジスタ２３００２のオフになる出力電圧を制御する
ことも可能である。
【０１７９】［実施の形態４］以降の実施の形態では、
隣接配線など近傍の配線の電位状態に応じてパルス信号
の立下りを制御する構成としている。
隣接配線など近傍の配線の電位状態に応じてパルス信号
の立下りを制御する構成としている。
【０１８０】図２６は、６本の列配線において生じるク
ロストークの発生例を示す図である。
ロストークの発生例を示す図である。
【０１８１】先に述べたように、配線間の静電容量によ
って図２６に示すように、行配線Ｙ1が選択されている
際の信号Ｘ2及び信号Ｘ5の駆動波形の様に、隣接する列
配線の信号Ｘ1、或は信号Ｘ4、Ｘ6が立ち下がることに
より、隣接配線間での配線容量の影響によって駆動電圧
が下がる（クロストーク）。このためその列配線に印加
される電位と、行配線に印加される電位の差電圧により
駆動される電子放出素子における駆動電圧が変動し、そ
の影響により、表示される画像の階調性が損なわれるこ
とが問題となる。特に大画面の表示パネルでは、行及び
列配線の数が増大し、それら配線の間隔も狭くなるので
配線間容量が大きくなり、隣接配線の電位変動に伴う駆
動電圧の低下（クロストーク）がより発生しやすくなっ
ている。その結果、表示画像の階調性が損なわれること
になる。
って図２６に示すように、行配線Ｙ1が選択されている
際の信号Ｘ2及び信号Ｘ5の駆動波形の様に、隣接する列
配線の信号Ｘ1、或は信号Ｘ4、Ｘ6が立ち下がることに
より、隣接配線間での配線容量の影響によって駆動電圧
が下がる（クロストーク）。このためその列配線に印加
される電位と、行配線に印加される電位の差電圧により
駆動される電子放出素子における駆動電圧が変動し、そ
の影響により、表示される画像の階調性が損なわれるこ
とが問題となる。特に大画面の表示パネルでは、行及び
列配線の数が増大し、それら配線の間隔も狭くなるので
配線間容量が大きくなり、隣接配線の電位変動に伴う駆
動電圧の低下（クロストーク）がより発生しやすくなっ
ている。その結果、表示画像の階調性が損なわれること
になる。
【０１８２】また電圧駆動の場合であっても保護抵抗や
配線抵抗等によって、その電圧源の出力である理想電位
で駆動することができない。そのため、このような配線
容量の影響によって駆動電圧が下がる場合が発生し、こ
れにより表示画像の階調性が損なわれることが問題とな
りうる。
配線抵抗等によって、その電圧源の出力である理想電位
で駆動することができない。そのため、このような配線
容量の影響によって駆動電圧が下がる場合が発生し、こ
れにより表示画像の階調性が損なわれることが問題とな
りうる。
【０１８３】これまで述べてきた実施の形態において
は、パルス信号の立下りを複数のステップで行うことに
より好適な輝度階調を実現した。その際に、近傍の配線
の電位によらずパルス信号の立下りを制御した。以降の
実施の形態では、近傍の配線の電位に応じ、必要のない
場合には、複数ステップに分けたパルス信号の立ち下げ
を行わない構成を示す。
は、パルス信号の立下りを複数のステップで行うことに
より好適な輝度階調を実現した。その際に、近傍の配線
の電位によらずパルス信号の立下りを制御した。以降の
実施の形態では、近傍の配線の電位に応じ、必要のない
場合には、複数ステップに分けたパルス信号の立ち下げ
を行わない構成を示す。
【０１８４】以降の実施の形態に係る画像表示装置に使
用するマトリクス型の表示パネルは、これまで述べた実
施の形態と同様に、基本的には薄型の真空容器内に、基
板上に多数の電子源、例えば冷陰極素子をマトリクス状
に配列してなるマルチ電子源と、このマルチ電子源から
の電子の照射により画像を形成する画像形成部材とを対
向させて備えている。
用するマトリクス型の表示パネルは、これまで述べた実
施の形態と同様に、基本的には薄型の真空容器内に、基
板上に多数の電子源、例えば冷陰極素子をマトリクス状
に配列してなるマルチ電子源と、このマルチ電子源から
の電子の照射により画像を形成する画像形成部材とを対
向させて備えている。
【０１８５】これら冷陰極素子は、例えばフォトリソグ
ラフィ・エッチングのような製造技術を用いれば基板上
に精密に位置決めして形成できるため、微小な間隔で多
数個を配列することが可能である。しかも従来からＣＲ
Ｔ等で用いられてきた熱陰極素子と比較すると、陰極自
身やその周辺部が比較的低温な状態で駆動できるため、
より微細な配列ピッチのマルチ電子源を容易に実現でき
る。尚、このマトリクス型の表示パネルの構成と製造法
については、前述の実施の形態１で述べた構成を用い
る。
ラフィ・エッチングのような製造技術を用いれば基板上
に精密に位置決めして形成できるため、微小な間隔で多
数個を配列することが可能である。しかも従来からＣＲ
Ｔ等で用いられてきた熱陰極素子と比較すると、陰極自
身やその周辺部が比較的低温な状態で駆動できるため、
より微細な配列ピッチのマルチ電子源を容易に実現でき
る。尚、このマトリクス型の表示パネルの構成と製造法
については、前述の実施の形態１で述べた構成を用い
る。
【０１８６】始めに図２７を参照して、以降の実施の形
態の特徴を説明する。
態の特徴を説明する。
【０１８７】図２７は、これ以降の実施の形態に係る表
示駆動方法の概念を説明するための図であり、マルチ電
子源を駆動する場合の回路で示している。ここでは説明
を容易にするために、マトリクス型の表示パネル１００
０１は、３×３の冷陰極素子をマトリクス状に配列した
電子源を用い、更にこれら冷陰極素子を接続している配
線の配線抵抗も省略して示している。図中の５０ｃは冷
陰極素子、Ｃｃは列配線間容量を示している。
示駆動方法の概念を説明するための図であり、マルチ電
子源を駆動する場合の回路で示している。ここでは説明
を容易にするために、マトリクス型の表示パネル１００
０１は、３×３の冷陰極素子をマトリクス状に配列した
電子源を用い、更にこれら冷陰極素子を接続している配
線の配線抵抗も省略して示している。図中の５０ｃは冷
陰極素子、Ｃｃは列配線間容量を示している。
【０１８８】図２７において、冷陰極素子５０ｃを駆動
するために、スイッチング回路５０ｂは画像の水平同期
信号に同期して、行配線Ｙ1から順に電位−Ｖssを印加
し、それ以外の行配線を接地して走査駆動する。一方、
５０ａは列ドライバで、制御可能な定電流源Ｃsを有
し、これら定電流源Ｃsは、冷陰極素子５０ｃを駆動す
るための電流を、表示する画像信号に応じたパルス幅
（パルス幅変調信号）のパルス信号で出力する。Ｓwは
スイッチ回路である。またＶasは電圧源で、電位Ｖas
［Ｖ］を出力する。このスイッチ回路Ｓwは、定電流源
Ｃsから素子５０ｃに電流を流す変調信号配線に電圧源
Ｖasからの電位を印加するかどうかを制御するためのス
イッチで、不図示の制御回路により切換えが制御されて
いる。即ち、変調信号Ｘ1のラインで考えると、この信
号Ｘ1が立ち下がる際、隣接する配線に信号Ｘ2が入力さ
れていれば、信号Ｘ1に接続されているスイッチＳwをオ
ンする（閉じる）。これにより、信号Ｘ1の立ち下がり
時、信号Ｘ1はＧＮＤレベルまで立ち下がらず電位Ｖas
までしか低下しない。これにより、隣接する変調信号配
線間の配線間容量に伴う信号Ｘ2の電位変動を最小限に
抑えることができる。この動作は、他の変調信号Ｘ2，
Ｘ3が入力されている配線でも同様にして行われる。
するために、スイッチング回路５０ｂは画像の水平同期
信号に同期して、行配線Ｙ1から順に電位−Ｖssを印加
し、それ以外の行配線を接地して走査駆動する。一方、
５０ａは列ドライバで、制御可能な定電流源Ｃsを有
し、これら定電流源Ｃsは、冷陰極素子５０ｃを駆動す
るための電流を、表示する画像信号に応じたパルス幅
（パルス幅変調信号）のパルス信号で出力する。Ｓwは
スイッチ回路である。またＶasは電圧源で、電位Ｖas
［Ｖ］を出力する。このスイッチ回路Ｓwは、定電流源
Ｃsから素子５０ｃに電流を流す変調信号配線に電圧源
Ｖasからの電位を印加するかどうかを制御するためのス
イッチで、不図示の制御回路により切換えが制御されて
いる。即ち、変調信号Ｘ1のラインで考えると、この信
号Ｘ1が立ち下がる際、隣接する配線に信号Ｘ2が入力さ
れていれば、信号Ｘ1に接続されているスイッチＳwをオ
ンする（閉じる）。これにより、信号Ｘ1の立ち下がり
時、信号Ｘ1はＧＮＤレベルまで立ち下がらず電位Ｖas
までしか低下しない。これにより、隣接する変調信号配
線間の配線間容量に伴う信号Ｘ2の電位変動を最小限に
抑えることができる。この動作は、他の変調信号Ｘ2，
Ｘ3が入力されている配線でも同様にして行われる。
【０１８９】図２８は、図２７の回路の動作概要を説明
する駆動波形図である。
する駆動波形図である。
【０１９０】列配線Ｘ1における信号レベルの変化に伴
う列配線Ｘ2へのクロストークを図２８の２００で示し
た。このように本実施の形態４でも、列配線Ｘ1の信号
が立ち下がることにより若干のクロストークが列配線Ｘ
2に生じているが、前述の図２６におけるクロストーク
に比べて小さくなっているのが分かる。これは本実施の
形態４では、列配線Ｘ1の立ち下がり時、その電位がＧ
ＮＤまで立ち下がらないためである。即ち、図２８にお
いて、列配線Ｘ1の駆動波形の立ち下がり時、Ｖas
［Ｖ］の電位までしか下がらないため、立ち下がりの電
位変化が少なくなり、これにより隣接する列配線Ｘ2へ
の影響を少なくしているためである。尚、この電位Ｖas
［Ｖ］は、冷陰極素子５０ｃに加わる電圧（Ｖas＋Ｖs
s）が冷陰極素子５０ｃが電子を放出し始める閾値電圧
（後述のＶthに相当）に近い値に決定するとよい。この
電圧源Ｖasの出力電位が低いとクロストーク除去の効果
が少なく、逆に高いと非駆動時に冷陰極素子５０ｃが電
子を放出してしまい、画像のコントラストを低下させる
虞がある。
う列配線Ｘ2へのクロストークを図２８の２００で示し
た。このように本実施の形態４でも、列配線Ｘ1の信号
が立ち下がることにより若干のクロストークが列配線Ｘ
2に生じているが、前述の図２６におけるクロストーク
に比べて小さくなっているのが分かる。これは本実施の
形態４では、列配線Ｘ1の立ち下がり時、その電位がＧ
ＮＤまで立ち下がらないためである。即ち、図２８にお
いて、列配線Ｘ1の駆動波形の立ち下がり時、Ｖas
［Ｖ］の電位までしか下がらないため、立ち下がりの電
位変化が少なくなり、これにより隣接する列配線Ｘ2へ
の影響を少なくしているためである。尚、この電位Ｖas
［Ｖ］は、冷陰極素子５０ｃに加わる電圧（Ｖas＋Ｖs
s）が冷陰極素子５０ｃが電子を放出し始める閾値電圧
（後述のＶthに相当）に近い値に決定するとよい。この
電圧源Ｖasの出力電位が低いとクロストーク除去の効果
が少なく、逆に高いと非駆動時に冷陰極素子５０ｃが電
子を放出してしまい、画像のコントラストを低下させる
虞がある。
【０１９１】以下、以降の実施の形態について図面を参
照して詳しく説明する。
照して詳しく説明する。
【０１９２】まず実施の形態を解りやすく説明するため
に、図２９を参照して本実施の形態の画像表示装置の表
示駆動回路の構成を説明する。
に、図２９を参照して本実施の形態の画像表示装置の表
示駆動回路の構成を説明する。
【０１９３】図２９は、本実施の形態の画像表示装置の
表示駆動回路の構成を示すブロック図である。
表示駆動回路の構成を示すブロック図である。
【０１９４】図２９において、１０００１は薄型の真空
容器内に、基板上に多数の電子源、例えば冷陰極素子を
マトリクス状に配列してなるマルチ電子源を備えた表示
パネルで、図２９に示すように、例えば水平方向に４８
０素子、即ち１６０画素×３（ＲＧＢ）が、垂直方向に
２４０素子が配置されている。本実施の形態では、４８
０素子×２４０素子を有する表示パネル１０００１の例
を示すが、これら冷陰極素子の素子数に関しては必要に
応じて製品用途により決定されるので、この限りではな
い。このマトリクス型表示パネル１０００１の各冷陰極
素子は、画像表示時の色に合わせ（対応する蛍光体の色
に合わせ）、Ｒmn（ｍ＝１〜２４０，ｎ＝１，４，７，
…）、Ｇmn（ｍ＝１〜２４０，ｎ＝２，５，８，…）、
Ｂmn（ｍ＝１〜２４０，ｎ＝３，６，９，…）で示し
た。この表示パネル１０００１は、図２９に示す様に、
ＲＧＢそれぞれの蛍光体が縦ストライプでＲＧＢの順に
配置されている。
容器内に、基板上に多数の電子源、例えば冷陰極素子を
マトリクス状に配列してなるマルチ電子源を備えた表示
パネルで、図２９に示すように、例えば水平方向に４８
０素子、即ち１６０画素×３（ＲＧＢ）が、垂直方向に
２４０素子が配置されている。本実施の形態では、４８
０素子×２４０素子を有する表示パネル１０００１の例
を示すが、これら冷陰極素子の素子数に関しては必要に
応じて製品用途により決定されるので、この限りではな
い。このマトリクス型表示パネル１０００１の各冷陰極
素子は、画像表示時の色に合わせ（対応する蛍光体の色
に合わせ）、Ｒmn（ｍ＝１〜２４０，ｎ＝１，４，７，
…）、Ｇmn（ｍ＝１〜２４０，ｎ＝２，５，８，…）、
Ｂmn（ｍ＝１〜２４０，ｎ＝３，６，９，…）で示し
た。この表示パネル１０００１は、図２９に示す様に、
ＲＧＢそれぞれの蛍光体が縦ストライプでＲＧＢの順に
配置されている。
【０１９５】１０００２はアナログデジタル変換器（Ａ
／Ｄコンバータ）で、不図示のデコーダにより、例えば
ＮＴＳＣ信号からＲＧＢ信号にデコードされたアナログ
ＲＧＢ信号を、各々例えば８ビット幅のデジタルＲＧＢ
信号に変換する。１０００３はデータ並び替え部で、Ａ
／Ｄコンバータ１０００２又はコンピュータ等のデジタ
ルＲＧＢ信号（信号Ｓ１）を入力し、マトリクス型の表
示パネル１０００１の画素配列に合わせて並び替えて出
力する機能を有する（信号Ｓ２）。１０００４は輝度デ
ータ変換器で、データ並び替え部１０００３から入力さ
れたデジタルデータを所望の輝度特性に変換しており、
例えばガンマ変換テーブルなどを用いて変換している
（信号Ｓ３）。１０００５はシフトレジスタで、輝度デ
ータ変換器１０００４から送られるシリアルデータ（信
号Ｓ３）をシフトクロック（ＳＣＬＫ）に同期して順次
シフト転送し、表示パネル１０００１のそれぞれの素子
に対応したパラレルのデジタルデータ（ＸＤ1〜ＸＤ48
0）を形成する。１０００６は変調信号発生部で、シフ
トレジスタ１０００５からのデジタルデータの値に応じ
てＰＷＭクロック（ＰＣＬＫ）を基にパルス幅を決定し
てパルス信号（ＸＤＰ1〜ＸＤＰ480）を出力している。
１０００７は変調信号ドライバで、変調信号発生部１０
００６から出力されるパルス信号に応じて、表示パネル
１０００１の変調信号線を駆動するための駆動信号Ｘ1
〜Ｘ480を出力している。
／Ｄコンバータ）で、不図示のデコーダにより、例えば
ＮＴＳＣ信号からＲＧＢ信号にデコードされたアナログ
ＲＧＢ信号を、各々例えば８ビット幅のデジタルＲＧＢ
信号に変換する。１０００３はデータ並び替え部で、Ａ
／Ｄコンバータ１０００２又はコンピュータ等のデジタ
ルＲＧＢ信号（信号Ｓ１）を入力し、マトリクス型の表
示パネル１０００１の画素配列に合わせて並び替えて出
力する機能を有する（信号Ｓ２）。１０００４は輝度デ
ータ変換器で、データ並び替え部１０００３から入力さ
れたデジタルデータを所望の輝度特性に変換しており、
例えばガンマ変換テーブルなどを用いて変換している
（信号Ｓ３）。１０００５はシフトレジスタで、輝度デ
ータ変換器１０００４から送られるシリアルデータ（信
号Ｓ３）をシフトクロック（ＳＣＬＫ）に同期して順次
シフト転送し、表示パネル１０００１のそれぞれの素子
に対応したパラレルのデジタルデータ（ＸＤ1〜ＸＤ48
0）を形成する。１０００６は変調信号発生部で、シフ
トレジスタ１０００５からのデジタルデータの値に応じ
てＰＷＭクロック（ＰＣＬＫ）を基にパルス幅を決定し
てパルス信号（ＸＤＰ1〜ＸＤＰ480）を出力している。
１０００７は変調信号ドライバで、変調信号発生部１０
００６から出力されるパルス信号に応じて、表示パネル
１０００１の変調信号線を駆動するための駆動信号Ｘ1
〜Ｘ480を出力している。
【０１９６】１０００８は走査シフトレジスタで、水平
走査同期信号（ＨＤ）をシフトクロックとして入力し、
入力画像の走査線に対応する表示パネル１０００１の走
査配線を順次選択するための信号を作る。１０００９は
走査ドライバで、走査シフトレジスタ１０００８の出力
に従って選択された走査配線に電位（−Ｖss）を印加
し、選択されていない走査配線をＧＮＤに接続して（接
地して）、表示パネル１０００１の走査配線を順次選択
駆動する。１００１０はタイミング制御部で、画像信号
と共に入力される同期信号（sync）及びサンプリングク
ロック（ＤＣＬＫ）を基に、各機能ブロックに供給する
各種タイミング信号を生成して出力している。
走査同期信号（ＨＤ）をシフトクロックとして入力し、
入力画像の走査線に対応する表示パネル１０００１の走
査配線を順次選択するための信号を作る。１０００９は
走査ドライバで、走査シフトレジスタ１０００８の出力
に従って選択された走査配線に電位（−Ｖss）を印加
し、選択されていない走査配線をＧＮＤに接続して（接
地して）、表示パネル１０００１の走査配線を順次選択
駆動する。１００１０はタイミング制御部で、画像信号
と共に入力される同期信号（sync）及びサンプリングク
ロック（ＤＣＬＫ）を基に、各機能ブロックに供給する
各種タイミング信号を生成して出力している。
【０１９７】図３１は、本実施の形態の変調信号発生部
１０００６の１つのデジタルデータ（ＸＤ）に対する変
調信号発生回路の構成を示す回路図である。
１０００６の１つのデジタルデータ（ＸＤ）に対する変
調信号発生回路の構成を示す回路図である。
【０１９８】図３１において、６１はダウンカウンタ、
６２はインバータである。ダウンカウンタ６１は、シフ
トレジスタ１０００５からの出力である、例えば８ビッ
ト幅のデジタルデータ（ＸＤ1〜ＸＤ480のそれぞれ）を
ロード信号（Ｌｄ）のタイミングでロードし、ＰＷＭク
ロック（ＰＣＬＫ）を入力する毎にダウンカウントす
る。そして例えば、ダウンカウンタ６１のボロー出力を
インバータ６２で反転してパルス幅変調出力としてい
る。このボロー出力はロード信号によるロードタイミン
グでロウレベルになり、ロードされたデータの値分ＰＣ
ＬＫをカウントとするとハイレベルになる。即ち「ロー
ドされたデータ（設定値）」×「クロック（ＰＣＬＫ）
周期」で決まるパルス幅のパルス信号を出力する。
６２はインバータである。ダウンカウンタ６１は、シフ
トレジスタ１０００５からの出力である、例えば８ビッ
ト幅のデジタルデータ（ＸＤ1〜ＸＤ480のそれぞれ）を
ロード信号（Ｌｄ）のタイミングでロードし、ＰＷＭク
ロック（ＰＣＬＫ）を入力する毎にダウンカウントす
る。そして例えば、ダウンカウンタ６１のボロー出力を
インバータ６２で反転してパルス幅変調出力としてい
る。このボロー出力はロード信号によるロードタイミン
グでロウレベルになり、ロードされたデータの値分ＰＣ
ＬＫをカウントとするとハイレベルになる。即ち「ロー
ドされたデータ（設定値）」×「クロック（ＰＣＬＫ）
周期」で決まるパルス幅のパルス信号を出力する。
【０１９９】図３２は、図３１の回路の動作を示すタイ
ミング図である。
ミング図である。
【０２００】ここではロード信号Ｌｄの立上がりで、ダ
ウンカウンタ６１に“ｐ”がセットされた場合を示し、
この“ｐ”に対応する数のクロックＰＣＬＫをカウント
すると、そのボロー出力がロウレベルになり、ＰＷＭou
tがハイレベルで出力されている。
ウンカウンタ６１に“ｐ”がセットされた場合を示し、
この“ｐ”に対応する数のクロックＰＣＬＫをカウント
すると、そのボロー出力がロウレベルになり、ＰＷＭou
tがハイレベルで出力されている。
【０２０１】図３０は、本実施の形態の画像表示装置の
表示駆動回路の動作を説明するタイミング図である。
表示駆動回路の動作を説明するタイミング図である。
【０２０２】次にこれらの図を参照して以降の実施の形
態の画像表示装置の動作を説明する。
態の画像表示装置の動作を説明する。
【０２０３】図２９において、不図示のデコーダによ
り、例えばＮＴＳＣ信号からＲＧＢ信号にデコードされ
たアナログＲＧＢ信号を入力し、Ａ／Ｄコンバータ１０
００２により、各々例えば８ビットのデジタルＲＧＢ信
号に変換する。データ並び替え部１０００３は、Ａ／Ｄ
コンバータ１０００２又はコンピュータ等からのデジタ
ルＲＧＢ信号（Ｓ１）を入力する。この際、１走査ライ
ン（１Ｈ）のデータ数は、マトリクス型の表示パネル１
０００１の変調信号線側の画素数で決めると処理が簡単
になる。本実施の形態の場合、この表示パネル１０００
１の変調信号線側の画素数を“１６０”にしている。Ａ
／Ｄコンバータ１０００２又はコンピュータ等からのデ
ジタルＲＧＢ信号（Ｓ１）はデータサンプリングクロッ
ク（ＤＣＬＫ）と同期して出力される。 ここで図３０
に示すように、入力信号（Ｓ１）のＲＧＢパラレル信号
は、データ並び替え部１０００３において、データサン
プリングクロック（ＤＣＬＫ）の３倍の周波数のクロッ
クであるシフトクロック（ＳＣＬＫ）のタイミングで切
り替えられ、表示パネル１０００１のＲＧＢ画素の配列
に従って順次出力される。
り、例えばＮＴＳＣ信号からＲＧＢ信号にデコードされ
たアナログＲＧＢ信号を入力し、Ａ／Ｄコンバータ１０
００２により、各々例えば８ビットのデジタルＲＧＢ信
号に変換する。データ並び替え部１０００３は、Ａ／Ｄ
コンバータ１０００２又はコンピュータ等からのデジタ
ルＲＧＢ信号（Ｓ１）を入力する。この際、１走査ライ
ン（１Ｈ）のデータ数は、マトリクス型の表示パネル１
０００１の変調信号線側の画素数で決めると処理が簡単
になる。本実施の形態の場合、この表示パネル１０００
１の変調信号線側の画素数を“１６０”にしている。Ａ
／Ｄコンバータ１０００２又はコンピュータ等からのデ
ジタルＲＧＢ信号（Ｓ１）はデータサンプリングクロッ
ク（ＤＣＬＫ）と同期して出力される。 ここで図３０
に示すように、入力信号（Ｓ１）のＲＧＢパラレル信号
は、データ並び替え部１０００３において、データサン
プリングクロック（ＤＣＬＫ）の３倍の周波数のクロッ
クであるシフトクロック（ＳＣＬＫ）のタイミングで切
り替えられ、表示パネル１０００１のＲＧＢ画素の配列
に従って順次出力される。
【０２０４】データ並び替え部１０００３の出力信号
（Ｓ２）は輝度データ変換器１０００４に入力される。
この輝度データ変換器１０００４は、予め所定の変換用
データが記憶されている不図示の変換テーブル（ＲＯ
Ｍ）により、データ並び替え部１０００３の出力信号
（Ｓ２）を、例えばＣＲＴのガンマ特性等に適合する輝
度特性を有する信号に変換する。
（Ｓ２）は輝度データ変換器１０００４に入力される。
この輝度データ変換器１０００４は、予め所定の変換用
データが記憶されている不図示の変換テーブル（ＲＯ
Ｍ）により、データ並び替え部１０００３の出力信号
（Ｓ２）を、例えばＣＲＴのガンマ特性等に適合する輝
度特性を有する信号に変換する。
【０２０５】この輝度データ変換器１０００４の出力信
号Ｓ３は更にシフトレジスタ１０００５に送られ、この
シフトレジスタ１０００５において、シリアルデータは
シフトクロック（ＳＣＬＫ）に同期して順次シフト転送
され、表示パネル１０００１のそれぞれの素子に対応し
たパラレルのデジタルデータ（ＸＤ1〜ＸＤ480）とし
て、水平走査時間単位で変調信号発生部１０００６に出
力される。ここでは例えば各８ビットのデジタルデータ
（ＸＤ1〜ＸＤ480）が変調信号発生部１０００６に入力
される。前述の説明の通り、変調信号発生部１０００６
は、素子毎にデジタルデータ（「設定値」）とＰＷＭク
ロック（ＰＣＬＫ）に応じて出力するパルス信号のパル
ス幅を決定する。即ち、変調信号発生部１０００６は、
「ＰＷＭクロック（ＰＣＬＫ）数」が「設定値」と等し
くなるまでの時間で決まるパルス幅のパルス信号（パル
ス幅変調信号）を出力する。そして、変調信号ドライバ
１０００７は、この変調信号発生部１０００６から出力
されるパルス信号のパルス幅で決定される時間、表示パ
ネル１０００１の列配線に変調信号を印加して駆動す
る。
号Ｓ３は更にシフトレジスタ１０００５に送られ、この
シフトレジスタ１０００５において、シリアルデータは
シフトクロック（ＳＣＬＫ）に同期して順次シフト転送
され、表示パネル１０００１のそれぞれの素子に対応し
たパラレルのデジタルデータ（ＸＤ1〜ＸＤ480）とし
て、水平走査時間単位で変調信号発生部１０００６に出
力される。ここでは例えば各８ビットのデジタルデータ
（ＸＤ1〜ＸＤ480）が変調信号発生部１０００６に入力
される。前述の説明の通り、変調信号発生部１０００６
は、素子毎にデジタルデータ（「設定値」）とＰＷＭク
ロック（ＰＣＬＫ）に応じて出力するパルス信号のパル
ス幅を決定する。即ち、変調信号発生部１０００６は、
「ＰＷＭクロック（ＰＣＬＫ）数」が「設定値」と等し
くなるまでの時間で決まるパルス幅のパルス信号（パル
ス幅変調信号）を出力する。そして、変調信号ドライバ
１０００７は、この変調信号発生部１０００６から出力
されるパルス信号のパルス幅で決定される時間、表示パ
ネル１０００１の列配線に変調信号を印加して駆動す
る。
【０２０６】本実施の形態において、ＮＴＳＣ信号を２
４０本の走査ラインの表示パネル１０００１で表示させ
るために、インターレースされている有効走査線の４８
５本の内、４８０本をフィールド毎に表示パネル１００
０１に重ね書きするように駆動した。ＮＴＳＣ信号の１
フィールドを表示パネル１０００１では１フレームとし
て扱った。即ち、表示パネル１０００１をフレーム周波
数６０Ｈｚ、走査ライン２４０本の画像信号として駆動
した。
４０本の走査ラインの表示パネル１０００１で表示させ
るために、インターレースされている有効走査線の４８
５本の内、４８０本をフィールド毎に表示パネル１００
０１に重ね書きするように駆動した。ＮＴＳＣ信号の１
フィールドを表示パネル１０００１では１フレームとし
て扱った。即ち、表示パネル１０００１をフレーム周波
数６０Ｈｚ、走査ライン２４０本の画像信号として駆動
した。
【０２０７】一方、１走査ラインの表示に要する時間
は、ＮＴＳＣ信号では約６３．５μ秒であり、その時間
内の約５６．５μ秒を駆動パルス（Ｘ1〜Ｘ480）の最大
時間と決めた。ＰＷＭクロック（ＰＣＬＫ）は、デジタ
ルデータ（「設定値」）を８ビットに選んだので、ＰＷ
Ｍクロック（ＰＣＬＫ）のパルス数は、２５６個の時に
約５６．５μ秒となるような周波数を選んだ。即ち、１
パルスのパルス幅は約２２０ｎ秒のクロック、約４．５
ＭＨｚの周波数のクロックをＰＷＭクロック（ＰＣＬ
Ｋ）とした。
は、ＮＴＳＣ信号では約６３．５μ秒であり、その時間
内の約５６．５μ秒を駆動パルス（Ｘ1〜Ｘ480）の最大
時間と決めた。ＰＷＭクロック（ＰＣＬＫ）は、デジタ
ルデータ（「設定値」）を８ビットに選んだので、ＰＷ
Ｍクロック（ＰＣＬＫ）のパルス数は、２５６個の時に
約５６．５μ秒となるような周波数を選んだ。即ち、１
パルスのパルス幅は約２２０ｎ秒のクロック、約４．５
ＭＨｚの周波数のクロックをＰＷＭクロック（ＰＣＬ
Ｋ）とした。
【０２０８】一方、走査シフトレジスタ１０００８は、
水平走査同期信号（ＨＤ）をシフトクロックとして入力
し、図３０に示したように走査開始を時刻を決める信号
（ＹＳＴ）を水平走査同期信号（ＨＤ）で順次転送する
ことによって走査信号を出力する。走査ドライバ１００
０９は、走査シフトレジスタ１０００８から出力される
走査信号に従って、走査配線を順次１番目から選択し、
その選択した走査配線（行配線）に電位−Ｖss（例えば
−８Ｖ）を印加し、他の配線の電位を０Ｖにして走査駆
動する。これにより、走査ドライバ１０００９が選択し
た走査配線（−Ｖss＝−８Ｖ）に接続され、かつ変調信
号ドライバ１０００７により駆動電位（約＋８Ｖ）が印
加されている変調信号配線（列配線）に接続されている
冷陰極素子の電極間には約１６Ｖの電圧が加わることに
なる。これによりその冷陰極素子から電子が放出され
る。変調信号ドライバ１０００７により駆動電位＋８Ｖ
が印加されている素子であって、走査ドライバ１０００
９により選択されていない走査配線（０Ｖ）に接続され
ている冷陰極素子には、結果として約８Ｖの電圧が印加
されるが、図３３から明らかなように、その電圧は冷陰
極素子から電子放出が開始される電圧以下であるため、
例え、変調信号ドライバ１０００７により駆動電位（約
＋８Ｖ）が印加されて要る配線に接続されていても、走
査ドライバ１０００９が選択しなかった走査配線に接続
されている冷陰極素子は電子を放出せず、その素子に対
応する表示パネル１０００１の蛍光体が発光することは
ない。
水平走査同期信号（ＨＤ）をシフトクロックとして入力
し、図３０に示したように走査開始を時刻を決める信号
（ＹＳＴ）を水平走査同期信号（ＨＤ）で順次転送する
ことによって走査信号を出力する。走査ドライバ１００
０９は、走査シフトレジスタ１０００８から出力される
走査信号に従って、走査配線を順次１番目から選択し、
その選択した走査配線（行配線）に電位−Ｖss（例えば
−８Ｖ）を印加し、他の配線の電位を０Ｖにして走査駆
動する。これにより、走査ドライバ１０００９が選択し
た走査配線（−Ｖss＝−８Ｖ）に接続され、かつ変調信
号ドライバ１０００７により駆動電位（約＋８Ｖ）が印
加されている変調信号配線（列配線）に接続されている
冷陰極素子の電極間には約１６Ｖの電圧が加わることに
なる。これによりその冷陰極素子から電子が放出され
る。変調信号ドライバ１０００７により駆動電位＋８Ｖ
が印加されている素子であって、走査ドライバ１０００
９により選択されていない走査配線（０Ｖ）に接続され
ている冷陰極素子には、結果として約８Ｖの電圧が印加
されるが、図３３から明らかなように、その電圧は冷陰
極素子から電子放出が開始される電圧以下であるため、
例え、変調信号ドライバ１０００７により駆動電位（約
＋８Ｖ）が印加されて要る配線に接続されていても、走
査ドライバ１０００９が選択しなかった走査配線に接続
されている冷陰極素子は電子を放出せず、その素子に対
応する表示パネル１０００１の蛍光体が発光することは
ない。
【０２０９】また逆に、変調信号ドライバ１０００７の
出力が非駆動（０Ｖ）である変調信号配線に接続され、
かつ選択された走査配線（−８Ｖ）に接続された冷陰極
素子には約８Ｖの電圧が印加される。しかし、図３３か
ら明らかなように、それら冷陰極素子に印加される電圧
は、前述の閾値電圧以下であるため電子を放出せず、そ
れら素子に対応する蛍光体が発光することはない。
出力が非駆動（０Ｖ）である変調信号配線に接続され、
かつ選択された走査配線（−８Ｖ）に接続された冷陰極
素子には約８Ｖの電圧が印加される。しかし、図３３か
ら明らかなように、それら冷陰極素子に印加される電圧
は、前述の閾値電圧以下であるため電子を放出せず、そ
れら素子に対応する蛍光体が発光することはない。
【０２１０】以上のようにして、走査ドライバ１０００
９で選択されている走査配線に接続され、かつ変調信号
ドライバ１０００７の出力が所望の輝度に比例したパル
ス幅で加えられた冷陰極素子から電子が放出される。こ
のような表示駆動が順次実行されて表示パネル１０００
１に画像が表示される。
９で選択されている走査配線に接続され、かつ変調信号
ドライバ１０００７の出力が所望の輝度に比例したパル
ス幅で加えられた冷陰極素子から電子が放出される。こ
のような表示駆動が順次実行されて表示パネル１０００
１に画像が表示される。
【０２１１】次に本発明の実施の形態４に係る、隣接す
る列配線での電位変化に伴うクロストークを防止する変
調信号ドライバ１０００７の構成を説明する。
る列配線での電位変化に伴うクロストークを防止する変
調信号ドライバ１０００７の構成を説明する。
【０２１２】図３４は、本発明の実施の形態４に係る変
調ドライバ１０００７の回路構成を示すブロック図であ
る。
調ドライバ１０００７の回路構成を示すブロック図であ
る。
【０２１３】図３４において、７０は電位Ｖas［Ｖ］を
出力する電圧源、７１は、変調信号発生部１０００６か
ら変調信号（ＸＤＰi：ｉ＝１〜４８０）が入力される
入力端子、７２はマトリクス型の表示パネル１０００１
の冷陰極素子を駆動して画像を表示させるための電流
源、７３はダイオード、７４はインバータ回路、７５は
電流源７２の駆動電流が表示パネル１０００１に供給さ
せる／させないように制御するＭＯＳＦＥＴ等のトラン
ジスタ、７６は３入力ＯＲ回路、７７はレベルシフト回
路、７８はＮＰＮトランジスタで、表示パネル１０００
１の変調信号配線に電位Ｖasを印加させるかどうかを制
御している。７９はダイオードである。
出力する電圧源、７１は、変調信号発生部１０００６か
ら変調信号（ＸＤＰi：ｉ＝１〜４８０）が入力される
入力端子、７２はマトリクス型の表示パネル１０００１
の冷陰極素子を駆動して画像を表示させるための電流
源、７３はダイオード、７４はインバータ回路、７５は
電流源７２の駆動電流が表示パネル１０００１に供給さ
せる／させないように制御するＭＯＳＦＥＴ等のトラン
ジスタ、７６は３入力ＯＲ回路、７７はレベルシフト回
路、７８はＮＰＮトランジスタで、表示パネル１０００
１の変調信号配線に電位Ｖasを印加させるかどうかを制
御している。７９はダイオードである。
【０２１４】図３４の構成において、以下の様に動作す
る。尚、ここでは説明の都合上、ｊ番目の変調信号線
（列配線）の駆動の場合で説明するが、他の変調信号線
の場合も同様に考えればよい。
る。尚、ここでは説明の都合上、ｊ番目の変調信号線
（列配線）の駆動の場合で説明するが、他の変調信号線
の場合も同様に考えればよい。
【０２１５】変調信号発生部１０００６の出力は、輝度
信号の値に応じたパルス幅に変調されたパルス幅変調信
号（ＸＤＰi）であり、この変調信号は入力端子７１に
入力される。この変調信号はインバータ７４で反転され
てＭＯＳＦＥＴ等のトランジスタ７５のベースに入力さ
れており、このトランジスタ７５オン／オフ制御してい
る。従って、変調信号（ＸＤＰi）がハイレベルのとき
は電流源７２の出力はダイオード７３を通して変調信号
配線に供給される。逆に変調信号がロウレベルの時は、
トランジスタ７５がオンされて、電流源７２からの電流
がトランジスタ７５を通して流れるため、変調信号配線
に供給されることはない。尚、この電流源７２から出力
される駆動電流は、冷陰極素子が十分に電子放出するだ
けの電流値としている。例えば図３３において、素子電
圧が１６［Ｖ］の時の素子電流Ｉfの値に決定すれば良
い。
信号の値に応じたパルス幅に変調されたパルス幅変調信
号（ＸＤＰi）であり、この変調信号は入力端子７１に
入力される。この変調信号はインバータ７４で反転され
てＭＯＳＦＥＴ等のトランジスタ７５のベースに入力さ
れており、このトランジスタ７５オン／オフ制御してい
る。従って、変調信号（ＸＤＰi）がハイレベルのとき
は電流源７２の出力はダイオード７３を通して変調信号
配線に供給される。逆に変調信号がロウレベルの時は、
トランジスタ７５がオンされて、電流源７２からの電流
がトランジスタ７５を通して流れるため、変調信号配線
に供給されることはない。尚、この電流源７２から出力
される駆動電流は、冷陰極素子が十分に電子放出するだ
けの電流値としている。例えば図３３において、素子電
圧が１６［Ｖ］の時の素子電流Ｉfの値に決定すれば良
い。
【０２１６】また入力端子７１に入力される変調信号
は、３入力ＯＲ回路７６の第１入力端子（７６ａ）に入
力される。また３入力ＯＲ回路７６の第２入力端子（７
６ｂ）には（ｊ−１）番目（左側）の変調信号が入力さ
れており、更に３入力ＯＲ回路７６の第３入力端子（７
６ｃ）には（ｊ＋１）番目（右側）の変調信号が入力さ
れている。また、信号Ｘ1及びＸ480といった信号が入力
される両端の変調信号配線に対する３入力ＯＲ回路７６
の様に、その左側或は右側に変調信号が存在しない３入
力ＯＲ回路７６の第２或は第３入力端子はＧＮＤに接続
されている。この３入力ＯＲ回路７６の出力はレベルシ
フト回路７７でレベル変換されてＧＮＤ又はＶas［Ｖ］
の電位で出力する。レベルシフト回路７７の出力はＮＰ
Ｎトランジスタ７８のゲートに入力されており、このト
ランジスタ７８はエミッタからダイオード７９を通して
変調信号配線に駆動電位を供給する。ここでは説明を簡
便にするために、ＮＰＮトランジスタ７８のベース・エ
ミッタ間の電圧降下とダイオード７９の順方向電圧降下
は無視して説明する（実際の回路ではそれぞれ約０．６
［Ｖ］程度電圧降下がある）。そのため電源７０の出力
電位は、所望の出力電位（駆動電位：Ｖas［Ｖ］）より
約１．２［Ｖ］高い電位とすればよい。
は、３入力ＯＲ回路７６の第１入力端子（７６ａ）に入
力される。また３入力ＯＲ回路７６の第２入力端子（７
６ｂ）には（ｊ−１）番目（左側）の変調信号が入力さ
れており、更に３入力ＯＲ回路７６の第３入力端子（７
６ｃ）には（ｊ＋１）番目（右側）の変調信号が入力さ
れている。また、信号Ｘ1及びＸ480といった信号が入力
される両端の変調信号配線に対する３入力ＯＲ回路７６
の様に、その左側或は右側に変調信号が存在しない３入
力ＯＲ回路７６の第２或は第３入力端子はＧＮＤに接続
されている。この３入力ＯＲ回路７６の出力はレベルシ
フト回路７７でレベル変換されてＧＮＤ又はＶas［Ｖ］
の電位で出力する。レベルシフト回路７７の出力はＮＰ
Ｎトランジスタ７８のゲートに入力されており、このト
ランジスタ７８はエミッタからダイオード７９を通して
変調信号配線に駆動電位を供給する。ここでは説明を簡
便にするために、ＮＰＮトランジスタ７８のベース・エ
ミッタ間の電圧降下とダイオード７９の順方向電圧降下
は無視して説明する（実際の回路ではそれぞれ約０．６
［Ｖ］程度電圧降下がある）。そのため電源７０の出力
電位は、所望の出力電位（駆動電位：Ｖas［Ｖ］）より
約１．２［Ｖ］高い電位とすればよい。
【０２１７】このような構成により、ｊ番目の変調信号
配線に変調信号が印加されると、電流源７２の出力がダ
イオード７３を通して出力され、ｊ番目の変調信号配線
を駆動することになる。また、その右側（ｊ＋１）或は
左側（ｊ−１）の変調信号配線のいずれかに変調信号が
出力されていると、ＮＰＮトランジスタ７８の出力がダ
イオード７９を通して出力されるため、ｊ番目の変調信
号が立ち下がっても、そのｊ番目の変調信号配線の電位
はＶasまでしか低下しないことになる。
配線に変調信号が印加されると、電流源７２の出力がダ
イオード７３を通して出力され、ｊ番目の変調信号配線
を駆動することになる。また、その右側（ｊ＋１）或は
左側（ｊ−１）の変調信号配線のいずれかに変調信号が
出力されていると、ＮＰＮトランジスタ７８の出力がダ
イオード７９を通して出力されるため、ｊ番目の変調信
号が立ち下がっても、そのｊ番目の変調信号配線の電位
はＶasまでしか低下しないことになる。
【０２１８】図３５は、本実施の形態４に係る変調信号
（ＸＤＰ1，ＸＤＰ2，…）と、実際に表示パネル１００
０１に供給される変調信号（Ｘ1，Ｘ2，…）の駆動波形
を説明する図である。
（ＸＤＰ1，ＸＤＰ2，…）と、実際に表示パネル１００
０１に供給される変調信号（Ｘ1，Ｘ2，…）の駆動波形
を説明する図である。
【０２１９】図３５において、４番目の変調信号配線の
信号（Ｘ4）の駆動波形のクロストーク除去の効果につ
いて説明する。当然他の変調信号配線の駆動波形のクロ
ストーク除去の効果についても同様に考えればよい。
信号（Ｘ4）の駆動波形のクロストーク除去の効果につ
いて説明する。当然他の変調信号配線の駆動波形のクロ
ストーク除去の効果についても同様に考えればよい。
【０２２０】図３５において、３番目の変調信号配線の
信号（Ｘ3）の立ち下がり時、隣接する２番目及び４番
目の変調信号がハイレベルとなって出力されているの
で、その信号Ｘ3はＧＮＤレベルまで立ち下がることな
く、略Ｖasに等しい電位まで降下している。これによ
り、２番目及び４番目の変調信号（Ｘ2，Ｘ4）では、隣
接する３番目の変調信号配線の信号（Ｘ3）の立ち下が
りに伴う配線間容量による影響が少なくなり、若干信号
レベルを低下させているだけである。このように前述の
図２６に示すクロストークに比べて、信号Ｘ2及びＸ4の
電位変化が小さくなっていることがわかる。
信号（Ｘ3）の立ち下がり時、隣接する２番目及び４番
目の変調信号がハイレベルとなって出力されているの
で、その信号Ｘ3はＧＮＤレベルまで立ち下がることな
く、略Ｖasに等しい電位まで降下している。これによ
り、２番目及び４番目の変調信号（Ｘ2，Ｘ4）では、隣
接する３番目の変調信号配線の信号（Ｘ3）の立ち下が
りに伴う配線間容量による影響が少なくなり、若干信号
レベルを低下させているだけである。このように前述の
図２６に示すクロストークに比べて、信号Ｘ2及びＸ4の
電位変化が小さくなっていることがわかる。
【０２２１】また変調信号Ｘ4における９１で示す部分
は、変調信号Ｘ3の電位がＶas［Ｖ］の状態から、更に
両隣の変調信号配線の変調信号がオフになることにより
０［Ｖ］に立ち下がる時に発生するクロストークを示し
ているが、この時、変調信号Ｘ4が印加されている冷陰
極素子は非点灯の状態にあるので、この変調信号Ｘ4の
電位変化があったとしても画像の表示には影響しない。
また変調信号Ｘ3の電位Ｖas［Ｖ］から０［Ｖ］の間の
電位差も小さいので、これによる変調信号Ｘ4の電位変
化の絶対量も小さなものとなる。
は、変調信号Ｘ3の電位がＶas［Ｖ］の状態から、更に
両隣の変調信号配線の変調信号がオフになることにより
０［Ｖ］に立ち下がる時に発生するクロストークを示し
ているが、この時、変調信号Ｘ4が印加されている冷陰
極素子は非点灯の状態にあるので、この変調信号Ｘ4の
電位変化があったとしても画像の表示には影響しない。
また変調信号Ｘ3の電位Ｖas［Ｖ］から０［Ｖ］の間の
電位差も小さいので、これによる変調信号Ｘ4の電位変
化の絶対量も小さなものとなる。
【０２２２】ここで前述の図２７を参照して説明したよ
うに、電圧Ｖas［Ｖ］は冷陰極素子が電子を放出し始め
る閾値電圧（Ｖth）としているので、画像のコントラス
トの劣化も最小限で抑えられる。また、ある変調信号配
線に隣接する変調信号配線に変調信号が印加されている
時間のみ、電位Ｖas［Ｖ］をその変調信号線に印加する
ので、駆動している変調信号配線に隣接する変調信号配
線の立ち下がりは必ずＶas［Ｖ］までしか低下しない。
更に、隣接する変調信号配線の変調信号で論理和が取ら
れた時間のみ電位Ｖas［Ｖ］を変調信号線に印加するの
で、変調信号配線により駆動されない素子には電位（Ｖ
as＋Ｖss）［Ｖ］が印加されない。そのため必要時間以
上に冷陰極素子を電位（Ｖas＋Ｖss）［Ｖ］で駆動する
ことはなく、画像のコントラストの劣化も最小限に抑え
られる。その結果、隣接した変調信号線間の配線間容量
があっても、隣接する配線間のクロストークを少なくし
て表示パネルを駆動できる駆動回路を提供できた。これ
により、良好な階調特性を持つ画像を表示することがで
きる。
うに、電圧Ｖas［Ｖ］は冷陰極素子が電子を放出し始め
る閾値電圧（Ｖth）としているので、画像のコントラス
トの劣化も最小限で抑えられる。また、ある変調信号配
線に隣接する変調信号配線に変調信号が印加されている
時間のみ、電位Ｖas［Ｖ］をその変調信号線に印加する
ので、駆動している変調信号配線に隣接する変調信号配
線の立ち下がりは必ずＶas［Ｖ］までしか低下しない。
更に、隣接する変調信号配線の変調信号で論理和が取ら
れた時間のみ電位Ｖas［Ｖ］を変調信号線に印加するの
で、変調信号配線により駆動されない素子には電位（Ｖ
as＋Ｖss）［Ｖ］が印加されない。そのため必要時間以
上に冷陰極素子を電位（Ｖas＋Ｖss）［Ｖ］で駆動する
ことはなく、画像のコントラストの劣化も最小限に抑え
られる。その結果、隣接した変調信号線間の配線間容量
があっても、隣接する配線間のクロストークを少なくし
て表示パネルを駆動できる駆動回路を提供できた。これ
により、良好な階調特性を持つ画像を表示することがで
きる。
【０２２３】［実施の形態５］図３６は、本発明の実施
の形態５に係る変調信号ドライバ１０００７ａの構成を
示すブロック図で、前述の図３４と共通する部分は同じ
番号で示し、それらの説明を省略する。
の形態５に係る変調信号ドライバ１０００７ａの構成を
示すブロック図で、前述の図３４と共通する部分は同じ
番号で示し、それらの説明を省略する。
【０２２４】図３６において、７０６は５入力ＯＲ回路
であり、他の構成は前述の実施の形態４と同じなので説
明を省略する。ここでも説明の都合上、ｊ番目の変調信
号線の駆動の場合で説明する。当然、他の変調信号線の
駆動についても同様に考えればよい。
であり、他の構成は前述の実施の形態４と同じなので説
明を省略する。ここでも説明の都合上、ｊ番目の変調信
号線の駆動の場合で説明する。当然、他の変調信号線の
駆動についても同様に考えればよい。
【０２２５】変調信号発生部１０００６の出力は、輝度
信号の値に応じたパルス幅に変調されたパルス幅変調信
号（ＸＤＰi）で、この変調信号は入力端子７１に入力
される。この変調信号はインバータ７４で反転されＭＯ
ＳＦＥＴ等のトランジスタ７５を駆動して、電流源７２
からの出力電流を変調信号配線に流すかどうかを決定し
ている。即ち、変調信号のレベルがハイレベルの時は、
ダイオード７３を通して変調信号配線に駆動電流が供給
される。この駆動電流は、冷陰極素子が十分に電子放出
する電流に決定されている。例えば図３３において、素
子電圧が１６［Ｖ］の時の素子電流Ｉfの値に決定すれ
ば良い。
信号の値に応じたパルス幅に変調されたパルス幅変調信
号（ＸＤＰi）で、この変調信号は入力端子７１に入力
される。この変調信号はインバータ７４で反転されＭＯ
ＳＦＥＴ等のトランジスタ７５を駆動して、電流源７２
からの出力電流を変調信号配線に流すかどうかを決定し
ている。即ち、変調信号のレベルがハイレベルの時は、
ダイオード７３を通して変調信号配線に駆動電流が供給
される。この駆動電流は、冷陰極素子が十分に電子放出
する電流に決定されている。例えば図３３において、素
子電圧が１６［Ｖ］の時の素子電流Ｉfの値に決定すれ
ば良い。
【０２２６】また入力端子７１に入力される変調信号
（ＸＤＰi）は、５入力ＯＲ回路７０６の第１入力端子
（７０６ａ）に入力される。また５入力ＯＲ回路７０６
の第２入力端子（７０６ｂ）には、（ｊ−２）番目（左
側の２つ目）の変調信号が加えられ、５入力ＯＲ回路７
０６の第３入力端子（７０６ｃ）には（ｊ−１）番目
（左隣）の変調信号が加えられる。また５入力ＯＲ回路
７０６の第４入力端子（７０６ｄ）には（ｊ＋１）番目
（右隣）の変調信号が加えられ、更に５入力ＯＲ回路７
０６の第５入力端子（７０６ｅ）には（ｊ＋２）番目
（右の２つ目）の変調信号が加えられている。
（ＸＤＰi）は、５入力ＯＲ回路７０６の第１入力端子
（７０６ａ）に入力される。また５入力ＯＲ回路７０６
の第２入力端子（７０６ｂ）には、（ｊ−２）番目（左
側の２つ目）の変調信号が加えられ、５入力ＯＲ回路７
０６の第３入力端子（７０６ｃ）には（ｊ−１）番目
（左隣）の変調信号が加えられる。また５入力ＯＲ回路
７０６の第４入力端子（７０６ｄ）には（ｊ＋１）番目
（右隣）の変調信号が加えられ、更に５入力ＯＲ回路７
０６の第５入力端子（７０６ｅ）には（ｊ＋２）番目
（右の２つ目）の変調信号が加えられている。
【０２２７】この場合も前述と同様に、両端の変調信号
配線に対する５入力ＯＲ回路７０６の第１及び第２入力
端子、或は第４及び第５入力端子はロウレベルに接続さ
れ、端から２番目の変調信号配線に対する５入力ＯＲ回
路７０６の第１入力端子、或は第５入力端子もロウレベ
ルに接続される。この５入力ＯＲ回路７０６の出力はレ
ベルシフト回路７７でレベル変換されてＮＰＮトランジ
スタ７８のベースに入力され、エミッタフォロアされダ
イオード７９を通して変調信号配線に駆動電位を供給す
る。
配線に対する５入力ＯＲ回路７０６の第１及び第２入力
端子、或は第４及び第５入力端子はロウレベルに接続さ
れ、端から２番目の変調信号配線に対する５入力ＯＲ回
路７０６の第１入力端子、或は第５入力端子もロウレベ
ルに接続される。この５入力ＯＲ回路７０６の出力はレ
ベルシフト回路７７でレベル変換されてＮＰＮトランジ
スタ７８のベースに入力され、エミッタフォロアされダ
イオード７９を通して変調信号配線に駆動電位を供給す
る。
【０２２８】このようにして本実施の形態５によれば、
左右に隣接した変調信号配線に加えて、一つ飛ばして近
接している変調信号配線における変調信号の立ち下がり
によるクロストークの影響を除去できる。この詳しい説
明は、前述の実施の形態４と同じであるので省略する。
左右に隣接した変調信号配線に加えて、一つ飛ばして近
接している変調信号配線における変調信号の立ち下がり
によるクロストークの影響を除去できる。この詳しい説
明は、前述の実施の形態４と同じであるので省略する。
【０２２９】当然、５入力ＯＲ回路７０６の入力数を増
やし、例えば二つ飛ばして近接している変調信号配線に
おける変調信号の立ち下がりによるクロストークの発生
を防止するようにしてもよい。
やし、例えば二つ飛ばして近接している変調信号配線に
おける変調信号の立ち下がりによるクロストークの発生
を防止するようにしてもよい。
【０２３０】以上説明したように本実施の形態５によれ
ば、近接及び一つ飛ばした変調信号線との配線間容量に
よるクロストークの発生を防止できる。
ば、近接及び一つ飛ばした変調信号線との配線間容量に
よるクロストークの発生を防止できる。
【０２３１】［実施の形態６］図３７は、本発明の実施
の形態６に係る変調ドライバ１０００７ｂの構成を示す
ブロック図で、前述の図面と共通する部分は同じ番号で
示し、それらの説明を省略する。
の形態６に係る変調ドライバ１０００７ｂの構成を示す
ブロック図で、前述の図面と共通する部分は同じ番号で
示し、それらの説明を省略する。
【０２３２】図３７において、７１６は４入力ＯＲ回路
であり、他の構成は実施の形態４と同じである。尚、こ
の実施の形態６においても、説明の都合上、ｊ番目の変
調信号線の駆動の場合で説明する。当然、他の変調信号
線の駆動についても同様に考えればよい。
であり、他の構成は実施の形態４と同じである。尚、こ
の実施の形態６においても、説明の都合上、ｊ番目の変
調信号線の駆動の場合で説明する。当然、他の変調信号
線の駆動についても同様に考えればよい。
【０２３３】入力端子７１に入力される変調信号（ＸＤ
Ｐi）は、４入力ＯＲ回路７１６の第１入力端子（７１
６ａ）に入力される。４入力ＯＲ回路７１６の第２入力
端子（７１６ｂ）には、（ｊ−１）番目（左隣）の変調
信号が加えられ、４入力ＯＲ回路７１６の第３入力端子
（７１６ｄ）には（ｊ＋１）番目（右隣）の変調信号が
加えられている。また前述と同様に、両端の変調信号配
線に対する４入力ＯＲ回路７１６では、対応する隣接す
る変調信号が存在しない４入力ＯＲ回路７１６の入力端
子はロウレベルに接続されている。更に、この実施の形
態３では、４入力ＯＲ回路７１６の第４入力端子（７１
６ｄ）が共通に接続されており、信号ＰＰＲＥが入力さ
れている。
Ｐi）は、４入力ＯＲ回路７１６の第１入力端子（７１
６ａ）に入力される。４入力ＯＲ回路７１６の第２入力
端子（７１６ｂ）には、（ｊ−１）番目（左隣）の変調
信号が加えられ、４入力ＯＲ回路７１６の第３入力端子
（７１６ｄ）には（ｊ＋１）番目（右隣）の変調信号が
加えられている。また前述と同様に、両端の変調信号配
線に対する４入力ＯＲ回路７１６では、対応する隣接す
る変調信号が存在しない４入力ＯＲ回路７１６の入力端
子はロウレベルに接続されている。更に、この実施の形
態３では、４入力ＯＲ回路７１６の第４入力端子（７１
６ｄ）が共通に接続されており、信号ＰＰＲＥが入力さ
れている。
【０２３４】この信号ＰＰＲＥは図３８に示す様に、変
調信号（ＸＤＰi）がハイレベル（アクティブ）になる
（立ち上がり）直前、即ち、水平走査期間の最初にハイ
レベルになり、変調信号がハイレベルになると同時にロ
ウレベルに立ち下がっている。例えば、変調信号がハイ
レベルになる１［μ秒］前に立上がり、変調信号がハイ
レベルになると同時にロウレベルに立ち下がっている。
図３８において、符号９５は、隣接する変調信号Ｘ3が
電位Ｖasまで立ち下がったことによる変調信号Ｘ4のク
ロストークを示し、符号９６は変調信号Ｘ3が電位Ｖas
からＧＮＤまで立ち下がったことによる変調信号Ｘ4の
クロストークを示している（これらは前述した実施の形
態４、５と同様）。更に、符号９７は、信号ＰＰＲＥに
より、変調信号Ｘ4が立上がる前に変調信号配線の電位
を電位Ｖasまで高められた状態を示している。
調信号（ＸＤＰi）がハイレベル（アクティブ）になる
（立ち上がり）直前、即ち、水平走査期間の最初にハイ
レベルになり、変調信号がハイレベルになると同時にロ
ウレベルに立ち下がっている。例えば、変調信号がハイ
レベルになる１［μ秒］前に立上がり、変調信号がハイ
レベルになると同時にロウレベルに立ち下がっている。
図３８において、符号９５は、隣接する変調信号Ｘ3が
電位Ｖasまで立ち下がったことによる変調信号Ｘ4のク
ロストークを示し、符号９６は変調信号Ｘ3が電位Ｖas
からＧＮＤまで立ち下がったことによる変調信号Ｘ4の
クロストークを示している（これらは前述した実施の形
態４、５と同様）。更に、符号９７は、信号ＰＰＲＥに
より、変調信号Ｘ4が立上がる前に変調信号配線の電位
を電位Ｖasまで高められた状態を示している。
【０２３５】これにより、現在駆動中の変調信号配線の
左右に隣接している配線に変調信号が印加されている
と、その立ち下がり時には電位Ｖasまで低下するのは前
述の実施の形態４，５と同様であるが、変調信号の立上
がり時には、前もって電位Ｖasまで電位を上昇させた
後、変調信号が立上がるので、変調信号配線の立ち上が
り時間を減少させることができる。即ち、パルス幅変調
における階調特性を改善することができる。
左右に隣接している配線に変調信号が印加されている
と、その立ち下がり時には電位Ｖasまで低下するのは前
述の実施の形態４，５と同様であるが、変調信号の立上
がり時には、前もって電位Ｖasまで電位を上昇させた
後、変調信号が立上がるので、変調信号配線の立ち上が
り時間を減少させることができる。即ち、パルス幅変調
における階調特性を改善することができる。
【０２３６】その結果、近接の変調信号配線間で配線間
容量があっても、少ないクロストークで表示パネルの各
素子を駆動して画像を表示することができる。これによ
り、良好な階調特性を持つ画像表示装置を提供できた。
容量があっても、少ないクロストークで表示パネルの各
素子を駆動して画像を表示することができる。これによ
り、良好な階調特性を持つ画像表示装置を提供できた。
【０２３７】本実施の形態では、パルス幅変調信号に応
じて、電流源７２からの電流によって表示パネル１００
０１の各素子を駆動しているが、このような回路がＩＣ
化された場合は電圧源（この場合、保護抵抗等で内部抵
抗が比較的高い）を用いて各素子を駆動してもよい。上
述した本実施の形態の構成をとれば、電圧源を用いた場
合であっても同様にクロストークを減少させることがで
きる。
じて、電流源７２からの電流によって表示パネル１００
０１の各素子を駆動しているが、このような回路がＩＣ
化された場合は電圧源（この場合、保護抵抗等で内部抵
抗が比較的高い）を用いて各素子を駆動してもよい。上
述した本実施の形態の構成をとれば、電圧源を用いた場
合であっても同様にクロストークを減少させることがで
きる。
【０２３８】また本願では、各実施の形態において、冷
陰極型電子放出素子を用いた構成で説明したが、むろん
ＥＬ素子や、他のいずれの電子放出素子に対しても適用
できる。例えば冷陰極型電子源は、表面伝導型放出素子
或いは、ＦＥ型放出素子或いは、ＭＩＭ型放出素子で構
成されていても問題なく実施の形態に適応できる。
陰極型電子放出素子を用いた構成で説明したが、むろん
ＥＬ素子や、他のいずれの電子放出素子に対しても適用
できる。例えば冷陰極型電子源は、表面伝導型放出素子
或いは、ＦＥ型放出素子或いは、ＭＩＭ型放出素子で構
成されていても問題なく実施の形態に適応できる。
【０２３９】本発明の実施の形態に係る画像表示装置
は、基本的には薄型の真空容器内に、基板上に多数の電
子源、例えば冷陰極素子を配列してなるマルチ電子源
と、この電子源から放出される電子の照射により画像を
形成する画像形成部材（蛍光体）とを対向して備えてい
る。
は、基本的には薄型の真空容器内に、基板上に多数の電
子源、例えば冷陰極素子を配列してなるマルチ電子源
と、この電子源から放出される電子の照射により画像を
形成する画像形成部材（蛍光体）とを対向して備えてい
る。
【０２４０】冷陰極素子は、例えばフォトリソグラフィ
・エッチングのような製造技術を用いれば基板上に精密
に位置決めして形成できるため、微小な間隔で多数個を
配列することが可能である。しかも、従来からＣＲＴ等
で用いられてきた熱陰極と比較すると、陰極自身や周辺
部が比較的低温な状態で駆動できるため、より微細な配
列ピッチのマルチ電子源を容易に実現できる。
・エッチングのような製造技術を用いれば基板上に精密
に位置決めして形成できるため、微小な間隔で多数個を
配列することが可能である。しかも、従来からＣＲＴ等
で用いられてきた熱陰極と比較すると、陰極自身や周辺
部が比較的低温な状態で駆動できるため、より微細な配
列ピッチのマルチ電子源を容易に実現できる。
【０２４１】また、冷陰極素子の中でもとりわけ好まし
いのは、表面伝導型電子放出素子（ＳＣＥ）である。即
ち、冷陰極素子のうち、ＭＩＭ型素子は絶縁層や上部電
極の厚さを比較的精密に制御する必要があり、またＦＥ
型素子は針状の電子放出部の先端形状を精密に制御する
必要がある。そのため、これらの素子は比較的製造コス
トが高くなったり、製造プロセス上の制限から大面積の
ものを作製するのが困難となる場合があった。これに対
して、ＳＣＥは構造が単純で製造が簡単であり、大面積
のものも容易に作製できる。近年、特に大画面で安価な
表示装置が求められる状況においては、とりわけ好適な
冷陰極素子であるといえる。
いのは、表面伝導型電子放出素子（ＳＣＥ）である。即
ち、冷陰極素子のうち、ＭＩＭ型素子は絶縁層や上部電
極の厚さを比較的精密に制御する必要があり、またＦＥ
型素子は針状の電子放出部の先端形状を精密に制御する
必要がある。そのため、これらの素子は比較的製造コス
トが高くなったり、製造プロセス上の制限から大面積の
ものを作製するのが困難となる場合があった。これに対
して、ＳＣＥは構造が単純で製造が簡単であり、大面積
のものも容易に作製できる。近年、特に大画面で安価な
表示装置が求められる状況においては、とりわけ好適な
冷陰極素子であるといえる。
【０２４２】［実施の形態７］以降で説明する実施の形
態７、８、９はそれぞれ先に述べた実施の形態４、５、
６をそれぞれ一部変形したものである。
態７、８、９はそれぞれ先に述べた実施の形態４、５、
６をそれぞれ一部変形したものである。
【０２４３】図３９は本実施の形態７で用いる列配線駆
動回路の構成を示す図であり、図３４の変調ドライバ１
０００７内の点線で囲まれた１ブロック内の回路に相当
するものである。同等のものには図３４と同じ符号を付
与している。
動回路の構成を示す図であり、図３４の変調ドライバ１
０００７内の点線で囲まれた１ブロック内の回路に相当
するものである。同等のものには図３４と同じ符号を付
与している。
【０２４４】図３９において、３９０２は変調信号が入
力され、入力端子７１のロジックレベルにより出力を切
りかえるスイッチ、３９０１はＯＲ回路７６０１の出力
により出力を切りかえるスイッチ、７６０１は２入力Ｏ
Ｒスイッチである。
力され、入力端子７１のロジックレベルにより出力を切
りかえるスイッチ、３９０１はＯＲ回路７６０１の出力
により出力を切りかえるスイッチ、７６０１は２入力Ｏ
Ｒスイッチである。
【０２４５】図３９の構成において、以下の様に動作す
る。尚、ここでは説明の都合上、ｊ番目の変調信号線
（列配線）の駆動の場合で説明するが、他の変調信号線
の場合も同様に考えればよい。
る。尚、ここでは説明の都合上、ｊ番目の変調信号線
（列配線）の駆動の場合で説明するが、他の変調信号線
の場合も同様に考えればよい。
【０２４６】変調信号発生部１０００６の出力は、輝度
信号の値に応じたパルス幅に変調されたパルス幅変調信
号（ＸＤＰi）であり、この変調信号は入力端子７１に
入力される。この変調信号はスイッチ３９０２の制御端
子に入力されており、このスイッチ３９０２を制御して
いる。変調信号（ＸＤＰi）がハイレベルのときはスイ
ッチ３９０２は接点３９０２ａを選択し、電流源７２の
出力は変調信号配線に供給される。逆に変調信号がロウ
レベルの時は、スイッチ３９０２は接点３９０２ｂを選
択し、基準電位であるＧＮＤ電位もしくは電位Ｖasを変
調信号に供給する。尚、この電流源７２から出力される
駆動電流は、冷陰極素子が十分に電子放出するだけの電
流値としている。例えば図３３において、素子電圧が１
６［Ｖ］の時の素子電流Ｉfの値に決定すれば良い。
信号の値に応じたパルス幅に変調されたパルス幅変調信
号（ＸＤＰi）であり、この変調信号は入力端子７１に
入力される。この変調信号はスイッチ３９０２の制御端
子に入力されており、このスイッチ３９０２を制御して
いる。変調信号（ＸＤＰi）がハイレベルのときはスイ
ッチ３９０２は接点３９０２ａを選択し、電流源７２の
出力は変調信号配線に供給される。逆に変調信号がロウ
レベルの時は、スイッチ３９０２は接点３９０２ｂを選
択し、基準電位であるＧＮＤ電位もしくは電位Ｖasを変
調信号に供給する。尚、この電流源７２から出力される
駆動電流は、冷陰極素子が十分に電子放出するだけの電
流値としている。例えば図３３において、素子電圧が１
６［Ｖ］の時の素子電流Ｉfの値に決定すれば良い。
【０２４７】また２入力ＯＲ回路７６０１の第１入力端
子（７６ｂ）には（ｊ−１）番目（左側）の変調信号が
入力されており、更に２入力ＯＲ回路７６の第２入力端
子（７６ｃ）には（ｊ＋１）番目（右側）の変調信号が
入力されている。また、信号Ｘ1及びＸ480といった信号
が入力される両端の変調信号配線に対する２入力ＯＲ回
路７６０１の様に、その左側或は右側に変調信号が存在
しない２入力ＯＲ回路７６０１の第１或は第２入力端子
はＧＮＤに接続されている。この２入力ＯＲ回路７６０
１の出力端子の出力はスイッチ３９０１の制御端子に入
力されている。そして、スイッチ３９０１の制御端子が
ハイレベルのときはスイッチ３９０１は接点３９０１ａ
と接続される。ローレベルのときは接点３９０１ｂと接
続される。
子（７６ｂ）には（ｊ−１）番目（左側）の変調信号が
入力されており、更に２入力ＯＲ回路７６の第２入力端
子（７６ｃ）には（ｊ＋１）番目（右側）の変調信号が
入力されている。また、信号Ｘ1及びＸ480といった信号
が入力される両端の変調信号配線に対する２入力ＯＲ回
路７６０１の様に、その左側或は右側に変調信号が存在
しない２入力ＯＲ回路７６０１の第１或は第２入力端子
はＧＮＤに接続されている。この２入力ＯＲ回路７６０
１の出力端子の出力はスイッチ３９０１の制御端子に入
力されている。そして、スイッチ３９０１の制御端子が
ハイレベルのときはスイッチ３９０１は接点３９０１ａ
と接続される。ローレベルのときは接点３９０１ｂと接
続される。
【０２４８】このような構成により、ｊ番目の変調信号
配線に変調信号が印加されると、スイッチ３９０２は接
点３９０２ａを選択し、電流源７２の出力が変調信号配
線に対して出力され、ｊ番目の変調信号配線を駆動する
ことになる。また、その右側（ｊ＋１）或は左側（ｊ−
１）の変調信号配線のいずれかに変調信号が出力されて
いると、スイッチ３９０１がスイッチ３９０１ａを選択
しているので、ｊ番目の変調信号が立ち下がり、スイッ
チ３９０２が接点３９０２ｂを選択し、そのｊ番目の変
調信号配線の電位はＶasまでしか低下しないことにな
る。また、隣接する配線の変調信号(電位)が両方ともロ
ーレベルのときのみ、スイッチ３９０１は接点３９０１
ｂを選択し、ｊ番目の変調信号がローレベルになればｊ
番目の変調信号配線の電位を基準電位であるＧＮＤ電位
とする。
配線に変調信号が印加されると、スイッチ３９０２は接
点３９０２ａを選択し、電流源７２の出力が変調信号配
線に対して出力され、ｊ番目の変調信号配線を駆動する
ことになる。また、その右側（ｊ＋１）或は左側（ｊ−
１）の変調信号配線のいずれかに変調信号が出力されて
いると、スイッチ３９０１がスイッチ３９０１ａを選択
しているので、ｊ番目の変調信号が立ち下がり、スイッ
チ３９０２が接点３９０２ｂを選択し、そのｊ番目の変
調信号配線の電位はＶasまでしか低下しないことにな
る。また、隣接する配線の変調信号(電位)が両方ともロ
ーレベルのときのみ、スイッチ３９０１は接点３９０１
ｂを選択し、ｊ番目の変調信号がローレベルになればｊ
番目の変調信号配線の電位を基準電位であるＧＮＤ電位
とする。
【０２４９】［実施の形態８］図４０は本実施の形態８
で用いる列配線駆動回路の構成を示す図であり、図３６
の変調ドライバ１０００７内の点線で囲まれた１ブロッ
ク内の回路に相当するものである。同等のものには図３
６と同じ符号を付与している。
で用いる列配線駆動回路の構成を示す図であり、図３６
の変調ドライバ１０００７内の点線で囲まれた１ブロッ
ク内の回路に相当するものである。同等のものには図３
６と同じ符号を付与している。
【０２５０】図４０において、７０６０１は４入力ＯＲ
回路であり、他の構成は前述の実施の形態７と同じなの
で説明を省略する。ここでも説明の都合上、ｊ番目の変
調信号線の駆動の場合で説明する。当然、他の変調信号
線の駆動についても同様に考えればよい。
回路であり、他の構成は前述の実施の形態７と同じなの
で説明を省略する。ここでも説明の都合上、ｊ番目の変
調信号線の駆動の場合で説明する。当然、他の変調信号
線の駆動についても同様に考えればよい。
【０２５１】変調信号発生部１０００６の出力は、輝度
信号の値に応じたパルス幅に変調されたパルス幅変調信
号（ＸＤＰi）で、この変調信号は入力端子７１に入力
される。この変調信号はスイッチ３９０２の制御端子に
入力されており、スイッチ３９０２を制御している。変
調信号のレベルがハイレベルの時は、スイッチ３９０２
は接点３９０２ａを選択し、電流源７２の出力が変調信
号配線に駆動電流が供給される。この駆動電流は、冷陰
極素子が十分に電子放出する電流に決定されている。例
えば図３３において、素子電圧が１６［Ｖ］の時の素子
電流Ｉfの値に決定すれば良い。
信号の値に応じたパルス幅に変調されたパルス幅変調信
号（ＸＤＰi）で、この変調信号は入力端子７１に入力
される。この変調信号はスイッチ３９０２の制御端子に
入力されており、スイッチ３９０２を制御している。変
調信号のレベルがハイレベルの時は、スイッチ３９０２
は接点３９０２ａを選択し、電流源７２の出力が変調信
号配線に駆動電流が供給される。この駆動電流は、冷陰
極素子が十分に電子放出する電流に決定されている。例
えば図３３において、素子電圧が１６［Ｖ］の時の素子
電流Ｉfの値に決定すれば良い。
【０２５２】また４入力ＯＲ回路７０６０１の第１入力
端子（７０６ｂ）には、（ｊ−２）番目（左側の２つ
目）の変調信号が加えられ、４入力ＯＲ回路７０６０１
の第２入力端子（７０６ｃ）には（ｊ−１）番目（左
隣）の変調信号が加えられる。また４入力ＯＲ回路７０
６０１の第３入力端子（７０６ｄ）には（ｊ＋１）番目
（右隣）の変調信号が加えられ、更に４入力ＯＲ回路７
０６０１の第４入力端子（７０６ｅ）には（ｊ＋２）番
目（右の２つ目）の変調信号が加えられている。
端子（７０６ｂ）には、（ｊ−２）番目（左側の２つ
目）の変調信号が加えられ、４入力ＯＲ回路７０６０１
の第２入力端子（７０６ｃ）には（ｊ−１）番目（左
隣）の変調信号が加えられる。また４入力ＯＲ回路７０
６０１の第３入力端子（７０６ｄ）には（ｊ＋１）番目
（右隣）の変調信号が加えられ、更に４入力ＯＲ回路７
０６０１の第４入力端子（７０６ｅ）には（ｊ＋２）番
目（右の２つ目）の変調信号が加えられている。
【０２５３】この場合も前述と同様に、両端の変調信号
配線に対する４入力ＯＲ回路７０６０１の第１及び第２
入力端子、或は第４及び第５入力端子はロウレベルに接
続され、端から２番目の変調信号配線に対する４入力Ｏ
Ｒ回路７０６０１の第１入力端子、或は第５入力端子も
ロウレベルに接続される。この４入力ＯＲ回路７０６０
１の出力はスイッチ３９０１の制御端子に入力されてい
る。そしてスイッチ３９０１の制御入力端子がハイレベ
ルのときはスイッチ３９０１は接点３９０１ａと接続さ
れ、ローレベルのときは接点３９０１ｂと接続される。
配線に対する４入力ＯＲ回路７０６０１の第１及び第２
入力端子、或は第４及び第５入力端子はロウレベルに接
続され、端から２番目の変調信号配線に対する４入力Ｏ
Ｒ回路７０６０１の第１入力端子、或は第５入力端子も
ロウレベルに接続される。この４入力ＯＲ回路７０６０
１の出力はスイッチ３９０１の制御端子に入力されてい
る。そしてスイッチ３９０１の制御入力端子がハイレベ
ルのときはスイッチ３９０１は接点３９０１ａと接続さ
れ、ローレベルのときは接点３９０１ｂと接続される。
【０２５４】このようにして本実施の形態８によれば、
左右に隣接した変調信号配線に加えて、一つ飛ばして近
接している変調信号配線における変調信号の立ち下がり
によるクロストークの影響を除去できる。この詳しい説
明は、前述の実施の形態７と同じであるので省略する。
左右に隣接した変調信号配線に加えて、一つ飛ばして近
接している変調信号配線における変調信号の立ち下がり
によるクロストークの影響を除去できる。この詳しい説
明は、前述の実施の形態７と同じであるので省略する。
【０２５５】当然、４入力ＯＲ回路７０６０１の入力数
を増やし、例えば二つ飛ばして近接している変調信号配
線における変調信号の立ち下がりによるクロストークの
発生を防止するようにしてもよい。
を増やし、例えば二つ飛ばして近接している変調信号配
線における変調信号の立ち下がりによるクロストークの
発生を防止するようにしてもよい。
【０２５６】以上説明したように本実施の形態８によれ
ば、近接及び一つ飛ばした変調信号線との配線間容量に
よるクロストークの発生を防止できる。
ば、近接及び一つ飛ばした変調信号線との配線間容量に
よるクロストークの発生を防止できる。
【０２５７】［実施の形態９］図４１は、本実施の形態
９で用いる列配線駆動回路の構成を示す図であり、図３
７の変調ドライバ１０００７内の点線で囲まれた１ブロ
ック内の回路に相当するものである。同等のものには図
３７と同じ符号を付与している。
９で用いる列配線駆動回路の構成を示す図であり、図３
７の変調ドライバ１０００７内の点線で囲まれた１ブロ
ック内の回路に相当するものである。同等のものには図
３７と同じ符号を付与している。
【０２５８】図４１において、７１６０１は３入力ＯＲ
回路であり、他の構成は実施の形態７と同じである。
尚、この実施の形態９においても、説明の都合上、ｊ番
目の変調信号線の駆動の場合で説明する。当然、他の変
調信号線の駆動についても同様に考えればよい。
回路であり、他の構成は実施の形態７と同じである。
尚、この実施の形態９においても、説明の都合上、ｊ番
目の変調信号線の駆動の場合で説明する。当然、他の変
調信号線の駆動についても同様に考えればよい。
【０２５９】３入力ＯＲ回路７１６０１の第１入力端子
（７１６ｂ）には、（ｊ−１）番目（左隣）の変調信号
が加えられ、３入力ＯＲ回路７１６０１の第２入力端子
（７１６ｄ）には（ｊ＋１）番目（右隣）の変調信号が
加えられている。また前述と同様に、両端の変調信号配
線に対する３入力ＯＲ回路７１６０１では、対応する隣
接する変調信号が存在しない３入力ＯＲ回路７１６０１
の入力端子はロウレベルに接続されている。更に、この
実施の形態９では、３入力ＯＲ回路７１６０１の第３入
力端子（７１６ｄ）が共通に接続されており、信号ＰＰ
ＲＥが入力されている。この信号ＰＰＲＥによる動作は
実施の形態６と同じである。
（７１６ｂ）には、（ｊ−１）番目（左隣）の変調信号
が加えられ、３入力ＯＲ回路７１６０１の第２入力端子
（７１６ｄ）には（ｊ＋１）番目（右隣）の変調信号が
加えられている。また前述と同様に、両端の変調信号配
線に対する３入力ＯＲ回路７１６０１では、対応する隣
接する変調信号が存在しない３入力ＯＲ回路７１６０１
の入力端子はロウレベルに接続されている。更に、この
実施の形態９では、３入力ＯＲ回路７１６０１の第３入
力端子（７１６ｄ）が共通に接続されており、信号ＰＰ
ＲＥが入力されている。この信号ＰＰＲＥによる動作は
実施の形態６と同じである。
【０２６０】以上述べてきた各実子の形態は様々に組み
合わせて用いる事ができる。
合わせて用いる事ができる。
【０２６１】以上実施の形態を挙げて説明してきたよう
に、本願に関わる発明によれば、好適な画像表示を実現
する事ができる。
に、本願に関わる発明によれば、好適な画像表示を実現
する事ができる。
【図１】本発明の参考例１の画像表示装置の回路構成を
示すブロック図である。
示すブロック図である。
【図２】本発明の課題を説明するための図である。
【図３】図１の回路による作用を説明するための図であ
る。
る。
【図４】本発明の参考例１及び実施の形態１の画像表示
装置の動作タイミングを説明する図である。
装置の動作タイミングを説明する図である。
【図５】本発明の実施の形態１の画像表示装置の回路構
成を示すブロック図である。
成を示すブロック図である。
【図６】図５の回路による効果を説明するための図であ
る。
る。
【図７】本発明の実施の形態の画像表示装置の表示パネ
ルの一部を切り欠いて示した斜視図である。
ルの一部を切り欠いて示した斜視図である。
【図８】本実施の形態の表示パネルのフェースプレート
の蛍光体配列を例示した平面図である。
の蛍光体配列を例示した平面図である。
【図９】本実施の形態で用いた平面型の表面伝導型放出
素子の平面図（Ａ），断面図（Ｂ）である。
素子の平面図（Ａ），断面図（Ｂ）である。
【図１０】平面型の表面伝導型放出素子の製造工程を示
す断面図である。
す断面図である。
【図１１】通電フォーミング処理の際の印加電圧波形を
示す図である。
示す図である。
【図１２】通電活性化処理の際の印加電圧波形（ａ），
放電電流Ｉeの変化（ｂ）を示す図である。
放電電流Ｉeの変化（ｂ）を示す図である。
【図１３】本実施の形態で用いた垂直型の表面伝導型放
出素子の断面図である。
出素子の断面図である。
【図１４】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。
す断面図である。
【図１５】本実施の形態の表面伝導型放出素子の典型的
な特性を示すグラフである。
な特性を示すグラフである。
【図１６】本実施の形態で用いたマルチ電子源の基板の
平面図である。
平面図である。
【図１７】図８のＡ−Ａ’の断面図である。
【図１８】本発明の実施の形態の画像表示装置を用いた
多機能画像表示装置のブロック図である。
多機能画像表示装置のブロック図である。
【図１９】従来知られた表面伝導型放出素子の一例を示
す図である。
す図である。
【図２０】従来知られたＦＥ型電子放出素子の一例を示
す図である。
す図である。
【図２１】従来知られたＭＩＭ型電子放出素子の一例を
示す図である。
示す図である。
【図２２】電子放出素子の配線方法を説明する図であ
る。
る。
【図２３】本発明の実施の形態２で用いた列配線駆動回
路の回路構成を示す図である。
路の回路構成を示す図である。
【図２４】図２３の回路における信号波形と制御信号の
タイミング図である。
タイミング図である。
【図２５】本発明の実施の形態３に係る列配線駆動回路
の構成を示す図である。
の構成を示す図である。
【図２６】６本の列配線におけるクロストークの発生例
を説明する図である。
を説明する図である。
【図２７】本発明の実施の形態に係る表示駆動方法の概
念を説明する図である。
念を説明する図である。
【図２８】図２７の回路の動作概要を説明する駆動波形
図である。
図である。
【図２９】本発明の実施の形態４に係る画像表示装置の
駆動回路の構成を示すブロック図である。
駆動回路の構成を示すブロック図である。
【図３０】図２９の回路の動作を説明するタイミング図
である。
である。
【図３１】本実施の形態に係る変調信号発生部の構成を
説明する回路図である。
説明する回路図である。
【図３２】本実施の形態に係る変調信号発生部の動作を
説明する波形図である。
説明する波形図である。
【図３３】本実施の形態で使用する冷陰極素子の特性を
説明するグラフ図である。
説明するグラフ図である。
【図３４】本発明の実施の形態４に係る変調信号ドライ
バの構成を示すブロック図である。
バの構成を示すブロック図である。
【図３５】実施の形態４に係る変調信号の波形例を示す
図である。
図である。
【図３６】本発明の実施の形態５に係る変調信号ドライ
バの構成を示すブロック図である。
バの構成を示すブロック図である。
【図３７】本発明の実施の形態６に係る変調信号ドライ
バの構成を示すブロック図である。
バの構成を示すブロック図である。
【図３８】実施の形態６に係る変調信号の波形例を示す
図である。
図である。
【図３９】本発明の実施形態７に係る列配線駆動回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図４０】本発明の実施形態８に係る列配線駆動回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図４１】本発明の実施形態９に係る列配線駆動回路の
構成を示すブロック図である。
構成を示すブロック図である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年２月４日（２０００．２．４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項１９】 前記走査信号配線には、複数の走査信
号配線のうちの選択した走査信号配線に所定の電位を印
加する走査回路が接続されていることを特徴とする請求
項１乃至１８のいずれか１項に記載の画像表示装置。
号配線のうちの選択した走査信号配線に所定の電位を印
加する走査回路が接続されていることを特徴とする請求
項１乃至１８のいずれか１項に記載の画像表示装置。
【請求項２０】 前記駆動回路は、前記変調信号配線に
接続されており、該駆動回路は、前記走査回路によって
選択された走査信号配線に印加される前記所定の電位と
の電位差によって、前記表示素子を駆動する電位を印加
することを特徴とする請求項１９に記載の画像表示装
置。
接続されており、該駆動回路は、前記走査回路によって
選択された走査信号配線に印加される前記所定の電位と
の電位差によって、前記表示素子を駆動する電位を印加
することを特徴とする請求項１９に記載の画像表示装
置。
【請求項２１】 前記表示素子は、電子放出素子を有す
ることを特徴とする請求項１乃至２０のいずれか１項に
記載の画像表示装置。
ることを特徴とする請求項１乃至２０のいずれか１項に
記載の画像表示装置。
【請求項２２】 前記電子放出素子から放出される電子
によって発光する発光体を更に有することを特徴とする
請求項２１に記載の画像表示装置。
によって発光する発光体を更に有することを特徴とする
請求項２１に記載の画像表示装置。
【請求項２３】 前記電子放出素子は、冷陰極素子を有
することを特徴とする請求項２１又は２２に記載の画像
表示装置。
することを特徴とする請求項２１又は２２に記載の画像
表示装置。
【請求項２４】 前記電子放出素子は表面伝導型放出素
子であることを特徴とする請求項２１に記載の画像表示
装置。
子であることを特徴とする請求項２１に記載の画像表示
装置。
【請求項２５】 前記電子放出素子は、ＦＥ型の電子放
出素子であることを特徴とする請求項２１に記載の画像
表示装置。
出素子であることを特徴とする請求項２１に記載の画像
表示装置。
【請求項２６】 前記電子放出素子は、ＭＩＭ型の電子
放出素子であることを特徴とする請求項２１に記載の画
像表示装置。
放出素子であることを特徴とする請求項２１に記載の画
像表示装置。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C080 AA18 BB05 CC03 DD10 EE29 EE30 FF12 GG02 GG08 GG12 JJ01 JJ02 JJ03 JJ04 JJ05 JJ06
Claims (31)
- 【請求項１】 複数の表示素子と、該表示素子のそれぞ
れに立下りのタイミングの異なる信号を印加する駆動回
路とを有する画像表示装置であって、 前記駆動回路は、前記信号の立下りを複数のステップに
分けて行うことを特徴とする画像表示装置。 - 【請求項２】 複数の表示素子と、該表示素子のそれぞ
れに立下りのタイミングの異なる信号を印加する駆動回
路とを有する画像表示装置であって、 前記駆動回路は、表示状態の所定のレベルから非表示状
態の所定のレベルまで前記信号を立ち下げるときに、前
記表示状態の所定のレベルから非表示状態の所定のレベ
ルまでの間で信号の立下げ回路の動作状態を変更するこ
とを特徴とする画像表示装置。 - 【請求項３】 複数の表示素子と、該表示素子のそれぞ
れに立下りのタイミングの異なる信号を印加する駆動回
路とを有する画像表示装置であって、 前記駆動回路は、前記信号のレベルを表示状態の所定の
レベルから非表示状態の所定のレベルまで近づけるため
の電荷経路を複数有しており、前記信号を立ち下げると
きに、前記表示状態の所定のレベルから非表示状態の所
定のレベルまでの間で前記複数の電荷経路の動作状態を
変更することを特徴とする画像表示装置。 - 【請求項４】 前記複数の電荷経路の少なくとも一つが
所定の電位に接続されることを特徴とする請求項１に記
載の画像表示装置。 - 【請求項５】 前記複数の電荷経路の少なくとも一つが
所定の電流を流す電流源に接続されることを特徴とする
請求項３又は４に記載の画像表示装置。 - 【請求項６】 前記複数の電荷経路それぞれは、前記信
号のレベルを立ち下げるときの前記信号のレベルの単位
時間当たりの変化量が互いに異なるものであることを特
徴とする請求項３乃至５のいずれか１項に記載の画像表
示装置。 - 【請求項７】 前記複数の電荷経路の動作状態の変更
は、前記信号のレベルを立ち下げるときの前記信号のレ
ベルの単位時間あたりの変化量が互いに異なる電荷経路
を排他的に動作させるものであることを特徴とする請求
項６に記載の画像表示装置。 - 【請求項８】 前記複数の電荷経路は、並列に動作し得
るように設けられており、前記複数の電荷経路の動作状
態の変更は、並列に動作する電荷経路の数の変更である
ことを特徴とする請求項３乃至５のいずれか１項に記載
の画像表示装置。 - 【請求項９】 前記複数の電荷経路の動作状態の変更
は、前記表示状態の所定のレベルから、前記表示素子が
動作する閾値レベル又は前記表示素子による表示輝度が
概略０になるレベルである第１のレベルまで前記信号の
レベルが変化する時間が、前記第１のレベルから、前記
非表示状態の所定のレベルである基準レベルまで前記信
号のレベルが変化する時間よりも短くなるように行われ
ることを特徴とする請求項３乃至８のいずれか１項に記
載の画像表示装置。 - 【請求項１０】 前記複数の電荷経路の動作状態の変更
は、前記表示素子が動作する閾値レベルもしくはその近
傍もしくは前記表示素子による表示輝度が概略０になる
レベル、もしくはその近傍を境に変更されるものである
ことを特徴とする請求項３乃至９のいずれか１項に記載
の画像表示装置。 - 【請求項１１】 前記複数の電荷経路の動作状態を決定
する回路を更に有することを特徴とする請求項３乃至１
０のいずれか１項に記載の画像表示装置。 - 【請求項１２】 前記複数の表示素子それぞれに対応し
て、前記複数の表示素子のそれぞれに前記信号を供給す
る配線を有しており、前記複数の電荷経路の動作状態を
決定する回路は、制御する電荷経路が接続される配線以
外の配線に供給される信号のレベルに応じて、前記複数
の電荷経路の動作状態を決定することを特徴とする請求
３乃至１１のいずれか１項に記載の画像表示装置。 - 【請求項１３】 前記複数の表示素子それぞれに対応し
て、前記複数の表示素子のそれぞれに前記信号を供給す
る配線を有しており、前記複数の電荷経路の動作状態を
決定する回路は、制御する電荷経路が接続される配線に
隣接する配線に供給される信号のレベルに応じて、前記
複数の電荷経路の動作状態を決定することを特徴とする
請求３乃至１２のいずれか１項に記載の画像表示装置。 - 【請求項１４】 前記複数の表示素子それぞれに対応し
て、前記複数の表示素子のそれぞれに前記信号を供給す
る配線を有していることを特徴とする請求項１乃至１３
のいずれか１項に記載の画像表示装置。 - 【請求項１５】 前記信号は画像信号であることを特徴
とする請求項１乃至１４のいずれか１項に記載の画像表
示装置。 - 【請求項１６】 前記信号は、パルス幅変調信号である
ことを特徴とする請求項１乃至１５のいずれか１項に記
載の画像表示装置。 - 【請求項１７】 前記駆動回路は、前記信号のレベルを
立ち上げる立ち上げ回路を有することを特徴とする請求
項１乃至１６のいずれか１項に記載の画像表示装置。 - 【請求項１８】 前記駆動回路は、前記信号のレベルを
立ち上げる立ち上げ回路を、前記信号のレベルを立ち下
げる立ち下げ回路と別個に有することを特徴とする請求
項１乃至１７のいずれか１項に記載の画像表示装置。 - 【請求項１９】 前記複数の表示素子は、複数の走査信
号配線と、該走査信号配線と交差する複数の変調信号配
線とによってマトリックス状に接続されていることを特
徴とする請求項１乃至１８のいずれか１項に記載の画像
表示装置。 - 【請求項２０】 前記駆動回路は、前記変調信号配線に
接続されていることを特徴とする請求項１９に記載の画
像表示装置。 - 【請求項２１】 前記走査信号配線には、複数の走査信
号配線のうちの選択した走査信号配線に所定の電位を印
加する走査回路が接続されていることを特徴とする請求
項１９又は２０に記載の画像表示装置。 - 【請求項２２】 前記駆動回路は、前記変調信号配線に
接続されており、該駆動回路は、前記走査回路によって
選択された走査信号配線に印加される前記所定の電位と
の電位差によって、前記表示素子を駆動する電位を印加
することを特徴とする請求項２１に記載の画像表示装
置。 - 【請求項２３】 前記表示素子は、電子放出素子を有す
ることを特徴とする請求項１乃至２２のいずれか１項に
記載の画像表示装置。 - 【請求項２４】 前記電子放出素子から放出される電子
によって発光する発光体を更に有することを特徴とする
請求項２３に記載の画像表示装置。 - 【請求項２５】 前記電子放出素子は、冷陰極素子を有
することを特徴とする請求項２３又は２４に記載の画像
表示装置。 - 【請求項２６】 前記電子放出素子は表面伝導型放出素
子であることを特徴とする請求項２３に記載の画像表示
装置。 - 【請求項２７】 前記電子放出素子は、ＦＥ型の電子放
出素子であることを特徴とする請求項２３に記載の画像
表示装置。 - 【請求項２８】 前記電子放出素子は、ＭＩＭ型の電子
放出素子であることを特徴とする請求項２３に記載の画
像表示装置。 - 【請求項２９】 複数の表示素子それぞれに立下りのタ
イミングの異なる信号を印加して駆動する画像表示方法
であって、 前記信号の立下りを複数のステップに分けて行うことを
特徴とする画像表示方法。 - 【請求項３０】 複数の表示素子それぞれに立下りのタ
イミングの異なる信号を印加して駆動する画像表示方法
であって、 表示状態の所定のレベルから非表示状態の所定のレベル
まで前記信号を立ち下げるときに、前記表示状態の所定
のレベルから非表示状態の所定のレベルまでの間で信号
の立下げ回路の動作状態を変更することを特徴とする画
像表示方法。 - 【請求項３１】 複数の表示素子それぞれに立下りのタ
イミングの異なる信号を印加して駆動する画像表示方法
であって、 前記信号のレベルを表示状態の所定のレベルから非表示
状態の所定のレベルまで近づけるための電荷経路を複数
用い、前記信号を立ち下げるときに、前記表示状態の所
定のレベルから非表示状態の所定のレベルまでの間で前
記複数の電荷経路の動作状態を変更することを特徴とす
る画像表示方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11163745A JP3049061B1 (ja) | 1999-02-26 | 1999-06-10 | 画像表示装置及び画像表示方法 |
| US09/330,153 US6839054B2 (en) | 1999-02-26 | 1999-06-11 | Image display apparatus and image display method |
| US10/629,801 US7397459B2 (en) | 1997-12-12 | 2003-07-30 | Image display apparatus and image display method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5205099 | 1999-02-26 | ||
| JP11-52050 | 1999-02-26 | ||
| JP11163745A JP3049061B1 (ja) | 1999-02-26 | 1999-06-10 | 画像表示装置及び画像表示方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000028159A Division JP2000310972A (ja) | 1999-02-26 | 2000-02-04 | 画像表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3049061B1 JP3049061B1 (ja) | 2000-06-05 |
| JP2000310966A true JP2000310966A (ja) | 2000-11-07 |
Family
ID=26392656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11163745A Expired - Fee Related JP3049061B1 (ja) | 1997-12-12 | 1999-06-10 | 画像表示装置及び画像表示方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6839054B2 (ja) |
| JP (1) | JP3049061B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006047995A (ja) * | 2004-06-30 | 2006-02-16 | Canon Inc | 表示装置及び駆動方法 |
| US7079123B2 (en) | 2002-06-26 | 2006-07-18 | Canon Kabushiki Kaisha | Driving apparatus, driver circuit, and image display apparatus |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3049061B1 (ja) * | 1999-02-26 | 2000-06-05 | キヤノン株式会社 | 画像表示装置及び画像表示方法 |
| US6894665B1 (en) * | 2000-07-20 | 2005-05-17 | Micron Technology, Inc. | Driver circuit and matrix type display device using driver circuit |
| JP2002156938A (ja) * | 2000-11-21 | 2002-05-31 | Canon Inc | 画像表示装置およびその駆動方法 |
| JP3681121B2 (ja) * | 2001-06-15 | 2005-08-10 | キヤノン株式会社 | 駆動回路及び表示装置 |
| JP2003022057A (ja) * | 2001-07-09 | 2003-01-24 | Alps Electric Co Ltd | 画像信号駆動回路および画像信号駆動回路を備えた表示装置 |
| JP3647426B2 (ja) | 2001-07-31 | 2005-05-11 | キヤノン株式会社 | 走査回路及び画像表示装置 |
| KR100470207B1 (ko) * | 2001-08-13 | 2005-02-04 | 엘지전자 주식회사 | 평면 전계방출 표시소자의 구동장치 및 방법 |
| JP3852916B2 (ja) * | 2001-11-27 | 2006-12-06 | パイオニア株式会社 | ディスプレイ装置 |
| GB0215721D0 (en) * | 2002-07-06 | 2002-08-14 | Koninkl Philips Electronics Nv | Matrix display and method of driving a matrix display |
| EP1383103B1 (fr) * | 2002-07-19 | 2012-03-21 | St Microelectronics S.A. | Adaption automatique de la tension d'alimentation d'un ecran electroluminescent en fonction de la luminance souhaitee |
| JP3789108B2 (ja) * | 2002-10-09 | 2006-06-21 | キヤノン株式会社 | 画像表示装置 |
| JP3789113B2 (ja) * | 2003-01-17 | 2006-06-21 | キヤノン株式会社 | 画像表示装置 |
| US7379037B2 (en) * | 2003-03-26 | 2008-05-27 | Ngk Insulators, Ltd. | Display apparatus, method of driving display apparatus, electron emitter, method of driving electron emitter, apparatus for driving electron emitter, electron emission apparatus, and method of driving electron emission apparatus |
| US20040189548A1 (en) * | 2003-03-26 | 2004-09-30 | Ngk Insulators, Ltd. | Circuit element, signal processing circuit, control device, display device, method of driving display device, method of driving circuit element, and method of driving control device |
| JP2005070349A (ja) * | 2003-08-22 | 2005-03-17 | Ngk Insulators Ltd | ディスプレイ及びその駆動方法 |
| CN1934613A (zh) * | 2004-03-25 | 2007-03-21 | 皇家飞利浦电子股份有限公司 | 显示单元 |
| US8085282B2 (en) * | 2006-12-13 | 2011-12-27 | Canon Kabushiki Kaisha | Image display apparatus and driving method of image display apparatus |
| GB2453375A (en) * | 2007-10-05 | 2009-04-08 | Cambridge Display Tech Ltd | Driving a display using an effective analogue drive signal generated from a modulated digital signal |
| JP2011002651A (ja) * | 2009-06-18 | 2011-01-06 | Canon Inc | 画像表示装置および画像表示装置の制御方法 |
| TWI405162B (zh) * | 2009-12-28 | 2013-08-11 | Au Optronics Corp | 閘極驅動電路 |
| CN103854597B (zh) * | 2012-11-29 | 2016-08-10 | 利亚德光电股份有限公司 | Led显示器及led控制系统 |
| US9640108B2 (en) | 2015-08-25 | 2017-05-02 | X-Celeprint Limited | Bit-plane pulse width modulated digital display system |
| CN106470341B (zh) * | 2015-08-17 | 2020-10-02 | 恩智浦美国有限公司 | 媒体显示系统 |
| US10360846B2 (en) | 2016-05-10 | 2019-07-23 | X-Celeprint Limited | Distributed pulse-width modulation system with multi-bit digital storage and output device |
| US10453826B2 (en) | 2016-06-03 | 2019-10-22 | X-Celeprint Limited | Voltage-balanced serial iLED pixel and display |
| US10832609B2 (en) * | 2017-01-10 | 2020-11-10 | X Display Company Technology Limited | Digital-drive pulse-width-modulated output system |
Family Cites Families (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331698Y2 (ja) * | 1973-05-19 | 1978-08-07 | ||
| US4397042A (en) * | 1981-07-22 | 1983-08-02 | Sumitomo Electric Industries, Ltd. | Optical modulation/demodulation system |
| JPS5961818A (ja) * | 1982-10-01 | 1984-04-09 | Seiko Epson Corp | 液晶表示装置 |
| DE3785813T2 (de) * | 1986-09-20 | 1993-11-11 | Emi Plc Thorn | Anzeigevorrichtung. |
| US4904895A (en) | 1987-05-06 | 1990-02-27 | Canon Kabushiki Kaisha | Electron emission device |
| US5066883A (en) | 1987-07-15 | 1991-11-19 | Canon Kabushiki Kaisha | Electron-emitting device with electron-emitting region insulated from electrodes |
| JPS6431332A (en) | 1987-07-28 | 1989-02-01 | Canon Kk | Electron beam generating apparatus and its driving method |
| JPH0518585Y2 (ja) | 1987-08-13 | 1993-05-18 | ||
| JPH01259324A (ja) | 1988-04-09 | 1989-10-17 | Oki Electric Ind Co Ltd | アクティブマトリクス型液晶表示装置の駆動方法 |
| JPH0748143B2 (ja) * | 1988-12-28 | 1995-05-24 | シャープ株式会社 | 表示装置の駆動方法 |
| JP3044382B2 (ja) | 1989-03-30 | 2000-05-22 | キヤノン株式会社 | 電子源及びそれを用いた画像表示装置 |
| JPH02257551A (ja) | 1989-03-30 | 1990-10-18 | Canon Inc | 画像形成装置 |
| JPH0367446A (ja) | 1989-08-05 | 1991-03-22 | Matsushita Electric Ind Co Ltd | 平板型画像表示装置とその製造方法 |
| US5160871A (en) | 1989-06-19 | 1992-11-03 | Matsushita Electric Industrial Co., Ltd. | Flat configuration image display apparatus and manufacturing method thereof |
| JP2992895B2 (ja) | 1990-03-16 | 1999-12-20 | キヤノン株式会社 | 画像形成装置 |
| US5066833A (en) | 1990-11-13 | 1991-11-19 | Summagraphics Corporation | Low power sensing apparatus for digitizer tablets |
| JP2682886B2 (ja) * | 1990-04-25 | 1997-11-26 | シャープ株式会社 | 表示装置の駆動方法 |
| JP2967288B2 (ja) | 1990-05-23 | 1999-10-25 | キヤノン株式会社 | マルチ電子ビーム源及びこれを用いた画像表示装置 |
| JP2590616B2 (ja) | 1991-02-18 | 1997-03-12 | 三菱電機株式会社 | 空調換気装置 |
| US5790089A (en) * | 1991-03-20 | 1998-08-04 | Seiko Epson Corporation | Method of driving an active matrix type liquid crystal display |
| JPH04308635A (ja) | 1991-04-04 | 1992-10-30 | Sony Corp | 薄型陰極線管 |
| JP3015140B2 (ja) * | 1991-05-29 | 2000-03-06 | 株式会社日立製作所 | 表示制御装置 |
| JPH05114372A (ja) | 1991-10-23 | 1993-05-07 | Sony Corp | 超薄型平面表示装置 |
| JP3275314B2 (ja) * | 1993-02-10 | 2002-04-15 | セイコーエプソン株式会社 | 非線形抵抗素子およびその製造方法ならびに液晶表示装置 |
| JP3145552B2 (ja) * | 1993-12-28 | 2001-03-12 | セイコーインスツルメンツ株式会社 | 液晶表示パネルの駆動装置 |
| JP3482683B2 (ja) * | 1994-04-22 | 2003-12-22 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| US5477110A (en) | 1994-06-30 | 1995-12-19 | Motorola | Method of controlling a field emission device |
| JP3332062B2 (ja) * | 1994-09-02 | 2002-10-07 | ソニー株式会社 | ディスプレイ装置 |
| JPH0876093A (ja) * | 1994-09-08 | 1996-03-22 | Texas Instr Japan Ltd | 液晶パネル駆動装置 |
| US6140985A (en) * | 1995-06-05 | 2000-10-31 | Canon Kabushiki Kaisha | Image display apparatus |
| JP3219185B2 (ja) * | 1995-08-23 | 2001-10-15 | キヤノン株式会社 | 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法 |
| JP3522013B2 (ja) | 1995-09-04 | 2004-04-26 | 富士通株式会社 | 画像表示装置、および画像表示装置の駆動方法 |
| JP3037886B2 (ja) * | 1995-12-18 | 2000-05-08 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置の駆動方法 |
| JP3517503B2 (ja) * | 1995-12-21 | 2004-04-12 | 株式会社日立製作所 | Ｔｆｔ液晶ディスプレイの駆動回路 |
| EP0851457B1 (en) | 1996-12-25 | 2004-08-11 | Canon Kabushiki Kaisha | Image forming apparatus |
| US6232963B1 (en) * | 1997-09-30 | 2001-05-15 | Texas Instruments Incorporated | Modulated-amplitude illumination for spatial light modulator |
| JP3049061B1 (ja) * | 1999-02-26 | 2000-06-05 | キヤノン株式会社 | 画像表示装置及び画像表示方法 |
| US6531996B1 (en) * | 1998-01-09 | 2003-03-11 | Seiko Epson Corporation | Electro-optical apparatus and electronic apparatus |
| JP2000056730A (ja) | 1998-06-05 | 2000-02-25 | Canon Inc | 画像形成装置及び画像形成方法 |
| US6417828B1 (en) * | 1999-02-18 | 2002-07-09 | Canon Kabushiki Kaisha | Liquid crystal composition, liquid crystal device, driving method thereof and liquid crystal apparatus |
| JP2001343941A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | 表示装置 |
-
1999
- 1999-06-10 JP JP11163745A patent/JP3049061B1/ja not_active Expired - Fee Related
- 1999-06-11 US US09/330,153 patent/US6839054B2/en not_active Expired - Fee Related
-
2003
- 2003-07-30 US US10/629,801 patent/US7397459B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079123B2 (en) | 2002-06-26 | 2006-07-18 | Canon Kabushiki Kaisha | Driving apparatus, driver circuit, and image display apparatus |
| US7463254B2 (en) | 2002-06-26 | 2008-12-09 | Canon Kabushiki Kaisha | Driving apparatus, driver circuit, and image display apparatus |
| JP2006047995A (ja) * | 2004-06-30 | 2006-02-16 | Canon Inc | 表示装置及び駆動方法 |
| JP4560445B2 (ja) * | 2004-06-30 | 2010-10-13 | キヤノン株式会社 | 表示装置及び駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050078051A1 (en) | 2005-04-14 |
| JP3049061B1 (ja) | 2000-06-05 |
| US6839054B2 (en) | 2005-01-04 |
| US7397459B2 (en) | 2008-07-08 |
| US20020154101A1 (en) | 2002-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3049061B1 (ja) | 画像表示装置及び画像表示方法 | |
| JP3840027B2 (ja) | 画像表示装置及び表示制御方法 | |
| JP3408147B2 (ja) | 画像形成装置 | |
| KR100537399B1 (ko) | 화상 디스플레이 장치 및 그 제어 방법 | |
| JP3025249B2 (ja) | 素子の駆動装置及び素子の駆動方法及び画像形成装置 | |
| JP3342278B2 (ja) | 画像表示装置及び該装置における画像表示方法 | |
| JPH1039825A (ja) | 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法 | |
| JP3416529B2 (ja) | 画像表示装置 | |
| JPH11352923A (ja) | 画像表示方法及び装置 | |
| JPH11288246A (ja) | 画像表示装置及び該装置における表示制御方法 | |
| JP4194176B2 (ja) | 画像表示装置及び画像表示方法 | |
| JP3423600B2 (ja) | 画像表示方法及び装置 | |
| JP2000235369A (ja) | 画像表示方法及び装置 | |
| JP2000310972A (ja) | 画像表示方法 | |
| JP3226772B2 (ja) | マルチ電子ビーム源及びそれを用いた表示装置 | |
| JPH11338413A (ja) | 電子発生装置およびその駆動方法 | |
| JP2000075830A (ja) | 走査ドライバ回路と前記回路を含む画像形成装置 | |
| JPH11202828A (ja) | 電子源駆動装置及びその方法と画像形成装置 | |
| JPH11109913A (ja) | 画像形成方法及び装置 | |
| JP2000250461A (ja) | 電子線発生装置及び画像表示装置及びそれらの駆動方法 | |
| JPH11185599A (ja) | 電子源駆動装置及び方法及び画像形成装置 | |
| JP2000242211A (ja) | 画像形成装置及びその駆動方法 | |
| JPH1031452A (ja) | 画像形成装置 | |
| JPH1040836A (ja) | 画像形成装置 | |
| JP2000242216A (ja) | 画像形成装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080324 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |