JP2000058675A5 - 半導体集積回路装置の製造方法 - Google Patents

Claims (19)

1. ＳＲＡＭのメモリセルを構成する複数の第１の電界効果トランジスタと、それ以外の第２の電界効果トランジスタとを半導体基板に形成する半導体集積回路装置の製造方法であって、
   （ａ）前記半導体基板に溝を形成する工程と、
   （ｂ）前記（ａ）工程後に、前記複数の第１の電界効果トランジスタのうちの少なくとも１つの第１の電界効果トランジスタのしきい値電圧を、前記第２の電界効果トランジスタのしきい値電圧よりも高くすべく、前記半導体基板において前記少なくとも１つの第１の電界効果トランジスタの形成領域に第１の不純物を選択的に導入する不純物導入工程と、
   （ｃ）前記（ｂ）工程後、前記溝内に絶縁膜を埋め込むことで分離部を形成する工程と、
   （ｄ）前記（ｃ）工程後、前記第２の電界効果トランジスタのしきい値電圧を設定すべく、前記半導体基板において同一導電型の電界効果トランジスタの形成領域に第２の不純物を選択的に導入する不純物導入工程とを有することを特徴とする半導体集積回路装置の製造方法。
2. ＳＲＡＭのメモリセルを構成する複数の第１のｐチャネル型電界効果トランジスタ及び第１のｎチャネル型電界効果トランジスタと、それ以外の第２のｐチャネル型電界効果トランジスタ及び第２のｎチャネル型電界効果トランジスタとを半導体基板に形成する半導体集積回路装置の製造方法であって、
   （ａ）前記半導体基板に溝を形成する工程と、
   （ｂ）前記溝の形成工程後、前記溝内に絶縁膜を埋め込むことで分離部を形成する工程と、
   （ｃ）前記（ｂ）工程後、前記第２のｐチャネル型電界効果トランジスタのしきい値電圧を設定すべく、前記第２のｐチャネル型電界効果トランジスタの形成領域及び前記第１のｐチャネル型電界効果トランジスタの形成領域に不純物を選択的に導入する不純物導入工程と、
   （ｄ）前記（ｂ）工程後、前記第２のｎチャネル型電界効果トランジスタのしきい値電圧を設定すべく、前記第２のｎチャネル型電界効果トランジスタの形成領域及び前記第１のｎチャネル型電界効果トランジスタの形成領域に不純物を選択的に導入する不純物導入工程と、
   （ｅ）前記（ｂ）工程後、前記複数の第１のｐチャネル型電界効果トランジスタのしきい値電圧を、前記第２のｐチャネル型電界効果トランジスタのしきい値電圧よりも高くすべく、前記第１のｐチャネル型電界効果トランジスタの形成領域に不純物を選択的に導入する不純物導入工程と、
   （ｆ）前記（ｂ）工程後、前記複数の第１のｎチャネル型電界効果トランジスタのしきい値電圧を前記第２のｎチャネル型電界効果トランジスタのしきい値電圧よりも高くすべく、前記第１のｎチャネル型電界効果トランジスタの形成領域に不純物を選択的に導入する不純物導入工程とを有することを特徴とする半導体集積回路装置の製造方法。
3. 請求項２記載の半導体集積回路装置の製造方法において、前記第１のｎチャネル型電界効果トランジスタは、駆動用電界効果トランジスタであり、前記第１のｐチャネル型電界効果トランジスタは、負荷用電界効果トランジスタであることを特徴とする半導体集積回路装置の製造方法。
4. 請求項２記載の半導体集積回路装置の製造方法において、前記（ｃ）工程は、前記第２のｐチャネル型電界効果トランジスタの形成領域及び前記第１のｐチャネル型電界効果トランジスタの形成領域に、ｎウエルを形成するための不純物を選択的に導入する不純物導入工程を含み、前記（ｄ）工程は、前記第２のｎチャネル型電界効果トランジスタの形成領域及び前記第１のｎチャネル型電界効果トランジスタの形成領域に、ｐウエルを形成するための不純物を選択的に導入する不純物導入工程を含むことを特徴とする半導体集積回路装置の製造方法。
5. 請求項２記載の半導体集積回路装置の製造方法において、前記（ｂ）工程の前に、前記ｎチャネル型電界効果トランジスタの形成領域にｐ型不純物を選択的に 導入する不純物導入工程を含むことを特徴とする半導体集積回路装置の製造方法。
6. 請求項２記載の半導体集積回路装置の製造方法において、前記（ｂ）工程の前に、前記ｐチャネル型電界効果トランジスタの形成領域にｎ型不純物を選択的に導入する不純物導入工程を含むことを特徴とする半導体集積回路装置の製造方法。
7. 請求項２記載の半導体集積回路装置の製造方法において、前記（ｆ）工程の不純物導入工程は、前記第２のｎチャネル型電界効果トランジスタの形成領域において、リーク電流を制御する必要のある電界効果トランジスタの形成領域に前記不純物を選択的に導入することを含むことを特徴とする半導体集積回路装置の製造方法。
8. 請求項２記載の半導体集積回路装置の製造方法において、前記（ｅ）工程の不純物導入工程は、前記第２のｐチャネル型電界効果トランジスタの形成領域において、リーク電流を制御する必要のある電界効果トランジスタの形成領域に前記不純物を選択的に導入することを含むことを特徴とする半導体集積回路装置の製造方法。
9. 請求項２記載の半導体集積回路装置の製造方法において、前記半導体集積回路装置は、前記ＳＲＡＭを有するマイクロプロセッサであり、前記第２のｐチャネル型電界効果トランジスタ及び前記第２のｎチャネル型電界効果トランジスタにより論理回路が構成されることを特徴とする半導体集積回路装置の製造方法。
10. 請求項２記載の半導体集積回路装置の製造方法において、前記半導体基板は、絶縁膜上に素子形成用の半導体層を設けたＳＯＩウエハであることを特徴とする半導体集積回路装置の製造方法。
11. 請求項２記載の半導体集積回路装置の製造方法において、前記第２のｐチャネル型電界効果トランジスタ及び第２のｎチャネル型電界効果トランジスタは、ＳＲＡＭ周辺回路および論理回路を構成することを特徴とする半導体集積回路装置の製造方法。
12. ＳＲＡＭのメモリセルを構成する複数の第１の電界効果トランジスタと、それ以外の第２の電界効果トランジスタとを半導体基板に形成する半導体集積回路装置の製造方法であって、
    前記複数の第１の電界効果トランジスタのうちの少なくとも１つの第１の電界効果トランジスタのしきい値電圧を、前記第２の電界効果トランジスタのしきい値電圧よりも高くすべく、以下の工程を有する；
    （ａ）前記半導体基板上にゲート絶縁膜を形成する工程、
    （ｂ）前記（ａ）工程後の半導体基板上に、前記第１の電界効果トランジスタの形成領域が被覆され、それ以外の領域が露出されるフォトレジストパターンを形成した後、それをマスクとしてそこから露出するゲート絶縁膜を除去する工程、
    （ｃ）前記（ｂ）工程後、前記フォトレジストパターンを除去した後、前記半導体基板に対して酸化処理を施すことにより、前記第１の電界効果トランジスタの形成領域に、前記第２の電界効果トランジスタの形成領域に形成されるゲート絶縁膜よりも厚いゲート絶縁膜を形成する工程。
13. ＳＲＡＭのメモリセルを構成する第１の電界効果トランジスタと、それ以外の第２の電界効果トランジスタとを半導体基板に形成する半導体集積回路装置の製造方法であって、
    前記複数の第１の電界効果トランジスタのうちの少なくとも１つの第１の電界効果トランジスタのしきい値電圧を、前記第２の電界効果トランジスタのしきい値電圧よりも高くすべく、以下の工程を有する；
    （ａ）前記半導体基板において前記少なくとも１つの第１の電界効果トランジスタの形成領域に第１の不純物を選択的に導入する不純物導入工程、
    （ｂ）前記半導体基板において前記少なくとも１つの第１の電界効果トランジスタの形成領域に、前記第２の電界効果トランジスタの形成領域に形成されるゲート絶縁膜よりも厚いゲート絶縁膜を形成する工程。
14. ＳＲＡＭのメモリセルを構成する複数の第１の電界効果トランジスタと、それ以外の第２の電界効果トランジスタとを半導体基板に形成する半導体集積回路装置の製造方法であって、
    （ａ）前記半導体基板に溝を形成する工程と、
    （ｂ）前記（ａ）工程後、前記複数の第１の電界効果トランジスタのうちの少なくとも１つの第１の電界効果トランジスタのしきい値電圧を、前記第２の電界効果トランジスタのしきい値電圧よりも高くすべく、前記半導体基板において前記少なくとも１つの第１の電界効果トランジスタの形成領域に第１の不純物を選択的に導入する不純物導入工程と、
    （ｃ）前記（ｂ）工程後、前記溝内に絶縁膜を埋め込むことで分離部を形成する工程と、
    （ｄ）前記（ｃ）工程後、前記第２の電界効果トランジスタのしきい値電圧を設定すべく、前記半導体基板において同一導電型の電界効果トランジスタの形成領域に第２の不純物を選択的に導入する不純物導入工程と、
    （ｅ）前記（ｄ）工程後の半導体基板上にゲート絶縁膜を形成する工程と、
    （ｆ）前記（ｅ）工程後の半導体基板上に、前記第１の電界効果トランジスタの形成領域が被覆され、それ以外の領域が露出されるフォトレジストパターンを形成した後、それをマスクとしてそこから露出するゲート絶縁膜を除去する工程と、
    （ｇ）前記（ｆ）工程後、前記フォトレジストパターンを除去した後、前記半導体基板に対して酸化処理を施すことにより、前記第１の電界効果トランジスタの形成領域に、前記第２の電界効果トランジスタの形成領域に形成されるゲート絶縁膜よりも厚いゲート絶縁膜を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
15. ＳＲＡＭのメモリセルを構成する複数の第１の電界効果トランジスタと、それ以外の第２の電界効果トランジスタとを半導体基板に形成する半導体集積回路装置の製造方法であって、
    （ａ）前記半導体基板に溝を形成する工程と、
    （ｂ）前記溝の形成工程後、前記溝内に絶縁膜を埋め込むことで分離部を形成する工程と、
    （ｃ）前記（ｂ）工程後、前記複数の第１の電界効果トランジスタのうちの少なくとも１つの第１の電界効果トランジスタのしきい値電圧を、前記第２の電界効果トランジスタのしきい値電圧よりも高くすべく、前記半導体基板において前記少なくとも１つの第１の電界効果トランジスタの形成領域に第１の不純物を選択的に導入する不純物導入工程と、
    （ｄ）前記（ｂ）工程後、前記第２の電界効果トランジスタのしきい値電圧を設定すべく、前記半導体基板において同一導電型の電界効果トランジスタの形成領域に第２の不純物を選択的に導入する不純物導入工程と、
    （ｅ）前記（ｄ）工程後の半導体基板上にゲート絶縁膜を形成する工程と、
    （ｆ）前記（ｅ）工程後の半導体基板上に、前記第１の電界効果トランジスタの形成領域が被覆され、それ以外の領域が露出されるフォトレジストパターンを形成した後、それをマスクとしてそこから露出するゲート絶縁膜を除去する工程と、
    （ｇ）前記（ｆ）工程後、前記フォトレジストパターンを除去した後、前記半導体基板に対して酸化処理を施すことにより、前記第１の電界効果トランジスタの形成領域に、前記第２の電界効果トランジスタの形成領域に形成されるゲート絶縁膜よりも厚いゲート絶縁膜を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
16. ＳＲＡＭのメモリセルを構成する複数の第１の電界効果トランジスタと、それ以外の第２の電界効果トランジスタとを半導体基板に形成する半導体集積回路装置の製造方法であって、
    前記複数の第１の電界効果トランジスタのうちの少なくとも１つの第１の電界効果トランジスタのしきい値電圧を、前記第２の電界効果トランジスタのしきい値電圧よりも高くすべく、前記半導体基板において、前記第２の電界効果トランジスタの形成領域に選択的に窒素を導入した後、前記半導体基板上にゲート絶縁膜を形成する工程を有することを特徴とする半導体集積回路装置の製造方法。
17. ＳＲＡＭのメモリセルを構成する複数の第１の電界効果トランジスタと、それ以外の第２の電界効果トランジスタとを半導体基板に形成する半導体集積回路装置の製造方法であって、
    前記複数の第１の電界効果トランジスタのうちの少なくとも１つの第１の電界効果トランジスタのしきい値電圧を、前記第２の電界効果トランジスタのしきい値電圧よりも高くすべく、以下の工程を有する；
    （ａ）前記半導体基板において前記少なくとも１つの第１の電界効果トランジスタの形成領域に第１の不純物を選択的に導入する不純物導入工程、
    （ｂ）前記半導体基板において前記第２の電界効果トランジスタの形成領域に選択的に窒素を導入した後、前記半導体基板上にゲート絶縁膜を形成する工程。
18. ＳＲＡＭのメモリセルを構成する複数の第１の電界効果トランジスタと、それ以外の第２の電界効果トランジスタとを半導体基板に形成する半導体集積回路装置の製造方法であって、
    （ａ）前記半導体基板に溝を形成する工程と、
    （ｂ）前記（ａ）工程後、前記複数の第１の電界効果トランジスタのうちの少なくとも１つの第１の電界効果トランジスタのしきい値電圧を、前記第２の電界効果トランジスタのしきい値電圧よりも高くすべく、前記半導体基板において前記少なくとも１つの第１の電界効果トランジスタの形成領域に第１の不純物を選択的に導入する不純物導入工程と、
    （ｃ）前記（ｂ）工程後、前記溝内に絶縁膜を埋め込むことで分離部を形成する工程と、
    （ｄ）前記（ｃ）工程後、前記第２の電界効果トランジスタのしきい値電圧を設定すべく、前記半導体基板において同一導電型の電界効果トランジスタの形成領域に第２の不純物を選択的に導入する不純物導入工程と、
    （ｅ）前記（ｄ）工程後、前記半導体基板において前記第２の電界効果トランジスタの形成領域に選択的に窒素を導入した後、前記半導体基板上にゲート絶縁膜を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
19. ＳＲＡＭのメモリセルを構成する複数の第１の電界効果トランジスタと、それ以外の第２の電界効果トランジスタとを半導体基板に形成する半導体集積回路装置の製造方法であって、
    （ａ）前記半導体基板に溝を形成する工程と、
    （ｂ）前記溝の形成工程後に前記溝内に絶縁膜を埋め込むことで分離部を形成する工程と、
    （ｃ）前記（ｂ）工程後、前記複数の第１の電界効果トランジスタのうちの少なくとも１つの第１の電界効果トランジスタのしきい値電圧を、前記第２の電界効果トランジスタのしきい値電圧よりも高くすべく、前記半導体基板において前記少なくとも１つの第１の電界効果トランジスタの形成領域に第１の不純物を選択的に導入する不純物導入工程と、
    （ｄ）前記（ｂ）工程後、前記第２の電界効果トランジスタのしきい値電圧を設定すべく、前記半導体基板において同一導電型の電界効果トランジスタの形成領域に第２の不純物を選択的に導入する不純物導入工程と、
    （ｅ）前記（ｄ）工程後、前記半導体基板において前記第２の電界効果トランジスタの形成領域に選択的に窒素を導入した後、前記半導体基板上にゲート絶縁膜を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。