JP2009032793A - イオン注入方法および半導体装置の製造方法 - Google Patents

イオン注入方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2009032793A
JP2009032793A JP2007193354A JP2007193354A JP2009032793A JP 2009032793 A JP2009032793 A JP 2009032793A JP 2007193354 A JP2007193354 A JP 2007193354A JP 2007193354 A JP2007193354 A JP 2007193354A JP 2009032793 A JP2009032793 A JP 2009032793A
Authority
JP
Japan
Prior art keywords
ion beam
semiconductor substrate
well
straight line
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007193354A
Other languages
English (en)
Other versions
JP2009032793A5 (ja
Inventor
Hideki Okai
秀樹 岡井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007193354A priority Critical patent/JP2009032793A/ja
Priority to KR1020080069874A priority patent/KR20090012090A/ko
Priority to TW097127578A priority patent/TW200913021A/zh
Priority to US12/180,182 priority patent/US7785994B2/en
Publication of JP2009032793A publication Critical patent/JP2009032793A/ja
Publication of JP2009032793A5 publication Critical patent/JP2009032793A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20207—Tilt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24507—Intensity, dose or other characteristics of particle beams or electromagnetic radiation
    • H01J2237/24514—Beam diagnostics including control of the parameter or property diagnosed
    • H01J2237/24528—Direction of beam or parts thereof in view of the optical axis, e.g. beam angle, angular distribution, beam divergence, beam convergence or beam landing angle on sample or workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Abstract

【課題】バッチ式イオン注入装置を用いてウェルを形成した場合に、ウェル分離耐圧の低下を抑制することができるイオン注入方法および半導体装置の製造方法を提供する。
【解決手段】複数の半導体基板が載置されたディスク３が、イオンビーム１と垂直なＸ−Ｙ面と、ディスク３の回転面３２内においてＹ軸に直交する直線とのなす角が第１の角度β1となる状態で配置される。当該状態で、ディスク３をディスク回転軸５３周りに回転させてイオンビーム１を照射することにより、第１導電型の不純物が半導体基板２に注入される。次いで、ディスク３が、Ｘ−Ｙ面と、ディスク３の回転面３２内においてＹ軸に直交する直線とのなす角が第２の角度β2となる状態で配置される。当該状態で、ディスク３をディスク回転軸５３周りに回転させてイオンビーム１を照射することにより、第２導電型の不純物が半導体基板２に注入される。
【選択図】図８

Description

本発明は、バッチ式イオン注入装置を用いたイオン注入方法および半導体装置の製造方法に関し、特に素子分離領域の下方に形成されるウェル領域境界における耐圧バラツキを抑制するイオン注入方法および半導体装置の製造方法に関する。
イオン注入法は、半導体集積回路の製造工程において広く使用されており、Ｎウェル、Ｐウェルもイオン注入法で形成することが通常である。イオン注入法は、バッチ式と枚葉式とに分類することができる。バッチ式は、１回のイオン注入において、複数枚の半導体基板に対して同時に不純物イオンを導入する処理方法である。また、枚葉式は、１回のイオン注入において、１枚の半導体基板に対して不純物イオンを導入する処理方法である。したがって、イオン注入装置にも、バッチ式イオン注入装置と枚葉式イオン注入装置が存在し、両イオン注入装置は異なる構成を有している。
図１３は、バッチ式イオン注入装置が内部に備えるディスクを示す概略図である。図１３に示すように、円盤状のディスク３は、ディスク３の中心３１を通るディスク回転軸周りに回転可能な構成を有している。複数枚の半導体基板２は、ディスク３のディスク回転軸（中心３１）を中心として環状に載置される。
イオン注入処理は、ディスク３を１０００ｒｐｍ以上の回転数で高速回転させた状態で、ディスク３にイオンビーム１を照射することにより実施される。イオンビーム１は、特定の方向（入射方向）に加速された、半導体基板２に注入すべき不純物イオンの集合体である。この種のイオン注入装置では、イオンビーム１はスキャン（偏向）されず、その照射位置が固定されている。したがって、半導体基板２がディスク３の回転運動によりイオンビーム１の照射位置に到達したときに、半導体基板２に不純物イオンが注入される。なお、図１３では、図面において最上方に位置する半導体基板２に、イオンビーム１が照射されている状態を示している。
また、ディスク３は、イオンビーム１と直交する面内で、ディスク３の直径方向に沿って移動自在に構成されている。例えば、イオンビーム１が水平方向に照射されるイオン注入装置では、ディスク３全体が、上下方向（鉛直方向）に移動自在に構成される。イオンビーム１に対して、ディスク３が回転運動と、半導体基板２の直径にわたる直線往復運動を行うことにより、半導体基板２の全面に一様に不純物イオンが注入される。
このような、バッチ式イオン注入装置は、イオン電流（注入ドーズレート）が中電流領域から大電流領域で用いられている。具体的には、ウェル、ドレインエクステンション、ゲート電極への高濃度不純物注入、ソース領域およびドレイン領域の高濃度不純物注入などに用いられている。なお、図１３示す半導体基板２の切欠は、半導体基板２の面方位を示すノッチ３０である。図１３では、ディスク３上に載置される各半導体基板２は、ノッチ３０が中心３１方向に向けられており、イオンビーム１の照射位置に到達したとき、各半導体基板２の向きは同一になる。
一方、図１４は、枚葉式イオン注入装置におけるイオン注入時のイオンビーム１と半導体基板２との関係を示す概略図である。図１４では、イオンビーム１が水平方向に照射されている。図１４に示す枚葉式イオン注入装置では、装置内に１枚の半導体基板２が設置される。当該半導体基板２に対して電磁石４１が生成する垂直方向の磁場によりイオンビーム１が水平面内でスキャンされる。
また、図１４の事例では、半導体基板２が載置される基板支持部（図示せず）が、半導体基板２の直径方向（例えば、上下方向）に沿って移動自在に構成されている。イオンビーム１の水平面内におけるスキャンと、半導体基板２の直径にわたる直線往復運動を行うことにより、半導体基板２の全面に一様に不純物イオンが注入される。
このような枚葉式イオン注入装置は、イオン電流が小電流領域から中電流領域で用いられることが多い。具体的には、ウェル、ＭＯＳトランジスタのソース領域およびドレイン領域のポケット注入、閾値電圧制御用注入などに用いられている。
一般に、イオン注入工程では、シリコンなどからなる単結晶半導体基板に入射した不純物イオンが、チャネリングにより半導体基板の深くまで進入することを防止する必要がある。そのため、イオンビーム１は、半導体基板２表面の法線に対して傾斜した方向から入射される。図１３および図１４では詳細に示していないが、いずれの方式のイオン注入装置においても、半導体基板２は、イオンビーム１の入射方向が半導体基板２表面の法線に対して傾斜する状態で、ディスク３や基板支持部に支持されている。
ところで、一般のＣＭＯＳ型半導体集積回路装置では、半導体基板２にＮウェルとＰウェルとが形成される。これらのウェルは、上記のバッチ式イオン注入装置あるいは枚葉式イオン注入装置を使用して形成される。最近の半導体集積回路装置ではＭＯＳトランジスタなどが高密度に配置される。そのため、微細な素子分離領域の下方の半導体領域にＮウェルとＰウェルとの境界が形成されることが多い。
図１５（ａ）は、素子分離領域下方の半導体領域に形成された理想的なＮウェルとＰウェルとの境界（以下、ウェル境界という。）を示す断面図である。図１５（ａ）に示す例では、素子分離領域が、半導体基板表面に形成された溝にシリコン酸化膜などの絶縁物を埋め込んだＳＴＩ（Shallow Trench Isolation）構造を有している。ウェル境界がＳＴＩ構造２６下方の半導体領域に形成される場合、図１５（ａ）に示すように、ＳＴＩ構造２６の中央２７に開口端が位置するレジストパターン４がイオン注入マスクとして使用される。すなわち、Ｎウェル６を形成するイオン注入では、Ｎウェル６の形成領域に開口を有し、開口端がＳＴＩ構造２６の中央２７に位置するレジストパターン４が形成される。レジストパターン４をマスクとしてＮ型の不純物イオンをイオン注入すると、一部のイオンがＳＴＩ構造２６を通過し、ＳＴＩ構造２６下方の半導体領域にもＮウェル６が形成される。同様に、Ｐウェル７を形成する場合には、図１５（ｂ）に示すように、Ｐウェル７の形成領域に開口部を有するとともに、開口端がＳＴＩ構造２６の中央２７に位置するレジストパターン５をイオン注入マスクとして、Ｐ型の不純物イオンがイオン注入される。これにより、一部のイオンがＳＴＩ構造２６を通過してＳＴＩ構造２６下方の半導体領域にもＰウェル７が形成される。
以上のようにして形成されたＮウェル６およびＰウェル７は、ＳＴＩ構造２６の中央２７に対して対称に形成される。その結果、ＳＴＩ構造２６の中央２７にウェル境界１０が形成される。なお、以上のようなウェル注入はＳＴＩ構造２６を透過するような高エネルギーで行われる。このため、Ｎウェル６およびＰウェル７は、半導体基板表面よりも半導体基板内部の方が高い不純物濃度となる、いわゆるリトログレードウェルとなる。
以上が理想的なウェル境界の状態であるが、上述したように、現実のイオン注入では、イオンビーム１は、半導体基板２表面の法線に対して傾斜した方向から半導体基板２に入射する。そのため、Ｎウェル形成用のレジストパターン４が形成された状態では、例えば、レジストパターン４側に傾斜した方向からイオンビーム１が入射した場合、ＳＴＩ構造２６下方の半導体領域の一部がレジストパターン４の影になる。この場合、図１５（ｃ）に示すＮウェル６ａのように、レジストパターン４の影になる半導体領域にはＮ型の不純物層が形成されない。当該状態で、さらに、Ｐウェル形成用のレジストパターン５をマスクとして、Ｐ型の不純物イオンが図１５（ｃ）のイオンビーム１と同様の入射角で入射された場合、図１５（ｄ）に示すように、Ｐウェル７ａは、レジストパターン５下方の半導体領域にも形成される。この場合、ウェル境界１０ａはＳＴＩ構造２６の中央２７に形成されなくなる。
逆に、Ｎウェル形成用のレジストパターン４が形成された状態で、レジストパターン４に被覆されていない領域側に傾斜した方向からイオンビーム１が入射した場合、図１５（ｅ）に示すように、Ｎウェル６ｂは、レジストパターン４下方の半導体領域にも形成される。当該状態で、さらに、Ｐウェル形成用のレジストパターン５をマスクとして、Ｐ型の不純物イオンが図１５（ｅ）のイオンビーム１と同様の入射角で入射された場合、図１５（ｆ）に示すＰウェル７ｂのように、レジストパターン５の影になる半導体領域には、Ｐ型の半導体層が形成されない。この場合も、ウェル境界１０ｂはＳＴＩ構造２６の中央２７に形成されない。
ＳＴＩ構造２６の中央２７にウェル境界が形成されない場合、ウェルによる素子分離能力、すなわちウェルの分離耐圧が低下することが知られている。また、ウェル分離耐圧の低下は、ＳＴＩ構造２６の幅（図１５に示すＳＴＩ構造では、左右方向の幅）が減少するほど顕著になる。
この対策として、特許文献１には、ウェル分離耐圧の低下を抑制する手法が開示されている。図１６は、特許文献１に開示されたイオン注入手法を示す工程断面図である。当該手法では、図１６（ａ）および図１６（ｂ）に示すように、Ｐウェル７を形成する際のイオンビーム１１の入射方向と、Ｎウェル６を形成する際のイオンビーム１２の入射方向とが、ＳＴＩ構造２６の中央２７を挟んで少なくとも互いに相対する状態にされる。この場合、図１６（ｃ）に示すように、Ｎウェル６とＰウェル７とが重なる領域１３では、Ｎウェル６とＰウェル７とがほぼ電気的に補償し合い、実質的にウェル境界はＳＴＩ構造２６の中央２７に形成される。この結果、ウェル分離耐圧の低下を抑制することができるとされている。さらに、特許文献１では、Ｐウェル形成のためのイオン注入、およびＮウェル形成のためのイオン注入をそれぞれ４方向から対称に行う手法が提案されている。これにより、ウェル境界の形成方向に対するウェル分離耐圧の依存性を抑制することができ、半導体基板上で直交するいずれの方向に対しても高いウェル分離耐圧が得られるとされている。
特開２００２−２６２７４号公報
特許文献１に開示された手法は、イオン注入装置内で、半導体基板２の中心周りに半導体基板２を比較的容易に回転させることができる枚葉式イオン注入装置に対して好適である。しかしながら、半導体基板２の中心周りに半導体基板２を容易に回転させることができないバッチ式イオン注入装置に特許文献１の手法を適用することは容易ではない。
バッチ式イオン注入装置においても、ディスク３に半導体基板２を配置する際のノッチ３０の位置を変えることにより、半導体基板２を回転させることは可能である。しかしながら、バッチ式イオン注入装置では、上述のように、高速回転するディスク３に複数の半導体基板２が載置された状態で、ディスク３にイオンビーム１が照射されている。この場合、イオンビーム１の入射方向は半導体基板２上の位置に依存して異なる。したがって、バッチ式イオン注入装置において、半導体基板２のノッチ位置を変えることにより、単純に半導体基板２を回転させてディスク３上に配置しただけでは、イオンビーム１の入射方向を対称にすることはできない。このため、バッチ式イオン注入装置では、Ｐウェルを形成する際のイオンビームとＮウェルを形成する際のイオンビームとを、ＳＴＩ構造２６の中央２７を挟んで互いに相対する状態で入射させることは、その具体的手法が明らかでない状況下では非常に困難である。
また、バッチ式イオン注入装置を用いて素子分離領域の下方にウェル境界を形成した場合、枚葉式イオン注入装置を用いた場合とは異なり、半導体基板上で同一方向に形成されたウェル境界の間でウェル分離耐圧の値がばらつくという問題も発生する。すなわち、半導体基板２上の特定位置に形成されたウェル境界のウェル分離耐圧が低いという現象が発生する。当該現象も、バッチ式イオン注入装置において、イオンビーム１の入射方向が半導体基板２の位置ごとに異なることに起因している。
バッチ式イオン注入装置は、半導体基板を高速回転させた状態でイオン注入するため、各半導体基板に対してイオンビームが連続して照射される時間が短い。このため、ウェル注入のような高エネルギー注入中の基板温度上昇を抑制することができる。また、複数枚の半導体基板に対して同時にイオン注入を実施することができるため高スループットである。このような利点のため、将来的にさらに半導体プロセス上の設計ルールが縮小してもバッチ式イオン注入装置は使用されると考えられる。このため、バッチ式イオン注入装置において容易に実施可能な、ウェル分離耐圧向上技術が求められている。
本発明は、上記従来の事情を鑑みて提案されたものであって、バッチ式イオン注入装置を用いてウェルを形成した場合に、ウェル分離耐圧の低下を抑制することができるイオン注入方法および半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、以下の技術的手段を採用している。まず、本発明に係るイオン注入方法は、回転中心を中心として環状に複数の半導体基板が載置された平板状の支持体を、回転中心周りに回転させた状態でイオンビームを照射し、半導体基板に不純物を導入するイオン注入方法である。そして、本発明に係るイオン注入方法は、複数の半導体基板が載置された支持体が、イオンビームの入射方向と垂直な平面と、支持体の回転面内においてイオンビームの照射点および回転中心を通る直線に直交する直線とのなす角が第１の角度となる第１の状態に配置される。当該第１の状態で、支持体を回転中心周りに回転させ、イオンビームを照射することにより、第１導電型の不純物が半導体基板に注入される。次いで、複数の半導体基板が載置された支持体が、イオンビームの入射方向と垂直な平面と、支持体の回転面内においてイオンビームの照射点および回転中心を通る直線に直交する直線とのなす角が第２の角度となる第２の状態に配置される。当該第２の状態で、支持体を回転中心周りに回転させ、イオンビームを照射することにより、第１導電型と反対導電型の第２導電型の不純物が半導体基板に注入される。
上記イオン注入方法において、さらに、上記第１の状態で支持体を回転中心周りに回転させてイオンビームを照射することにより、第２導電型の不純物を半導体基板に注入するとともに、上記第２の状態で支持体を回転中心周りに回転させてイオンビームを照射することにより、第１導電型の不純物を半導体基板に注入してもよい。
一方、他の観点では、本発明は、回転中心を中心として環状に複数の半導体基板が載置された平板状の支持体を、回転中心周りに回転させた状態でイオンビームを照射し、半導体基板に不純層を形成する半導体装置の製造方法を提供することもできる。すなわち、本発明に係る半導体装置の製造方法では、まず、絶縁材料からなる素子分離領域が形成された半導体基板上の第１の不純物層が形成される領域に開口を有する第１のマスクパターンが形成される。第１のマスクパターンの開口端は、上記素子分離領域上に位置している。当該第１のマスクパターンが形成された半導体基板が支持体に複数載置される。当該支持体は、イオンビームの入射方向と垂直な平面と、支持体の回転面内においてイオンビームの照射点および回転中心を通る直線に直交する直線とのなす角が第１の角度となる第１の状態に配置される。当該第１の状態で、支持体を回転中心周りに回転させてイオンビームを照射することにより、第１導電型の不純物が半導体基板に注入される。次いで、半導体基板上に第２の不純物層が形成される領域に開口を有する第２のマスクパターンが形成される。第１のマスクパターンの開口端は、上記素子分離領域上に位置している。当該第２のマスクパターンが形成された半導体基板が支持体に複数載置される。当該支持体は、イオンビームの入射方向と垂直な平面と、支持体の回転面内においてイオンビームの照射点および回転中心を通る直線に直交する直線とのなす角が第２の角度となる第２の状態に配置される。当該第２の状態で、支持体を、回転中心周りに回転させてイオンビームを照射することにより、第１導電型の不純物と反対導電型の第２導電型の不純物が半導体基板に注入される。
上記イオン注入方法において、さらに、第１のマスクパターンが形成された半導体基板が複数載置された支持体を、上記第２の状態で回転中心周りに回転させてイオンビームを照射することにより、第１導電型の不純物を半導体基板に注入してもよい。この場合、第２のマスクパターンが形成された半導体基板が複数載置された支持体を、上記第１の状態で回転中心回りに回転させてイオンビームを照射することにより、第２導電型の不純物が半導体基板に注入される。
上記構成に半導体装置の製造方法において、第１の角度と第２の角度とは、前記支持体の回転面が、イオンビームと回転中心とを含む平面に関して対称となる角度にすることができる。また、第１の不純物層および第２の不純物層は、ウェルとすることができる。さらに、各半導体基板は、半導体基板の中心および半導体基板のノッチを通る直線と、半導体基板の中心および前記支持体の回転中心を通る直線とのなす角が４５°となる状態で支持体上に載置されることが好ましい。加えて、半導体基板面上に形成される、第１の不純物層と第２の不純物層との境界は、半導体基板の中心および半導体基板のノッチを通る直線と、平行または垂直にすることができる。以上の構成は、第１の不純物層と第２の不純物層との境界に対して垂直な方向の素子分離領域の幅が１３０ｎｍ以下である場合に特に好適である。
本発明によれは、素子分離領域の下方に、ウェル境界が配置されたＮウェルとＰウェルとを形成する際に、ウェル境界を素子分離領域に対して容易に対称的に形成することができる。このため、半導体基板面内におけるウェル分離耐圧のバラツキを低減できるとともに、ウェル分離耐圧の劣化を抑制することができる。
本願発明者は、バッチ式イオン注入装置を用いて素子分離領域下方にＮウェルおよびＰウェルを形成したときに生じるウェル分離耐圧劣化の原因について検討した。ここでは、実施形態の説明に先立って、この原因について説明する。
既に述べたように、バッチ式イオン注入装置は、複数の半導体基板２が載置されたディスク３をディスク回転軸周りに高速回転させながら、ディスク３へイオンビーム１を照射する。バッチ式イオン注入装置においても、チャネリング抑制のため、半導体基板主面の法線に対して所定の傾角（以下、チルト角という。）および所定の回転角（以下、ツイスト角という。）で不純物イオンが入射できる必要がある。
図１は、半導体基板２に入射するイオンビーム１の様子を示す斜視図である。図１に示すように、チルト角γは、半導体基板２表面の法線１５とイオンビーム１とのなす角である。また、ツイスト角θは、半導体基板２の中心およびノッチ３０を通る直線１８と、イオンビーム１の半導体基板２への投影線１７とのなす角である。半導体基板２上に形成される素子パターンによっては、チャネリング抑制のため、所定のツイスト角θが設定された状態でイオン注入が行われる。
以上のチルト角γおよびツイスト角θは、バッチ式イオン注入装置では以下のようにして定められる。図２は、図１３に示したディスク３の縦断面図である。また、図３は、図１３に示したディスク３の横断面図である。なお、図２および図３では、ディスク３のうち、その断面に出現する線のみを示している。また、図２および図３では、断面にディスク３に載置された半導体基板２を例示している。イオンビーム１は、バッチ式イオン注入装置あるいはバッチ式イオン注入装置が設置される床面に対して、その位置が相対的に固定されている。以下では、イオンビーム１を基準とした座標系に基づいてディスク３の構造を説明する。なお、イオンビーム１は水平面内で進行しているとする。図２に示すように、当該座標系では、イオンビーム１と平行（水平面内）で、イオンビーム１の進行方向と逆方向をＺ軸方向としている。また、鉛直上向き（図２の紙面において上向き）がＹ軸方向である。そして、Ｙ軸とＺ軸とで構成されるＹＺ面（図２では紙面）に垂直で、図２の紙面を裏から表に向かう方向をＸ軸方向としている。図３では、Ｘ軸方向が左方向となり、Ｙ軸方向が紙面に垂直で紙面の裏から表に向かう方向になる。
図２および図３に実線で示すように、ディスク３は外縁部が、ディスク３の回転面３２に対して所定の角度ψ（以下、コーン角ψという。）で傾斜している。そして、当該外縁部が半導体基板２の載置面３３になっている。このように、載置面３３が傾斜した構造を採用することにより、ディスク３が高速回転したとき、その遠心力で半導体基板２がディスク３へ押し付けられる。
図２に示すように、ディスク３は、ディスク３の中心３１（以下、ディスク中心３１という。）を通るＸ軸に平行な軸５１周りに回転することにより、ディスク３の回転面３２がＸ−Ｙ面（Ｘ軸とＹ軸とで構成される面）に対して傾斜できるように構成されている。また、図３に示すように、ディスク３は、ディスク中心３１を通るＹ軸に平行な軸５２周りに回転することによりＸ−Ｙ面に対して傾斜可能に構成されている。
ディスク３上に複数枚の半導体基板２が載置されると、まず、図２に実線で示すように、ディスク３の回転面３２が軸５１周りに回転し、Ｘ−Ｙ面に対してコーン角ψだけ傾斜する。これにより、イオンビーム１が半導体基板２の表面に垂直に入射する状態になる。このとき、ディスク３の回転面３２は、図３に実線で示すように、Ｚ−Ｙ面（Ｚ軸とＹ軸とで構成される面）に対して垂直な状態になっている。
この後、ディスク３が周方向に高速回転を開始する。そして、高速回転中に、図２に破線で示すように、ディスク３の回転面３２が軸５１周りに回転し、載置面３３（または、いずれかの半導体基板２が最上部に到達したときの半導体基板２の表面）とＸ−Ｙ面とのなす角が、所定の傾き角αとなるように傾斜する。また、このとき、図３に破線で示すように、ディスク３の回転面３２が軸５２周りに回転し、回転面３２とＸ−Ｙ面とのなす角が、所定の傾き角βとなるように傾斜する。
以上のようにして、イオンビーム１の半導体基板に対するチルト角γが所定の角度に設定される。そして、当該状態でイオンビーム１の照射が開始される。なお、ディスク３の回転面３２は、ディスク３を高速回転させるモータ等の駆動機構とともに移動する。このため、チルト角γが所定の角度に設定された状態であっても、ディスク３は、ディスク中心３１を通り、回転面３２に垂直なディスク回転軸周りに高速回転することができる。
ディスク３が高速回転している場合、半導体基板２上の任意の点における、イオンビーム１のチルト角γとツイスト角θは、以下の式（１）から式（５）により表現される。なお、図４に示すように、Ｒはディスク中心３１と半導体基板２の中心２１との距離であり、ｒは半導体基板２の中心２１と上記任意点２２までの水平距離である。
γ=cos-1[cos(α-ψ)cosβcosψ+sinβsinψsinφ-sin(α-ψ)cosβsinψcosφ] …(1)
θ=tan-1(ｋ/ｈ) …(2)
ｋ=sinβcosφ+sin(α-ψ)cosβsinφ …(3)
ｈ=cos(α-ψ)cosβsinψ+sin(α-ψ)cosβcosψcosφ-sinβcosψsinφ …(4)
φ=tan-1(ｒ/Ｒ) …(5)
式（１）〜式（５）に示すように、チルト角γおよびツイスト角θは、半導体基板２の中心２１と任意点２２までの水平距離ｒの関数になる。したがって、傾き角αおよび傾き角βが一定である場合（α＝ψかつβ＝０の場合を除く）、チルト角γおよびツイスト角θは、半導体基板２上の位置に依存して変化することになる。
ところで、ディスク３を高速回転させる際のディスク３の回転数が一定である場合、ディスク３上の周速度は、ディスク中心３１からの距離が大きくなるほど大きくなる。このように、半導体基板２上の位置に応じてディスク３の周速度が変化する状況下では、半導体基板２上を横切るイオンビーム１の相対速度が半導体基板２上の位置により異なることになる。この場合、半導体基板２に導入される不純物イオンの量も異なってしまい、半導体基板２の全面に不純物イオンを均一に注入することができない。このため、ディスク３の回転数は、ディスク中心３１からイオンビーム１の照射位置までの距離に応じて、イオンビーム１の照射位置の周速度が同一になるように変動する構成になっている。同様に、ディスク３の直線往復運動（ここでは、上下運動）も、ディスク中心３１からイオンビーム１の照射位置までの距離に応じて、イオンビーム１の相対的な移動速度が同一となるように変動する構成になっている。例えば、半導体基板２の直径が２００ｍｍである場合、ディスク３の回転数は２００〜１２１５ｒｐｍ程度の範囲で可変に構成されている。また、ディスク３の上下運動の速度は２０〜４０ｍｍ／ｓｅｃ程度の範囲で可変に構成されている。なお、上下運動の振幅は２５０ｍｍ程度であり、イオンビーム１のビーム径は３０ｍｍ程度である。
以上のように構成されるバッチ式イオン注入装置により、従来法で形成されたＮウェルおよびＰウェル間のウェル境界は、ＳＴＩ構造２６の下方の半導体領域にウェル境界（ＰＮ接合）が非対称に形成される。当該非対称性が、上述のウェル分離耐圧のバラツキやウェル分離耐圧の低下の原因である。
図５は、ディスク中心３１周りに反時計回りに高速回転中のディスク３を示す模式図である。図５において、半導体基板２ａ、２ｂ、２ｃ、２ｄ、２ｅは、ディスク３の回転運動に伴って、移動する１枚の半導体基板２を示している。また、図６は、図５に示す半導体基板２ａ〜２ｅにおけるイオンビーム１の入射方向を、半導体基板２を基準として示す図である。図６において、イオンビーム１ａ、１ｂ、１ｃ、１ｄ、１ｅは、それぞれ、図５に示した半導体基板２ａ〜２ｅにおいて、入射するイオンビーム１の入射方向を示している。例えば、図５の半導体基板２ａに対応するイオンビーム１が、図６のイオンビーム１ａである。なお、半導体基板２が図５の半導体基板２ａの位置から半導体基板２ｅの位置に移動するまでの間に、ディスク３は上下運動をしないものとする。
図５に示すように、ディスク３の回転運動に伴って、半導体基板２の左端部から右端部にわたってイオンビーム１が照射される。このとき、半導体基板２上におけるイオンビーム１の軌跡は、図６に一点鎖線で示すように円弧６１になる。また、イオンビーム１は、円弧６１に対して一定の傾きをもって半導体基板２に入射する。
例えば、半導体基板２上に、半導体基板中心２１とノッチ３０とを結ぶ直線とに平行なウェル境界を有するＮウェル６とＰウェル７とが、当該直線と垂直な方向に複数組形成されるとする。図６では、イオンビーム１ａ〜１ｅに対応する５つのウェル境界（５組のＮウェル６とＰウェル７）を図示している。イオンビーム１が、円弧６１に対して一定の傾きをもって半導体基板２に入射すると、図６に示すように、各Ｎウェル形成位置（あるいは、各Ｐウェル形成位置）に入射するイオンビーム１の方向は同一とはならない。すなわち、半導体基板２上の位置によって、イオンビーム１のツイスト角θが異なることになる。
図７は、図６に示した半導体基板２上のイオンビーム１ａ〜１ｅに対応して形成されたウェル境界を示す断面図である。図７（ａ）〜図７（ｅ）が、イオンビーム１ａ〜１ｅそれぞれ対応している。図７（ａ）〜図７（ｅ）に示すように、ウェル境界と平行な方向からイオンビーム１が入射した場合（イオンビーム１ｂに対応する図７（ｂ））にのみウェル境界２８ｂがＳＴＩ構造２６に対して対称に形成されている。他の場合は、ウェル境界２８ａ、２８ｃ、２８ｄ、２８ｅがＳＴＩ構造２６に対して非対称に形成される。
このようにして発生するウェル境界２８（２８ａ、２８ｃ〜２８ｅ）の非対称性が、ウェル分離耐圧バラツキおよびウェル分離耐圧の低下の原因となる。本発明は以上述べた知見に基づいてなされたものである。
（実施の形態）
以下、図面を参照して本発明の一実施形態を説明する。ここでは、ＣＭＯＳ半導体集積回路中のＮウェルおよびＰウェルを形成する事例により本発明を具体化している。
まず、図１５（ａ）に示した構造と同様に、半導体基板（ここでは、シリコン基板）の表面に、公知の手法により、素子分離領域が形成される。本事例では、素子分離領域として、周知の手法によりＳＴＩ構造２６を形成している。ＳＴＩ構造２６の深さは、０．２〜０．５μｍ程度である。特に限定されないが、本事例では、当該溝に充填される絶縁材料としてシリコン酸化膜を使用している。シリコン酸化膜の表面は、ＣＭＰ法等により平坦化されている。
次に、半導体基板上に、Ｎウェル形成用のマスクパターンが形成される。当該マスクパターンには、例えば、周知のフォトリソグラフィ技術により形成されたレジストパターンを使用することができる。ここでは、図１５（ａ）と同様に、Ｎウェル形成領域に開口部を有するレジストパターン４を形成している。当該レジストパターン４により、Ｐウェル形成領域は被覆されている。当該レジストパターン４の開口端は、上記ＳＴＩ構造２６上に位置している。ここでは、レジストパターン４の開口端は、ＳＴＩ構造２６の幅方向（図面において左右方向）の中央２７に位置している。なお、レジストパターン４の膜厚は、１．０〜１．５μｍ程度である。
以上のような、Ｎウェル形成用のマスクパターン４が形成された複数の半導体基板２が、図１３に示したように、バッチ式イオン注入装置のディスク３上に、ディスク中心３１を中心とする環状に配列される。そして、バッチ式イオン注入装置において、１００ｋｅＶ〜１ＭｅＶ程度の注入エネルギーでリンイオンなどのＮ型不純物イオンが以下の条件でイオン注入される。
図８（ａ）は、イオン注入処理中のディスク３の状態を示す図である。図８（ａ）では、ディスク３上に載置されたいずれかの半導体基板２の中心２１に、イオンビーム１が照射された状態を示している。ここでは、ディスク中心３１と半導体基板中心２１との距離Ｒが４４５ｍｍ、半導体基板２の直径が２００ｍｍである。また、ディスク３のコーン角ψは５°である。なお、各半導体基板２は、ノッチ角を＋４５°として、ディスク３上に載置されている。ここで、ノッチ角は、半導体基板中心２１およびディスク中心３１を通る直線と、半導体基板中心２１およびノッチ３０を通る直線とのなす角である。ノッチ角は、ノッチ３０がディスク中心３１の方向に位置する状態が０°であり、図１３において時計回りの方向が正方向である。
当該状態で、ディスク３がディスク回転軸５３周りに回転され、Ｎ型不純物イオンがイオン注入される。このとき、傾き角αは０°に近い所定角度α1に設定され、傾き角βが所定の第１の角度β1に設定される。ここでは、α1＝０°であり、β1＝７°である。この場合、イオンビーム１は、式（１）〜式（５）により定まるチルト角γおよびツイスト角θで半導体基板２に入射する。なお、傾き角αは、回転面３２のＹ−Ｚ面（Ｙ軸とＺ軸とで構成される面）に平行な断面がＸ−Ｙ面に平行である状態が０°であり、図２において反時計回りの方向が正方向である。また、傾き角βは、回転面３２のＺ−Ｘ面に平行な断面がＸ−Ｙ面に平行である状態が０°であり、図３において反時計回りの方向が正方向である。
当該イオン注入が完了すると、傾き角βが、第１の角度β1とは異なる第２の角度β2に変更される。すなわち、図８（ｂ）に示すように、ディスク３が軸５２周りに回転し、回転面３２が、先の傾き角β＝β1の状態（図８（ａ）の状態）とＹ−Ｚ面に関して面対称となる状態に設定される。なお、Ｙ−Ｚ面は、Ｙ軸とＺ軸とで構成される面、すなわち、イオンビーム１およびディスク中心３１を含む平面である。第１の角度β1＝７°である場合、第２の角度β2＝−β1＝−７°である。そして、当該状態でディスク３がディスク回転軸５３周りに回転され、β＝β1として実施したイオン注入と同一量のＮ型不純物イオンが半導体基板２にイオン注入される。なお、このとき、ディスク３は軸５１（図２参照。）周りには回転しない。すなわち、傾き角α＝α1である。
以上のようにして、Ｎウェル６が形成されると、イオン注入装置から半導体基板２が取り出される。そして、Ｎウェル形成用のレジストパターン４が除去される。
Ｎウェル形成用のレジストパターン４が除去された後、Ｐウェル形成用のマスクパターンが形成される。当該マスクパターンには、Ｎウェル形成用のマスクパターンと同様に、周知のフォトリソグラフィ技術により形成されたレジストパターンを使用することができる。ここでは、図１５（ｂ）と同様に、Ｐウェル形成領域に開口部を有するレジストパターン５を形成している。当該レジストパターン５により、Ｎウェル形成領域は被覆されている。当該レジストパターン５の開口端は、上記ＳＴＩ構造２６上に位置している。ここでは、レジストパターンの開口端は、素子分離領域の幅方向の中央２７に位置している。なお、レジストパターン５の膜厚は、１．０〜１．５μｍ程度である。
以上のような、Ｐウェル形成用のレジストパターン５が形成された複数の半導体基板２が、ノッチ角を＋４５°として、バッチ式イオン注入装置のディスク３上にディスク中心３１を中心とする環状に配列される。そして、バッチ式イオン注入装置において、１００ｋｅＶ〜１ＭｅＶ程度の注入エネルギーでボロンイオンなどのＰ型不純物が以下の条件でイオン注入される。
まず、図８（ａ）に示すように、傾き角αが上記所定角度α1に設定され、傾き角βが上記第１の角度β1に設定される。当該状態で、ディスク３がディスク回転軸５３周りに回転され、Ｐ型不純物イオンがイオン注入される。当該イオン注入が完了すると、ディスク３の回転面３２が軸５２周りに回転し、傾き角βが上記第２の角度β2（＝−β1）に設定される。そして、当該状態でディスク３がディスク回転軸５３周りに回転され、β＝β1として実施したイオン注入と同一量のＰ型不純物イオンが半導体基板２にイオン注入される。このとき、ディスク３は軸５１周りには回転せず、傾き角αは、上記所定角度α1になっている。
なお、以上では、Ｎ型不純物イオンをイオン注入した後に、Ｐ型不純物イオンをイオン注入したが、注入順は特に限定されない。Ｐ型不純物イオンをイオン注入した後に、Ｎ型不純物イオンをイオン注入してもよい。また、各不純物イオンのドーズ量は、半導体基板２中に形成された不純物層であるＮウェル６とＰウェル７との不純物濃度が同程度となる状態に設定される。
図９は、以上のウェル形成方法により形成されたＮウェル６およびＰウェル７を模式的に示す半導体基板の平面図である。図９では、半導体基板２上の中心およびその左右に形成されたＮウェル６およびＰウェル７を拡大して示している。なお、上述のウェル形成方法では、Ｎ型不純物イオンとＰ型不純物イオンとが異なる方向から入射されるため、ウェル境界２０には、図１６に示したような、補償領域が形成される。このため、図９では、補償領域１３の中央をウェル境界２０として示している。また、図９では、ウェル境界２０（２０ａ〜２０ｃ）上に存在するＳＴＩ構造２６の図示を省略している。上述のように、イオン注入時に半導体基板２のノッチ角は＋４５°に設定されている。図９では、ウェル境界２０が、半導体基板中心２１およびノッチ３０を通る直線に対して平行に形成されている。このため、ウェル境界２０は、半導体基板中心２１とディスク中心３１とを通る直線に対して４５°傾斜している。
図９に示す実線矢印７１は、Ｎ型不純物イオンの入射方向の半導体基板２上への投影線を示しており、破線矢印７２はＰ型不純物イオンの入射方向の半導体基板２上への投影線を示している。厳密には、実線矢印７１と破線矢印７２とは重なることになるが、図９では、説明のため並べて記載している。
図９に示すように、上述のイオン注入方法を用いることにより、ウェル境界２０に対して、概ね等しい角度でイオンビーム１が入射する。これは、上述の式（１）〜式（５）において、α＝０°、β＝７°、ψ＝５°、Ｒ＝４４５ｍｍとして算出した所定距離ｒにおけるツイスト角θと、α＝０°、β＝−７°、ψ＝５°、Ｒ＝４４５ｍｍとして算出した所定距離ｒにおけるツイスト角θとを比較することにより明らかである。
先に説明したように半導体基板２はディスク中心３１を回転軸として回転しているため、ウェル境界２０ａ、２０ｂ、２０ｃのそれぞれの位置では、各投影線７１、７２の方向が変化する。このため、従来のようにＮウェル６、Ｐウェル７それぞれディスク３の傾き角βの設定を変えずに、１回ずつイオン注入した場合には、ウェル境界の位置が、半導体基板２上の位置によって変動する。
これに対し、本実施形態では、Ｎ型不純物イオンのイオン注入が傾き角β＝β1（あるいは、β＝β2）の状態で実施されるとともに、Ｐ型不純物イオンのイオン注入が、傾き角β＝β2＝−β1（あるいは、β＝β1）の状態で実施されている。このため、少なくとも１回は、ディスク３の回転面３２がイオンビーム１およびディスク中心３１を含む平面に関して面対称となる状態で、Ｎ型不純物イオンとＰ型不純物イオンとがイオン注入されている。したがって、図９に示すように、Ｎ型不純物イオンの入射方向の投影線７１と、Ｐ型不純物イオンの入射方向の投影線７２とは、互いに反対方向となる。この結果、半導体基板上２の位置に関わらずウェル境界２０をＳＴＩ構造２６に対して対称に形成することができる。
図１０は、図９に示すウェル境界２０ａ〜２０ｃに対応するＳＴＩ構造２６下方の構造を示す断面図である。上述したように、図９に示したウェル境界２０には、補償領域１３（１３ａ〜１３ｃ）が形成される。本実施形態では、半導体基板２上の位置に依存して、Ｎ型不純物イオンの入射方向およびＰ型不純物イオンの入射方向が変動している。このため、形成される補償領域１３ａ〜１３ｃの幅（図１０において、左右方向の幅）は、半導体基板２上の位置に依存して異なる。しかしながら、上述のように、本実施形態では、Ｎ型不純物イオンとＰ型不純物イオンとが、ほぼ対向する方向から入射されるため、Ｎウェル６とＰウェル７との間に形成される補償領域１３（１３ａ〜１３ｃ）は、それぞれウェル境界２０（２０ａ〜２０ｃ）に対して対称に形成される。この結果、ウェル分離耐圧を半導体基板２上の位置によらずほぼ一定値にすることができる。また、半導体基板２上の位置に依存するウェル分離耐圧の低下が抑制された結果、ウェル分離耐圧を向上させることができる。
なお、本実施形態では、図９に示したように、Ｎ型不純物イオンのイオン注入およびＰ型不純物イオンのイオン注入が、傾き角β＝β1の状態とβ＝β2の状態とでそれぞれ行っている。Ｎ型不純物イオンとＰ型不純物イオンとは、イオン種が異なるため、例えば、左方にＮウェル６を形成し、右方にＰウェルを形成した場合（図１０の場合）と、左方にＰウェル７を形成し、右方にＮウェル６を形成した場合とでは、半導体基板２上の同一位置であっても、形成される補償領域１３の形状が厳密には異なる。このため、ウェル境界にわずかな非対称性が生じる可能性がある。しかしながら、本実施形態のように、Ｎ型不純物イオンのイオン注入およびＰ型不純物イオンのイオン注入を、ディスク３の回転面３２がＹ−Ｚ面に関して面対称となる状態で行うことで、このような非対称性の発生を防止することができる。なお、イオン注入種の差異に起因する非対称性が、所望の半導体装置の特性上問題とならない場合には、傾き角β＝β1としたＮ型不純物イオンの注入と、傾き角β＝β2としたＰ型不純物イオンの注入と１度ずつ実施すればよい。これにより、ＳＴＩ構造２６に対して、ほぼ対称な補償領域１３を形成することができる。
図１１は、本実施形態のウェル形成方法により形成されたウェル境界の分離耐圧の分布と、従来法で形成されたウェル境界のウェル分離耐圧の分布とを示す図である。図１１（ａ）が本実施形態のウェル分離耐圧であり、図１１（ｂ）が従来のウェル分離耐圧である。なお、図１１（ａ）、図１１（ｂ）において、横軸がウェル耐圧に対応し、縦軸は各耐圧の累積頻度（％）に対応する。また、図１２は、図１１に示すウェル分離耐圧分布を計測した測定用パターンを示す平面図である。当該測定用パターン８１は、半導体基板２の中心２１とノッチ３０とを通る直線に対して平行な２つのウェル境界を有する２つのパターンＬ（図１１に丸で示すデータ）、パターンＲ（図１１に三角で示すデータ）と、当該直線に垂直なウェル境界を有するパターンＵ（図１１に四角で示すデータ）、パターンＤ（図１１に菱形で示すデータ）とから構成されている。パターンＬとパターンＲとでは、ＮウェルとＰウェルの位置が反転している。同様に、パターンＵとパターンＤとでは、ＮウェルとＰウェルの位置が反転している。このような測定用パターンを半導体基板２の全面に形成し、各パターンのウェル分離耐圧を計測したデータが図１１に示したデータである。なお、ウェル分離耐圧は、ＳＴＩ構造２６下方に形成されたウェル境界に逆方向電位差を印加した際に、所定のリーク電流（図１１では、ウェル境界の長さ１μｍあたり１μＡ）が流れた電位差として定義される。また、イオン注入時のノッチ角はともに４５°である。
図１１（ｂ）に示すように、従来法では、ウェル境界形成方向およびＮウェルとＰウェルとの位置関係に依存して、ウェル分離耐圧が大きく異なっている。また、半導体基板中心２１とノッチ３０とを通る直線と平行なウェル境界を有するパターン（パターンＬ、パターンＲ）に比べて、当該直線に垂直なウェル境界を有するパターン（パターンＵ、パターン）のウェル耐圧が低い傾向にある。また、特に、パターンＵのウェル分離耐圧が、他のパターンのウェル分離耐圧に比べて低く、耐圧値のバラツキも大きいことが理解できる。これに対し、本実施形態のウェル形成方法では、図１１（ａ）に示すように、ウェル分離耐圧はいずれのパターンにおいても同様であり、かつ、高いウェル分離耐圧を有している。また、ウェル分離耐圧値のバラツキも低減していることが理解できる。
従来法で形成されたウェルのウェル分離耐圧は、素子分離領域の幅が減少するにしたがってバラツキがますます大きくなる傾向にある。特に素子分離領域の幅が１３０ｎｍ以下の場合は、ウェル分離耐圧のバラツキが顕著になり半導体集積回路特性に大きな影響を及ぼす。したがって、本発明は、今後の６５ｎｍ、４５ｎｍ、３２ｎｍノードなどのプロセス技術におけるこのような問題の解決に対して大きな効果を発揮するものである。
以上説明したように、本発明によれば、素子分離領域の下方に、ウェル境界が配置されたＮウェルとＰウェルとを形成する際に、ウェル境界を素子分離領域に対して容易に対称的に形成することができる。この結果、ウェル分離耐圧のバラツキを低減することができ、かつ、高いウェル分離耐圧を実現することができる。
なお、本発明は、以上で説明した各実施形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。例えば、上記実施形態では、シリコン基板に対するイオン注入の際に、シリコン基板の単結晶格子配置に起因して発生するチャネリングを抑制するために第１の角度β1＝７°としたが、第１の角度β1は７°に限定されるものではない。好ましくは、３°≦β1≦１０°の範囲であるが、０°＜β1＜９０°の範囲内の任意の有限の角度に設定することができる。また、上記では、第２の角度β2＝−β1としたが、β2の絶対値とβ1の絶対値とが完全に一致することは必須ではなく、上述の効果が得られる範囲で異なる値にすることも可能である。加えて、ノッチ角は、＋１３５°、＋２２５°または＋３１５°であっても同様の効果を得ることができる。この場合、ウェル境界は、ノッチおよび半導体基板中心を通る直線に対して、平行または垂直に形成されることが好ましい。
本発明は、バッチ式イオン注入装置におけるウェル分離耐圧の劣化を抑制することができるという効果を有し、ＣＭＯＳトランジスタ等を製造する際のイオン注入方法として有用である。
半導体基板に入射するイオンビームの様子を示す斜視図 ディスクの縦断面図 ディスクの横断面図 ディスクと半導体基板との位置関係を示す模式図 高速回転中のディスクを示す模式図 高速回転中のイオンビームの入射方向を示す模式図 半導体基板上の異なる位置に形成されたウェル境界を示す断面図 本発明の一実施形態におけるディスクの動きを示す模式図 本発明の一実施形態におけるイオンビームの入射方向を示す模式図 本発明の一実施形態において形成されたウェル境界を示す断面図 ウェル分離耐圧の値を示す図 測定用パターンを示す平面図 バッチ式イオン注入装置のプレートと半導体基板との位置関係を示す図 枚葉式イオン注入装置のイオンビームと半導体基板との位置関係を示す図 ウェル境界を模式的に示す断面図 従来のウェル境界の形成過程を示す工程断面図
符号の説明
１、１ａ〜１ｅ イオンビーム
２、２ａ〜２ｅ 半導体基板
３ ディスク
４、５ レジストパターン（マスクパターン）
６、６ａ、６ｂ Ｎウェル領域
７、７ａ、７ｂ Ｐウェル領域
１０、２０、２８ ウェル境界
１３ Ｐウェル注入とＮウェル注入が重なる領域（補償領域）
２６ ＳＴＩ構造
２７ ＳＴＩ構造の中央
３１ ディスク中心
３２ ディスク回転面
３３ 基板載置面
４１ 電磁石
７１ Ｎ型不純物イオンビーム投影線
７２ Ｐ型不純物イオンビーム投影線

Claims (9)

  1. 回転中心を中心として環状に複数の半導体基板が載置された平板状の支持体を、前記回転中心周りに回転させた状態でイオンビームを照射し、半導体基板に不純物を導入するイオン注入方法であって、
    複数の半導体基板が載置された支持体を、イオンビームの入射方向と垂直な平面と、前記支持体の回転面内において前記イオンビームの照射点および前記回転中心を通る直線に直交する直線とのなす角が第１の角度となる状態に配置するとともに前記回転中心周りに回転させた状態でイオンビームを照射し、第１導電型の不純物を前記複数の半導体基板に注入する工程と、
    前記複数の半導体基板が載置された支持体を、イオンビームの入射方向と垂直な平面と、前記支持体の回転面内において前記イオンビームの照射点および前記回転中心を通る直線に直交する直線とのなす角が第２の角度となる状態に配置するとともに前記回転中心周りに回転させた状態でイオンビームを照射し、前記第１導電型と反対導電型の第２導電型の不純物を前記複数の半導体基板に注入する工程と、
    を含むことを特徴とするイオン注入方法。
  2. 前記複数の半導体基板が載置された支持体を、イオンビームの入射方向と垂直な平面と、前記支持体の回転面内において前記イオンビームの照射点および前記回転中心を通る直線に直交する直線とのなす角が前記第１の角度となる状態に配置するとともに前記回転中心周りに回転させた状態でイオンビームを照射し、前記第２導電型の不純物を前記複数の半導体基板に注入する工程と、
    前記複数の半導体基板が載置された支持体を、イオンビームの入射方向と垂直な平面と、前記支持体の回転面内において前記イオンビームの照射点および前記回転中心を通る直線に直交する直線とのなす角が前記第２の角度となる状態に配置するとともに前記回転中心周りに回転させた状態でイオンビームを照射し、前記第１導電型の不純物を前記複数の半導体基板に注入する工程と、
    をさらに含む請求項１記載のイオン注入方法。
  3. 回転中心を中心として環状に複数の半導体基板が載置された平板状の支持体を、前記回転中心周りに回転させた状態でイオンビームを照射し、半導体基板に不純物層を形成する半導体装置の製造方法であって、
    絶縁材料からなる素子分離領域が形成された半導体基板上の第１の不純物層が形成される領域に開口を有するとともに、開口端が前記素子分離領域上に位置する第１のマスクパターンを形成する工程と、
    前記第１のマスクパターンが形成された半導体基板が複数載置された支持体を、イオンビームの入射方向と垂直な平面と、前記支持体の回転面内において前記イオンビームの照射点および前記回転中心を通る直線に直交する直線とのなす角が第１の角度となる状態に配置するとともに前記回転中心周りに回転させた状態でイオンビームを照射し、第１導電型の不純物を前記複数の半導体基板に注入する工程と、
    前記複数の半導体基板上の第２の不純物層が形成される領域に開口を有するとともに、開口端が前記素子分離領域上に位置する第２のマスクパターンを形成する工程と、
    前記第２のマスクパターンが形成された半導体基板が複数載置された支持体を、イオンビームの入射方向と垂直な平面と、前記支持体の回転面内において前記イオンビームの照射点および前記回転中心を通る直線に直交する直線とのなす角が第２の角度となる状態に配置するとともに前記回転中心周りに回転させた状態でイオンビームを照射し、前記第１導電型の不純物と反対導電型の第２導電型の不純物を前記複数の半導体基板に注入する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 前記第１のマスクパターンが形成された半導体基板が複数載置された支持体を、イオンビームの入射方向と垂直な平面と、前記支持体の回転面内において前記イオンビームの照射点および前記回転中心を通る直線に直交する直線とのなす角が前記第２の角度となる状態で配置するとともに前記回転中心周りに回転させた状態でイオンビームを照射し、前記第１導電型の不純物を前記複数の半導体基板に注入する工程と、
    前記第２のマスクパターンが形成された半導体基板が複数載置された支持体を、イオンビームの入射方向と垂直な平面と、前記支持体の回転面内において前記イオンビームの照射点および前記回転中心を通る直線に直交する直線とのなす角が前記第１の角度となる状態で配置するとともに前記回転中心回りに回転させた状態でイオンビームを照射し、前記第２導電型の不純物を前記複数の半導体基板に注入する工程と、
    をさらに含む請求項４記載の半導体装置の製造方法。
  5. 前記第１の角度と前記第２の角度とは、前記支持体の回転面が、前記イオンビームと前記回転中心とを含む平面に関して対称になる角度である請求項３または４記載の半導体装置の製造方法。
  6. 前記第１の不純物層および第２の不純物層がウェルである請求項３から５のいずれかに記載の半導体装置の製造方法。
  7. 前記各半導体基板は、前記半導体基板の中心および前記半導体基板のノッチを通る直線と、前記半導体基板の中心および前記支持体の前記回転中心を通る直線とのなす角が４５°となる状態で前記支持体上に載置される請求項３から６のいずれかに記載の半導体装置の製造方法。
  8. 前記半導体基板面上に形成される、前記第１の不純物層と前記第２の不純物層との境界が、前記半導体基板の中心および前記半導体基板のノッチを通る直線と、平行または垂直である請求項７に記載の半導体装置の製造方法。
  9. 前記第１の不純物層と第２の不純物層との境界に対して垂直な方向の前記素子分離領域の幅が１３０ｎｍ以下である請求項３から８のいずれかに記載の半導体装置の製造方法。
JP2007193354A 2007-07-25 2007-07-25 イオン注入方法および半導体装置の製造方法 Pending JP2009032793A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007193354A JP2009032793A (ja) 2007-07-25 2007-07-25 イオン注入方法および半導体装置の製造方法
KR1020080069874A KR20090012090A (ko) 2007-07-25 2008-07-18 이온 주입 방법 및 반도체 장치 제조 방법
TW097127578A TW200913021A (en) 2007-07-25 2008-07-21 Ion implantation method and semiconductor device manufacturing method
US12/180,182 US7785994B2 (en) 2007-07-25 2008-07-25 Ion implantation method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007193354A JP2009032793A (ja) 2007-07-25 2007-07-25 イオン注入方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009032793A true JP2009032793A (ja) 2009-02-12
JP2009032793A5 JP2009032793A5 (ja) 2010-02-18

Family

ID=40295779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007193354A Pending JP2009032793A (ja) 2007-07-25 2007-07-25 イオン注入方法および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7785994B2 (ja)
JP (1) JP2009032793A (ja)
KR (1) KR20090012090A (ja)
TW (1) TW200913021A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765583B2 (en) * 2011-02-17 2014-07-01 Varian Semiconductor Equipment Associates, Inc. Angled multi-step masking for patterned implantation
US20120302049A1 (en) * 2011-05-24 2012-11-29 Nanya Technology Corporation Method for implanting wafer
US8697559B2 (en) 2011-07-07 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Use of ion beam tails to manufacture a workpiece
US9584012B2 (en) * 2015-02-14 2017-02-28 Skyworks Solutions, Inc. Quick-start high-voltage boost

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456055A (ja) * 1990-06-21 1992-02-24 Shimadzu Corp イオン注入装置
JP2000223438A (ja) * 1999-02-03 2000-08-11 Seiko Epson Corp 半導体ウエハへのイオン注入方法
JP2002026274A (ja) * 2000-05-01 2002-01-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003060073A (ja) * 2001-08-10 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005183458A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278557A (en) * 1991-02-19 1994-01-11 Key Tronic Corporation Cursor movement control key and electronic computer keyboard for computers having a video display
US5355148A (en) * 1993-01-14 1994-10-11 Ast Research, Inc. Fingerpoint mouse
US5790102A (en) * 1996-03-28 1998-08-04 Nassimi; Shary Pressure sensitive computer mouse
US6040208A (en) * 1997-08-29 2000-03-21 Micron Technology, Inc. Angled ion implantation for selective doping
US6335534B1 (en) * 1998-04-17 2002-01-01 Kabushiki Kaisha Toshiba Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes
JP4030198B2 (ja) * 1998-08-11 2008-01-09 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6319762B1 (en) * 2000-06-19 2001-11-20 Tsmc-Acer Semiconductor Manufacturing Corp. Method for fabricating poly-spacers
US7642529B2 (en) * 2006-09-29 2010-01-05 Varian Semiconductor Equipment Associates, Inc. Method of determining angle misalignment in beam line ion implanters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456055A (ja) * 1990-06-21 1992-02-24 Shimadzu Corp イオン注入装置
JP2000223438A (ja) * 1999-02-03 2000-08-11 Seiko Epson Corp 半導体ウエハへのイオン注入方法
JP2002026274A (ja) * 2000-05-01 2002-01-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003060073A (ja) * 2001-08-10 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005183458A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置

Also Published As

Publication number Publication date
US7785994B2 (en) 2010-08-31
TW200913021A (en) 2009-03-16
US20090029535A1 (en) 2009-01-29
KR20090012090A (ko) 2009-02-02

Similar Documents

Publication Publication Date Title
US8709928B2 (en) Semiconductor fin device and method for forming the same using high tilt angle implant
US7598161B2 (en) Method of forming transistor devices with different threshold voltages using halo implant shadowing
JP2005328048A (ja) 半導体基板へのイオン注入方法及び半導体素子の製造方法
US8823064B2 (en) Asymmetric FET formed through use of variable pitch gate for use as logic device and test structure
JP2009032793A (ja) イオン注入方法および半導体装置の製造方法
KR100810411B1 (ko) 반도체 소자의 소자 분리막 형성방법
US7291535B2 (en) Method and apparatus for fabricating semiconductor device
US20080119023A1 (en) Manufacturing method for semiconductor device to mitigate short channel effects
US20110086500A1 (en) Impurity implantation method and ion implantation apparatus
JP2004289154A (ja) 超浅型接合のための接合狭小化用相補インプラント
US20060264013A1 (en) Method for implanting ions to a wafer for manufacturing of semiconductor device and method of fabricating graded junction using the same
US20140335668A1 (en) Contact landing pads for a semiconductor device and methods of making same
KR100689673B1 (ko) 반도체소자의 불균일 이온주입 방법
JP4336804B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
TWI402945B (zh) 用於製造具有球形凹入通道之半導體元件的方法
JP5906463B2 (ja) 半導体装置の製造方法
JP2014049620A (ja) 半導体装置の製造方法
JP2015222787A (ja) イオン注入方法および半導体装置の製造方法
US6461946B2 (en) Method of manufacturing semiconductor device
JP2006245506A (ja) 半導体装置の製造方法及び半導体製造装置
JPH043061B2 (ja)
US10079153B2 (en) Semiconductor storage device
KR0166218B1 (ko) 반도체 제조공정의 이온 주입 방법
JPH03148818A (ja) 半導体装置の製造方法
JP3594518B2 (ja) Ｍｉｓ型半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121128