KR20090012090A - 이온 주입 방법 및 반도체 장치 제조 방법 - Google Patents

이온 주입 방법 및 반도체 장치 제조 방법 Download PDF

Info

Publication number
KR20090012090A
KR20090012090A KR1020080069874A KR20080069874A KR20090012090A KR 20090012090 A KR20090012090 A KR 20090012090A KR 1020080069874 A KR1020080069874 A KR 1020080069874A KR 20080069874 A KR20080069874 A KR 20080069874A KR 20090012090 A KR20090012090 A KR 20090012090A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
ion beam
straight line
center
angle
Prior art date
Application number
KR1020080069874A
Other languages
English (en)
Inventor
히데키 오카이
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20090012090A publication Critical patent/KR20090012090A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20207—Tilt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24507—Intensity, dose or other characteristics of particle beams or electromagnetic radiation
    • H01J2237/24514—Beam diagnostics including control of the parameter or property diagnosed
    • H01J2237/24528—Direction of beam or parts thereof in view of the optical axis, e.g. beam angle, angular distribution, beam divergence, beam convergence or beam landing angle on sample or workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

배치식 이온 주입 장치를 이용하여 웰을 형성한 경우에 웰 분리 내압의 저하를 억제할 수 있는 이온 주입 방법 및 반도체 장치 제조 방법을 제공한다.
복수 개의 반도체 기판이 올려진 디스크(3)가 이온 빔(1)과 수직인 X-Y면과 디스크(3)의 회전면(32) 내에 있어서 Y축에 직교하는 직선이 이루는 각이 제1 각도(β1)가 되는 상태에서 배치된다. 해당 상태에서, 디스크(3)를 디스크 회전축(53) 둘레로 회전시켜 이온 빔(1)을 조사함으로써 제1 도전형의 불순물이 반도체 기판(2)에 주입된다. 이어서, 디스크(3)가 X-Y면과 디스크(3)의 회전면(32) 내에 있어서 Y축에 직교하는 직선이 이루는 각이 제2 각도(β2)가 되는 상태에서 배치된다. 해당 상태에서 디스크(3)를 디스크 회전축(53) 둘레로 회전시켜 이온 빔(1)을 조사함으로써 제2 도전형의 불순물이 반도체 기판(2)에 주입된다.
Figure P1020080069874
반도체 기판, 이온 주입 방법, 이온 빔, 조사점, 도전형의 불순물, 지지체, 마스크 패턴, 반도체 장치 제조 방법

Description

이온 주입 방법 및 반도체 장치 제조 방법{ION IMPLANTATION METHOD AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은 배치식(batch type) 이온 주입 장치를 이용한 이온 주입 방법 및 반도체 장치 제조 방법에 관한 것으로서, 특히 소자 분리 영역의 하방에 형성되는 웰 영역 경계에서의 내압 불균일을 억제하는 이온 주입 방법 및 반도체 장치 제조 방법에 관한 것이다.
이온 주입법은 반도체 집적 회로의 제조 공정에 있어서 널리 사용되고 있으며, N웰, P웰도 이온 주입법으로 형성하는 것이 통상적이다. 이온 주입법은 배치식과 매엽식으로 분류할 수 있다. 배치식은 1회의 이온 주입에 있어서 복수 장의 반도체 기판에 대하여 동시에 불순물 이온을 도입하는 처리 방법이다. 또한, 매엽식은 1회의 이온 주입에 있어서 1장의 반도체 기판에 대하여 불순물 이온을 도입하는 처리 방법이다. 따라서, 이온 주입 장치에도 배치식 이온 주입 장치와 매엽식 이온 주입 장치가 존재하며, 두 이온 주입 장치는 서로 다른 구성을 가지고 있다.
도 13은 배치식 이온 주입 장치가 내부에 구비하는 디스크를 도시한 개략도이다. 도 13에 도시한 바와 같이, 원반형의 디스크(3)는 디스크(3)의 중심(31)을 지나는 디스크 회전축 둘레로 회전 가능한 구성을 가지고 있다. 복수 장의 반도체 기판(2)은 디스크(3)의 디스크 회전축(중심(31))을 중심으로 환상으로 올려진다.
이온 주입 처리는 디스크(3)를 1000rpm 이상의 회전수로 고속 회전시킨 상태에서, 디스크(3)에 이온 빔(1)을 조사함으로써 실시된다. 이온 빔(1)은 특정한 방향(입사 방향)으로 가속된, 반도체 기판(2)에 주입할 불순물 이온의 집합체이다. 이러한 이온 주입 장치에서는 이온 빔(1)은 스캔(편향)되지 않으며, 그 조사 위치가 고정되어 있다. 따라서, 반도체 기판(2)이 디스크(3)의 회전 운동에 의해 이온 빔(1)의 조사 위치에 도달하였을 때, 반도체 기판(2)에 불순물 이온이 주입된다. 또한, 도 13에서는 도면에 있어서 최상방에 위치하는 반도체 기판(2)에 이온 빔(1)이 조사되고 있는 상태를 나타내고 있다.
또한, 디스크(3)는 이온 빔(1)과 직교하는 면 내에서 디스크(3)의 직경 방향을 따라 이동 가능하게 구성되어 있다. 예컨대, 이온 빔(1)이 수평 방향으로 조사되는 이온 주입 장치에서는 디스크(3) 전체가 상하 방향(연직 방향)으로 이동 가능하게 구성된다. 이온 빔(1)에 대하여 디스크(3)가 회전 운동과 반도체 기판(2)의 직경에 걸친 직선 왕복 운동을 행함으로써 반도체 기판(2)의 전면에 한결같이 불순물 이온이 주입된다.
이러한 배치식 이온 주입 장치는 이온 전류(주입 도즈 레이트)가 중전류 영역에서부터 대전류 영역에서 사용되고 있다. 구체적으로 설명하면, 웰, 드레인 익스텐션, 게이트 전극에의 고농도 불순물 주입, 소스 영역 및 드레인 영역의 고농도 불순물 주입 등에 사용되고 있다. 또한, 도 13에 도시한 반도체 기판(2)의 잘린 부분은 반도체 기판(2)의 면방위를 나타내는 노치(30)이다. 도 13에서는 디스크(3) 상에 올려지는 각 반도체 기판(2)은 노치(30)가 중심(31) 방향을 향해 있으며, 이온 빔(1)의 조사 위치에 도달하였을 때 각 반도체 기판(2)의 방향은 동일해진다.
한편, 도 14는 매엽식 이온 주입 장치에서의 이온 주입시의 이온 빔(1)과 반도체 기판(2)과의 관계를 보인 개략도이다. 도 14에서는 이온 빔(1)이 수평 방향으로 조사되고 있다. 도 14에 도시한 매엽식 이온 주입 장치에서는 장치 내에 1장의 반도체 기판(2)이 설치된다. 해당 반도체 기판(2)에 대하여 전자석(41)이 생성하는 수직 방향의 자기장에 의해 이온 빔(1)이 수평면 내에서 스캔된다.
또한, 도 14의 사례에서는 반도체 기판(2)이 올려지는 기판 지지부(도시하지 않음)가 반도체 기판(2)의 직경 방향(예컨대, 상하 방향)을 따라 이동 가능하게 구성되어 있다. 이온 빔(1)의 수평면 내에서의 스캔과 반도체 기판(2)의 직경에 걸친 직선 왕복 운동을 행함으로써 반도체 기판(2)의 전면에 한결같이 불순물 이온이 주입된다.
이러한 매엽식 이온 주입 장치는 이온 전류가 소전류 영역에서부터 중전류 영역에서 사용되는 경우가 많다. 구체적으로 설명하면, 웰, MOS 트랜지스터의 소스 영역 및 드레인 영역의 포켓 주입, 문턱값 전압 제어용 주입 등에 사용되고 있다.
일반적으로, 이온 주입 공정에서는 실리콘 등으로 이루어지는 단결정 반도체 기판에 입사한 불순물 이온이 채널링에 의해 반도체 기판의 깊은 곳까지 진입하는 것을 방지할 필요가 있다. 따라서, 이온 빔(1)은 반도체 기판(2) 표면의 법선에 대하여 경사진 방향에서 입사된다. 도 13 및 도 14에서는 상세하게 도시하지는 않았으나, 어느 방식의 이온 주입 장치에 있어서도 반도체 기판(2)은 이온 빔(1)의 입사 방향이 반도체 기판(2) 표면의 법선에 대하여 경사지는 상태에서 디스크(3)나 기판 지지부에 지지되어 있다.
그런데, 일반적인 CMOS형 반도체 집적 회로 장치에서는, 반도체 기판(2)에 N웰과 P웰이 형성된다. 이들 웰은 상기한 배치식 이온 주입 장치 또는 매엽식 이온 주입 장치를 사용하여 형성된다. 최근의 반도체 집적 회로 장치에서는 MOS 트랜지스터 등이 고밀도로 배치된다. 따라서, 미세한 소자 분리 영역의 하방의 반도체 영역에 N웰과 P웰간 경계가 형성되는 경우가 많다.
도 15(a)는 소자 분리 영역 하방의 반도체 영역에 형성된 이상적인 N웰과 P웰간 경계(이하, 웰 경계라 함.)를 도시한 단면도이다. 도 15(a)에 도시한 예에서는, 소자 분리 영역이 반도체 기판 표면에 형성된 홈에 실리콘 산화막 등의 절연물을 메워넣은 STI(Shallow Trench Isolation) 구조를 가지고 있다. 웰 경계가 STI 구조(26) 하방의 반도체 영역에 형성되는 경우, 도 15(a)에 도시한 바와 같이, STI 구조(26)의 중앙(27)에 개구단이 위치하는 레지스트 패턴(4)이 이온 주입 마스크로서 사용된다. 즉, N웰(6)을 형성하는 이온 주입에서는, N웰(6)의 형성 영역에 개구를 가지며, 개구단이 STI 구조(26)의 중앙(27)에 위치하는 레지스트 패턴(4)이 형성된다. 레지스트 패턴(4)을 마스크로 하여 N형의 불순물 이온을 이온 주입하면, 일부의 이온이 STI 구조(26)를 통과하고, STI 구조(26) 하방의 반도체 영역에 도 N웰(6)이 형성된다. 마찬가지로, P웰(7)을 형성하는 경우에는, 도 15(b)에 도시한 바와 같이, P웰(7)의 형성 영역에 개구부를 가짐과 아울러, 개구단이 STI 구조(26)의 중앙(27)에 위치하는 레지스트 패턴(5)을 이온 주입 마스크로 하여 P형의 불순물 이온이 이온 주입된다. 이에 따라, 일부의 이온이 STI 구조(26)를 통과하여 STI 구조(26) 하방의 반도체 영역에도 P웰(7)이 형성된다.
이상과 같이 형성된 N웰(6) 및 P웰(7)은 STI 구조(26)의 중앙(27)에 대하여 대칭으로 형성된다. 그 결과, STI 구조(26)의 중앙(27)에 웰 경계(10)가 형성된다. 또한, 이상과 같은 웰 주입은 STI 구조(26)를 투과하는 고에너지로 행해진다. 따라서, N웰(6) 및 P웰(7)은 반도체 기판 표면보다 반도체 기판 내부가 높은 불순물 농도가 되는 소위 레트로그레이드 웰(Retrograde Well) 된다.
이상이 이상적인 웰 경계의 상태인데, 전술한 바와 같이 현실적인 이온 주입에서는 이온 빔(1)은 반도체 기판(2) 표면의 법선에 대하여 경사진 방향에서 반도체 기판(2)에 입사한다. 따라서, N웰 형성용 레지스트 패턴(4)이 형성된 상태에서는, 예컨대 레지스트 패턴(4) 측으로 경사진 방향에서 이온 빔(1)이 입사한 경우, STI 구조(26) 하방의 반도체 영역의 일부가 레지스트 패턴(4)의 그늘에 가려진다. 이 경우, 도 15(c)에 도시한 N웰(6a)과 같이 레지스트 패턴(4)의 그늘에 가려지는 반도체 영역에는 N형의 불순물층이 형성되지 않는다. 해당 상태에서, 또한, P웰 형성용 레지스트 패턴(5)을 마스크로 하여 P형의 불순물 이온이 도 15(c)의 이온 빔(1)과 동일한 입사각으로 입사된 경우, 도 15(d)에 도시한 바와 같이, P웰(7a)은 레지스트 패턴(5) 하방의 반도체 영역에도 형성된다. 이 경우, 웰 경계(10a)는 STI 구조(26)의 중앙(27)에 형성되지 않게 된다.
반대로, N웰 형성용 레지스트 패턴(4)이 형성된 상태에서, 레지스트 패턴(4)에 피복되지 않은 영역측에 경사진 방향에서 이온 빔(1)이 입사한 경우, 도 15(e)에 도시한 바와 같이, N웰(6b)은 레지스트 패턴(4) 하방의 반도체 영역에도 형성된다. 해당 상태에서, 또한, P웰 형성용 레지스트 패턴(5)을 마스크로 하여 P형 의 불순물 이온이 도 15(e)의 이온 빔(1)과 동일한 입사각으로 입사된 경우, 도 15(f)에 도시한 P웰(7b)과 같이 레지스트 패턴(5)의 그늘에 가려지는 반도체 영역에는 P형의 반도체층이 형성되지 않는다. 이 경우도 웰 경계(10b)는 STI 구조(26)의 중앙(27)에 형성되지 않는다.
STI 구조(26)의 중앙(27)에 웰 경계가 형성되지 않는 경우, 웰에 의한 소자 분리 능력, 즉 웰의 분리 내압이 저하하는 것이 알려져 있다. 또한, 웰 분리 내압의 저하는 STI 구조(26)의 폭(도 15에 도시한 STI 구조에서는 좌우 방향의 폭)이 감소할수록 현저해진다.
이 대책으로서, 특허 문헌 1에는, 웰 분리 내압의 저하를 억제하는 방법이 개시되어 있다. 도 16은 특허 문헌 1에 개시된 이온 주입 방법을 도시한 공정 단면도이다. 해당 방법에서는, 도 16(a) 및 도 16(b)에 도시한 바와 같이, P웰(7)을 형성할 때의 이온 빔(11)의 입사 방향과, N웰(6)을 형성할 때의 이온 빔(12)의 입사 방향이 STI 구조(26)의 중앙(27)을 사이에 두고 적어도 서로 대향하는 상태가 된다. 이 경우, 도 16(c)에 도시한 바와 같이, N웰(6)과 P웰(7)이 포개지는 영역(13)에서는 N웰(6)과 P웰(7)이 대략 전기적으로 서로 보상하여 실질적으로 웰 경 계는 STI 구조(26)의 중앙(27)에 형성된다. 이 결과, 웰 분리 내압의 저하를 억제할 수 있다고 되어 있다. 더욱이, 특허 문헌 1에서는, P웰 형성을 위한 이온 주입 및 N웰 형성을 위한 이온 주입을 각각 4방향에서 대칭으로 행하는 방법이 제안되어 있다. 이에 따라, 웰 경계의 형성 방향에 대한 웰 분리 내압의 의존성을 억제할 수 있고, 반도체 기판 상에서 직교하는 어느 방향에 대해서도 높은 웰 분리 내압이 얻어진다고 되어 있다.
[특허 문헌 1] 일본 특허 공개 2002-26274호 공보
특허 문헌 1에 개시된 방법은 이온 주입 장치 내에서 반도체 기판(2)의 중심 둘레로 반도체 기판(2)을 비교적 용이하게 회전시킬 수 있는 매엽식 이온 주입 장치에 대하여 적합하다. 그러나, 반도체 기판(2)의 중심 둘레로 반도체 기판(2)을 용이하게 회전시킬 수 없는 배치식 이온 주입 장치에 특허 문헌 1의 방법을 적용하기는 용이하지 않다.
배치식 이온 주입 장치에 있어서도 디스크(3)에 반도체 기판(2)을 배치할 때의 노치(30)의 위치를 바꿈으로써 반도체 기판(2)을 회전시키는 것은 가능하다. 그러나, 배치식 이온 주입 장치에서는 전술한 바와 같이 고속 회전하는 디스크(3)에 복수 개의 반도체 기판(2)이 올려진 상태에서 디스크(3)에 이온 빔(1)이 조사되고 있다. 이 경우, 이온 빔(1)의 입사 방향은 반도체 기판(2) 상의 위치에 따라 달라진다. 따라서, 배치식 이온 주입 장치에 있어서, 반도체 기판(2)의 노치 위치를 바꿈으로써 단순히 반도체 기판(2)을 회전시켜 디스크(3) 상에 배치한 것만으로는 이온 빔(1)의 입사 방향을 대칭으로 할 수 없다. 따라서, 배치식 이온 주입 장치에서는 P웰을 형성할 때의 이온 빔과 N웰을 형성할 때의 이온 빔을 STI 구조(26)의 중앙(27)을 사이에 두고 서로 대향하는 상태에서 입사시키는 것은 그 구체적 방법이 명백하지 않은 상황 하에서는 매우 곤란하다.
또한, 배치식 이온 주입 장치를 이용하여 소자 분리 영역의 하방에 웰 경계를 형성한 경우, 매엽식 이온 주입 장치를 이용한 경우와 달리 반도체 기판 상에서 동일 방향으로 형성된 웰 경계 사이에서 웰 분리 내압의 값이 불균일해진다는 문제도 발생한다. 즉, 반도체 기판(2) 상의 특정 위치에 형성된 웰 경계의 웰 분리 내압이 낮다는 현상이 발생한다. 해당 현상도 배치식 이온 주입 장치에 있어서, 이온 빔(1)의 입사 방향이 반도체 기판(2)의 위치마다 다른 것에 기인한다.
배치식 이온 주입 장치는 반도체 기판을 고속 회전시킨 상태에서 이온 주입하기 때문에 각 반도체 기판에 대하여 이온 빔이 연속적으로 조사되는 시간이 짧다. 따라서, 웰 주입과 같은 고에너지 주입중의 기판 온도 상승을 억제할 수 있다. 또한, 복수 장의 반도체 기판에 대하여 동시에 이온 주입을 실시할 수 있기 때문에 쓰루풋이 높다. 이러한 이점 때문에 앞으로 반도체 프로세스 상의 설계 룰이 더 축소되어도 배치식 이온 주입 장치는 사용되리라 생각된다. 따라서, 배치식 이온 주입 장치에 있어서 용이하게 실시 가능한 웰 분리 내압 향상 기술이 요구되고 있다.
본 발명은 상기 종래의 사정을 감안하여 제안된 것으로서, 배치식 이온 주입 장치를 이용하여 웰을 형성한 경우에 웰 분리 내압의 저하를 억제할 수 있는 이온 주입 방법 및 반도체 장치 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명은 이하의 기술적 수단을 채용하고 있다. 먼저, 본 발명에 따른 이온 주입 방법은, 회전 중심을 중심으로 환상으로 복수 개의 반도체 기판이 올려진 평판형의 지지체를 회전 중심 둘레로 회전시킨 상태에서 이온 빔을 조사하고, 반도체 기판에 불순물을 도입하는 이온 주입 방법이다. 그리고, 본 발명에 따른 이온 주입 방법은 복수 개의 반도체 기판이 올려진 지지체가 이온 빔의 입사 방향과 수직인 평면과 지지체의 회전면 내에 있어서 이온 빔의 조사점 및 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 제1 각도가 되는 제1 상태로 배치된다. 해당 제1 상태에서, 지지체를 회전 중심 둘레로 회전시키고, 이온 빔을 조사함으로써 제1 도전형의 불순물이 반도체 기판에 주입된다. 이어서, 복수 개의 반도체 기판이 올려진 지지체가 이온 빔의 입사 방향과 수직인 평면과 지지체의 회전면 내에 있어서 이온 빔의 조사점 및 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 제2 각도가 되는 제2 상태로 배치된다. 해당 제2 상태에서, 지지체를 회전 중심 둘레로 회전시키고, 이온 빔을 조사함으로써, 제1 도전형과 반대 도전형인 제2 도전형의 불순물이 반도체 기판에 주입된다.
상기 이온 주입 방법에 있어서, 또한, 상기 제1 상태에서 지지체를 회전 중심 둘레로 회전시켜 이온 빔을 조사함으로써 제2 도전형의 불순물을 반도체 기판에 주입함과 아울러, 상기 제2 상태에서 지지체를 회전 중심 둘레로 회전시켜 이온 빔을 조사함으로써 제1 도전형의 불순물을 반도체 기판에 주입할 수도 있다.
한편, 다른 관점에서는, 본 발명은, 회전 중심을 중심으로 환상으로 복수 개의 반도체 기판이 올려진 평판형의 지지체를 회전 중심 둘레로 회전시킨 상태에서 이온 빔을 조사하고, 반도체 기판에 불순물층을 형성하는 반도체 장치 제조 방법을 제공할 수도 있다. 즉, 본 발명에 따른 반도체 장치 제조 방법에서는, 먼저, 절연 재료로 이루어지는 소자 분리 영역이 형성된 반도체 기판 상의 제1 불순물층이 형성되는 영역에 개구를 갖는 제1 마스크 패턴이 형성된다. 제1 마스크 패턴의 개구 단은 상기 소자 분리 영역 상에 위치해 있다. 해당 제1 마스크 패턴이 형성된 반도체 기판이 지지체에 복수 개 올려진다. 해당 지지체는 이온 빔의 입사 방향과 수직인 평면과 지지체의 회전면 내에 있어서 이온 빔의 조사점 및 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 제1 각도가 되는 제1 상태로 배치된다. 해당 제1 상태에서, 지지체를 회전 중심 둘레로 회전시켜 이온 빔을 조사함으로써 제1 도전형의 불순물이 반도체 기판에 주입된다. 이어서, 반도체 기판 상에 제2 불순물층이 형성되는 영역에 개구를 갖는 제2 마스크 패턴이 형성된다. 제1 마스크 패턴의 개구단은 상기 소자 분리 영역 상에 위치해 있다. 해당 제2 마스크 패턴이 형성된 반도체 기판이 지지체에 복수 개 올려진다. 해당 지지체는 이온 빔의 입사 방향과 수직인 평면과 지지체의 회전면 내에 있어서 이온 빔의 조사점 및 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 제2 각도가 되는 제2 상태로 배치된다. 해당 제2 상태에서, 지지체를 회전 중심 둘레로 회전시켜 이온 빔을 조사함으로써 제1 도전형의 불순물과 반대 도전형인 제2 도전형의 불순물이 반도체 기판에 주입된다.
상기 이온 주입 방법에 있어서, 또한, 제1 마스크 패턴이 형성된 반도체 기판이 복수 개 올려진 지지체를 상기 제2 상태에서 회전 중심 둘레로 회전시켜 이온 빔을 조사함으로써 제1 도전형의 불순물을 반도체 기판에 주입할 수도 있다. 이 경우, 제2 마스크 패턴이 형성된 반도체 기판이 복수 개 올려진 지지체를 상기 제1 상태에서 회전 중심 둘레로 회전시켜 이온 빔을 조사함으로써 제2 도전형의 불순물이 반도체 기판에 주입된다.
상기 구성의 반도체 장치 제조 방법에 있어서, 제1 각도와 제2 각도는 상기 지지체의 회전면이 이온 빔과 회전 중심을 포함하는 평면에 관하여 대칭이 되는 각도로 할 수 있다. 또한, 제1 불순물층 및 제2 불순물층은 웰로 할 수 있다. 더욱이, 각 반도체 기판은 반도체 기판의 중심 및 반도체 기판의 노치를 지나는 직선과 반도체 기판의 중심 및 상기 지지체의 회전 중심을 지나는 직선이 이루는 각이 45°가 되는 상태에서 지지체 상에 올려지는 것이 바람직하다. 이에 더하여, 반도체 기판면 상에 형성되는 제1 불순물층과 제2 불순물층간 경계는 반도체 기판의 중심 및 반도체 기판의 노치를 지나는 직선과 평행하거나 수직으로 할 수 있다. 이상의 구성은 제1 불순물층과 제2 불순물층간 경계에 대하여 수직인 방향의 소자 분리 영역의 폭이 130nm 이하인 경우에 특히 적합하다.
본 발명에 따르면, 소자 분리 영역의 하방에 웰 경계가 배치된 N웰과 P웰을 형성할 때, 웰 경계를 소자 분리 영역에 대하여 용이하게 대칭적으로 형성할 수 있다. 따라서, 반도체 기판면 내에서의 웰 분리 내압의 불균일을 저감할 수 있음과 아울러, 웰 분리 내압의 열화를 억제할 수 있다.
본원 발명자는 배치식 이온 주입 장치를 이용하여 소자 분리 영역 하방에 N웰 및 P웰을 형성하였을 때 발생하는 웰 분리 내압 열화의 원인에 대하여 검토하였다. 여기서는, 실시 형태의 설명에 앞서 이 원인에 대하여 설명하기로 한다.
이미 설명한 바와 같이, 배치식 이온 주입 장치는 복수 개의 반도체 기판(2) 이 올려진 디스크(3)를 디스크 회전축 둘레로 고속 회전시키면서 디스크(3)에 이온 빔(1)을 조사한다. 배치식 이온 주입 장치에 있어서도 채널링 억제를 위하여 반도체 기판 주면의 법선에 대하여 소정의 경사각(이하, 틸트각이라고 함.) 및 소정의 회전각(이하, 트위스트각이라고 함.)으로 불순물 이온이 입사될 수 있을 필요가 있다.
도 1은 반도체 기판(2)에 입사하는 이온 빔(1)의 모습을 보인 사시도이다. 도 1에 도시한 바와 같이, 틸트각(γ)은 반도체 기판(2) 표면의 법선(15)과 이온 빔(1)이 이루는 각이다. 또한, 트위스트각(θ)은 반도체 기판(2)의 중심 및 노치(30)를 지나는 직선(18)과 이온 빔(1)의 반도체 기판(2)에의 투영선(17)이 이루는 각이다. 반도체 기판(2) 상에 형성되는 소자 패턴에 따라서는, 채널링 억제를 위하여 소정의 트위스트각(θ)이 설정된 상태에서 이온 주입이 행해진다.
이상의 틸트각(γ) 및 트위스트각(θ)은 배치식 이온 주입 장치에서는 이하와 같이 정해진다. 도 2는 도 13에 도시한 디스크(3)의 종단면도이다. 또한, 도 3은 도 13에 도시한 디스크(3)의 횡단면도이다. 또한, 도 2 및 도 3에서는 디스크(3) 중 그 단면에 드러나는 선만을 도시하였다. 또한, 도 2 및 도 3에서는 단면에 디스크(3)에 올려진 반도체 기판(2)을 예시하였다. 이온 빔(1)은 배치식 이온 주입 장치 또는 배치식 이온 주입 장치가 설치되는 바닥면에 대하여 그 위치가 상대적으로 고정되어 있다. 이하에서는, 이온 빔(1)을 기준으로 한 좌표계에 기초하여 디스크(3)의 구조를 설명하기로 한다. 또한, 이온 빔(1)은 수평면 내에서 진행하고 있다고 하자. 도 2에 도시한 바와 같이, 해당 좌표계에서는 이온 빔(1)과 평 행(수평면 내)하며, 이온 빔(1)의 진행 방향과 반대 방향을 Z축 방향이라 하였다. 또한, 연직 상향(도 2의 지면에 있어서 상향)이 Y축 방향이다. 그리고, Y축과 Z축으로 구성되는 YZ면(도 2에서는 지면)에 수직이며, 도 2의 지면을 안에서 겉을 향하는 방향을 X축 방향이라 하였다. 도 3에서는 X축 방향이 좌방향이 되고, Y축 방향이 지면에 수직이며 지면의 안에서 겉을 향하는 방향이 된다.
도 2 및 도 3에 실선으로 도시한 바와 같이, 디스크(3)는 바깥 가장자리 부분이 디스크(3)의 회전면(32)에 대하여 소정의 각도(Ψ)(이하, 콘각(Ψ)이라고 함.)로 경사져 있다. 그리고, 해당 바깥 가장자리 부분이 반도체 기판(2)의 올림면(33)으로 되어 있다. 이와 같이 올림면(33)이 경사진 구조를 채용함으로써 디스크(3)가 고속 회전하였을 때 그 원심력으로 반도체 기판(2)이 디스크(3)에 압박된다.
도 2에 도시한 바와 같이, 디스크(3)는 디스크(3)의 중심(31)(이하, 디스크 중심(31)이라고 함.)을 지나는 X축에 평행한 축(51) 둘레로 회전함으로써 디스크(3)의 회전면(32)이 X-Y면(X축과 Y축으로 구성되는 면)에 대하여 경사질 수 있도록 구성되어 있다. 또한, 도 3에 도시한 바와 같이, 디스크(3)는 디스크 중심(31)을 지나는 Y축에 평행한 축(52) 둘레로 회전함으로써 X-Y면에 대하여 경사 가능하게 구성되어 있다.
디스크(3) 상에 복수 장의 반도체 기판(2)이 올려지면, 먼저 도 2에 실선으로 도시한 바와 같이, 디스크(3)의 회전면(32)이 축(51) 둘레로 회전하고, X-Y면에 대하여 콘각(Ψ)만큼 경사진다. 이에 따라, 이온 빔(1)이 반도체 기판(2)의 표면 에 수직하게 입사하는 상태가 된다. 이 때, 디스크(3)의 회전면(32)은 도 3에 실선으로 도시한 바와 같이, Z-Y면(Z축과 Y축으로 구성되는 면)에 대하여 수직인 상태로 되어 있다.
이후, 디스크(3)가 둘레 방향으로 고속 회전을 시작한다. 그리고, 고속 회전 중에, 도 2에 파선으로 도시한 바와 같이, 디스크(3)의 회전면(32)이 축(51) 둘레로 회전하고, 올림면(33)(또는 어느 하나의 반도체 기판(2)이 최상부에 도달하였을 때의 반도체 기판(2)의 표면)과 X-Y면이 이루는 각이 소정의 경사각(α)이 되도록 경사진다. 또한, 이 때, 도 3에 파선으로 도시한 바와 같이, 디스크(3)의 회전면(32)이 축(52) 둘레로 회전하고, 회전면(32)과 X-Y면이 이루는 각이 소정의 경사각(β)이 되도록 경사진다.
이상과 같이 하여, 이온 빔(1)의 반도체 기판에 대한 틸트각(γ)이 소정의 각도로 설정된다. 그리고, 해당 상태에서 이온 빔(1)의 조사가 시작된다. 또한, 디스크(3)의 회전면(32)은 디스크(3)를 고속 회전시키는 모터 등의 구동 기구와 함께 이동한다. 따라서, 틸트각(γ)이 소정의 각도로 설정된 상태라 하더라도, 디스크(3)는 디스크 중심(31)을 지나 회전면(32)에 수직인 디스크 회전축 둘레로 고속 회전할 수 있다.
디스크(3)가 고속 회전하고 있는 경우, 반도체 기판(2) 상의 임의의 점에서의 이온 빔(1)의 틸트각(γ)과 트위스트각(θ)은 이하의 수학식 (1) 내지 수학식 (5)에 의해 표현된다. 또한, 도 4에 도시한 바와 같이, R은 디스크 중심(31)과 반도체 기판(2)의 중심(21)간 거리이며, r은 반도체 기판(2)의 중심(21)과 상기 임의 점(22)까지의 수평 거리이다.
γ=cos-1[cos(α-Ψ)cosβcosΨ+sinβsinΨsinφ-sin(α-Ψ)cosβsinΨcosφ]
θ=tan-1(k/h)
k=sinβcosφ+sin(α-Ψ)cosβsinφ
h=cos(α-Ψ)cosβsinΨ+sin(α-Ψ)cosβcosΨcosφ-sinβcosΨsinφ
φ=tan-1(r/R)
수학식 (1) 내지 수학식 (5)에 나타낸 바와 같이, 틸트각(γ) 및 트위스트각(θ)은 반도체 기판(2)의 중심(21)과 임의점(22)까지의 수평 거리(r)의 함수가 된다. 따라서, 경사각(α) 및 경사각(β)이 일정한 경우(α=Ψ이면서 β=0인 경우를 제외함), 틸트각(γ) 및 트위스트각(θ)은 반도체 기판(2) 상의 위치에 의존하여 변화하게 된다.
그런데, 디스크(3)를 고속 회전시킬 때의 디스크(3)의 회전수가 일정한 경우, 디스크(3) 상의 둘레 속도는 디스크 중심(31)으로부터의 거리가 커질수록 커진 다. 이와 같이 반도체 기판(2) 상의 위치에 따라 디스크(3)의 둘레 속도가 변화하는 상황 하에서는 반도체 기판(2) 상을 가로지르는 이온 빔(1)의 상대 속도가 반도체 기판(2) 상의 위치에 따라 달라지게 된다. 이 경우, 반도체 기판(2)에 도입되는 불순물 이온의 양도 달라지게 되어, 반도체 기판(2)의 전면에 불순물 이온을 균일하게 주입할 수가 없다. 따라서, 디스크(3)의 회전수는 디스크 중심(31)에서부터 이온 빔(1)의 조사 위치까지의 거리에 따라 이온 빔(1)의 조사 위치의 둘레 속도가 동일해지도록 변동하는 구성으로 되어 있다. 마찬가지로, 디스크(3)의 직선 왕복 운동(여기서는, 상하 운동)도 디스크 중심(31)에서부터 이온 빔(1)의 조사 위치까지의 거리에 따라 이온 빔(1)의 상대적인 이동 속도가 동일해지도록 변동하는 구성으로 되어 있다. 예컨대, 반도체 기판(2)의 직경이 200mm인 경우, 디스크(3)의 회전수는 200∼1215rpm 정도의 범위에서 가변하도록 구성되어 있다. 또한, 디스크(3)의 상하 운동의 속도는 20∼40mm/sec 정도의 범위에서 가변하도록 구성되어 있다. 또한, 상하 운동의 진폭은 250mm 정도이며, 이온 빔(1)의 빔 직경은 30mm 정도이다.
이상과 같이 구성되는 배치식 이온 주입 장치에 의해 종래법으로 형성된 N웰 및 P웰간 웰 경계는 STI 구조(26)의 하방의 반도체 영역에 웰 경계(PN 접합)가 비대칭으로 형성된다. 해당 비대칭성이 전술한 웰 분리 내압의 불균일이나 웰 분리 내압의 저하의 원인이다.
도 5는 디스크 중심(31) 둘레로 반시계 방향으로 고속 회전중인 디스크(3)를 도시한 모식도이다. 도 5에 있어서, 반도체 기판(2a, 2b, 2c, 2d, 2e)은 디스 크(3)의 회전 운동에 따라 이동하는 1장의 반도체 기판(2)을 도시하고 있다. 또한, 도 6은 도 5에 도시한 반도체 기판(2a∼2e)에서의 이온 빔(1)의 입사 방향을 반도체 기판(2)을 기준으로 하여 도시한 도면이다. 도 6에 있어서, 이온 빔(1a, 1b, 1c, 1d, 1e)은 각각 도 5에 도시한 반도체 기판(2a∼2e)에 있어서, 입사하는 이온 빔(1)의 입사 방향을 도시하고 있다. 예컨대, 도 5의 반도체 기판(2a)에 대응하는 이온 빔(1)이 도 6의 이온 빔(1a)이다. 또한, 반도체 기판(2)이 도 5의 반도체 기판(2a)의 위치에서 반도체 기판(2e)의 위치로 이동할 때까지의 동안에 디스크(3)는 상하 운동을 하지 않는다고 하자.
도 5에 도시한 바와 같이, 디스크(3)의 회전 운동에 따라 반도체 기판(2)의 좌단부에서 우단부에 걸쳐 이온 빔(1)이 조사된다. 이 때, 반도체 기판(2) 상에서의 이온 빔(1)의 궤적은 도 6에 일점 쇄선으로 도시한 바와 같이 원호(61)가 된다. 또한, 이온 빔(1)은 원호(61)에 대하여 일정한 기울기로 반도체 기판(2)에 입사한다.
예컨대, 반도체 기판(2) 상에 반도체 기판 중심(21)과 노치(30)를 연결하는 직선에 평행한 웰 경계를 갖는 N웰(6)과 P웰(7)이 해당 직선과 수직인 방향으로 복수벌 형성된다고 하자. 도 6에서는 이온 빔(1a∼1e)에 대응하는 5개의 웰 경계(5벌의 N웰(6)과 P웰(7))를 도시하였다. 이온 빔(1)이 원호(61)에 대하여 일정한 기울기로 반도체 기판(2)에 입사하면, 도 6에 도시한 바와 같이, 각 N웰 형성 위치(또는 각 P웰 형성 위치)에 입사하는 이온 빔(1)의 방향은 동일해지지 않는다. 즉, 반도체 기판(2) 상의 위치에 따라 이온 빔(1)의 트위스트각(θ)이 달라지게 된 다.
도 7은 도 6에 도시한 반도체 기판(2) 상의 이온 빔(1a∼1e)에 대응하여 형성된 웰 경계를 도시한 단면도이다. 도 7(a)∼도 7(e)가 이온 빔(1a∼1e)에 각각 대응해 있다. 도 7(a)∼도 7(e)에 도시한 바와 같이, 웰 경계와 평행한 방향에서 이온 빔(1)이 입사한 경우(이온 빔(1b)에 대응하는 도 7(b))에만 웰 경계(28b)가 STI 구조(26)에 대하여 대칭으로 형성되어 있다. 다른 경우에는 웰 경계(28a, 28c, 28d, 28e)가 STI 구조(26)에 대하여 비대칭으로 형성된다.
이와 같이 하여 발생하는 웰 경계(28(28a, 28c∼28e))의 비대칭성이 웰 분리 내압 불균일 및 웰 분리 내압의 저하의 원인이 된다. 본 발명은 이상 설명한 깨달음에 기초하여 이루어진 것이다.
(실시 형태)
이하, 도면을 참조하여 본 발명의 일 실시 형태를 설명한다. 여기서는, CMOS 반도체 집적 회로 중의 N웰 및 P웰을 형성하는 사례에 의해 본 발명을 구체화하였다.
먼저, 도 15(a)에 도시한 구조와 마찬가지로, 반도체 기판(여기서는, 실리콘 기판)의 표면에 공지의 방법에 의해 소자 분리 영역이 형성된다. 본 사례에서는 소자 분리 영역으로서 주지의 방법에 의해 STI 구조(26)를 형성하였다. STI 구조(26)의 깊이는 0.2∼0.5㎛ 정도이다. 특별히 한정되지 않으나, 본 사례에서는 해당 홈에 충전되는 절연 재료로서 실리콘 산화막을 사용하였다. 실리콘 산화막의 표면은 CMP법 등에 의해 평탄화되어 있다.
다음, 반도체 기판 상에 N웰 형성용 마스크 패턴이 형성된다. 해당 마스크 패턴에는, 예컨대, 주지의 포토리소그래피 기술에 의해 형성된 레지스트 패턴을 사용할 수 있다. 여기서는, 도 15(a)와 마찬가지로 N웰 형성 영역에 개구부를 갖는 레지스트 패턴(4)을 형성하였다. 해당 레지스트 패턴(4)에 의해 P웰 형성 영역은 피복되어 있다. 해당 레지스트 패턴(4)의 개구단은 상기 STI 구조(26) 상에 위치해 있다. 여기서는, 레지스트 패턴(4)의 개구단은 STI 구조(26)의 폭방향(도면에 있어서 좌우 방향)의 중앙(27)에 위치해 있다. 또한, 레지스트 패턴(4)의 막두께는 1.0∼1.5㎛ 정도이다.
이상과 같이 N웰 형성용 마스크 패턴(4)이 형성된 복수 개의 반도체 기판(2)이 도 13에 도시한 바와 같이 배치식 이온 주입 장치의 디스크(3) 상에 디스크 중심(31)을 중심으로 하는 환상으로 배열된다. 그리고, 배치식 이온 주입 장치에 있어서, 100keV∼1MeV 정도의 주입 에너지로 인 이온 등의 N형 불순물 이온이 이하의 조건으로 이온 주입된다.
도 8(a)는 이온 주입 처리중인 디스크(3)의 상태를 도시한 도면이다. 도 8(a)에서는, 디스크(3) 상에 올려진 어느 하나의 반도체 기판(2)의 중심(21)에 이온 빔(1)이 조사된 상태를 도시하였다. 여기서는, 디스크 중심(31)과 반도체 기판 중심(21)간 거리(r)가 445mm, 반도체 기판(2)의 직경이 200mm이다. 또한, 디스크(3)의 콘각(Ψ)은 5°이다. 또한, 각 반도체 기판(2)은 노치각을 +45°로 하여 디스크(3) 상에 올려져 있다. 여기서, 노치각은 반도체 기판 중심(21) 및 디스크 중심(31)을 지나는 직선과 반도체 기판 중심(21) 및 노치(30)를 지나는 직선이 이 루는 각이다. 노치각은 노치(30)가 디스크 중심(31)의 방향에 위치하는 상태가 0°이고, 도 13에 있어서 시계 방향의 방향이 정방향이다.
해당 상태에서, 디스크(3)가 디스크 회전축(53) 둘레로 회전되고, N형 불순물 이온이 이온 주입된다. 이 때, 경사각(α)은 0°에 가까운 소정 각도(α1)로 설정되고, 경사각(β)이 소정의 제1 각도(β1)로 설정된다. 여기서는, α1=0°이고, β1=7°이다. 이 경우, 이온 빔(1)은 수학식 (1)∼수학식 (5)에 의해 정해지는 틸트각(γ) 및 트위스트각(θ)으로 반도체 기판(2)에 입사한다. 또한, 경사각(β)은 회전면(32)의 Y-Z면(Y축과 Z축으로 구성되는 면)에 평행한 단면이 X-Y면에 평행한 상태가 0°이고, 도 2에 있어서 반시계 방향이 정방향이다. 또한, 경사각(β)은 회전면(32)의 Z-X면에 평행한 단면이 X-Y면에 평행한 상태가 0°이고, 도 3에 있어서 반시계 방향이 정방향이다.
해당 이온 주입이 완료되면, 경사각(β)이 제1 각도(β1)와 다른 제2 각도(β2)로 변경된다. 즉, 도 8(b)에 도시한 바와 같이, 디스크(3)가 축(52) 둘레로 회전하고, 회전면(32)이 이전의 경사각(β=β1)의 상태(도 8(a)의 상태)와 Y-Z면에 관하여 면대칭이 되는 상태로 설정된다. 또한, Y-Z면은 Y축과 Z축으로 구성되는 면, 즉, 이온 빔(1) 및 디스크 중심(31)을 포함하는 평면이다. 제1 각도가 β1=7°인 경우, 제2 각도는 β2=-β1=-7°이다. 그리고, 해당 상태에서 디스크(3)가 디스 크 회전축(53) 둘레로 회전되고, β=β1로 하여 실시한 이온 주입과 동일한 양의 N형 불순물 이온이 반도체 기판(2)에 이온 주입된다. 또한, 이 때, 디스크(3)는 축(51)(도 2 참조.) 둘레로는 회전하지 않는다. 즉, 경사각 α=α1이다.
이상과 같이 하여 N웰(6)이 형성되면, 이온 주입 장치에서 반도체 기판(2)이 꺼내진다. 그리고, N웰 형성용 레지스트 패턴(4)이 제거된다.
N웰 형성용 레지스트 패턴(4)이 제거된 후, P웰 형성용 마스크 패턴이 형성된다. 해당 마스크 패턴에는 N웰 형성용 마스크 패턴과 마찬가지로 주지의 포토리소그래피 기술에 의해 형성된 레지스트 패턴을 사용할 수 있다. 여기서는, 도 15(b)와 마찬가지로 P웰 형성 영역에 개구부를 갖는 레지스트 패턴(5)을 형성하였다. 해당 레지스트 패턴(5)에 의해 N웰 형성 영역은 피복되어 있다. 해당 레지스트 패턴(5)의 개구단은 상기 STI 구조(26) 상에 위치해 있다. 여기서는, 레지스트 패턴의 개구단은 소자 분리 영역의 폭방향의 중앙(27)에 위치해 있다. 또한, 레지스트 패턴(5)의 막두께는 1.0∼1.5㎛ 정도이다.
이상과 같이 P웰 형성용 레지스트 패턴(5)이 형성된 복수 개의 반도체 기판(2)이 노치각을 +45° 로 하여 배치식 이온 주입 장치의 디스크(3) 상에 디스크 중심(31)을 중심으로 하는 환상으로 배열된다. 그리고, 배치식 이온 주입 장치에 있어서, 100keV∼1MeV 정도의 주입 에너지로 보론 이온 등의 P형 불순물이 이하의 조건으로 이온 주입된다.
먼저, 도 8(a)에 도시한 바와 같이, 경사각(α)이 상기 소정 각도(α1)로 설 정되고, 경사각(β)이 상기 제1 각도(β1)로 설정된다. 해당 상태에서, 디스크(3)가 디스크 회전축(53) 둘레로 회전되고, P형 불순물 이온이 이온 주입된다. 해당 이온 주입이 완료되면, 디스크(3)의 회전면(32)이 축(52) 둘레로 회전하고, 경사각(β)이 상기 제2 각도(β2(=-β1))로 설정된다. 그리고, 해당 상태에서 디스크(3)가 디스크 회전축(53) 둘레로 회전되고, β=β1로 하여 실시한 이온 주입과 동일한 양의 P형 불순물 이온이 반도체 기판(2)에 이온 주입된다. 이 때, 디스크(3)는 축(51) 둘레로는 회전하지 않으며, 경사각(α)은 상기 소정 각도(α1)로 되어 있다.
또한, 이상에서는 N형 불순물 이온을 이온 주입한 후에 P형 불순물 이온을 이온 주입하였으나, 주입 순서는 특별히 한정되지 않는다. P형 불순물 이온을 이온 주입한 후에 N형 불순물 이온을 이온 주입할 수도 있다. 또한, 각 불순물 이온의 도즈량은 반도체 기판(2) 중에 형성된 불순물층인 N웰(6)과 P웰(7)의 불순물 농도가 동일한 정도가 되는 상태로 설정된다.
도 9는 이상의 웰 형성 방법에 의해 형성된 N웰(6) 및 P웰(7)을 모식적으로 도시한 반도체 기판의 평면도이다. 도 9에서는, 반도체 기판(2) 상의 중심 및 그 좌우에 형성된 N웰(6) 및 P웰(7)을 확대하여 도시하였다. 또한, 전술한 웰 형성 방법에서는, N형 불순물 이온과 P형 불순물 이온이 서로 다른 방향에서 입사되기 때문에 웰 경계(20)에는 도 16에 도시한 바와 같이 보상 영역이 형성된다. 따라서, 도 9에서는 보상 영역(13)의 중앙을 웰 경계(20)로서 도시하였다. 또한, 도 9 에서는 웰 경계(20(20a∼20c)) 상에 존재하는 STI 구조(26)의 도시를 생략하였다. 전술한 바와 같이, 이온 주입시에 반도체 기판(2)의 노치각은 +45°로 설정되어 있다. 도 9에서는 웰 경계(20)가 반도체 기판 중심(21) 및 노치(30)를 지나는 직선에 대하여 평행하게 형성되어 있다. 따라서, 웰 경계(20)는 반도체 기판 중심(21)과 디스크 중심(31)을 지나는 직선에 대하여 45° 경사져 있다.
도 9에 도시한 실선 화살표(71)는 N형 불순물 이온의 입사 방향의 반도체 기판(2) 상에의 투영선을 나타내고 있으며, 파선 화살표(72)는 P형 불순물 이온의 입사 방향의 반도체 기판(2) 상에의 투영선을 나타내고 있다. 엄밀하게 말하면, 실선 화살표(71)와 파선 화살표(72)는 서로 포개지게 되는데, 도 9에서는 설명을 위하여 나란히 기재하였다.
도 9에 도시한 바와 같이, 전술한 이온 주입 방법을 이용함으로써 웰 경계(20)에 대하여 대략 같은 각도로 이온 빔(1)이 입사한다. 이는, 전술한 수학식 (1)∼수학식 (5)에 있어서, α=0°, β=7°, Ψ=5°, R=445mm로 하여 산출한 소정 거리(r)에서의 트위스트각(θ)과 α=0°, β=-7°, Ψ=5°, R=445mm로 하여 산출한 소정 거리(r)에서의 트위스트각(θ)을 비교함으로써 명백하다.
앞에서 설명한 바와 같이 반도체 기판(2)은 디스크 중심(31)을 회전축으로 하여 회전하고 있기 때문에, 웰 경계(20a, 20b, 20c)의 각각의 위치에서는 각 투영선(71, 72)의 방향이 변화한다. 따라서, 종래와 같이 N웰(6), P웰(7) 각각 디스크(3)의 경사각(β)의 설정을 바꾸지 않고 1회씩 이온 주입한 경우에는, 웰 경계의 위치가 반도체 기판(2) 상의 위치에 따라 변동한다.
이에 대하여, 본 실시 형태에서는, N형 불순물 이온의 이온 주입이 경사각(β=β1(또는 β=β2))의 상태에서 실시됨과 아울러, P형 불순물 이온의 이온 주입이 경사각(β=β2=-β1(또는 β=β1))의 상태에서 실시되고 있다. 따라서, 적어도 한 번은 디스크(3)의 회전면(32)이 이온 빔(1) 및 디스크 중심(31)을 포함하는 평면에 관하여 면대칭이 되는 상태에서 N형 불순물 이온과 P형 불순물 이온이 이온 주입되어 있다. 따라서, 도 9에 도시한 바와 같이, N형 불순물 이온의 입사 방향의 투영선(71)과 P형 불순물 이온의 입사 방향의 투영선(72)은 서로 반대 방향이 된다. 이 결과, 반도체 기판(2) 상의 위치와 관계없이 웰 경계(20)를 STI 구조(26)에 대하여 대칭으로 형성할 수 있다.
도 10은 도 9에 도시한 웰 경계(20a∼20c)에 대응하는 STI 구조(26) 하방의 구조를 보인 단면도이다. 전술한 바와 같이, 도 9에 도시한 웰 경계(20)에는 보상 영역(13(13a∼13c))이 형성된다. 본 실시 형태에서는 반도체 기판(2) 상의 위치에 의존하여 N형 불순물 이온의 입사 방향 및 P형 불순물 이온의 입사 방향이 변동되고 있다. 따라서, 형성되는 보상 영역(13a∼13c)의 폭(도 10에 있어서, 좌우 방향의 폭)은 반도체 기판(2) 상의 위치에 의존하여 달라진다. 그러나, 전술한 바와 같이, 본 실시 형태에서는, N형 불순물 이온과 P형 불순물 이온이 대략 대향하는 방향에서 입사되기 때문에 N웰(6)과 P웰(7) 사이에 형성되는 보상 영역(13(13a∼13c))은 각각 웰 경계(20(20a∼20c))에 대하여 대칭으로 형성된다. 이 결과, 웰 분리 내압을 반도체 기판(2) 상의 위치와 관계없이 일정한 값으로 할 수 있다. 또 한, 반도체 기판(2) 상의 위치에 의존하는 웰 분리 내압의 저하가 억제된 결과, 웰 분리 내압을 향상시킬 수 있다.
또한, 본 실시 형태에서는, 도 9에 도시한 바와 같이, N형 불순물 이온의 이온 주입 및 P형 불순물 이온의 이온 주입이 경사각(β=β1)의 상태와 경사각(β=β2)의 상태에서 각각 행해지고 있다. N형 불순물 이온과 P형 불순물 이온은 이온 종류가 다르기 때문에, 예컨대, 좌방에 N웰(6)을 형성하고, 우방에 P웰을 형성한 경우(도 10의 경우)와, 좌방에 P웰(7)을 형성하고, 우방에 N웰(6)을 형성한 경우에서는 반도체 기판(2) 상의 동일 위치라 하더라도 형성되는 보상 영역(13)의 형상이 엄밀하게는 서로 다르다. 따라서, 웰 경계에 약간의 비대칭성이 발생할 가능성이 있다. 그러나, 본 실시 형태와 같이 N형 불순물 이온의 이온 주입 및 P형 불순물 이온의 이온 주입을 디스크(3)의 회전면(32)이 Y-Z면에 관하여 면대칭이 되는 상태에서 행함으로써 이러한 비대칭성의 발생을 방지할 수 있다. 또한, 이온 주입 종류의 차이에 기인하는 비대칭성이 원하는 반도체 장치의 특성상 문제가 되지 않는 경우에는, 경사각(β=β1)으로 한 N형 불순물 이온의 주입과 경사각(β=β2)으로 한 P형 불순물 이온의 주입을 1번씩 실시하면 된다. 이에 따라, STI 구조(26)에 대하여 대략 대칭인 보상 영역(13)을 형성할 수 있다.
도 11은 본 실시 형태의 웰 형성 방법에 의해 형성된 웰 경계의 분리 내압의 분포와 종래법으로 형성된 웰 경계의 웰 분리 내압의 분포를 보인 도면이다. 도 11(a)가 본 실시 형태의 웰 분리 내압이고, 도 11(b)가 종래의 웰 분리 내압이다. 또한, 도 11(a), 도 11(b)에 있어서, 가로축이 웰 내압에 대응하고, 세로축은 각 내압의 누적 빈도(%)에 대응한다. 또한, 도 12는 도 11에 도시한 웰 분리 내압 분포를 계측한 측정용 패턴을 보인 평면도이다. 해당 측정용 패턴(81)은 반도체 기판(2)의 중심(21)과 노치(30)를 지나는 직선에 대하여 평행한 2개의 웰 경계를 갖는 2개의 패턴(L)(도 11에 동그라미로 표시한 데이터), 패턴(R)(도 11에 세모로 표시한 데이터)과, 해당 직선에 수직인 웰 경계를 갖는 패턴(U)(도 11에 네모로 표시한 데이터), 패턴(D)(도 11에 마름모꼴로 표시한 데이터)으로 구성되어 있다. 패턴(L)과 패턴(R)에서는, N웰과 P웰의 위치가 반전되어 있다. 마찬가지로, 패턴(U)과 패턴(D)에서는 N웰과 P웰의 위치가 반전되어 있다. 이러한 측정용 패턴을 반도체 기판(2)의 전면에 형성하고, 각 패턴의 웰 분리 내압을 계측한 데이터가 도 11에 도시한 데이터이다. 또한, 웰 분리 내압은 STI 구조(26) 하방에 형성된 웰 경계에 반대 방향 전위차를 인가하였을 때, 소정의 누설 전류(도 11에서는, 웰 경계의 길이 1㎛ 당 1㎂)가 흐른 전위차로서 정의된다. 또한, 이온 주입시의 노치각은 모두 45°이다.
도 11(b)에 도시한 바와 같이, 종래법에서는, 웰 경계 형성 방향 및 N웰과 P웰과의 위치 관계에 의존하여 웰 분리 내압이 크게 달라져 있다. 또한, 반도체 기판 중심(21)과 노치(30)를 지나는 직선과 평행한 웰 경계를 갖는 패턴(패턴(L), 패턴(R))에 비하여 해당 직선에 수직인 웰 경계를 갖는 패턴(패턴(U), 패턴(D))의 웰 내압이 낮은 경향이 있다. 또한, 특히, 패턴(U)의 웰 분리 내압이 다른 패턴의 웰 분리 내압에 비하여 낮으며, 내압값의 불균일도 큰 것을 이해할 수 있다. 이에 대 하여, 본 실시 형태의 웰 형성 방법에서는, 도 11(a)에 도시한 바와 같이, 웰 분리 내압은 어느 패턴에 있어서도 동일하며, 또한 높은 웰 분리 내압을 가지고 있다. 또한, 웰 분리 내압값의 불균일도 저감하였음을 이해할 수 있다.
종래법으로 형성된 웰의 웰 분리 내압은 소자 분리 영역의 폭이 감소함에 따라 불균일이 점점 커지는 경향이 있다. 특히 소자 분리 영역의 폭이 130nm 이하인 경우에는 웰 분리 내압의 불균일이 현저해져 반도체 집적 회로 특성에 큰 영향을 미친다. 따라서, 본 발명은, 이후의 65nm, 45nm, 32nm 노드 등의 프로세스 기술에서의 이러한 문제의 해결에 대하여 큰 효과를 발휘하는 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 소자 분리 영역의 하방에 웰 경계가 배치된 N웰과 P웰을 형성할 때, 웰 경계를 소자 분리 영역에 대하여 용이하게 대칭적으로 형성할 수 있다. 이 결과, 웰 분리 내압의 불균일을 저감할 수 있으면서 높은 웰 분리 내압을 실현할 수 있다.
또한, 본 발명은 이상에서 설명한 각 실시 형태에 한정되지 않으며, 본 발명의 효과를 이루는 범위에 있어서 다양한 변형 및 응용이 가능하다. 예컨대, 상기 실시 형태에서는 실리콘 기판에 대한 이온 주입시에 실리콘 기판의 단결정 격자 배치에 기인하여 발생하는 채널링을 억제하기 위하여 제1 각도(β1=7°)로 하였으나, 제1 각도(β1)는 7°에 한정되지 않는다. 바람직하게는, 3°≤β1≤10°의 범위인데, 0°≤β1≤90°의 범위 내의 임의의 유한한 각도로 설정할 수 있다. 또한, 상기에서는 제2 각도(β2=-β1)로 하였으나, β2의 절대값과 β1의 절대값이 반드시 완 전히 일치할 필요는 없으며, 전술한 효과가 얻어지는 범위에서 서로 다른 값으로 하는 것도 가능하다. 이에 더하여, 노치각은 +135°, +225°, 또는 +315° 이어도 동일한 효과를 얻을 수 있다. 이 경우, 웰 경계는 노치 및 반도체 기판 중심을 지나는 직선에 대하여 평행 또는 수직하게 형성되는 것이 바람직하다.
본 발명은 배치식 이온 주입 장치에서의 웰 분리 내압의 열화를 억제할 수 있는 효과를 가지며, CMOS 트랜지스터 등을 제조할 때의 이온 주입 방법으로서 유용하다.
도 1은 반도체 기판에 입사하는 이온 빔의 모습을 보인 사시도,
도 2는 디스크의 종단면도,
도 3은 디스크의 횡단면도,
도 4는 디스크와 반도체 기판과의 위치 관계를 보인 모식도,
도 5는 고속 회전중인 디스크를 도시한 모식도,
도 6은 고속 회전중인 이온 빔의 입사 방향을 보인 모식도,
도 7은 반도체 기판 상의 서로 다른 위치에 형성된 웰 경계를 보인 단면도,
도 8은 본 발명의 일 실시 형태에 있어서 디스크의 움직임을 보인 모식도,
도 9는 본 발명의 일 실시 형태에 있어서 이온 빔의 입사 방향을 보인 모식도,
도 10은 본 발명의 일 실시 형태에 있어서 형성된 웰 경계를 보인 단면도,
도 11은 웰 분리 내압의 값을 보인 도면,
도 12는 측정용 패턴을 보인 평면도,
도 13은 배치식 이온 주입 장치의 디스크와 반도체 기판과의 위치 관계를 보인 도면,
도 14는 매엽식 이온 주입 장치의 이온 빔과 반도체 기판과의 위치 관계를 보인 도면,
도 15는 웰 경계를 모식적으로 보인 단면도,
도 16은 종래의 웰 경계의 형성 과정을 보인 공정 단면도,
<부호의 설명>
1, 1a∼1e…이온 빔, 2, 2a∼2e…반도체 기판,
3…디스크, 4, 5…레지스트 패턴(마스크 패턴),
6, 6a, 6b…N웰 영역, 7, 7a, 7b…P웰 영역,
10, 20, 28…웰 경계,
13…P웰 주입과 N웰 주입이 겹치는 영역(보상 영역),
26…STI 구조, 27…STI 구조의 중앙,
31…디스크 중심, 32…디스크 회전면,
33…기판 올림면, 41…전자석,
71…N형 불순물 이온 빔 투영선, 72…P형 불순물 이온 빔 투영선

Claims (18)

  1. 회전 중심을 중심으로 환상으로 복수 개의 반도체 기판이 올려진 평판형의 지지체를 상기 회전 중심 둘레로 회전시킨 상태에서 이온 빔을 조사하고, 반도체 기판에 불순물을 도입하는 이온 주입 방법으로서,
    복수 개의 반도체 기판이 올려진 지지체를 이온 빔의 입사 방향과 수직인 평면과, 상기 지지체의 회전면 내에 있어서 상기 이온 빔의 조사점 및 상기 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 제1 각도가 되는 상태로 배치함과 아울러 상기 회전 중심 둘레로 회전시킨 상태에서 이온 빔을 조사하고, 제1 도전형의 불순물을 상기 복수 개의 반도체 기판에 주입하는 공정과,
    상기 복수 개의 반도체 기판이 올려진 지지체를 이온 빔의 입사 방향과 수직인 평면과, 상기 지지체의 회전면 내에 있어서 상기 이온 빔의 조사점 및 상기 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 제2 각도가 되는 상태로 배치함과 아울러 상기 회전 중심 둘레로 회전시킨 상태에서 이온 빔을 조사하고, 상기 제1 도전형과 반대 도전형인 제2 도전형의 불순물을 상기 복수 개의 반도체 기판에 주입하는 공정을 포함하는 것을 특징으로 하는 이온 주입 방법.
  2. 제 1 항에 있어서, 상기 복수 개의 반도체 기판이 올려진 지지체를 이온 빔의 입사 방향과 수직인 평면과, 상기 지지체의 회전면 내에 있어서 상기 이온 빔의 조사점 및 상기 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 상기 제1 각도가 되는 상태로 배치함과 아울러 상기 회전 중심 둘레로 회전시킨 상태에서 이온 빔을 조사하고, 상기 제2 도전형의 불순물을 상기 복수 개의 반도체 기판에 주입하는 공정과,
    상기 복수 개의 반도체 기판이 올려진 지지체를 이온 빔의 입사 방향과 수직인 평면과, 상기 지지체의 회전면 내에 있어서 상기 이온 빔의 조사점 및 상기 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 상기 제2 각도가 되는 상태로 배치함과 아울러 상기 회전 중심 둘레로 회전시킨 상태에서 이온 빔을 조사하고, 상기 제1 도전형의 불순물을 상기 복수 개의 반도체 기판에 주입하는 공정을 더 포함하는 것을 특징으로 하는 이온 주입 방법.
  3. 회전 중심을 중심으로 환상으로 복수 개의 반도체 기판이 올려진 평판형의 지지체를 상기 회전 중심 둘레로 회전시킨 상태에서 이온 빔을 조사하고, 반도체 기판에 불순물층을 형성하는 반도체 장치 제조 방법으로서,
    절연 재료로 이루어지는 소자 분리 영역이 형성된 반도체 기판 상의 제1 불순물층이 형성되는 영역에 개구를 가짐과 아울러, 개구단이 상기 소자 분리 영역 상에 위치하는 제1 마스크 패턴을 형성하는 공정과,
    상기 제1 마스크 패턴이 형성된 반도체 기판이 복수 개 올려진 지지체를 이온 빔의 입사 방향과 수직인 평면과, 상기 지지체의 회전면 내에 있어서 상기 이온 빔의 조사점 및 상기 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 제1 각도가 되는 상태로 배치함과 아울러 상기 회전 중심 둘레로 회전시킨 상태에서 이 온 빔을 조사하고, 제1 도전형의 불순물을 상기 복수 개의 반도체 기판에 주입하는 공정과,
    상기 복수 개의 반도체 기판 상의 제2 불순물층이 형성되는 영역에 개구를 가짐과 아울러, 개구단이 상기 소자 분리 영역 상에 위치하는 제2 마스크 패턴을 형성하는 공정과,
    상기 제2 마스크 패턴이 형성된 반도체 기판이 복수 개 올려진 지지체를 이온 빔의 입사 방향과 수직인 평면과, 상기 지지체의 회전면 내에 있어서 상기 이온 빔의 조사점 및 상기 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 제2 각도가 되는 상태로 배치함과 아울러 상기 회전 중심 둘레로 회전시킨 상태에서 이온 빔을 조사하고, 상기 제1 도전형의 불순물과 반대 도전형인 제2 도전형의 불순물을 상기 복수 개의 반도체 기판에 주입하는 공정을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  4. 제 3 항에 있어서, 상기 제1 마스크 패턴이 형성된 반도체 기판이 복수 개 올려진 지지체를 이온 빔의 입사 방향과 수직인 평면과, 상기 지지체의 회전면 내에 있어서 상기 이온 빔의 조사점 및 상기 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 상기 제2 각도가 되는 상태에서 배치함과 아울러 상기 회전 중심 둘레로 회전시킨 상태에서 이온 빔을 조사하고, 상기 제1 도전형의 불순물을 상기 복수 개의 반도체 기판에 주입하는 공정과,
    상기 제2 마스크 패턴이 형성된 반도체 기판이 복수 개 올려진 지지체를 이 온 빔의 입사 방향과 수직인 평면과, 상기 지지체의 회전면 내에 있어서 상기 이온 빔의 조사점 및 상기 회전 중심을 지나는 직선에 직교하는 직선이 이루는 각이 상기 제1 각도가 되는 상태에서 배치함과 아울러 상기 회전 중심 둘레로 회전시킨 상태에서 이온 빔을 조사하고, 상기 제2 도전형의 불순물을 상기 복수 개의 반도체 기판에 주입하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  5. 제 3 항에 있어서, 상기 제1 각도와 상기 제2 각도는 상기 지지체의 회전면이 상기 이온 빔과 상기 회전 중심을 포함하는 평면에 관하여 대칭이 되는 각도인 것을 특징으로 하는 반도체 장치 제조 방법.
  6. 제 4 항에 있어서, 상기 제1 각도와 상기 제2 각도는 상기 지지체의 회전면이 상기 이온 빔과 상기 회전 중심을 포함하는 평면에 관하여 대칭이 되는 각도인 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 제 3 항에 있어서, 상기 제1 불순물층 및 제2 불순물층이 웰인 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제 4 항에 있어서, 상기 제1 불순물층 및 제2 불순물층이 웰인 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 제 5 항에 있어서, 상기 제1 불순물층 및 제2 불순물층이 웰인 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제 3 항에 있어서, 상기 각 반도체 기판은, 상기 반도체 기판의 중심 및 상기 반도체 기판의 노치를 지나는 직선과 상기 반도체 기판의 중심 및 상기 지지체의 상기 회전 중심을 지나는 직선이 이루는 각이 45°가 되는 상태에서 상기 지지체 상에 올려지는 것을 특징으로 하는 반도체 장치 제조 방법.
  11. 제 4 항에 있어서, 상기 각 반도체 기판은, 상기 반도체 기판의 중심 및 상기 반도체 기판의 노치를 지나는 직선과 상기 반도체 기판의 중심 및 상기 지지체의 상기 회전 중심을 지나는 직선이 이루는 각이 45°가 되는 상태에서 상기 지지체 상에 올려지는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 제 5 항에 있어서, 상기 각 반도체 기판은, 상기 반도체 기판의 중심 및 상기 반도체 기판의 노치를 지나는 직선과 상기 반도체 기판의 중심 및 상기 지지체의 상기 회전 중심을 지나는 직선이 이루는 각이 45°가 되는 상태에서 상기 지지체 상에 올려지는 것을 특징으로 하는 반도체 장치 제조 방법.
  13. 제 7 항에 있어서, 상기 각 반도체 기판은, 상기 반도체 기판의 중심 및 상기 반도체 기판의 노치를 지나는 직션과 상기 반도체 기판의 중심 및 상기 지지체 의 상기 회전 중심을 지나는 직선이 이루는 각이 45°가 되는 상태에서 상기 지지체 상에 올려지는 것을 특징으로 하는 반도체 장치 제조 방법.
  14. 제 10 항에 있어서, 상기 반도체 기판면 상에 형성되는 상기 제1 불순물층과 상기 제2 불순물층간 경계가 상기 반도체 기판의 중심 및 상기 반도체 기판의 노치를 지나는 직선과 평행하거나 수직인 것을 특징으로 하는 반도체 장치 제조 방법.
  15. 제 11 항에 있어서, 상기 반도체 기판면 상에 형성되는 상기 제1 불순물층과 상기 제2 불순물층간 경계가 상기 반도체 기판의 중심 및 상기 반도체 기판의 노치를 지나는 직선과 평행하거나 수직인 것을 특징으로 하는 반도체 장치 제조 방법.
  16. 제 12 항에 있어서, 상기 반도체 기판면 상에 형성되는 상기 제1 불순물층과 상기 제2 불순물층간 경계가 상기 반도체 기판의 중심 및 상기 반도체 기판의 노치를 지나는 직선과 평행하거나 수직인 것을 특징으로 하는 반도체 장치 제조 방법.
  17. 제 13 항에 있어서, 상기 반도체 기판면 상에 형성되는 상기 제1 불순물층과 상기 제2 불순물층간 경계가 상기 반도체 기판의 중심 및 상기 반도체 기판의 노치를 지나는 직선과 평행하거나 수직인 것을 특징으로 하는 반도체 장치 제조 방법.
  18. 제 3 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 제1 불순물층과 제2 불순물층간 경계에 대하여 수직인 방향의 상기 소자 분리 영역의 폭이 130nm 이하인 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020080069874A 2007-07-25 2008-07-18 이온 주입 방법 및 반도체 장치 제조 방법 KR20090012090A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00193354 2007-07-25
JP2007193354A JP2009032793A (ja) 2007-07-25 2007-07-25 イオン注入方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20090012090A true KR20090012090A (ko) 2009-02-02

Family

ID=40295779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080069874A KR20090012090A (ko) 2007-07-25 2008-07-18 이온 주입 방법 및 반도체 장치 제조 방법

Country Status (4)

Country Link
US (1) US7785994B2 (ko)
JP (1) JP2009032793A (ko)
KR (1) KR20090012090A (ko)
TW (1) TW200913021A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765583B2 (en) * 2011-02-17 2014-07-01 Varian Semiconductor Equipment Associates, Inc. Angled multi-step masking for patterned implantation
US20120302049A1 (en) * 2011-05-24 2012-11-29 Nanya Technology Corporation Method for implanting wafer
US8697559B2 (en) * 2011-07-07 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Use of ion beam tails to manufacture a workpiece
US9584012B2 (en) * 2015-02-14 2017-02-28 Skyworks Solutions, Inc. Quick-start high-voltage boost

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456055A (ja) * 1990-06-21 1992-02-24 Shimadzu Corp イオン注入装置
US5278557A (en) * 1991-02-19 1994-01-11 Key Tronic Corporation Cursor movement control key and electronic computer keyboard for computers having a video display
US5355148A (en) * 1993-01-14 1994-10-11 Ast Research, Inc. Fingerpoint mouse
US5790102A (en) * 1996-03-28 1998-08-04 Nassimi; Shary Pressure sensitive computer mouse
US6040208A (en) * 1997-08-29 2000-03-21 Micron Technology, Inc. Angled ion implantation for selective doping
US6335534B1 (en) * 1998-04-17 2002-01-01 Kabushiki Kaisha Toshiba Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes
JP4030198B2 (ja) * 1998-08-11 2008-01-09 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2000223438A (ja) * 1999-02-03 2000-08-11 Seiko Epson Corp 半導体ウエハへのイオン注入方法
JP2002026274A (ja) * 2000-05-01 2002-01-25 Mitsubishi Electric Corp 半導体装置の製造方法
US6319762B1 (en) * 2000-06-19 2001-11-20 Tsmc-Acer Semiconductor Manufacturing Corp. Method for fabricating poly-spacers
JP2003060073A (ja) * 2001-08-10 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005183458A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
US7642529B2 (en) 2006-09-29 2010-01-05 Varian Semiconductor Equipment Associates, Inc. Method of determining angle misalignment in beam line ion implanters

Also Published As

Publication number Publication date
JP2009032793A (ja) 2009-02-12
TW200913021A (en) 2009-03-16
US7785994B2 (en) 2010-08-31
US20090029535A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
KR100474441B1 (ko) 절연게이트형반도체장치및그제조방법
KR100460553B1 (ko) 절연 게이트형 반도체 장치 제조 방법
KR100681969B1 (ko) 저에너지 높은 경사각 이온 주입을 이용하는 반도체장치의 제조 방법
JP3055424B2 (ja) Ｍｉｓ型半導体装置の製造方法
KR100271949B1 (ko) 마이크론이하의초미세씨모오스디바이스에서역의숏-채널효과를인위적으로유도하는반도체장치제조방법
JP2005328048A (ja) 半導体基板へのイオン注入方法及び半導体素子の製造方法
US20090081860A1 (en) Method of forming transistor devices with different threshold voltages using halo implant shadowing
KR20090012090A (ko) 이온 주입 방법 및 반도체 장치 제조 방법
KR20160089837A (ko) Ｆｉｎｆｅｔ 구조물 및 그 제조 방법
KR100810411B1 (ko) 반도체 소자의 소자 분리막 형성방법
US20090170259A1 (en) Angled implants with different characteristics on different axes
US20080119023A1 (en) Manufacturing method for semiconductor device to mitigate short channel effects
US5212542A (en) Semiconductor device having at least two field effect transistors and method of manufacturing the same
US20060264013A1 (en) Method for implanting ions to a wafer for manufacturing of semiconductor device and method of fabricating graded junction using the same
KR0143374B1 (ko) 반도체 기판 및 이를 이용한 반도체 장치
US8889503B2 (en) Method for manufacturing semiconductor device
KR100689673B1 (ko) 반도체소자의 불균일 이온주입 방법
JPH10303140A (ja) 絶縁ゲート電界効果トランジスタの製造方法
US20020160588A1 (en) Method of forming a junction in semiconductor device using halo implant processing
KR100385765B1 (ko) 반도체 장치의 제조 방법
US7678640B1 (en) Method of threshold voltage control in metal-oxide-semiconductor devices
KR100470373B1 (ko) 반도체 장치 및 그 제조 방법
JPH043061B2 (ko)
JP2000216108A (ja) 半導体装置の製造方法
KR100628348B1 (ko) 반도체 기판으로 이온을 주입하는 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid